TWI502627B - 溝槽之製造方法 - Google Patents

Description

溝槽之製造方法

本發明有關一種半導體元件之製造方法，且特別是有關於一種溝槽之製造方法。

半導體積體電路工業快速的發展。隨著IC材料與設計上的發展，使得IC每一個世代擁有比前一個世代小且複雜的電路。然而，這些發展也提高了IC製程的複雜度，為了實現這些先進IC，在IC的製程上也需要對等的發展。IC發展的過程中，當IC幾何尺寸(例如製程所能得到的最小元件(或線))逐漸縮小的同時，功能元件之密度(例如每單位晶片面積中的內連線元件)隨之逐漸增加。

於習知鑲嵌結構製程中，於絕緣層之上形成硬罩幕層，之後，再利用硬罩幕層定義溝槽之形狀。接著，利用乾蝕刻步驟移除硬罩幕層與絕緣層。之後，再填充導電材料(例如金屬材料)於溝槽中，以形成鑲嵌結構。

請參見第1A圖之顯微鏡圖，於乾蝕刻步驟中，會有許多不想要的高分子殘留於絕緣層之上，所以，於後續製程需利用清潔步驟移除高分子。

請參見第1B圖之顯微鏡圖，使用氫氟酸(HF)進行清潔步驟時，會傷害絕緣層，造成後續金屬線的關鍵尺寸 (Critical dimension,CD)不一致，甚至會降低金屬線的阻值，進而影響半導體元件的可靠度。

因此，需要提供一種溝槽之製造方法，此製造方法能夠改善習知所遭遇之問題。

本發明提供一種溝槽之製造方法，包括以下步驟：提供一基板；形成至少一絕緣層於該基板之上；形成一硬罩幕層於該絕緣層之上；圖案化該硬罩幕層，以得到具有一開口之圖案化硬罩幕層；進行一第一蝕刻步驟，沿著該開口蝕刻該絕緣層，以形成一溝槽；填充一光阻於該溝槽中與該圖案化硬罩幕層之上；進行一第二蝕刻步驟，以蝕刻部份之該圖案化硬罩幕層且曝露出該圖案化硬罩幕層；進行一第三蝕刻步驟，以移除該圖案化硬罩幕層；以及進行一第四蝕刻步驟，以移除該光阻。

為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：

11‧‧‧第一蝕刻步驟

12‧‧‧第二蝕刻步驟

13‧‧‧第三蝕刻步驟

14‧‧‧第四蝕刻步驟

110‧‧‧基板

120‧‧‧絕緣層

120a‧‧‧圖案化絕緣層

122‧‧‧第一絕緣層

124‧‧‧第二絕緣層

124a‧‧‧圖案化第二絕緣層

126‧‧‧第三絕緣層

126a‧‧‧圖案化第三絕緣層

130‧‧‧硬罩幕層

130a‧‧‧圖案化硬罩幕層

132‧‧‧第一硬罩幕層

132a‧‧‧圖案化第一硬罩幕層

134‧‧‧第二硬罩幕層

135‧‧‧開口

137‧‧‧溝槽

140‧‧‧光阻

140a‧‧‧殘留的光阻

第1A圖為一顯微鏡圖，用以說明習知技術中，高分子殘留於絕緣層之上。

第1B圖為一顯微鏡圖，用以說明習知技術中，使用氫氟酸(HF)進行清潔步驟時對絕緣層所造成之傷害。

第2A~2G圖為一系列剖面圖，用以說明本發明一實施例 之溝槽之製造方法的流程。

第3A-3E圖為一系列剖面圖，用以說明本發明第二實施例之溝槽之製造方法的流程。

第4圖為一顯微鏡圖，用以說明本發明溝槽之製造方法經過硫酸(H₂ SO₄ )步驟之後，得到具有均勻尺寸的溝槽。

以下特舉出本發明之實施例，並配合所附圖式作詳細說明。以下實施例的元件和設計係為了簡化所揭露之發明，並非用以限定本發明。本發明於各個實施例中可能使用重複的參考符號及/或用字。這些重複符號或用字係為了簡化與清晰的目的，並非用以限定各個實施例及/或所述結構之間的關係。此外，說明書中提及形成第一結構特徵位於第二結構特徵之上，其包括第一結構特徵與第二結構特徵是直接接觸的實施例，另外也包括於第一結構特徵與第二結構特徵之間另外有其他結構特徵的實施例，亦即，第一結構特徵與第二結構特徵並非直接接觸。

請參見第2A~2G圖，本發明提供一種溝槽之製造方法。請參見第2A圖，提供基板110，形成至少一絕緣層120於基板110之上。

基板110可包括：包含矽或鍺的元素半導體，以晶態、多晶態或非晶態的結構存在；化合物半導體包括碳化矽(silicon carbide)、砷化鎵(gallium arsenic)、磷化鎵(gallium phosphide)、磷化銦(indium phosphide)、砷化銦(indium arsenide)、及銻化銦(indium antimonide)；合金半導體包括矽 鍺合金(SiGe)、磷砷化鎵(GaAsP)、砷化鋁銦(AlInAs)、砷化鋁鎵(AlGaAs)、砷化鎵銦(GaInAs)、磷化鎵銦(GaInP)、及磷砷鎵銦(GaInAsP)；或其他適合的材料；或上述之組合。

基板110中可包括各種不同的元件，例如電晶體、電阻或其他習知的半導體元件。再者，基板110亦可包括其他導電層(例如銅、鋁或其合金)以及絕緣層(例如氧化矽、氮化矽)。此處為了簡化說明，僅以一平整基底表示之。

絕緣層120包括氧化矽層、氮化矽層或上述之組合。雖然圖中僅顯示單一層絕緣層120，然而，絕緣層120之層數並不以此為限，本領域之人士可依據實際應用之需求而調整絕緣層120之層數。

於一實施例中，絕緣層120由三層結構所組成，第一層形成於基板110之上且其為100 nm的氧化矽層，第二層為50 nm的氮化矽，第三層為200 nm的氧化矽層。

絕緣層120可藉由任何適合的製程形成，例如化學氣相沉積法、高密度電漿化學氣相沉積法、旋轉塗佈製程、濺鍍、及/或其他適合的方法。絕緣層120之厚度為約50~300 nm，較佳為約50~200 nm。

請再次參見第2A圖，形成硬罩幕層(hard mask layer)130於絕緣層120之上。硬罩幕層130包括單層或複數層130，其材料包括多晶矽、氮化矽或上述之組合。雖然圖中僅顯示單一層硬罩幕層130，然而，硬罩幕層130之層數並不以此為限，本領域之人士可依據實際應用之需求而調整硬罩幕層130之層數。

硬罩幕層130可藉由任何適合的製程形成，例如化學氣相沉積法、高密度電漿化學氣相沉積法、旋轉塗佈製程、濺鍍、及/或其他適合的方法。硬罩幕層130之厚度為約50~200 nm，較佳為約50~100 nm。

於一實施例中，硬罩幕層130為兩層結構，第一層結構為100 nm的多晶矽，第二層結構為50 nm的氮化矽。

請參見第2B圖，圖案化硬罩幕層130，以得到具有一開口135之圖案化硬罩幕層130a。圖案化製程例如微影製程。

請參見第2C圖，進行第一蝕刻步驟11，沿著開口135蝕刻絕緣層120，以形成溝槽137。溝槽137具有深寬比(aspect ratio,h/w)為約7/1~10/1。第一蝕刻步驟11包括乾式蝕刻法。經過第一蝕刻步驟11之後，得到圖案化絕緣層120a。

請參見第2D圖，填充光阻140於溝槽137中與圖案化硬罩幕層130a之上。

請參見第2E圖，進行第二蝕刻步驟12，以蝕刻部份之圖案化硬罩幕層130a且曝露出圖案化硬罩幕層130a，因此，得到殘留的光阻140a。

請參見第2F圖，進行第三蝕刻步驟13，以移除圖案化硬罩幕層130a。

請參見第2G圖，進行第四蝕刻步驟14，以移除殘留的光阻140a，並再次曝露溝槽137。須注意的是，當本發明製造方法應用於製作鑲嵌結構時，當第四蝕刻步驟14之後，會曝露位於溝槽137下方的導電層(圖中未顯示)，因此，當後續製程填充金屬材料(例如鎢)於溝槽137中，可用於電性連接溝槽下 方與導電層與溝槽中的金屬材料。

於第2G圖之後，本發明溝槽之製造方法尚包括：以清潔步驟移除殘留於該絕緣層之上之一高分子，其中清潔步驟為使用硫酸。

上述第二蝕刻步驟12、第三蝕刻步驟13與第四蝕刻步驟14係於同一反應腔體中進行，亦即於原位(in-situ)進行三種蝕刻步驟。此外，第二蝕刻步驟12、第三蝕刻步驟13與第四蝕刻步驟14皆為乾式蝕刻(dry etching)步驟。

於一較佳實施例中，第二蝕刻步驟12與第四蝕刻步驟14包括使用含氧氣(O₂ )、CF₄ 、C₄ F₆ 之反應氣體，且第三蝕刻步驟13包括使用含溴化氫(HBr)、Cl₂ 、SF₆ 之反應氣體。

須注意的是，於習知技術中，乾蝕刻步驟中，會產生許多不想要的高分子殘留於絕緣層之上(請參見第1A圖)，而殘留的高分子不容易用硫酸移除，因此，使用氫氟酸(HF)移除，然而，使用氫氟酸會傷害絕緣層(請參見第1B圖)，進而影響半導體元件的可靠度。

不同於習知技術，本發明填充光阻140於溝槽137中與圖案化硬罩幕層130a之上(請參見第2D圖)，之後，於同一腔體中進行第二蝕刻步驟12、第三蝕刻步驟13與第四蝕刻步驟14，因為蝕刻過程中的反應氣體會與光阻140進行反應，所產生的高分子組成不同於習知難以移除之高分子，因此，本發明之高分子可輕易藉由硫酸移除，且不會傷害絕緣層120。

請參見第3A-3E圖，其顯示本發明第二實施例之溝槽之製造方法。

請參見第3A圖，提供基板110，形成至少一絕緣層120於基板110之上，以及形成硬罩幕層130於絕緣層120之上。

於一實施例中，基板110為矽基板。絕緣層120包括第一絕緣層122、第二絕緣層124與第三絕緣層126。硬罩幕層130包括第一硬罩幕層132與第二硬罩幕層134。

基板110中可包括各種不同的元件，例如電晶體、電阻或其他習知的半導體元件。再者，基板110亦可包括其他導電層(例如銅、鋁或其合金)以及絕緣層(例如氧化矽、氮化矽)。此處為了簡化說明，僅以一平整基底表示之。

絕緣層120與硬罩幕層130可各自藉由任何適合的製程形成，例如化學氣相沉積法、高密度電漿化學氣相沉積法、旋轉塗佈製程、濺鍍、及/或其他適合的方法。

於一實施例中，第一絕緣層122為100 nm的氧化矽層，第二絕緣層124為50 nm的氮化矽，第三絕緣層126為200 nm的氧化矽層，第一硬罩幕層132為100 nm的多晶矽，第二硬罩幕層134為50 nm的氮化矽。

請參見第3B圖，先對第二硬罩幕層134進行圖案化製程，以形成圖案化第二硬罩幕層(圖中未顯示)，之後，再利用圖案化第二硬罩幕層作為罩幕，以形成圖案化第一硬罩幕層132a。之後，對絕緣層120進行第一蝕刻步驟11，以形成溝槽137。經過第一蝕刻步驟11之後，得到圖案化第二絕緣層124a與圖案化第三絕緣層126a。

請參見第3C圖，填充光阻140於溝槽137中與圖案化第一硬罩幕層132a之上。

請參見第3D圖，進行第二蝕刻步驟12，以蝕刻部份之第一圖案化硬罩幕層132a且曝露出第一圖案化硬罩幕層132a，得到殘留的光阻140a。

接著，進行進行第三蝕刻步驟與第四蝕刻步驟(圖中未顯示)，以移除第一圖案化硬罩幕層132a與殘留的光阻140a。

之後，請參見第3E圖，當移除殘留的光阻140a之後，並再次曝露溝槽137。須注意的是，當本發明製造方法應用於製作鑲嵌結構時，當第四蝕刻步驟(第3D圖中未顯示)之後，會曝露位於溝槽137下方的導電層(圖中未顯示)，因此，當後續製程填充金屬材料(例如鎢)於溝槽137中，可用於電性連接溝槽下方與導電層與溝槽中的金屬材料。

於第3E圖之後，本發明溝槽之製造方法尚包括：以清潔步驟移除殘留於該絕緣層之上之一高分子，其中清潔步驟為使用硫酸。

上述第二蝕刻步驟12、第三蝕刻步驟(第3D圖中未顯示)與第四蝕刻步驟(第3D圖中未顯示)係於同一反應腔體中進行，亦即於原位(in-situ)進行三種蝕刻步驟。此外，第二蝕刻步驟12、第三蝕刻步驟與第四蝕刻步驟皆為乾式蝕刻(dry etching)步驟。

於一較佳實施例中，第二蝕刻步驟12與第四蝕刻步驟包括使用含氧氣(O₂ )、CF₄ 、C₄ F₆ 之反應氣體，且第三蝕刻步驟包括使用含溴化氫(HBr)、Cl₂ 、SF₆ 之反應氣體。

請參見第4圖之顯微鏡圖，其顯示本發明之製造方 法經過硫酸步驟之後，得到具有均勻尺寸的溝槽。

由上述實施例可知，藉由本發明所提供之溝槽之製造方法，藉由填充光阻140於溝槽137中與圖案化硬罩幕層130a之上(請參見第2D圖與第3C圖)，之後，於同一腔體中進行第二蝕刻步驟12、第三蝕刻步驟13與第四蝕刻步驟14，因為蝕刻過程中的反應氣體會與光阻140進行反應，所產生的高分子組成不同於習知難以移除之高分子，因此，蝕刻步驟所產生之高分子可輕易藉由硫酸移除，且不會傷害絕緣層120。

雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

110‧‧‧基板

122‧‧‧第一絕緣層

124a‧‧‧圖案化第二絕緣層

126a‧‧‧圖案化第三絕緣層

132a‧‧‧圖案化第一硬罩幕層

140‧‧‧光阻

Claims (9)

1. 一種溝槽之製造方法，包括以下步驟：提供一基板；形成至少一絕緣層於該基板之上；形成一硬罩幕層於該絕緣層之上；圖案化該硬罩幕層，以得到具有一開口之圖案化硬罩幕層；進行一第一蝕刻步驟，沿著該開口蝕刻該絕緣層，以形成一溝槽；填充一光阻於該溝槽中與該圖案化硬罩幕層之上；進行一第二蝕刻步驟，以蝕刻部份之該圖案化硬罩幕層且曝露出該圖案化硬罩幕層；進行一第三蝕刻步驟，以移除該圖案化硬罩幕層；以及進行一第四蝕刻步驟，以移除該光阻，其中該第二蝕刻步驟、該第三蝕刻步驟與該第四蝕刻步驟係於同一反應腔體中進行。
2. 如申請專利範圍第1項所述之溝槽之製造方法，其中該絕緣層包括氧化矽層、氮化矽層或上述之組合。
3. 如申請專利範圍第1項所述之溝槽之製造方法，其中該絕緣層之厚度為約50~300nm。
4. 如申請專利範圍第1項所述之溝槽之製造方法，其中該硬罩幕層包括多晶矽、氮化矽或上述之組合。
5. 如申請專利範圍第1項所述之溝槽之製造方法，其中該硬罩幕層之厚度為約50~200nm。
6. 如申請專利範圍第1項所述之溝槽之製造方法，其中該溝槽 之深寬比為約7/1~10/1。
7. 如申請專利範圍第1項所述之溝槽之製造方法，其中在進行該第四蝕刻步驟之後，尚包括：進行一清潔步驟，以移除殘留於該絕緣層之上之一高分子，其中該清潔步驟為使用硫酸。
8. 如申請專利範圍第1項所述之溝槽之製造方法，其中該第一蝕刻步驟包括乾式蝕刻法。
9. 如申請專利範圍第1項所述之溝槽之製造方法，其中該第二蝕刻步驟、該第三蝕刻步驟與該第四蝕刻步驟為乾式蝕刻步驟。