JP2018032742A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2018032742A
JP2018032742A JP2016164000A JP2016164000A JP2018032742A JP 2018032742 A JP2018032742 A JP 2018032742A JP 2016164000 A JP2016164000 A JP 2016164000A JP 2016164000 A JP2016164000 A JP 2016164000A JP 2018032742 A JP2018032742 A JP 2018032742A
Authority
JP
Japan
Prior art keywords
electrode
corners
corner
semiconductor element
bus bar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016164000A
Other languages
English (en)
Other versions
JP6673100B2 (ja
Inventor
将司 林
Shoji Hayashi
将司 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2016164000A priority Critical patent/JP6673100B2/ja
Publication of JP2018032742A publication Critical patent/JP2018032742A/ja
Application granted granted Critical
Publication of JP6673100B2 publication Critical patent/JP6673100B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】半導体素子の表面電極を接合するはんだ層に生じる熱応力を低減する。【解決手段】半導体装置は、半導体素子10と導電板20を備えている。半導体素子10は、ほぼ矩形の表面を備えており、表面の一辺に沿った位置に信号電極18群が形成されており、信号電極18群を避けた位置に表面電極12が形成されており、裏面に裏面電極が形成されている。導電板20は、表面電極12と裏面電極の少なくとも一方に導通しており、他の部材に向けて延びるバスバー24を備えている。表面電極12は円弧上に面取りされた四隅を備えており、その四隅は、信号電極18群からも遠くてバスバー24からも遠い一隅41と、その一隅41よりも信号電極18群またはバスバー24に近い三隅42,43,44に分類可能である。一隅41の曲率半径は、三隅42,43,44の曲率半径より大きい。表面電極12を接合するはんだ層34の輪郭は、表面電極12の輪郭に対応している。【選択図】図3

Description

本明細書に開示する技術は、半導体装置に関する。
ほぼ直方体の形状をしている半導体素子であり、表面と裏面の各々に電極が形成されており、半導体素子の内部に形成されている半導体構造によって、表面電極と裏面電極の間を低抵抗な状態と高抵抗な状態との間で切り換える半導体素子が知られている。上記の半導体素子の表面には、種々の電極が形成されており、例えば、抵抗状態を指示する電圧を入力する電極、温度対応電圧を出力する電極、電流値対応電圧を出力する電極等が用意されている。本明細書では、指示電圧入力電極、温度対応電圧出力電極、あるいは電流値対応電圧出力電極等を信号電極と総称する。また、信号電極が形成されている側を表面という。半導体素子の表面には、表面電極と信号電極群が形成されており、半導体素子の裏面には、裏面電極が形成されている。
表面電極は個々の信号電極に比して大面積となっている。平面視するとほぼ矩形をしている半導体素子の表面には、一辺に沿って信号電極群が配置されており、その他の範囲に表面電極が広く形成されている。表面電極と裏面電極は、はんだ層によって導電材に接合される。表面電極と裏面電極の少なくとも一方は、直接ないし導電部材を介して、導電板にはんだ接合される。その導電板は、半導体素子から長く延びて負荷ないし電源と半導体素子を接続するバスバーを備えている。
半導体素子が動作すると、表面電極と裏面電極の間に電流が流れる状態と流れない状態を切り換える。そのために半導体素子が動作すると半導体素子が発熱する。それにともなってはんだ層も加熱される。はんだ層は、半導体素子が動作すると加熱され、半導体素子が動作を終了すると冷却される。はんだ層は、熱応力のサイクルに晒される。はんだ層には熱応力のサイクルに耐える耐久性が必要とされる。
表面電極は、平面視するとほぼ矩形をしている表面に形成されており、その輪郭はほぼ矩形をしている。すなわち、四隅を備えている。半導体層に発達する熱応力は、隅部の近傍において大きな応力となる。このため、隅部の近傍に位置するはんだ層に生じる熱応力のピーク値を低減する技術が必要とされている。例えば、特許文献1の技術では、表面電極の四隅の全部で面取りし、隅部の近傍部で発達する熱応力の集中度を緩和する。
特開2004−134746号公報
上記したように、表面電極は、一辺に沿って形成されている信号電極群を避けた範囲に形成されている。この場合、表面電極の四隅のうち、信号電極群に近い二隅は冷却されやすいのに対して、信号電極群から遠い二隅は冷却されにくいという性質があり、近い二隅より遠い二隅に大きな熱応力が発達しやすい。過大な熱応力が発達するのを避けるのに必要な面取りの大きさは、近い二隅と遠い二隅で相違する。また、表面電極と裏面電極の少なくとも一方がはんだ接合される導電板は、バスバーを備えている。その場合、表面電極の四隅のうち、バスバーに近い二隅は冷却されやすいのに対して、バスバーから遠い二隅は冷却されにくいという性質があり、バスバーに近い二隅より遠い二隅に大きな熱応力が発達しやすい。過大な熱応力が発達するのを避けるのに必要な面取りの大きさは、バスバーに近い二隅と遠い二隅とでは相違する。
しかしながら、特許文献1の技術では、表面電極の四隅の全部を一様に面取りする。四隅の全部を一様に面取りすると、信号電極群から近い隅部やバスバーから近い隅部では、表面電極の面積を不必要に狭める。このため、はんだ層の面積を狭め、表面電極と導電材間の熱抵抗を上げることになる。
本明細書では、半導体素子を接合するはんだ層に生じる熱応力を低減する技術を開示する。
本明細書に開示する半導体装置は、半導体素子と導電板を備えている。半導体素子は、ほぼ矩形の表面を備えており、その表面の一辺に沿った位置に信号電極群が形成されており、その信号電極群を避けた位置に表面電極が形成されており、裏面に裏面電極が形成されている。導電板は、表面電極と裏面電極の少なくとも一方に導通しており、他の部材に向けて延びるバスバーを備えている。表面電極は、円弧上に面取りされた四隅を備えており、信号電極群からもバスバーからも遠い一隅と、その一隅よりも信号電極群またはバスバーに近い三隅に分類可能である。前記一隅の曲率半径は、前記三隅の曲率半径より大きい。表面電極を接合するはんだ層の輪郭は、表面電極の輪郭に対応している。すなわち、はんだ層も四隅を持ち、信号電極群からもバスバーからも遠い一隅の曲率半径は、信号電極群またはバスバーに近い三隅の曲率半径より大きい。
上記の半導体装置では、表面電極の四隅のうち、信号電極群からも遠くてバスバーからも遠い一隅の曲率半径が、その一隅よりも信号電極群またはバスバーのいずれかの一方に近い三隅の曲率半径より大きい。すなわち、表面電極の四隅のうち、最も冷却されにくい一隅の曲率半径が、他の三隅より大きい。このため、最も冷却されにくい一隅の近傍に位置するはんだ層に生じる応力集中を好適に緩和することができる。これに加えて、信号電極群からも遠くてバスバーからも遠い一隅の曲率半径より他の三隅の曲率半径が小さいため、他の三隅では表面電極の面積の減少を抑制することができる。このため、表面電極と導電材間の熱抵抗の増大を抑制することができる。したがって、はんだ層に生じる応力集中を緩和しつつ、表面電極と導電材間の熱抵抗の増大を抑制することができ、はんだ層に生じる熱応力を低減することができる。
実施例1に係る半導体装置の概略構成を示す分解斜視図。 実施例1に係る半導体装置の一部分の断面図。 実施例1に係る半導体装置が備えるリードフレームと半導体素子の概略構成を示す上面図。 実施例2に係る半導体装置の一部分の断面図。
図1は、実施例1の半導体装置2の分解斜視図である。図2は、半導体装置2のyz平面における断面図である。図1に示すように、半導体装置2は、半導体素子10と、リードフレーム20a、20bと、金属ブロック30を備えている。半導体素子10と金属ブロック30は、リードフレーム20a、20bの間に挟まれている。すなわち、リードフレーム20aの上に半導体素子10が配置され、半導体素子10の上に金属ブロック30が配置され、金属ブロック30の上にリードフレーム20bが配置されている。
半導体素子10はほぼ直方体である。半導体素子10の表面(すなわち、+z方向側)には、表面電極(エミッタ電極)12と、5つの信号電極18が露出している。図2に示すように、半導体素子10の裏面(すなわち、−z方向側)には、裏面電極(コレクタ電極)16が露出している。エミッタ電極12及び信号電極18と、コレクタ電極16との間には、半導体層14が形成されている。半導体層14内に、エミッタ電極12とコレクタ電極16の間を低抵抗な状態とするか高抵抗な状態とするかを切り換える半導体構造が形成されている。エミッタ電極12及び信号電極18のいずれも露出していない半導体素子10の表面は、図示しない絶縁層で被覆されている。
5つの信号電極18は、半導体素子10の表面の一辺11に沿って配置されている。辺11は、半導体素子10のほぼ矩形の表面の一辺であり、図1に示すように、x方向に平行で、かつ、−y方向側の辺である。5つの信号電極18は、それぞれ異なる種類の電圧を出入力する。本実施例では、半導体素子10の表面には5つの信号電極18が露出しているが、このような構成に限定されるものではなく、必要に応じてその種類や数を変更することができる。信号電極18の種類は、例えば、半導体素子10を低抵抗状態とするか高抵抗状態とするかを指示する指示電圧を入力する電極、半導体素子10の温度を示す温度対応電圧を出力する電極、半導体素子10を流れる電流値を示す電流値対応電圧を出力する電極等がある。信号電極18は、図示しないワイヤによって他の部材と接続されている。信号電極18とワイヤは、例えば、ワイヤボンディングによって接続されている。
エミッタ電極12は、半導体素子10の表面のうち、信号電極18群が配置されている位置を避けて配置されている。すなわち、エミッタ電極12は、信号電極18が沿うように配置される一辺11から、信号電極18群より離れた位置に配置される。エミッタ電極12は、信号電極18より大きく形成される。なお、エミッタ電極12が半導体素子10の表面に露出している形状(z方向から見た形状)については後述する。図2に示すように、エミッタ電極12と信号電極18は、半導体素子10の表面に埋め込まれており、エミッタ電極12、信号電極18、それ以外の範囲を覆う絶縁部材によって形成される表面は、ほぼ平坦となっている。
リードフレーム20a、20bは、平板状の導電部材である。リードフレーム20aは、ほぼ矩形の本体部22aと、本体部22aと他の部材とを接続するバスバー24aを備えている。図1では、バスバー24aは、x方向と平行で、かつ、本体部22aの+y方向の一辺26aから延びている。また、バスバー24aは、辺26aの中心より−x方向側で本体部22aと接続している。バスバー24aは、半導体装置2から長く延びて、例えば、負荷や電源と接続される。リードフレーム20bは、リードフレーム20aとほぼ同一の形状であり、半導体装置2を平面視する(z方向から見る)と、リードフレーム20a、20bはほぼ一致する。なお、本実施例では、リードフレーム20a、20bがいずれもバスバーを備えているが、このような構成に限定されない。例えば、2枚のリードフレームのうちの一方がバスバーを備えており、他方はバスバーを備えていない構成であってもよい。
金属ブロック30は、ほぼ直方体であり、銅(Cu)で形成されている。金属ブロック30のz方向に垂直な面は、後述するエミッタ電極12の露出している形状とほぼ同一となっている。金属ブロック30は、スペーサである。金属ブロック30を配置することによって信号電極18群とリードフレーム20bとの間に空間ができる。これにより、信号電極18群にワイヤを接続することができる。
半導体素子10と、リードフレーム20a、20bと、金属ブロック30の間は、それぞれはんだ接合されている。図2に示すように、コレクタ電極16は、はんだ層36を介してリードフレーム20aに接続されている。エミッタ電極12は、はんだ層34を介して金属ブロック30に接続されている。金属ブロック30は、はんだ層32を介してリードフレーム20bに接続されている。半導体素子10の表面のうち、エミッタ電極12が露出する部分のみが金属ブロック30と接合されている。はんだ層34の輪郭は、エミッタ電極12が露出する範囲の輪郭とほぼ一致する。また、はんだ層32の輪郭は、金属ブロック30のz方向に垂直な面の輪郭とほぼ一致する。
半導体素子10は、はんだ層34と金属ブロック30とはんだ層32を介してリードフレーム20bに接続されており、はんだ層36を介してリードフレーム20aに接続されている。半導体素子10の熱は、はんだ層34と金属ブロック30とはんだ層32を介してリードフレーム20bに伝達され、はんだ層36を介してリードフレーム20aに伝達される。リードフレーム20a、20bは、図示しない絶縁板を介して冷却器に接続している。冷却器によって、半導体素子10を冷却することができる。
エミッタ電極12の形状について説明する。図3は、リードフレーム20aと半導体素子10の上面図である。なお、説明の都合上、はんだ層34と金属ブロック30とはんだ層32とリードフレーム20bの図示は省略している。
図3に示すように、エミッタ電極12が露出する範囲の輪郭は、ほぼ矩形状となっている。すなわち、エミッタ電極12の輪郭は、四隅41、42、43、44を備えている。隅41は、図3の右上の一隅であり、エミッタ電極12の+x方向で、かつ、+y方向に位置している。すなわち、隅41は、半導体素子10の一辺11の近傍に配置される信号電極18群から遠く、かつ、バスバー24aからも遠い。隅42は、図3の左上の一隅であり、エミッタ電極12の−x方向で、かつ、+y方向に位置している。すなわち、隅42は、信号電極18群からは遠いが、バスバー24aに近い。隅43は、図3の右下の一隅であり、エミッタ電極12の+x方向で、かつ、−y方向に位置している。すなわち、隅43は、バスバー24aからは遠いが、信号電極18群に近い。隅44は、図3の左下の一隅であり、エミッタ電極12の−x方向で、かつ、−y方向に位置している。すなわち、隅44は、信号電極18群に近く、かつ、バスバー24aにも近い。四隅41、42、43、44の各々は、面取りされており、円弧状になっている。隅41の曲率半径は、他の三隅42、43、44の曲率半径より大きくされている。
エミッタ電極12の四隅は、面取りされていることにより、エミッタ電極12に隣接するはんだ層34の隅部の熱応力の集中を緩和することができる。上述したように、エミッタ電極12はほぼ矩形となっている。エミッタ電極12の隅部が面取りされていないと、はんだ層34に発達する熱応力は、隅部(頂点)の近傍で大きくなる。本実施例のエミッタ電極12では、四隅41、42、43、44が面取りされているため、隅部の熱応力の集中を緩和することができる。
また、エミッタ電極12の四隅41、42、43、44のうち、隅41の曲率半径が他の三隅42、43、44の曲率半径より大きくされている。上述したように、隅41は、信号電極18群からも遠く、かつ、バスバー24aからも遠くなっている。エミッタ電極12と半導体素子10の一辺11の間に信号電極18群が配置されていることにより、信号電極18群に近い隅43、44は、信号電極18群から遠い隅41、42より熱が拡散されやすい。また、バスバー24aに近い隅42、44は、バスバー24aから遠い隅41、43より熱が拡散されやすい。したがって、辺11から遠く、かつ、バスバー24aからも遠い隅41は、4つの隅41、42、43、44のうちでは、最も熱が拡散されにくい。すなわち、最も熱応力が集中しやすい。本実施例のエミッタ電極12は、隅41の曲率半径が他の三隅42、43、44の曲率半径より大きくされているため、熱応力の集中を効果的に緩和することができる。
また、三隅42、43、44の曲率半径は、隅41の曲率半径より小さくされている。隅部を面取りすると、熱応力の集中を緩和できる一方、エミッタ電極12の面積が減るため、半導体素子10とリードフレーム20aの間の熱抵抗が増大する。本実施例のエミッタ電極12は、最も熱応力が集中しやすい隅41の曲率半径を大きくしつつ、隅41と比較して熱応力が集中しにくい三隅42、43、44の曲率半径を小さくしている。これによって、面取りすることで生じる電極面積の減少量を抑えることができる。すなわち、エミッタ電極12の面積の減少を抑えることができる。このため、熱応力の集中を効果的に緩和すると共に、半導体素子10とリードフレーム20aの間の熱抵抗の増大を抑制することができる。したがって、はんだ層34に生じる熱応力を低減することができる。
上述したように、本実施例の金属ブロック30のz方向に垂直な面の形状は、エミッタ電極12の形状とほぼ一致している。このため、はんだ層32においても、熱応力の集中を効果的に緩和すると共に、半導体素子10とリードフレーム20aの間の熱抵抗の増大を抑制することができる。
なお、本実施例では、隅41以外の三隅42、43、44の間の曲率半径の差については言及していないが、例えば、隅44の曲率半径が、隅42、43の曲率半径より小さくてもよい。上述したように、隅44は、信号電極18群に近く、かつ、バスバー24aに近い。このため、隅44は、信号電極18群から遠い隅42、あるいはバスバー24aから遠い隅43より冷却されやすい。したがって、隅44の曲率半径を隅42、43の曲率半径より小さくすることができる。
図4を参照して、半導体装置102を説明する。図4に示すように、半導体装置102は、リードフレーム120を備えており、リードフレーム120がはんだ層132を介してエミッタ電極12に接続している。なお、半導体装置102は、実施例1の半導体装置2の金属ブロック30を備えておらず、金属ブロック30を介することなくリードフレーム120とエミッタ電極12が接続したものであり、その他の構成は略同一となっている。そこで、実施例1の半導体装置2と同一の構成については、その説明を省略する。
リードフレーム120は、本体部122と、本体部122の中央に配置される凹部121を備えている。凹部121は、平面視した(z方向から見た)とき、エミッタ電極12とほぼ一致する位置に形成される。凹部121は、半導体装置102の外部から半導体素子10に向かって突出している。凹部121の底部は、エミッタ電極12の形状とほぼ一致した形状となっている。なお、本体部122は、凹部121が設けられている部分以外については、実施例1の本体部22と同一の形状である。
半導体装置102は、実施例1でスペーサとして用いられた金属ブロック30を備えていない。しかし、リードフレーム120が凹部121を備えることによって、信号電極18とリードフレーム120の間に空間を確保することができる。このため、信号電極18にワイヤを接続することができる。
半導体装置102においても、エミッタ電極12の一隅41の曲率半径は、他の三隅42、43、44の曲率半径より大きくされている。さらに、エミッタ電極12にはんだ層132を介して接続される凹部121の底部の形状は、エミッタ電極12の形状とほぼ一致している。このため、半導体装置102においても、熱応力の集中を効果的に緩和すると共に、半導体素子10とリードフレーム120の間の熱抵抗の増大を抑制することができる。したがって、はんだ層132に生じる熱応力を低減することができる。
実施例で説明した半導体装置に関する留意点を述べる。実施例のエミッタ電極12が、請求項の「表面電極」の一例であり、実施例のコレクタ電極16が、請求項の「裏面電極」の一例であり、実施例のリードフレーム20a、20b、120が、請求項の「導電板」の一例であり、実施例の隅41が、請求項の「一隅」の一例であり、実施例の隅42、43、44が、請求項の「三隅」の一例である。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
2:半導体装置
10:半導体素子
12:エミッタ電極
14:半導体層
16:コレクタ電極
18:信号電極
20a、20b:リードフレーム
22a:本体部
24a:バスバー
30:金属ブロック
32、34、36:はんだ層
41、42、43、44:エミッタ電極の隅部

Claims (1)

  1. ほぼ矩形の表面を備えており、その表面の一辺に沿った位置に信号電極群が形成されており、その信号電極群を避けた位置に表面電極が形成されており、裏面に裏面電極が形成されている半導体素子と、
    前記表面電極と前記裏面電極の少なくとも一方に導通しており、他の部材に向けて延びるバスバーを備えている導電板を備えており、
    前記表面電極は円弧上に面取りされた四隅を備えており、前記四隅は、前記信号電極群からも遠くて前記バスバーからも遠い一隅と、前記一隅よりも前記信号電極群または前記バスバーに近い三隅に分類可能であり、
    前記一隅の曲率半径が前記三隅の曲率半径より大きく、
    前記表面電極を接合するはんだ層の輪郭が前記表面電極の輪郭に対応していることを特徴とする半導体装置。

JP2016164000A 2016-08-24 2016-08-24 半導体装置 Expired - Fee Related JP6673100B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016164000A JP6673100B2 (ja) 2016-08-24 2016-08-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016164000A JP6673100B2 (ja) 2016-08-24 2016-08-24 半導体装置

Publications (2)

Publication Number Publication Date
JP2018032742A true JP2018032742A (ja) 2018-03-01
JP6673100B2 JP6673100B2 (ja) 2020-03-25

Family

ID=61303590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016164000A Expired - Fee Related JP6673100B2 (ja) 2016-08-24 2016-08-24 半導体装置

Country Status (1)

Country Link
JP (1) JP6673100B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020013923A (ja) * 2018-07-19 2020-01-23 株式会社デンソー 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61177762A (ja) * 1985-02-01 1986-08-09 Toshiba Corp 半導体装置
JP2002198456A (ja) * 2000-12-25 2002-07-12 Toshiba Corp セラミックス回路基板およびパワーモジュール
JP2011129662A (ja) * 2009-12-17 2011-06-30 Sanyo Electric Co Ltd 半導体装置
WO2012157584A1 (ja) * 2011-05-13 2012-11-22 富士電機株式会社 半導体装置とその製造方法
JP2013074264A (ja) * 2011-09-29 2013-04-22 Renesas Electronics Corp 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61177762A (ja) * 1985-02-01 1986-08-09 Toshiba Corp 半導体装置
JP2002198456A (ja) * 2000-12-25 2002-07-12 Toshiba Corp セラミックス回路基板およびパワーモジュール
JP2011129662A (ja) * 2009-12-17 2011-06-30 Sanyo Electric Co Ltd 半導体装置
WO2012157584A1 (ja) * 2011-05-13 2012-11-22 富士電機株式会社 半導体装置とその製造方法
JP2013074264A (ja) * 2011-09-29 2013-04-22 Renesas Electronics Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020013923A (ja) * 2018-07-19 2020-01-23 株式会社デンソー 半導体装置
JP7099115B2 (ja) 2018-07-19 2022-07-12 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
JP6673100B2 (ja) 2020-03-25

Similar Documents

Publication Publication Date Title
JP4532303B2 (ja) 半導体モジュール
JP6179490B2 (ja) パワーモジュール
JP6384609B2 (ja) パワー半導体モジュール及び冷却器
US9795049B2 (en) Semiconductor device
JP5813234B2 (ja) 2素子入りパワーモジュールおよびそれを用いた3レベル電力変換装置
CN110120377B (zh) 半导体装置
JP4826845B2 (ja) パワー半導体モジュール
JP2010205960A (ja) 半導体モジュール
JP7139881B2 (ja) 半導体装置
JP2005252305A (ja) 電力用半導体装置
JP6673100B2 (ja) 半導体装置
JP7124133B2 (ja) 半導体装置
JP6784197B2 (ja) 電力変換装置
JP2013125889A (ja) 半導体装置
JP2015018946A (ja) 基板回路の構造および製造方法
JPWO2018087800A1 (ja) 半導体モジュールおよび半導体装置
JP5145966B2 (ja) 半導体モジュール
JP7147186B2 (ja) 半導体装置
JP6699494B2 (ja) 半導体積層ユニット
JP2016220361A (ja) 電力変換装置
JP2018037452A (ja) パワー半導体モジュール
KR20200046268A (ko) 양면 냉각형 파워모듈
JP2020188167A (ja) 半導体装置
CN218647709U (zh) 一种具有大功率结构的合金电阻
TWI718473B (zh) 半導體裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200217

R151 Written notification of patent or utility model registration

Ref document number: 6673100

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees