JP2017169393A - Ｄｃ／ｄｃコンバータの制御装置および制御方法 - Google Patents

Abstract

【課題】記憶媒体を削減しつつ、ＤＣ／ＤＣコンバータに対して安定性および応答性に優れた制御を行うことのできるＤＣ／ＤＣコンバータの制御装置および制御方法を得る。【解決手段】目標出力電圧（Ｖｏｕｔ＊）と、出力電圧（Ｖｏｕｔ）との差である差電圧（Ｖｅｒｒ）を用いて、特定の制御方式に従って演算値（Ｘ２）を演算し、その演算値（Ｘ２）と、入力電圧（Ｖｉｎ）とから、制御用演算値（Ｄｕｔｙ）を演算するように構成する。【選択図】図２

Description

本発明は、ＤＣ／ＤＣコンバータを制御するＤＣ／ＤＣコンバータの制御装置および制御方法に関するものである。

バッテリなどの直流電源から入力された直流電力の電圧を変換し、変換後の電力を電動機に供給する力行動作を行うとともに、電動機において発電した直流電力を直流電源に供給する回生動作を行い、双方向に電力伝送可能なＤＣ／ＤＣコンバータが、従来から存在する。このようなＤＣ／ＤＣコンバータは、ハイブリッド自動車および電気自動車など各種の用途に使用されている。

ＤＣ／ＤＣコンバータと電動機の間の電圧、すなわち、出力電圧は、ＤＣ／ＤＣコンバータによって制御されるが、目標電圧の急峻な変動、および電動機の負荷変動等のさまざまな要因で、目標電圧から外れる。そこで、このような目標電圧と出力電圧の偏差に対して、出力電圧フィードバック制御のゲインを調整することにより、出力電圧を目標電圧に高応答に追従させることが可能なＤＣ／ＤＣコンバータが提案されている（例えば、特許文献１参照）。

特開２０１１−１９３６９３号公報

ここで、直流電源から入力された直流電力の電圧、すなわち入力電圧、および目標電圧の使用範囲が広い用途においては、その入力電圧および目標電圧の各電圧値に応じて、ＤＣ／ＤＣコンバータの制御操作量と出力電圧の変化量に差異が生じる。

これに対して、特許文献１に記載の従来技術では、固定のゲインを用いた制御を行う場合に各々の電圧条件に応じて応答性が変わることを考慮した構成となっている。具体的には、出力電圧の制御に同等の応答性を得るために、各々の電圧条件ごとに関連付けられたゲインのマップを用意し、そのゲインマップを用いてゲインを選択するように構成されている。

しかしながら、ＤＣ／ＤＣコンバータにおいて、電圧の使用範囲が広いと、ゲインを記憶する記憶装置を大規模にする必要がある。この場合、デジタル制御では、記憶媒体の負荷を上げるか、記憶媒体を増やすことになり、アナログ制御では、実装面積が増加するという課題がある。

本発明は、上記のような課題を解決するためになされたものであり、記憶媒体を削減しつつ、ＤＣ／ＤＣコンバータに対して安定性および応答性に優れた制御を行うことのできるＤＣ／ＤＣコンバータの制御装置および制御方法を得ることを目的とする。

本発明におけるＤＣ／ＤＣコンバータの制御装置は、一端が直流電源に接続されているリアクトルと、複数のスイッチング素子を含んで構成されリアクトルの他端に接続されているスイッチング回路とを有し、直流電源から入力された入力電圧を変換し、変換後の入力電圧を出力電圧として出力する電力変換回路と、入力電圧を検出して出力する低圧側電圧検出器と、出力電圧を検出して出力する高圧側電圧検出器と、を備えたＤＣ／ＤＣコンバータにおいて、制御用演算値を用いて、複数のスイッチング素子のそれぞれのオンおよびオフを切り替え制御する制御装置であって、目標出力電圧と、高圧側電圧検出器から出力された出力電圧との差電圧を入力とし、特定の制御方式に従って第１の演算値を演算して出力する制御器と、制御器から出力された第１の演算値と、低圧側電圧検出器から出力された入力電圧とから、制御用演算値を演算する演算器と、を備えたものである。

また、本発明におけるＤＣ／ＤＣコンバータの制御方法は、一端が直流電源に接続されているリアクトルと、複数のスイッチング素子を含んで構成されリアクトルの他端に接続されているスイッチング回路とを有し、直流電源から入力された入力電圧を変換し、変換後の入力電圧を出力電圧として出力する電力変換回路と、入力電圧を検出して出力する低圧側電圧検出器と、出力電圧を検出して出力する高圧側電圧検出器と、を備えたＤＣ／ＤＣコンバータにおいて、制御用演算値を用いて、複数のスイッチング素子のそれぞれのオンおよびオフを切り替え制御する制御方法であって、目標出力電圧と、高圧側電圧検出器から出力された出力電圧との差電圧を入力とし、特定の制御方式に従って第１の演算値を演算するステップと、第１の演算値と、低圧側電圧検出器から出力された入力電圧とから、制御用演算値を演算するステップと、を備えたものである。

本発明によれば、記憶媒体を削減しつつ、ＤＣ／ＤＣコンバータに対して安定性および応答性に優れた制御を行うことのできるＤＣ／ＤＣコンバータの制御装置および制御方法を得ることができる。

本発明の実施の形態１におけるＤＣ／ＤＣコンバータシステムを示す構成図である。 本発明の実施の形態１におけるＤＣ／ＤＣコンバータの制御装置を示す構成図である。 本発明の実施の形態１における電力変換回路の伝達特性を示すゲイン特性図である。 本発明の実施の形態１における電力変換回路の伝達特性を示す位相特性図である。 本発明の実施の形態１における電力変換回路の伝達特性を示すゲイン特性図である。 本発明の実施の形態１における電力変換回路の伝達特性を示す位相特性図である。 本発明の実施の形態１におけるゲイン規格化部および電力変換回路の伝達特性を示すゲイン特性図である。 本発明の実施の形態１におけるゲイン規格化部および電力変換回路の伝達特性を示す位相特性図である。 本発明の実施の形態１における第１の制御器の制御方式としてＰＩ制御を用いる場合の設計方法を説明するためのゲイン特性図である。 本発明の実施の形態１における共振抑制部の効果を説明するためのゲイン特性図である。 本発明の実施の形態１における共振抑制部の効果を説明するためのゲイン特性図である。 本発明の実施の形態１におけるＤＣ／ＤＣコンバータの比較例として、従来のＤＣ／ＤＣコンバータの電圧変化を示す電圧波形図である。 本発明の実施の形態１におけるＤＣ／ＤＣコンバータの電圧変化を示す電圧波形図である。 本発明の実施の形態２におけるＤＣ／ＤＣコンバータシステムを示す構成図である。 本発明の実施の形態２におけるＤＣ／ＤＣコンバータの制御装置を示す構成図である。 本発明の実施の形態２におけるＤＣ／ＤＣコンバータの動作モードを示す説明図である。 本発明の実施の形態２におけるＤＣ／ＤＣコンバータの動作モードを示す説明図である。 本発明の実施の形態２におけるＤＣ／ＤＣコンバータの動作モードを示す説明図である。 本発明の実施の形態２におけるＤＣ／ＤＣコンバータの動作モードを示す説明図である。 本発明の実施の形態２におけるＤＣ／ＤＣコンバータの動作を示す説明図である。 本発明の実施の形態２におけるＤＣ／ＤＣコンバータの動作を示す説明図である。 本発明の実施の形態２におけるＤＣ／ＤＣコンバータの動作を示す説明図である。 本発明の実施の形態２におけるＤＣ／ＤＣコンバータの動作を示す説明図である。

以下、本発明によるＤＣ／ＤＣコンバータの制御装置および制御方法を、好適な実施の形態にしたがって図面を用いて説明する。なお、図面の説明においては、同一部分または相当部分には同一符号を付し、重複する説明を省略する。

実施の形態１．
図１は、本発明の実施の形態１におけるＤＣ／ＤＣコンバータシステムを示す構成図である。図１におけるＤＣ／ＤＣコンバータシステムは、電力変換回路１０、低圧側電圧検出器２１、電流検出器２２および高圧側電圧検出器２３を有するＤＣ／ＤＣコンバータと、ＤＣ／ＤＣコンバータの制御装置３０（以下、制御装置３０と略す）とを備える。なお、図１では、電力変換回路１０の低圧側に接続されているバッテリ１と、電力変換回路１０の高圧側に接続されている電動機２も併せて図示されている。

電力変換回路１０は、低圧側と高圧側との間で双方向の電力変換が可能な双方向型のものである。電力変換回路１０の入力側には、低圧側の端子に相当する端子Ｔ１および端子Ｔ２が設けられ、電力変換回路１０の出力側には、高圧側の端子に相当する端子Ｔ３および端子Ｔ４が設けられている。

電力変換回路１０は、端子Ｔ１および端子Ｔ２の間に入力された直流の入力電圧Ｖｉｎを入力電圧Ｖｉｎ以上の電圧に昇圧し、昇圧後の出力電圧Ｖｏｕｔを、端子Ｔ３および端子Ｔ４の間に出力する。

バッテリ１は、直流電源の一例であり、端子Ｔ１および端子Ｔ２の間に接続され、電動機２は、端子Ｔ３および端子Ｔ４の間に接続されている。

電力変換回路１０は、低圧側平滑コンデンサ１１、リアクトル１２、スイッチング回路１３および高圧側平滑コンデンサ１４を有する。スイッチング回路１３は、第１のスイッチング素子１３１と、第１のスイッチング素子１３１と直列に接続されている第２のスイッチング素子１３２とを含んで構成されている。

低圧側平滑コンデンサ１１は、入力電圧Ｖｉｎを平滑化する役割を果たし、一端が端子Ｔ１に接続され、他端が端子Ｔ２に接続されている。端子Ｔ１と端子Ｔ３とは共通に接続されている。なお、端子Ｔ１と端子Ｔ３とを兼用してもよい。

リアクトル１２は、一端がバッテリ１に接続され、他端がスイッチング回路１３に接続されている。具体的には、リアクトル１２は、エネルギーを蓄積する役割を果たし、一端が端子Ｔ２に接続され、他端が第１のスイッチング素子１３１と第２のスイッチング素子１３２との接続部Ｃ１に接続されている。

第１のスイッチング素子１３１は、後述するゲート信号Ｇ１に従って、オンおよびオフに切り替え制御される。

同様に、第２のスイッチング素子１３２は、後述するゲート信号Ｇ２に従って、オンおよびオフに切り替え制御される。

なお、第１のスイッチング素子１３１および第２のスイッチング素子１３２としては、例えば、ゲート信号がＨｉｇｈの時にオンとなるＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｏｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）と、逆並列ダイオードとを組み合わせたものが用いられる。

第１のスイッチング素子１３１は、一端が接続部Ｃ１に接続され、他端が端子Ｔ１に接続されている。第２のスイッチング素子１３２は、一端が接続部Ｃ１に接続され、他端が端子Ｔ４に接続されている。

より詳細には、第１のスイッチング素子１３１のエミッタ端子は、端子Ｔ１に接続され、第２のスイッチング素子１３２のコレクタ端子は、端子Ｔ４に接続されている。第１のスイッチング素子１３１のコレクタ端子と、第２のスイッチング素子１３２のエミッタ端子は、接続部Ｃ１に接続されている。接続部Ｃ１は、リアクトル１２を介して端子Ｔ２に接続されている。

このように、電力変換回路１０は、一端がバッテリ１に接続されているリアクトル１２と、複数のスイッチング素子１３１，１３２を含んで構成されリアクトル１２の他端に接続されているスイッチング回路１３とを有する。また、電力変換回路１０は、バッテリ１から入力された入力電圧Ｖｉｎを変換し、変換後の入力電圧Ｖｉｎを出力電圧Ｖｏｕｔとして出力する。

低圧側電圧検出器２１は、低圧側平滑コンデンサ１１の端子間電圧を入力電圧Ｖｉｎとして検出し、検出した入力電圧Ｖｉｎを制御装置３０に出力する。このように、低圧側電圧検出器２１は、入力電圧Ｖｉｎを検出して出力する。

電流検出器２２は、リアクトル１２に流れる電流をリアクトル電流ＩＬとして検出し、検出したリアクトル電流ＩＬを制御装置３０に出力する。このように、電流検出器２２は、リアクトル１２に流れるリアクトル電流ＩＬを検出して出力する。

高圧側電圧検出器２３は、高圧側平滑コンデンサ１４の端子間電圧を出力電圧Ｖｏｕｔとして検出し、検出した出力電圧Ｖｏｕｔを制御装置３０に出力する。このように、高圧側電圧検出器２３は、出力電圧Ｖｏｕｔを検出して出力する。

制御装置３０は、ＤＣ／ＤＣコンバータシステム全体の制御を実施するものであって、例えば、メモリに記憶されたプログラムを実行するように構成されたマイコン等によって実現される。

制御装置３０は、後述する制御用演算値を用いて、第１のスイッチング素子１３１および第２のスイッチング素子１３２のそれぞれのオンおよびオフを切り替え制御する。具体的には、制御装置３０は、低圧側電圧検出器２１、電流検出器２２および高圧側電圧検出器２３の各検出値に応じて、第１のスイッチング素子１３１のゲート信号Ｇ１と、第２のスイッチング素子１３２のゲート信号Ｇ２とを生成する。

次に、制御装置３０の構成について、図２を参照しながら説明する。図２は、本発明の実施の形態１におけるＤＣ／ＤＣコンバータの制御装置３０を示す構成図である。図２における制御装置３０は、減算器３１、第１の制御器３２、演算器３３、三角波形生成器３４、比較器３５およびゲート信号出力器３６を有する。

制御装置３０には、外部で定めた目標出力電圧Ｖｏｕｔ＊が入力される。減算器３１は、入力された目標出力電圧Ｖｏｕｔ＊と、高圧側電圧検出器２３から入力された出力電圧Ｖｏｕｔとの差である差電圧Ｖｅｒｒを演算し、演算した差電圧Ｖｅｒｒを第１の制御器３２に出力する。

第１の制御器３２は、差電圧Ｖｅｒｒを入力として、ＰＩ制御、Ｐ制御、ＰＤ制御またはＰＩＤ制御といった特定の制御方式に従って、演算値Ｘ２を演算し、演算した演算値Ｘ２を演算器３３に出力する。

このように、第１の制御器３２は、目標出力電圧Ｖｏｕｔ＊と、高圧側電圧検出器２３から入力された出力電圧Ｖｏｕｔとの差電圧Ｖｅｒｒを入力とし、特定の制御方式に従って演算値Ｘ２を演算して出力する。

なお、本実施の形態１では、特定の制御方式として、ＰＩ制御を用いる場合を例示する。この場合、第１の制御器３２は、設定ゲインによって差電圧Ｖｅｒｒを増幅し、増幅後の差電圧Ｖｅｒｒを、演算値Ｘ２として出力する。

演算器３３は、乗算器３３１ａおよび減算器３３１ｂを含む共振抑制部３３１と、ゲイン比較器３３２ａおよび除算器３３２ｂを含むゲイン規格化部３３２とを有する。

共振抑制部３３１の乗算器３３１ａは、電流検出器２２から入力されたリアクトル電流ＩＬにダンピング用の設定定数Ｒｄｍｐを乗算し、その乗算値を減算器３３１ｂに出力する。減算器３３１ｂは、第１の制御器３２から入力された演算値Ｘ２と、乗算器３３１ａから入力された乗算値との差を演算し、その演算値を、演算値Ｘとしてゲイン規格化部３３２に出力する。

つまり、共振抑制部３３１は、入力された演算値Ｘ２およびリアクトル電流ＩＬに対して、以下の式（１）に従った演算処理を行うことで、演算値Ｘを演算し、その演算値Ｘをゲイン規格化部３３２に出力する。

なお、本実施の形態１では、リアクトル電流ＩＬに設定定数Ｒｄｍｐを乗算する構成を例示しているが、リアクトル電流ＩＬに設定定数Ｒｄｍｐを乗算しない構成であってもよい。この場合、演算値Ｘは、第１の制御器３２から出力された演算値Ｘ２と、電流検出器２２から出力されたリアクトル電流ＩＬとの差となる。

ゲイン規格化部３３２のゲイン比較器３３２ａは、減算器３３１ｂから入力された演算値Ｘと、低圧側電圧検出器２１から入力された入力電圧Ｖｉｎに対して、以下の式（２）に従った演算処理を行うことで、演算値Ｇ（Ｘ）を演算し、その演算値Ｇ（Ｘ）を除算器３３２ｂに出力する。

除算器３３２ｂは、減算器３３１ｂから入力された演算値Ｘを、ゲイン比較器３３２ａから入力された演算値Ｇ（Ｘ）で除した値を、制御用演算値として出力する。なお、本実施の形態１では、制御用演算値としてＤｕｔｙが出力され、そのＤｕｔｙが比較器３５に入力される場合を例示する。

なお、本実施の形態１では、制御装置３０が共振抑制部３３１を具備する場合を例示しているが、制御装置３０が共振抑制部３３１を具備しなくてもよい。この場合、演算値Ｇ（Ｘ）は、第１の制御器３２から出力された演算値Ｘ２と、低圧側電圧検出器２１から出力された入力電圧Ｖｉｎの和となる。また、制御用演算値は、第１の制御器３２から出力された演算値Ｘ２を、その演算値Ｇ（Ｘ）で除した値となる。

三角波形生成器３４は、特定周期の三角波形を生成し、生成した三角波形を比較器３５に出力する。比較器３５は、ゲイン規格化部３３２から入力されたＤｕｔｙと、三角波形生成器３４から入力された三角波形とを比較することで、パルス波形を生成する。なお、本実施の形態１では、搬送波として三角波を用いる場合を例示しているが、搬送波としてのこぎり波を用いてもよい。

比較器３５から出力されたパルス波形は、ゲート信号出力器３６において、一方がそのままゲート信号Ｇ１となり、他方がインバータ３６１を通って、ゲート信号Ｇ１とは相補の関係となるゲート信号Ｇ２となる。ゲート信号出力器３６は、このようなゲート信号Ｇ１およびゲート信号Ｇ２を出力する。

上記のとおり、制御装置３０は、出力電圧Ｖｏｕｔのフィードバック制御を行うことで、回路の抵抗成分による損失、およびゲート信号の信号遅延による実際のＯＮ時間の誤差などの、理想状態からのずれを補正し、Ｄｕｔｙを変更する。これにより、定常状態においては、第１の制御器３２の制御方式として、ＰＩ制御またはＰＩＤ制御等を用いることで、出力電圧Ｖｏｕｔを目標出力電圧Ｖｏｕｔ＊に追従させることができる。

次に、制御装置３０によってＤｕｔｙが調整された場合の出力電圧Ｖｏｕｔおよびリアクトル電流ＩＬの変化量について説明する。

制御装置３０によって演算されたＤｕｔｙが各スイッチング素子１３１，１３２のＯＮ時間にそのまま反映される理想状態においては、第１のスイッチング素子１３１のＯＮ比率がＤｕｔｙであり、第２のスイッチング素子１３２のＯＮ比率が（１−Ｄｕｔｙ）となる。

ここで、電動機２に向けて流れる電流量をＩｏ、高圧側平滑コンデンサ１４の静電容量をＣｏ、リアクトル１２のインダクタンスをＬとすると、電力変換回路１０の状態平均化方程式は、以下の式（３）で表すことができる。

なお、微小変動を用いた平均値からの変動（線形化）にて式（３）を表すと、以下の式（４）のようになる。ただし、式（４）において、チルダ（〜）が付されたパラメータを微小変動量とし、バー（―）が付されたパラメータを状態の平均値とする。

式（４）の線形化した状態方程式に対してラプラス変換を行うと、操作量Ｄｕｔｙに対する出力電圧Ｖｏｕｔおよびリアクトル電流ＩＬの伝達関数は、以下の式（５）および式（６）のようになる。ただし、

としている。

式（５）の伝達関数から分かるように、各スイッチング素子１３１，１３２のＯＮ比率、すなわちＤｕｔｙを調整して、バッテリ１から得られる入力電圧Ｖｉｎから、電動機２へ任意の出力電圧Ｖｏｕｔを出力する場合に、入力電圧Ｖｉｎ、出力電圧ＶｏｕｔおよびＤｕｔｙの平均状態に応じて、Ｄｕｔｙ変化量とＶｏｕｔ変化量に差が生じる。

次に、入力電圧Ｖｉｎの平均値が異なる場合の、式（５）に示す電力変換回路１０の伝達特性の違いについて、図３Ａおよび図３Ｂを参照しながら説明する。また、出力電圧Ｖｏｕｔの平均値が異なる場合の、式（５）に示す電力変換回路１０の伝達特性の違いについて、図４Ａおよび図４Ｂを参照しながら説明する。

図３Ａおよび図４Ａは、本発明の実施の形態１における電力変換回路１０の伝達特性を示すゲイン特性図である。図３Ｂおよび図４Ｂは、本発明の実施の形態１における電力変換回路１０の伝達特性を示す位相特性図である。

なお、図３Ａおよび図３Ｂにおいて、実線および破線は、入力電圧Ｖｉｎの平均値が互いに異なり、図３Ａでは、実線および破線のそれぞれに対応するゲイン線図が図示され、図３Ｂでは、実線および破線のそれぞれに対応する位相線図が図示されている。また、図４Ａおよび図４において、実線および破線は、出力電圧Ｖｏｕｔの平均値が互いに異なり、図４Ａでは、実線および破線のそれぞれに対応するゲイン線図が図示され、図４Ｂでは、実線および破線のそれぞれに対応する位相線図が図示されている。

ここで、入力電圧Ｖｉｎの平均値が異なる具体例としては、バッテリ１の充電率によってバッテリ電圧が変化することで様々な値の入力電圧Ｖｉｎが印加される場合である。また、出力電圧Ｖｏｕｔの平均値が異なる具体例としては、電動機２のトルクおよび回転数の効率特性に応じた最適な目標出力電圧Ｖｏｕｔ＊として、様々な値の目標出力電圧Ｖｏｕｔ＊が制御装置３０に入力される場合である。

このように、入力電圧Ｖｉｎの平均値が異なるとともに、出力電圧Ｖｏｕｔの平均値が異なる場合において、同一の操作量Ｄｕｔｙ（チルダ付き）に対して変化する出力電圧Ｖｏｕｔ（チルダ付き）が異なる。また、入力電圧Ｖｉｎの平均値および出力電圧Ｖｏｕｔの平均値だけでなく、Ｄｕｔｙの平均値に応じても、ゲイン特性および位相特性が異なる特性となり、電力変換回路１０の理想状態においては、Ｄｕｔｙ、ＶｏｕｔおよびＶｉｎは、式（７）の関係で表される。したがって、Ｄｕｔｙの平均値が異なる場合、図３Ａおよび図４Ａと同様のゲイン特性となり、図３Ｂおよび図４Ｂと同様の位相特性となる。

次に、ゲイン規格化部３３２の伝達特性と電力変換回路１０の伝達特性とを掛け合わせることで得られる、ゲイン規格化部３３２および電力変換回路１０の伝達特性について、図５Ａおよび図５Ｂを参照しながら説明する。

図５Ａは、本発明の実施の形態１におけるゲイン規格化部３３２および電力変換回路１０の伝達特性を示すゲイン特性図である。図５Ｂは、本発明の実施の形態１におけるゲイン規格化部３３２および電力変換回路１０の伝達特性を示す位相特性図である。

ゲイン規格化部３３２の伝達関数と、式（５）に示す電力変換回路１０の伝達関数とを掛け合わせることで、演算値Ｘに対する出力電圧Ｖｏｕｔの伝達関数が得られる。この場合、演算値Ｘに対する出力電圧Ｖｏｕｔの伝達関数は、以下の式（８）のようになり、その伝達関数に対応するゲイン特性図および位相特性図は、図５Ａおよび図５Ｂのようになる。

異なる入力電圧および異なる出力電圧にて、ゲインのピーク点でＬＣ共振周波数以下のゲインが均一となる。続いて、ゲイン規格化部３３２および電力変換回路１０の伝達特性を制御対象とし、第１の制御器３２の制御方式としてＰＩ制御を用いる場合の設計方法について、図６を参照しながら説明する。図６は、本発明の実施の形態１における第１の制御器３２の制御方式としてＰＩ制御を用いる場合の設計方法を説明するためのゲイン特性図である。

図６に示すように、共振点以下のゲインが均一なため、第１の制御器３２におけるＰＩ制御の折れ点周波数は、制御対象の電力変換回路１０の共振点以下の周波数となるように設定されている。このように、折れ点周波数を設定することで、安定性を確保することが可能である。また、応答性を確保するために、ＰＩ制御の折れ点周波数は、安定性を確保しつつ、出来るだけ高い周波数となるように設定する。

このように、本来の制御対象である電力変換回路１０を制御する制御装置３０の構成要素として、ゲイン規格化部３３２を具備するように制御装置３０を構成している。換言すると、本実施の形態１では、検出した入力電圧Ｖｉｎを用いて第１の制御器３２によって演算された結果を規格化するように構成されているので、電力変換回路１０およびゲイン規格化部３３２を合わせた伝達特性が共振周波数以下で同一となる。

したがって、あらゆる入力電圧および出力電圧の条件において、第１の制御器３２は、同一の制御ゲインを使用して、安定性および応答性を確保することができる。

なお、本発明の特徴であるゲイン規格化部３３２を制御装置３０が具備しない場合、あらゆる入力電圧および出力電圧の条件において、安定性および応答性を確保するには、第１の制御器３２は、各電圧状態に応じて個別の制御ゲインを保有することとなる。

これに対して、本発明のように、ゲイン規格化部３３２を具備するように制御装置３０を構成することで、入力電圧および出力電圧に応じて各々の制御ゲインを保有する必要がなく、デジタル制御においては記憶媒体を削減することができる。

また、入力電圧および出力電圧に応じて最適な制御ゲインを設定する必要がなく、最適ゲインの設計工程を削減することができる。さらに、入力電圧および出力電圧に応じて各々の制御ゲインを切り替える必要がないため、制御ゲインの切り替え時の動作検証を削減することができ、その切り替え時にヒステリシスを設ける必要がない。

次に、共振抑制部３３１を具備するように制御装置３０を構成する場合の効果について、図７Ａおよび図７Ｂを参照しながら説明する。図７Ａおよび図７Ｂは、本発明の実施の形態１における共振抑制部３３１の効果を説明するためのゲイン特性図である。

なお、図７Ａにおいて、実線は、演算値Ｘに対する出力電圧Ｖｏｕｔの伝達特性に対応するゲイン特性を示し、破線は、演算値Ｘ２に対する出力電圧Ｖｏｕｔの伝達特性に対応するゲイン特性を示す。また、図７Ｂにおいて、実線は、図７Ａの実線に対応するＰＩ制御（１）を示し、破線は、図７Ａの破線に対応するＰＩ制御（２）を示す。

Ｄｕｔｙに対するＩＬの伝達関数を示す式（６）も同様にＬＣの共振点でゲインのピーク点を持つような伝達特性となるため、共振抑制部３３１で式（６）の特性を減算することによりＬＣの共振点でのゲインのピークを下げることになる。このとき、乗算器３３１ａで使用するリアクトル電流ＩＬに乗算する設定定数Ｒｄｍｐは、リアクトル電流ＩＬの安定性から設定される値である。このように、ゲインの共振点でのピークを抑制することができる。

第１の制御器３２においてＰＩ制御を用いた場合、共振抑制部３３１が具備されない場合に対応するＶｏｕｔ／Ｘについては、図７Ｂに示すＰＩ制御（１）のように折れ点周波数を設定することになる。一方、共振抑制部３３１が具備される場合に対応するＶｏｕｔ／Ｘ２については、図７Ｂに示すＰＩ制御（２）のように早い演算が可能な制御を設定することが可能となり、その結果、制御の応答性が高くなる。

次に、本実施の形態１におけるＤＣ／ＤＣコンバータの効果について、図８および図９を参照しながら説明する。図８は、本発明の実施の形態１におけるＤＣ／ＤＣコンバータの比較例として、従来のＤＣ／ＤＣコンバータの電圧変化を示す電圧波形図である。図９は、本発明の実施の形態１におけるＤＣ／ＤＣコンバータの電圧変化を示す電圧波形図である。

なお、図８および図９に示す電圧波形図は、目標出力電圧Ｖｏｕｔ＊（図中、Ｖｏｕｔ＿ｒｅｆとして図示）のステップ変化に伴う出力電圧Ｖｏｕｔの追従波形を、条件（１）および条件（２）のそれぞれについて示す。なお、条件（１）および条件（２）では、入力電圧Ｖｉｎの条件が異なっている。

図８に示すように、ゲイン規格化部３３２を具備しない制御装置によって制御される従来のＤＣ／ＤＣコンバータでは、条件（１）の出力電圧Ｖｏｕｔ＿（１）と、条件（２）の出力電圧Ｖｏｕｔ＿（２）について、Ｖｏｕｔ＿ｒｅｆに追従するまでの時間、すなわち応答性に差が生じる。

一方、図９に示すように、本実施の形態１における制御装置３０によって制御されるＤＣ／ＤＣコンバータでは、条件（１）の出力電圧Ｖｏｕｔ＿（１）と、条件（２）の出力電圧Ｖｏｕｔ＿（２）について、Ｖｏｕｔ＿ｒｅｆに追従するまでの時間、すなわち応答性が揃う。

以上、本実施の形態１によれば、第１の構成として、目標出力電圧Ｖｏｕｔ＊と、高圧側電圧検出器から出力された出力電圧Ｖｏｕｔとの差電圧Ｖｅｒｒを用いて、特定の制御方式に従って第１の演算値Ｘ２を演算し、その第１の演算値Ｘ２と、低圧側電圧検出器から出力された入力電圧Ｖｉｎとから、制御用演算値を演算するように構成する。

このように構成することで、記憶媒体を削減しつつ、ＤＣ／ＤＣコンバータに対して安定性および応答性に優れた制御を行うことができる。すなわち、ゲインマップを有する必要がないので制御装置の記憶媒体を削減することができるとともに、入力電圧および出力電圧の条件によらず、安定性および応答性に優れたＤＣ／ＤＣコンバータを実現することができる。

また、第２の構成として、上記の第１の構成に対して、第１の演算値Ｘ２と、低圧側電圧検出器から出力された入力電圧Ｖｉｎとを加算した加算値を演算し、第１の演算値Ｘ２を加算値で除した値を制御用演算値として演算するように構成する。

このように構成することで、電力変換回路の伝達特性を示すボード線図における共振点以下のゲインを均一にすることが可能であり、その結果、異なる入力電圧および異なる出力電圧に対して、固定の制御ゲインによって制御可能となる。

また、第３の構成として、上記の第１の構成に対して、第１の演算値Ｘ２から、電流検出器から出力されたリアクトル電流ＩＬを減算した値を、第２の演算値Ｘとして演算し、第２の演算値Ｘと、低圧側電圧検出器から出力された入力電圧Ｖｉｎとを加算した加算値を演算し、第２の演算値Ｘを加算値で除した値を制御用演算値として演算するように構成する。

このように構成することで、リアクトル電流量の増加に応じて発振しやすくなる現象を抑えることが可能となる。

また、第４の構成として、上記の第１の構成に対して、第１の演算値Ｘ２から、電流検出器から出力されたリアクトル電流ＩＬに設定定数Ｒｄｍｐを乗算した値を減算した値を、第２の演算値Ｘとして演算し、第２の演算値Ｘと、低圧側電圧検出器から出力された入力電圧Ｖｉｎとを加算した加算値を演算し、第２の演算値Ｘを加算値で除した値を制御用演算値として演算するように構成する。

このように構成することで、上記の現象を抑えることが可能となるとともに、リアクトル電流ＩＬに対してダンピング用の設定定数Ｒｄｍｐを乗算しているので、共振抑制レベルを合わせて安定性を確保することが可能となる。

実施の形態２．
本発明の実施の形態２では、先の実施の形態１と比較して電力変換回路１０の構成が異なるＤＣ／ＤＣコンバータを制御する制御装置３０について説明する。なお、本実施の形態２では、先の実施の形態１と同様である点の説明を省略し、先の実施の形態１と異なる点を中心に説明する。

なお、本実施の形態２において、電力変換回路１０の伝達特性を示すゲイン・位相特性図は、先の実施の形態１の図３Ａ〜図４Ｂと同様である。また、ゲイン規格化部３３２および電力変換回路１０の伝達特性を示すゲイン・位相特性図は、先の実施の形態１の図５Ａおよび図５Ｂと同様である。さらに、ＤＣ／ＤＣコンバータの電圧変化を示す電圧波形図は、先の実施の形態１の図９と同様である。

図１０は、本発明の実施の形態２におけるＤＣ／ＤＣコンバータシステムを示す構成図である。図１０におけるＤＣ／ＤＣコンバータシステムは、電力変換回路１０、低圧側電圧検出器２１、電流検出器２２、高圧側電圧検出器２３および電圧検出器２４を有するＤＣ／ＤＣコンバータと、制御装置３０とを備える。

電力変換回路１０は、低圧側平滑コンデンサ１１、リアクトル１２、スイッチング回路１３、高圧側平滑コンデンサ１４および充放電コンデンサ１５を有する。

スイッチング回路１３は、第１のスイッチング素子１３１と、第１のスイッチング素子１３１と直列に接続されている第２のスイッチング素子１３２と、第２のスイッチング素子１３２と直列に接続されている第３のスイッチング素子１３３と、第３のスイッチング素子１３３と直列に接続されている第４のスイッチング素子１３４を含んで構成される。

リアクトル１２は、一端が端子Ｔ２に接続され、他端が第２のスイッチング素子１３２と第３のスイッチング素子１３３との接続部Ｃ２に接続されている。

充放電コンデンサ１５は、リアクトル１２に印加される電圧を半分にする役割を果たし、一端が第１のスイッチング素子１３１と第２のスイッチング素子１３２との接続部Ｃ３に接続され、他端が第３のスイッチング素子１３３と第４のスイッチング素子１３４との接続部Ｃ４に接続されている。

このように、本実施の形態２における電力変換回路１０は、直列に接続されている第２のスイッチング素子１３２および第３のスイッチング素子１３３に対して、並列に接続されている充放電コンデンサ１５を有する。

第１のスイッチング素子１３１は、後述するゲート信号Ｇ１に従って、オンおよびオフに切り替え制御される。同様に、第２のスイッチング素子１３２は、後述するゲート信号Ｇ２に従って、オンおよびオフに切り替え制御される。同様に、第３のスイッチング素子１３３は、後述するゲート信号Ｇ３に従って、オンおよびオフが切り替え制御される。同様に、第４のスイッチング素子１３４は、後述するゲート信号Ｇ４に従って、オンおよびオフが切り替え制御される。

なお、第１のスイッチング素子１３１、第２のスイッチング素子１３２、第３のスイッチング素子１３３および第４のスイッチング素子１３４としては、例えば、ゲート信号がＨｉｇｈの時にオンとなるＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｏｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）と、逆並列ダイオードとを組み合わせたものが用いられる。

第１のスイッチング素子１３１は、一端が接続部Ｃ３に接続され、他端が端子Ｔ１に接続されている。第２のスイッチング素子１３２は、一端が接続部Ｃ３に接続され、他端が接続部Ｃ２に接続されている。第３のスイッチング素子１３３は、一端が接続部Ｃ２に接続され、他端が接続部Ｃ４に接続されている。第４のスイッチング素子１３４は、一端が接続部Ｃ４に接続され、他端が端子Ｔ４に接続されている。

より詳細には、第１のスイッチング素子１３１のエミッタ端子は、端子Ｔ１に接続され、第２のスイッチング素子１３２のコレクタ端子は、接続部Ｃ２を介してリアクトル１２に接続されている。第３のスイッチング素子１３３のエミッタ端子は、接続部Ｃ２を介してリアクトル１２に接続され、第４のスイッチング素子１３４のコレクタ端子は、端子Ｔ４に接続されている。第２のスイッチング素子１３２のコレクタ端子と第３のスイッチング素子１３３のエミッタ端子は、接続部Ｃ２に接続されている。接続部Ｃ２は、リアクトル１２を介して端子Ｔ２に接続されている。

電圧検出器２４は、高圧側平滑コンデンサ１４の端子間電圧の中間値として、接続部Ｃ３と接続部Ｃ４との間の電圧、すなわち、充放電コンデンサ１５の端子間電圧である充放電コンデンサ電圧Ｖｃｆを検出し、検出した充放電コンデンサ電圧Ｖｃｆを制御装置３０に出力する。

制御装置３０は、第１のスイッチング素子１３１、第２のスイッチング素子１３２、第３のスイッチング素子１３３および第４のスイッチング素子１３４のそれぞれのオンおよびオフを切り替え制御する。具体的には、制御装置３０は、低圧側電圧検出器２１、電流検出器２２、高圧側電圧検出器２３および電圧検出器２４の各検出値に応じて、第１のスイッチング素子１３１のゲート信号Ｇ１と、第２のスイッチング素子１３２のゲート信号Ｇ２と、第３のスイッチング素子１３３のゲート信号Ｇ３と、第４のスイッチング素子１３４のゲート信号Ｇ４とを生成する。

次に、本実施の形態２における制御装置３０の構成について、図１１を参照しながら説明する。図１１は、本発明の実施の形態２におけるＤＣ／ＤＣコンバータの制御装置３０を示す構成図である。図１１における制御装置３０は、減算器３１、第１の制御器３２、演算器３３、乗算器３７、減算器３８、第２の制御器３９、第１のＤｕｔｙ演算器４０、三角波形生成器４１、比較器４２、ゲート信号出力器４３、第２のＤｕｔｙ演算器４４、三角波形生成器４５、比較器４６およびゲート信号出力器４７を有する。

ここで、本実施の形態２における制御装置は、出力電圧Ｖｏｕｔを目標出力電圧Ｖｏｕｔ＊に制御し、かつ充放電コンデンサ電圧Ｖｃｆを出力電圧Ｖｏｕｔの二分の一の値に制御するように構成される。このように構成することで、リアクトル１２に流れるリアクトル電流ＩＬのリプルを小さくすることができる。

減算器３１、第１の制御器３２および演算器３３は、先の実施の形態１と同様の動作を行い、その結果、制御用演算値が出力され、その制御用演算値が第１のＤｕｔｙ演算器４０および第２のＤｕｔｙ演算器４４のそれぞれに入力される。なお、本実施の形態２では、先の実施の形態１と同様に制御用演算値としてＤｕｔｙが出力され、そのＤｕｔｙが第１のＤｕｔｙ演算器４０および第２のＤｕｔｙ演算器４４のそれぞれに入力される場合を例示する。

乗算器３７は、高圧側電圧検出器２３から入力された出力電圧Ｖｏｕｔに二分の一を乗算し、その乗算値を目標充放電コンデンサ電圧Ｖｃｆ＊として減算器３８に出力する。

減算器３８は、乗算器３７から入力された目標充放電コンデンサ電圧Ｖｃｆ＊と、電圧検出器２４から入力された充放電コンデンサ電圧Ｖｃｆとの差である差電圧を演算し、演算した差電圧を第２の制御器３９に出力する。

第２の制御器３９は、減算器３８によって演算された差電圧を入力として、ＰＩ制御、Ｐ制御またはＰＩＤ制御といった特定の制御方式に従って、演算値ΔＤを演算し、演算した演算値ΔＤを第１のＤｕｔｙ演算器４０および第２のＤｕｔｙ演算器４４に出力する。なお、演算値ΔＤは、充放電コンデンサ電圧Ｖｃｆが目標充放電コンデンサ電圧Ｖｃｆ＊となるように演算される。

第１のＤｕｔｙ演算器４０は、ＤｕｔｙおよびΔＤを入力とし、出力電圧Ｖｏｕｔが目標出力電圧Ｖｏｕｔ＊となり、かつ充放電コンデンサ電圧Ｖｃｆが目標充放電コンデンサ電圧Ｖｃｆ＊となるように調整した演算値Ｄ１を比較器４２に出力する。

三角波形生成器４１は、特定周期の三角波形を生成し、生成した三角波形を比較器４２に出力する。比較器４２は、第１のＤｕｔｙ演算器４０から入力された演算値Ｄ１と、三角波形生成器４１から入力された三角波形とを比較することで、パルス波形を生成する。

比較器４２から出力されたパルス波形は、ゲート信号出力器４３において、一方がそのままゲート信号Ｇ１となり、他方がインバータ４３１を通って、ゲート信号Ｇ１とは相補の関係となるゲート信号Ｇ４となる。ゲート信号出力器３６は、このようなゲート信号Ｇ１およびゲート信号Ｇ４を出力する。

第２のＤｕｔｙ演算器４４は、ＤｕｔｙおよびΔＤを入力とし、出力電圧Ｖｏｕｔが目標出力電圧Ｖｏｕｔ＊となり、かつ充放電コンデンサ電圧Ｖｃｆが目標充放電コンデンサ電圧Ｖｃｆ＊となるように調整した演算値Ｄ２を比較器４６に出力する。

三角波形生成器４５は、三角波形生成器４１によって生成される特定周期の三角波形に対して位相が１８０度ずれている特定周期の三角波形を生成し、生成した三角波形を比較器４６に出力する。比較器４６は、第２のＤｕｔｙ演算器４４から入力された演算値Ｄ２と、三角波形生成器４５から入力された三角波形とを比較することで、パルス波形を生成する。

比較器４６から出力されたパルス波形は、ゲート信号出力器４７において、一方がそのままゲート信号Ｇ２となり、他方がインバータ４７１を通って、ゲート信号Ｇ２とは相補の関係となるゲート信号Ｇ３となる。ゲート信号出力器４７は、このようなゲート信号Ｇ２およびゲート信号Ｇ３を出力する。

次に、本実施の形態２におけるＤＣ／ＤＣコンバータの定常状態での動作について、図１２Ａ〜図１２Ｄを参照しながら説明する。図１２Ａ〜図１２Ｄは、本発明の実施の形態２におけるＤＣ／ＤＣコンバータの動作モードを示す説明図である。

なお、ここでいう定常状態とは、各スイッチング素子１３１〜１３４がオンおよびオフに切り替え制御されることで、出力電圧Ｖｏｕｔが安定して得られている状態をいう。また、ＤＣ／ＤＣコンバータの動作状態としては、バッテリ１から電動機２に電力が供給されることにより電動機２が駆動している状態、すなわち力行動作と、電動機２が発電している状態で電動機２によって発電された電力がバッテリ１に供給される状態、すなわち回生動作の２つの状態が存在する。

ここで、図１２Ａ〜図１２Ｄに示すように、定常状態におけるＤＣ／ＤＣコンバータの動作モードとしては、モード１〜モード４の４つがある。

図１２Ａに示すように、モード１では、各スイッチング素子１３１，１３３がＯＮとなり、各スイッチング素子１３２，１３４がＯＦＦとなる。また、モード１において、力行動作時には、充放電コンデンサ１５にエネルギーを蓄積する状態となり、回生動作時には、充放電コンデンサ１５のエネルギーを放出する状態となる。

図１２Ｂに示すように、モード２では、各スイッチング素子１３１，１３３がＯＦＦとなり、各スイッチング素子１３２，１３４がＯＮとなる。また、モード２において、力行動作時には、充放電コンデンサ１５のエネルギーを放出する状態となり、回生動作時には、充放電コンデンサ１５にエネルギーを蓄積する状態となる。

図１２Ｃに示すように、モード３では、各スイッチング素子１３１，１３２がＯＦＦとなり、各スイッチング素子１３３，１３４がＯＮとなる。また、モード３において、力行動作時には、リアクトル１２のエネルギーを放出する状態となり、回生動作時には、リアクトル１２にエネルギーを蓄積する状態となる。

図１２Ｄに示すように、モード４では、各スイッチング素子１３１，１３２がＯＮとなり、各スイッチング素子１３３，１３４がＯＦＦとなる。また、モード４において、力行動作時には、リアクトル１２にエネルギーを蓄積する状態となり、回生動作時には、リアクトル１２のエネルギーを放出する状態となる。

これらの動作モードの時間比率を適宜調整することにより、端子Ｔ１と端子Ｔ２との間に入力された入力電圧Ｖｉｎを任意の電圧に昇圧し、昇圧後の電圧を出力電圧Ｖｏｕｔとして、端子Ｔ３と端子Ｔ４との間に出力することができる。

ここで、本実施の形態２におけるＤＣ／ＤＣコンバータは、入力電圧Ｖｉｎに対する出力電圧Ｖｏｕｔの昇圧比Ｎが２倍未満の場合と、２倍以上の場合とで、定常状態における動作が異なる。そこで、以下では、昇圧比Ｎが２倍未満の場合と２倍以上の場合とに分けて、ＤＣ／ＤＣコンバータの定常状態での動作について、図１３〜図１６を参照しながら説明する。図１３〜図１６は、本発明の実施の形態２におけるＤＣ／ＤＣコンバータの動作を示す説明図である。

まず、昇圧比Ｎが２倍未満であって、ＤＣ／ＤＣコンバータの動作状態が力行動作である場合について、図１３を参照しながら説明する。

図１３では、各スイッチング素子１３１〜１３４のゲート信号Ｇ１〜Ｇ４の波形と、リアクトル電流ＩＬの波形と、充放電コンデンサ１５に流れる電流である充放電コンデンサ電流Ｉｃｆの波形と、充放電コンデンサ電圧Ｖｃｆの波形とが図示されている。なお、図１３に示されるこれらの波形は、昇圧比Ｎが２倍未満の場合にとりうる波形である。

また、定常状態では、充放電コンデンサ電圧Ｖｃｆは、出力電圧Ｖｏｕｔの二分の一の電圧になるように制御されており、入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔおよび充放電コンデンサ電圧Ｖｃｆの大小関係は、次のような関係を満たす。
Ｖｏｕｔ＞Ｖｉｎ＞Ｖｃｆ

第１のスイッチング素子１３１と第３のスイッチング素子１３３の各ゲート信号Ｇ１，Ｇ３がＨｉｇｈであり、第２のスイッチング素子１３２と第４のスイッチング素子１３４の各ゲート信号Ｇ２，Ｇ４がＬｏｗである状態、すなわち、モード１では、各スイッチング素子１３１，１３３がＯＮとなり、各スイッチング素子１３２，１３４がＯＦＦとなる。したがって、以下の経路によって、低圧側平滑コンデンサ１１から、リアクトル１２および充放電コンデンサ１５に、エネルギーが移行する。
低圧側平滑コンデンサ１１→リアクトル１２→第３のスイッチング素子１３３→充放電コンデンサ１５→第１のスイッチング素子１３１

続いて、第１のスイッチング素子１３１と第２のスイッチング素子１３２の各ゲート信号Ｇ１，Ｇ２がＬｏｗであり、第３のスイッチング素子１３３と第４のスイッチング素子１３４の各ゲート信号Ｇ３，Ｇ４がＨｉｇｈである状態、すなわち、モード３では、各スイッチング素子１３１，１３２がＯＦＦとなり、各スイッチング素子１３３，１３４がＯＮとなる。したがって、以下の経路によって、リアクトル１２に蓄積されたエネルギーが低圧側平滑コンデンサ１１および高圧側平滑コンデンサ１４に移行する。
低圧側平滑コンデンサ１１→リアクトル１２→第３のスイッチング素子１３３→第４のスイッチング素子１３４→高圧側平滑コンデンサ１４

続いて、第１のスイッチング素子１３１と第３のスイッチング素子１３３の各ゲート信号Ｇ１，Ｇ３がＬｏｗであり、第２のスイッチング素子１３２と第４のスイッチング素子１３４の各ゲート信号Ｇ２，Ｇ４がＨｉｇｈである状態、すなわち、モード２では、各スイッチング素子１３１，１３３がＯＦＦとなり、各スイッチング素子１３２，１３４がＯＮとなる。したがって、以下の経路によって、充放電コンデンサ１５に蓄積されたエネルギーが低圧側平滑コンデンサ１１および高圧側平滑コンデンサ１４に移行するとともに、リアクトル１２にエネルギーを蓄積する。
低圧側平滑コンデンサ１１→リアクトル１２→第２のスイッチング素子１３２→充放電コンデンサ１５→第４のスイッチング素子１３４→高圧側平滑コンデンサ１４

続いて、第１のスイッチング素子１３１と第２のスイッチング素子１３２の各ゲート信号Ｇ１，Ｇ２がＬｏｗであり、第３のスイッチング素子１３３と第４のスイッチング素子１３４の各ゲート信号Ｇ３，Ｇ４がＨｉｇｈである状態、すなわち、モード３では、各スイッチング素子１３１，１３２がＯＦＦとなり、各スイッチング素子１３３，１３４がＯＮとなる。したがって、以下の経路によって、リアクトル１２に蓄積されたエネルギーが低圧側平滑コンデンサ１１および高圧側平滑コンデンサ１４に移行する。
低圧側平滑コンデンサ１１→リアクトル１２→第３のスイッチング素子１３３→第４のスイッチング素子１３４→高圧側平滑コンデンサ１４

図１３に示すように、上記の一連の動作、すなわち、モード１、モード３、モード２およびモード４からなる一連の動作が周期Ｔｓで繰り返される。これにより、端子Ｔ１と端子Ｔ２との間に入力された入力電圧Ｖｉｎを１倍から２倍未満の昇圧比Ｎで任意の電圧に昇圧し、昇圧後の電圧を出力電圧Ｖｏｕｔとして、端子Ｔ３と端子Ｔ４との間に出力しつつ、バッテリ１のエネルギーを電動機２に供給することができる。

次に、昇圧比Ｎが２倍以上であって、ＤＣ／ＤＣコンバータの動作状態が力行動作である場合について、図１４を参照しながら説明する。

図１４では、ゲート信号Ｇ１〜Ｇ４の波形と、リアクトル電流ＩＬの波形と、充放電コンデンサ電流Ｉｃｆの波形と、充放電コンデンサ電圧Ｖｃｆの波形とが図示されている。なお、図１４に示されるこれらの波形は、昇圧比Ｎが２倍以上の場合にとりうる波形である。

また、定常状態では、充放電コンデンサ電圧Ｖｃｆは、出力電圧Ｖｏｕｔの二分の一の電圧になるように制御されており、入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔおよび充放電コンデンサ電圧Ｖｃｆの大小関係は、次のような関係を満たす。
Ｖｏｕｔ＞Ｖｃｆ＞Ｖｉｎ

第１のスイッチング素子１３１と第２のスイッチング素子１３２の各ゲート信号Ｇ１，Ｇ２がＨｉｇｈであり、第３のスイッチング素子１３３と第４のスイッチング素子１３４の各ゲート信号Ｇ３，Ｇ４がＬｏｗである状態、すなわち、モード４では、各スイッチング素子１３１，１３２がＯＮとなり、各スイッチング素子１３３，１３４がＯＦＦとなる。したがって、以下の経路によって、低圧側平滑コンデンサ１１からリアクトル１２にエネルギーが移行する。
低圧側平滑コンデンサ１１→リアクトル１２→第２のスイッチング素子１３２→第１のスイッチング素子１３１

続いて、第１のスイッチング素子１３１と第３のスイッチング素子１３３の各ゲート信号Ｇ１，Ｇ３がＨｉｇｈであり、第２のスイッチング素子１３２と第４のスイッチング素子１３４の各ゲート信号Ｇ２，Ｇ４がＬｏｗである状態、すなわち、モード１では、各スイッチング素子１３１，１３３がＯＮとなり、各スイッチング素子１３２，１３４がＯＦＦとなる。したがって、以下の経路によって、リアクトル１２に蓄積されたエネルギーが、低圧側平滑コンデンサ１１および充放電コンデンサ１５に移行する。
低圧側平滑コンデンサ１１→リアクトル１２→第３のスイッチング素子１３３→充放電コンデンサ１５→第１のスイッチング素子１３１

続いて、第１のスイッチング素子１３１と第２のスイッチング素子１３２の各ゲート信号Ｇ１，Ｇ２がＨｉｇｈであり、第３のスイッチング素子１３３と第４のスイッチング素子１３４の各ゲート信号Ｇ３，Ｇ４がＬｏｗである状態、すなわち、モード４では、各スイッチング素子１３１，１３２がＯＮとなり、各スイッチング素子１３３，１３４がＯＦＦとなる。したがって、以下の経路によって、低圧側平滑コンデンサ１１からリアクトル１２にエネルギーが移行する。
低圧側平滑コンデンサ１１→リアクトル１２→第２のスイッチング素子１３２→第１のスイッチング素子１３１

続いて、第１のスイッチング素子１３１と第３のスイッチング素子１３３の各ゲート信号Ｇ１，Ｇ３がＬｏｗであり、第２のスイッチング素子１３２と第４のスイッチング素子１３４の各ゲート信号Ｇ２，Ｇ４がＨｉｇｈである状態、すなわち、モード２では、各スイッチング素子１３１，１３３がＯＦＦとなり、各スイッチング素子１３２，１３４がＯＮとなる。したがって、以下の経路によって、リアクトル１２と充放電コンデンサ１５に蓄積されたエネルギーが低圧側平滑コンデンサ１１および高圧側平滑コンデンサ１４に移行する。
低圧側平滑コンデンサ１１→リアクトル１２→第２のスイッチング素子１３２→充放電コンデンサ１５→第４のスイッチング素子１３４→高圧側平滑コンデンサ１４

図１４に示すように、上記の一連の動作、すなわち、モード４、モード１、モード４およびモード２からなる一連の動作が周期Ｔｓで繰り返される。これにより、端子Ｔ１と端子Ｔ２との間に入力された入力電圧Ｖｉｎを２倍以上の昇圧比Ｎで任意の電圧に昇圧し、昇圧後の電圧を出力電圧Ｖｏｕｔとして、端子Ｔ３と端子Ｔ４との間に出力しつつ、バッテリ１のエネルギーを電動機２に供給することができる。

次に、昇圧比Ｎが２倍未満であって、ＤＣ／ＤＣコンバータの動作状態が回生動作である場合について、図１５を参照しながら説明する。

図１５では、ゲート信号Ｇ１〜Ｇ４の波形と、リアクトル電流ＩＬの波形と、充放電コンデンサ電流Ｉｃｆの波形と、充放電コンデンサ電圧Ｖｃｆの波形とが図示されている。なお、図１５に示されるこれらの波形は、昇圧比Ｎが２倍未満の場合にとりうる波形である。

また、定常状態では、充放電コンデンサ電圧Ｖｃｆは、出力電圧Ｖｏｕｔの二分の一の電圧になるように制御されており、入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔおよび充放電コンデンサ電圧Ｖｃｆの大小関係は、次のような関係を満たす。
Ｖｏｕｔ＞Ｖｉｎ＞Ｖｃｆ

第１のスイッチング素子１３１と第３のスイッチング素子１３３の各ゲート信号Ｇ１，Ｇ３がＨｉｇｈであり、第２のスイッチング素子１３２と第４のスイッチング素子１３４の各ゲート信号Ｇ２，Ｇ４がＬｏｗである状態、すなわち、モード１では、各スイッチング素子１３１，１３３がＯＮとなり、各スイッチング素子１３２，１３４がＯＦＦとなる。したがって、以下の経路によって、充放電コンデンサ１５とリアクトル１２から、低圧側平滑コンデンサ１１に、エネルギーが移行する。
低圧側平滑コンデンサ１１←リアクトル１２←第３のスイッチング素子１３３←充放電コンデンサ１５←第１のスイッチング素子１３１

続いて、第１のスイッチング素子１３１と第２のスイッチング素子１３２の各ゲート信号Ｇ１，Ｇ２がＬｏｗであり、第３のスイッチング素子１３３と第４のスイッチング素子１３４の各ゲート信号Ｇ３，Ｇ４がＨｉｇｈである状態、すなわち、モード３では、各スイッチング素子１３１，１３２がＯＦＦとなり、各スイッチング素子１３３，１３４がＯＮとなる。したがって、以下の経路によって、高圧側平滑コンデンサ１４からリアクトル１２と低圧側平滑コンデンサ１１に、エネルギーが移行する。
低圧側平滑コンデンサ１１←リアクトル１２←第３のスイッチング素子１３３←第４のスイッチング素子１３４←高圧側平滑コンデンサ１４

続いて、第１のスイッチング素子１３１と第３のスイッチング素子１３３の各ゲート信号Ｇ１，Ｇ３がＬｏｗであり、第２のスイッチング素子１３２と第４のスイッチング素子１３４の各ゲート信号Ｇ２，Ｇ４がＨｉｇｈである状態、すなわち、モード２では、各スイッチング素子１３１，１３３がＯＦＦとなり、各スイッチング素子１３２，１３４がＯＮとなる。したがって、以下の経路によって、高圧側平滑コンデンサ１４とリアクトル１２から、充放電コンデンサ１５と低圧側平滑コンデンサ１１に、エネルギーが移行する。
低圧側平滑コンデンサ１１←リアクトル１２←第２のスイッチング素子１３２←充放電コンデンサ１５←第４のスイッチング素子１３４←高圧側平滑コンデンサ１４

続いて、第１のスイッチング素子１３１と第２のスイッチング素子１３２の各ゲート信号Ｇ１，Ｇ２がＬｏｗであり、第３のスイッチング素子１３３と第４のスイッチング素子１３４の各ゲート信号Ｇ３，Ｇ４がＨｉｇｈである状態、すなわち、モード３では、各スイッチング素子１３１，１３２がＯＦＦとなり、各スイッチング素子１３３，１３４がＯＮとなる。したがって、以下の経路によって、高圧側平滑コンデンサ１４からリアクトル１２と低圧側平滑コンデンサ１１に、エネルギーが移行する。

低圧側平滑コンデンサ１１←リアクトル１２←第３のスイッチング素子１３３←第４のスイッチング素子１３４←高圧側平滑コンデンサ１４

図１５に示すように、上記の一連の動作、すなわち、モード１、モード３、モード２およびモード３からなる一連の動作が周期Ｔｓで繰り返される。これにより、端子Ｔ１と端子Ｔ２との間に入力された入力電圧Ｖｉｎを１倍から２倍未満の昇圧比Ｎで任意の電圧に昇圧し、昇圧後の電圧を出力電圧Ｖｏｕｔとして、端子Ｔ３と端子Ｔ４との間に出力しつつ、電動機２の発電エネルギーをバッテリ１に蓄積させることができる。

次に、昇圧比Ｎが２倍以上であって、ＤＣ／ＤＣコンバータの動作状態が回生動作である場合について、図１６を参照しながら説明する。

図１６では、ゲート信号Ｇ１〜Ｇ４の波形と、リアクトル電流ＩＬの波形と、充放電コンデンサ電流Ｉｃｆの波形と、充放電コンデンサ電圧Ｖｃｆの波形とが図示されている。なお、図１６に示されるこれらの波形は、昇圧比Ｎが２倍以上の場合にとりうる波形である。

また、定常状態では、充放電コンデンサ電圧Ｖｃｆは、出力電圧Ｖｏｕｔの二分の一の電圧になるように制御されており、入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔおよび充放電コンデンサ電圧Ｖｃｆの大小関係は、次のような関係を満たす。
Ｖｏｕｔ＞Ｖｃｆ＞Ｖｉｎ

第１のスイッチング素子１３１と第２のスイッチング素子１３２の各ゲート信号Ｇ１，Ｇ２がＨｉｇｈであり、第３のスイッチング素子１３３と第４のスイッチング素子１３４の各ゲート信号Ｇ３，Ｇ４がＬｏｗである状態、すなわち、モード４では、各スイッチング素子１３１，１３２がＯＮとなり、各スイッチング素子１３３，１３４がＯＦＦとなる。したがって、以下の経路によって、リアクトル１２から低圧側平滑コンデンサ１１にエネルギーが移行する。
低圧側平滑コンデンサ１１←リアクトル１２←第２のスイッチング素子１３２←第１のスイッチング素子１３１

続いて、第１のスイッチング素子１３１と第３のスイッチング素子１３３の各ゲート信号Ｇ１，Ｇ３がＨｉｇｈであり、第２のスイッチング素子１３２と第４のスイッチング素子１３４の各ゲート信号がＬｏｗである状態、すなわち、モード１では、各スイッチング素子１３１，１３３がＯＮとなり、各スイッチング素子１３２，１３４がＯＦＦとなる。したがって、以下の経路によって、充放電コンデンサ１５から、リアクトル１２と低圧側平滑コンデンサ１１にエネルギーが移行する。
低圧側平滑コンデンサ１１←リアクトル１２←第３のスイッチング素子１３３←充放電コンデンサ１５←第１のスイッチング素子１３１

続いて、第１のスイッチング素子１３１と第２のスイッチング素子１３２の各ゲート信号Ｇ１，Ｇ２がＨｉｇｈであり、第３のスイッチング素子１３３と第４のスイッチング素子１３４の各ゲート信号Ｇ３，Ｇ４がＬｏｗである状態、すなわち、モード４では、各スイッチング素子１３１，１３２がＯＮとなり、各スイッチング素子１３３，１３４がＯＦＦとなる。したがって、以下の経路によって、リアクトル１２から低圧側平滑コンデンサ１１にエネルギーが移行する。
低圧側平滑コンデンサ１１←リアクトル１２←第２のスイッチング素子１３２←第１のスイッチング素子１３１

続いて、第１のスイッチング素子１３１と第３のスイッチング素子１３３の各ゲート信号Ｇ１，Ｇ３がＬｏｗであり、第２のスイッチング素子１３２と第４のスイッチング素子１３４の各ゲート信号Ｇ２，Ｇ４がＨｉｇｈである状態、すなわち、モード２では、各スイッチング素子１３１，１３３がＯＦＦとなり、各スイッチング素子１３２，１３４がＯＮとなる。したがって、以下の経路によって、高圧側平滑コンデンサ１４から、リアクトル１２と充放電コンデンサ１５、低圧側平滑コンデンサ１１にエネルギーが移行する。
低圧側平滑コンデンサ１１←リアクトル１２←第２のスイッチング素子１３２←充放電コンデンサ１５←第４のスイッチング素子１３４←高圧側平滑コンデンサ１４

図１６に示すように、上記の一連の動作、すなわち、モード４、モード１、モード４およびモード２からなる一連の動作が周期Ｔｓで繰り返される。これにより、端子Ｔ１と端子Ｔ２との間に入力された入力電圧Ｖｉｎを２倍以上の昇圧比Ｎで任意の電圧に昇圧し、昇圧後の電圧を出力電圧Ｖｏｕｔとして、端子Ｔ３と端子Ｔ４との間に出力しつつ、電動機２の発電エネルギーをバッテリ１に蓄積させることができる。

次に、制御装置３０によってＤｕｔｙが調整された場合の出力電圧Ｖｏｕｔおよびリアクトル電流ＩＬの変化量について説明する。

制御装置３０によって演算された値が各スイッチング素子１３１〜１３４のＯＮ時間にそのまま反映される理想状態においては、第１のスイッチング素子１３１のＯＮ比率がＤ１であり、第４のスイッチング素子１３４のＯＮ比率が（１−Ｄ１）であり、第２のスイッチング素子１３２のＯＮ比率がＤ２であり、第３のスイッチング素子１３３のＯＮ比率が（１−Ｄ２）である。

ここで、電動機２に向けて流れる電流量をＩｏ、高圧側平滑コンデンサ１４の静電容量をＣｏ、リアクトル１２のインダクタンスをＬとすると、電力変換回路１０の状態平均化方程式は、以下の式（９）で表すことができる。

定常状態では、式（９）の左辺＝０とすることにより、以下の式（１０）〜（１２）が得られる。定常状態では、ＯＮデューティＤ１とＯＮデューティＤ２を等しくすることにより、理想的には、出力電圧Ｖｏｕｔと充放電コンデンサ電圧Ｖｃｆとは、一定値に収束することが分かる。
Ｖｏｕｔ／Ｖｉｎ＝１／（１−Ｄ１） （１０）
ＩＬ＝Ｉｏ／（１−Ｄ１） （１１）
Ｄ１＝Ｄ２ （１２）

式（１２）を式（９）に代入すると、先の実施の形態１で説明した式（３）と同様の形になる。つまり、定常状態においては、先の実施の形態１における電力変換回路１０と、本実施の形態２における電力変換回路１０とで、同じ特性が得られる。そのため、先の実施の形態１と同様に、共振抑制部３３１およびゲイン規格化部３３２を具備して制御装置３０を構成することで、先の実施の形態１と同様の効果が得られる。

以上、本実施の形態２によれば、ＭＬＣ回路構成を備えた電力変換回路１０に対しても本発明を適用することができるので、先の実施の形態１と同様の効果が得られる。

なお、上記の各実施の形態１、２では、各スイッチング素子１３１〜１３４を、ＩＧＢＴを用いて構成するものとして説明したが、各スイッチング素子１３１〜１３４を、ＭＯＳＦＥＴまたはＪＦＥＴ等を用いて構成してもよい。また、スイッチング素子およびダイオード素子は、シリコンに比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成してもよい。ワイドバンドギャップ半導体としては、例えば、炭化シリコン（ＳｉＣ）、窒化ガリウム系材料またはダイヤモンドが挙げられる。

このようなワイドバンドギャップ半導体によって形成されたスイッチング素子およびダイオード素子は、耐電圧性が高く、許容電流密度も高いため、スイッチング素子およびダイオード素子の小型化が可能である。また、これら小型化されたスイッチング素子およびダイオード素子を用いることにより、これらの素子を組み込んだ半導体モジュールの小型化が可能となる。また、耐熱性も高いため、ヒートシンクの放熱フィンの小型化および水冷部の空冷化が可能であり、その結果、半導体モジュールのより一層の小型化が可能になる。さらに、電力損失が低いため、スイッチング素子およびダイオード素子の高効率化が可能であり、延いては、半導体モジュールの高効率化が可能になる。また、スイッチング素子およびダイオード素子の両方がワイドバンドギャップ半導体によって構成されていてもよいが、何れか一方の素子がワイドバンドギャップ半導体によって構成されていてもよい。このように構成した場合であっても、上記の各実施の形態１、２に記載したような効果を得ることができる。

また、上記の各実施の形態１、２における電力変換回路１０に限らず、同様の伝達特性を有する回路構成においては、その回路構成に対して本発明を適用することで、同様の効果を得ることが可能である。さらに、本発明は、その発明の範囲内において、各実施の形態１、２を自由に組み合わせたり、各実施の形態１、２を適宜変更、省略したりすることが可能である。

１ バッテリ、２ 電動機、１０ 電力変換回路、１１ 低圧側平滑コンデンサ、１２ リアクトル、１３ スイッチング回路、１４ 高圧側平滑コンデンサ、１５ 充放電コンデンサ、２１ 低圧側電圧検出器、２２ 電流検出器、２３ 高圧側電圧検出器、２４ 電圧検出器、３０ ＤＣ／ＤＣコンバータの制御装置、３１ 減算器、３２ 第１の制御器、３３ 演算器、３４ 三角波形生成器、３５ 比較器、３６ ゲート信号出力器、３７ 乗算器、３８ 減算器、３９ 第２の制御器、４０ 第１のＤｕｔｙ演算器、４１ 三角波形生成器、４２ 比較器、４３ ゲート信号出力器、４４ 第２のＤｕｔｙ演算器、４５ 三角波形生成器、４６ 比較器、４７ ゲート信号出力器、１３１ 第１のスイッチング素子、１３２ 第２のスイッチング素子、１３３ 第３のスイッチング素子、１３４ 第４のスイッチング素子、３３１ 共振抑制部、３３１ａ 乗算器、３３１ｂ 減算器、３３２ ゲイン規格化部、３３２ａ ゲイン比較器、３３２ｂ 除算器、３６１ インバータ、４３１ インバータ、４７１ インバータ。

本発明におけるＤＣ／ＤＣコンバータの制御装置は、一端が直流電源に接続されているリアクトルと、複数のスイッチング素子を含んで構成されリアクトルの他端に接続されているスイッチング回路とを有し、直流電源から入力された入力電圧を変換し、変換後の入力電圧を出力電圧として出力する電力変換回路と、入力電圧を検出して出力する低圧側電圧検出器と、出力電圧を検出して出力する高圧側電圧検出器と、を備えたＤＣ／ＤＣコンバータにおいて、制御用演算値を用いて、複数のスイッチング素子のそれぞれのオンおよびオフを切り替え制御する制御装置であって、目標出力電圧と、高圧側電圧検出器から出力された出力電圧との差電圧を入力とし、特定の制御方式に従って第１の演算値を演算して出力する制御器と、制御器から出力された第１の演算値と、低圧側電圧検出器から出力された入力電圧とから、制御用演算値を演算する演算器と、を備え、演算器は、制御器から出力された第１の演算値と、低圧側電圧検出器から出力された入力電圧とを加算した加算値を演算し、第１の演算値を加算値で除した値を制御用演算値として演算するものである。

また、本発明におけるＤＣ／ＤＣコンバータの制御方法は、一端が直流電源に接続されているリアクトルと、複数のスイッチング素子を含んで構成されリアクトルの他端に接続されているスイッチング回路とを有し、直流電源から入力された入力電圧を変換し、変換後の入力電圧を出力電圧として出力する電力変換回路と、入力電圧を検出して出力する低圧側電圧検出器と、出力電圧を検出して出力する高圧側電圧検出器と、を備えたＤＣ／ＤＣコンバータにおいて、制御用演算値を用いて、複数のスイッチング素子のそれぞれのオンおよびオフを切り替え制御する制御方法であって、目標出力電圧と、高圧側電圧検出器から出力された出力電圧との差電圧を入力とし、特定の制御方式に従って第１の演算値を演算するステップと、第１の演算値と、低圧側電圧検出器から出力された入力電圧とから、制御用演算値を演算するステップと、を備え、制御用演算値を演算するステップでは、第１の演算値と、低圧側電圧検出器から出力された入力電圧とを加算した加算値を演算し、第１の演算値を加算値で除した値を制御用演算値として演算するものである。

Claims (11)

1. 一端が直流電源に接続されているリアクトルと、複数のスイッチング素子を含んで構成され前記リアクトルの他端に接続されているスイッチング回路とを有し、前記直流電源から入力された入力電圧を変換し、変換後の前記入力電圧を出力電圧として出力する電力変換回路と、
   前記入力電圧を検出して出力する低圧側電圧検出器と、
   前記出力電圧を検出して出力する高圧側電圧検出器と、
   を備えたＤＣ／ＤＣコンバータにおいて、制御用演算値を用いて、前記複数のスイッチング素子のそれぞれのオンおよびオフを切り替え制御する制御装置であって、
   目標出力電圧と、前記高圧側電圧検出器から出力された前記出力電圧との差電圧を入力とし、特定の制御方式に従って第１の演算値を演算して出力する制御器と、
   前記制御器から出力された前記第１の演算値と、前記低圧側電圧検出器から出力された前記入力電圧とから、前記制御用演算値を演算する演算器と、
   を備えたＤＣ／ＤＣコンバータの制御装置。
2. 前記演算器は、
   前記制御器から出力された前記第１の演算値と、前記低圧側電圧検出器から出力された前記入力電圧とを加算した加算値を演算し、前記第１の演算値を前記加算値で除した値を前記制御用演算値として演算する
   請求項１に記載のＤＣ／ＤＣコンバータの制御装置。
3. 前記ＤＣ／ＤＣコンバータは、
   前記リアクトルに流れるリアクトル電流を検出して出力する電流検出器をさらに備ええ、
   前記演算器は、
   前記制御器から出力された前記第１の演算値から、前記電流検出器から出力された前記リアクトル電流を減算した値を、第２の演算値として演算し、
   前記第２の演算値と、前記低圧側電圧検出器から出力された前記入力電圧とを加算した加算値を演算し、前記第２の演算値を前記加算値で除した値を前記制御用演算値として演算する
   請求項１に記載のＤＣ／ＤＣコンバータの制御装置。
4. 前記ＤＣ／ＤＣコンバータは、
   前記リアクトルに流れるリアクトル電流を検出して出力する電流検出器をさらに備ええ、
   前記演算器は、
   前記制御器から出力された前記第１の演算値から、前記電流検出器から出力された前記リアクトル電流に設定定数を乗算した値を減算した値を、第２の演算値として演算し、
   前記第２の演算値と、前記低圧側電圧検出器から出力された前記入力電圧とを加算した加算値を演算し、前記第２の演算値を前記加算値で除した値を前記制御用演算値として演算する
   請求項１に記載のＤＣ／ＤＣコンバータの制御装置。
5. 前記スイッチング回路は、
   第１のスイッチング素子と、
   前記第１のスイッチング素子と直列に接続されている第２のスイッチング素子と、
   を含んで構成され、
   前記リアクトルの前記他端は、前記第１のスイッチング素子と前記第２のスイッチング素子との接続部に接続されている
   請求項１から請求項４のいずれか１項に記載のＤＣ／ＤＣコンバータの制御装置。
6. 前記スイッチング回路は、
   第１のスイッチング素子と、
   前記第１のスイッチング素子と直列に接続されている第２のスイッチング素子と、
   前記第２のスイッチング素子と直列に接続されている第３のスイッチング素子と、
   前記第３のスイッチング素子と直列に接続されている第４のスイッチング素子と、
   を含んで構成され、
   前記電力変換回路は、
   直列に接続されている前記第２のスイッチング素子および前記第３のスイッチング素子に対して、並列に接続されているコンデンサをさらに有し、
   前記リアクトルの前記他端は、前記第２のスイッチング素子と前記第３のスイッチング素子との接続部に接続されている
   請求項１から請求項４のいずれか１項に記載のＤＣ／ＤＣコンバータの制御装置。
7. 前記特定の制御方式は、ＰＩ制御であり、
   前記ＰＩ制御の折れ点周波数は、前記電力変換回路の共振点以下の周波数となるように設定されている
   請求項１から請求項６のいずれか１項に記載のＤＣ／ＤＣコンバータの制御装置。
8. 前記特定の制御方式は、ＰＩ制御、Ｐ制御、ＰＤ制御またはＰＩＤ制御である
   請求項１から請求項６のいずれか１項に記載のＤＣ／ＤＣコンバータの制御装置。
9. 前記複数のスイッチング素子のそれぞれは、ワイドバンドギャップ半導体によって形成された半導体素子を有する
   請求項１から請求項８のいずれか１項に記載のＤＣ／ＤＣコンバータの制御装置。
10. 前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料またはダイヤモンドである
    請求項９に記載のＤＣ／ＤＣコンバータの制御装置。
11. 一端が直流電源に接続されているリアクトルと、複数のスイッチング素子を含んで構成され前記リアクトルの他端に接続されているスイッチング回路とを有し、前記直流電源から入力された入力電圧を変換し、変換後の前記入力電圧を出力電圧として出力する電力変換回路と、
    前記入力電圧を検出して出力する低圧側電圧検出器と、
    前記出力電圧を検出して出力する高圧側電圧検出器と、
    を備えたＤＣ／ＤＣコンバータにおいて、制御用演算値を用いて、前記複数のスイッチング素子のそれぞれのオンおよびオフを切り替え制御する制御方法であって、
    目標出力電圧と、前記高圧側電圧検出器から出力された前記出力電圧との差電圧を入力とし、特定の制御方式に従って第１の演算値を演算するステップと、
    前記第１の演算値と、前記低圧側電圧検出器から出力された前記入力電圧とから、前記制御用演算値を演算するステップと、
    を備えたＤＣ／ＤＣコンバータの制御方法。

Images