JP2004208367A - 電源装置 - Google Patents
電源装置 Download PDFInfo
- Publication number
- JP2004208367A JP2004208367A JP2002372684A JP2002372684A JP2004208367A JP 2004208367 A JP2004208367 A JP 2004208367A JP 2002372684 A JP2002372684 A JP 2002372684A JP 2002372684 A JP2002372684 A JP 2002372684A JP 2004208367 A JP2004208367 A JP 2004208367A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- transfer function
- supply device
- power conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】設計が容易で、安定的で且つ高速応答が可能な電源装置を提供する。
【解決手段】制御部２は、抵抗Ｒ６及びＲ７で出力電圧Ｖoを抵抗分割して増幅器２１の正極側入力端子に入力することにより、ＬＣフィルタ部１の周波数特性においてゲインの共振ピークを緩和する。このようにすることにより、制御部２の残りの回路が従来の回路構成で通常の制御を行ったとしても、安定的で且つ高速応答が可能となる。なお、本発明のために追加した回路は回路２００の抵抗Ｒ６及びＲ７であり、マイナーループ部と制御部２の残りの回路とは実質的に独立に設計できるので、回路設計が容易になる。
【選択図】 図１
【解決手段】制御部２は、抵抗Ｒ６及びＲ７で出力電圧Ｖoを抵抗分割して増幅器２１の正極側入力端子に入力することにより、ＬＣフィルタ部１の周波数特性においてゲインの共振ピークを緩和する。このようにすることにより、制御部２の残りの回路が従来の回路構成で通常の制御を行ったとしても、安定的で且つ高速応答が可能となる。なお、本発明のために追加した回路は回路２００の抵抗Ｒ６及びＲ７であり、マイナーループ部と制御部２の残りの回路とは実質的に独立に設計できるので、回路設計が容易になる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、電源装置に関し、より詳しくは電源装置におけるフィードバック制御技術に関する。
【０００２】
【従来の技術】
図１７に従来のＰＩ制御器を用いた電源装置のブロック線図の概要を示す。このブロック線図では、出力電圧Ｖoが負帰還されて目標電圧Ｖrefとの差が計算され、その計算結果である（Ｖref−Ｖo）がＰＩ制御器に対応する伝達関数ＰＩに入力される。この伝達関数ＰＩの出力は、フィードフォワードされた目標電圧Ｖrefと加算されて、当該加算結果は電力変換回路に対応する伝達関数ＰＷに入力される。伝達関数ＰＷの出力はＬＣフィルタなどに対応する伝達関数ＬＣに入力され、当該伝達関数ＬＣの出力が出力電圧Ｖoとなる。なお、ＰＩ制御器は、応答性を上げるために全体のゲインを高める比例（Ｐ：Proportional）要素、定常偏差を少なくするために低周波ゲインを上げる積分（Ｉ：Integral）要素を組み合わせた制御器である。さらにゲインを上げたときの位相補償を行う微分（Ｄ：Derivative）要素を組み合わせた制御器は、ＰＩＤ制御器である。
【０００３】
ここでＬＣフィルタ及び電力変換回路を含む、ＰＩ制御器の制御対象の伝達関数は以下のとおりである。
【数１】
そして、電源装置の仕様及び回路定数については図１８に示すものを使用するものとする。すなわち、図示しない入力電圧Ｖi＝６Ｖ、出力電圧Ｖo＝２．５Ｖ、出力電流Ｉo＝１Ａ（最大）、ＬＣフィルタを構成するチョークコイルＬのリアクタンスＬ＝３μＨ、ＬＣフィルタを構成するコンデンサＣの容量Ｃ＝９．４μＦ、負荷抵抗Ｒo＝２．５Ω、基準電圧Ｖref＝２．５Ｖ、電力変換回路のゲインＫp＝２０ｄＢとする。従って、（１）式は具体的には以下に示すような伝達関数となる。
【数２】
これをボード線図に表すと図１９のようになる。図１９において上段はゲインの周波数特性を表し、下段は位相の周波数特性を表す。図１９の例では、３×１０4ＨｚあたりにＬＣフィルタの共振周波数があり、位相が大幅に遅れることが示されている。
【０００４】
一方、ＰＩ制御器は、安定性を維持しつつ応答性が良好となるように設計され、伝達関数は例えば以下のようになる。
【数３】
これをボード線図に表すと図２０のようになる。図２０において上段はゲインの周波数特性を表し、下段は位相の周波数特性を表す。図２０の例では、ゲインは、約１０Ｈｚから約１０4Ｈｚまでの間におよそ５０ｄＢ減少し、それより高い周波数帯域では横ばいとなる。また、位相は、約４×１０2Ｈｚまでに約−８５°程度遅れるが、それ以上の周波数帯域では位相遅れが小さくなり、約１０6Ｈｚに０°に戻る。
【０００５】
そして、（２）式及び（３）式から計算される、図１７に示したブロック線図の一巡伝達関数のボード線図は図２１のようになる。図２１において上段はゲインの周波数特性を表し、下段は位相の周波数特性を表す。図１９にも示したが、共振周波数ｂで位相が急激に遅れるため、共振周波数ｂをゲイン交差周波数（ゲインが０ｄＢになる周波数）にすることはできない。また共振周波数付近にゲイン交差周波数を設定できないということは、ゲインの共振ピーク点においてゲインを０ｄＢ以下にしなければならないため、ゲイン交差周波数ａを大きく下げなければならなくなる。このような場合には全体的にゲインが低下して、応答性が悪くなってしまう。
【０００６】
また、ＰＩ制御器の代わりにＰＩＤ制御器を用いることもでき、例えば以下に示すような伝達関数の場合を考える。
【数４】
（４）式をボード線図に表すと図２２のようになる。図２２において上段はゲインの周波数特性を表し、下段は位相の周波数特性を表す。図２０と比較すると、全体的にゲインが高くなっており、また一旦ゲインが減少した後に約２×１０4Ｈｚより高周波帯域でゲインが増加する点が異なる。また、位相も約２×１０4Ｈｚより高周波帯域で位相進み補償が行われるようになっている。従って、（２）式及び（４）式から計算される、ＰＩＤ制御器を採用した場合の一巡伝達関数のボード線図は図２３のようになる。図２１と比較すると、全体的にゲインが高くなっており、ゲイン交差周波数も共振周波数より高い周波数となっている。また、ゲイン交差周波数における−１８０°からの位相角度である位相余裕は十分確保されており、安定的である。しかし、安定性を維持しながらさらに高ゲイン化を図るには限界がある。
【０００７】
このように上で述べた従来のＰＩ制御器、ＰＩＤ制御器では、共振特性が強いＬＣフィルタほど制御が困難であるとされている。すなわち、近年携帯端末や情報機器の小型化のニーズが高くなっており、スイッチング電源にも小型化の要求が高くなってきている。その場合の一つの対処手段として出力ＬＣフィルタの小型化がある。しかしＬＣフィルタを小型化するとＬＣフィルタの共振特性が強くなることが知られており、従来の制御器ではこのような状況に対処できない。
【０００８】
さらに、米国特許第５５８３７５２号公報（特許文献１）には、図２４に示すような電源装置のブロック線図が示されている。すなわち、出力電圧Ｖoが負帰還されて目標電圧Ｖrefとの差が計算され、その計算結果である（Ｖref−Ｖo）が制御器に対応する伝達関数１１０１に入力される。図２４において各ブロック内に表される式は伝達関数であり、α，ａ0，ｃ0，ｃ1，ｂ1，ｂ2は係数である。なお、伝達関数１１０３のＬＣは、ＬＣフィルタによる伝達関数を表しており、比例要素を表すものではない。また、出力電圧Ｖoは伝達関数１１０４にも入力されており、当該伝達関数１１０４の出力と伝達関数１１０１の出力との差が計算される。すなわち、伝達関数１１０４を経由するマイナーループ１１０６は、目標電圧Ｖrefに対する負帰還となるメインループ１１０５と同様に負帰還となっている。伝達関数１１０４の出力と伝達関数１１０１の出力との差は、伝達関数１１０２に入力され、伝達関数１１０２の出力はＬＣフィルタに対応する伝達関数１１０３に入力され、出力電圧Ｖoが計算される。
【０００９】
この図２４のブロック線図では、マイナーループ１１０６は負帰還されており、例えば仮に伝達関数１１０４を比例要素のみにすると、伝達関数１１０２と伝達関数１１０３と伝達関数１１０４にて構成される閉ループの伝達関数の周波数特性において、２次系の伝達関数の特性を示す減衰係数ζがさらに共振的になることにより、制御器による制御が難しくなる。
【００１０】
また、例えば米国特許第５８４４４０３号公報（特許文献２）には、図２５のような回路構成が示されている。すなわち、図２５の電源装置は、電圧変換器１００２と、入力電源１００３と、平滑回路１００４と、負荷１００５と、制御器１０００とから構成される。制御器１０００は、抵抗Ｒ１１乃至Ｒ１７と、キャパシタＣ１１及びＣ１２と、増幅器１０１１とを有する。抵抗Ｒ１１及び抵抗Ｒ１４の一端は負荷１００５の正極側に接続されており、抵抗Ｒ１１の他端は増幅器１０１１の負極側の入力端子並びに抵抗Ｒ１２及びＲ１３の一端に、抵抗Ｒ１４の他端は抵抗Ｒ１５及びＲ１６並びにキャパシタＣ１２の一端に接続されている。抵抗Ｒ１２及びＲ１５並びにキャパシタＣ１２の他端は接地されている。また、その一端が抵抗Ｒ１１及びＲ１２並びに増幅器１０１１の負極側の入力端子に接続されている抵抗Ｒ１３の他端は、キャパシタＣ１１に接続されている。キャパシタＣ１１の他端は、増幅器１０１１の出力端子及び電圧変換器１００２の比較器１０２１の第１の入力端子に接続される。その一端が抵抗Ｒ１４及びＲ１５並びにキャパシタＣ１２に接続される抵抗Ｒ１６の他端は、増幅器１０１１の正極側の入力端子及び抵抗Ｒ１７に接続される。抵抗Ｒ１７の他端は、指令電圧電源Ｖｒの正極側端子に接続される。指令電圧電源Ｖｒの負極側端子は接地されている。
【００１１】
電圧変換器１００２は、比較器１０２１と、三角波生成器１０２２と、ゲート駆動回路１０２３と、ＭＯＳＦＥＴ１０２４と、チョークコイル１０２５とから構成される。上でも述べたように、比較器１０２１の第１の入力端子は増幅器１０１１の出力端子及びキャパシタＣ１１に接続されており、比較器１０２１の第２の入力端子は三角波生成器１０２２に接続されている。比較器１０２１の出力端子はゲート駆動回路１０２３に接続されており、ゲート駆動回路１０２３の出力はＭＯＳＦＥＴ１０２４のゲートに接続されている。ＭＯＳＦＥＴ１０２４のソースは接地されており、ドレインはチョークコイル１０２５の一端及び平滑回路１００４のダイオード１０４１のアノードと接続されている。チョークコイル１０２５の他端は、入力電源１００３の正極側端子に接続されている。入力電源１００３の負極側端子は接地されている。
【００１２】
平滑回路１００４は、ダイオード１０４１とキャパシタ１０４２とから構成される。上で述べたようにダイオード１０４１のアノードはＭＯＳＦＥＴ１０２４のドレイン及びチョークコイル１０２５の一端に接続され、カソードはキャパシタ１０４２の一端及び負荷１００５の正極側端子に接続されている。キャパシタ１０４２の他端は接地されている。負荷１００５の正極側端子はダイオード１０４１のカソード及びキャパシタ１０４２の一端に接続されており、負極側端子は接地されている。
【００１３】
制御器１０００は、出力電圧Ｖoと指令電圧電源の指令電圧Ｖrとから制御信号ｕを生成する。制御信号ｕは比較器１０２１において三角波生成器１０２２の出力と比較され、比較器１０２１の出力はゲート駆動回路１０２３を介してＭＯＳＦＥＴ１０２４のゲートを駆動する。入力電源１００３の入力電圧は、比較器１０２１の出力に従ってオン又はオフされるＭＯＳＦＥＴ１０２４及びチョークコイル１０２５により変換され、平滑回路１００４により平滑化された後に負荷１００５に出力電圧Ｖoとして出力される。
【００１４】
ここで制御器１０００の伝達関数は以下のようになる。
【００１５】
【数５】
【００１６】
なお、各係数ｂ0、ｂ1、ｂ2及びａは、以下のように表される。
【００１７】
【数６】
【００１８】
この電源装置の特徴は、（５）式の分子の根が虚数になることであり、ゲインが最も減少する周波数において位相を所定の範囲に引き上げ、より安定した制御を行うことができるとされる。すなわち、制御器の特性を良くすることが目的となっている。また、図２５の回路では多くの抵抗及びキャパシタが存在するので、（５）式の分子の根を虚数にしつつ各回路定数をうまく決定することが困難で設計がしにくいという問題がある。さらに、増幅器１０１１の正極側にはキャパシタＣ１２も接続されており、周波数特性を変化させている。
【００１９】
また、他の従来技術として特開昭５９−１４４３６４号（特許文献３）には、電流の負帰還をマイナーループとして行う電源装置が示されているが、電流の負帰還を行うために電流検出器が必要となり、電源装置の設計上問題がある。
【００２０】
【特許文献１】
米国特許第５５８３７５２号
【特許文献２】
米国特許第５８４４４０３号
【特許文献３】
特開昭５９−１４４３６４号
【００２１】
【発明が解決しようとする課題】
このように従来技術では、安定性を維持しつつ十分に応答性を向上させる簡易な構成の電源装置は存在していなかった。
【００２２】
従って、本発明の目的は、簡易な構成で安定性を維持しつつ高速応答が可能な電源装置を提供することである。
【００２３】
また本発明の他の目的は、ＬＣフィルタを含む、制御回路の制御対象の共振特性を簡単な構成にて変化させ、安定性を維持しつつ高速応答が可能な電源装置を提供することである。
【００２４】
【課題を解決するための手段】
本発明の第１の態様に係る電源装置は、入力直流電源からの入力電圧を変換する電力変換回路と、当該電力変換回路の出力を平滑して負荷に供給するＬＣフィルタと、当該ＬＣフィルタの出力電圧に基づいて電力変換回路を制御する制御回路とを具備し、上記制御回路が、出力電圧を電力変換回路に対して負帰還するメジャーループ（例えば実施の形態におけるメイン制御部を介するループ）と、出力電圧に比例した電圧を電力変換回路に正帰還するマイナーループとを備える。
【００２５】
このようにＬＣフィルタの出力電圧に比例した電圧を正帰還させることにより、ＬＣフィルタを含む、制御回路の制御対象の共振特性を制御することができるようになり、安定性を保持しつつ高速応答が可能な電源装置が実現される。なお、マイナーループは出力電圧に比例した電圧を正帰還させるものであり、電流検出回路のように複雑な回路は必要ない。
【００２６】
なお、上で述べたメジャーループがＰＩ（Ｐ：比例、Ｉ：積分）制御器により構成されるようにしてもよい。また、上で述べたメジャーループがＰＩＤ（Ｄ：微分）制御器により構成されるようにしてもよい。
【００２７】
本発明の第２の態様に係る電源装置は、入力直流電源からの入力電圧を変換する電力変換回路と、当該電力変換回路の出力を平滑して負荷に供給するＬＣフィルタと、当該ＬＣフィルタの出力電圧に基づいて電力変換回路を制御する制御回路とを具備し、上記制御回路が、出力電圧を電力変換回路に対して負帰還する負帰還回路と、出力電圧に比例した電圧を電力変換回路に正帰還する比例正帰還回路とを備える。
【００２８】
なお、上で述べた制御回路が差動増幅器を備え、上記負帰還回路が差動増幅器の反転入力端子に接続され、上記比例正帰還回路が差動増幅器の非反転入力端子に接続されるようにしてもよい。このように差動増幅器を共用することにより、制御回路の構成がシンプルになる。
【００２９】
上で述べた負帰還回路が比例制御要素と積分制御要素とにより構成されるようにしてもよい。また、比例制御要素と積分制御要素と微分制御要素とにより構成されるようにしてもよい。
【００３０】
本発明の第３の態様に係る電源装置は、入力直流電源からの入力電圧を変換する電力変換回路と、当該電力変換回路の出力を平滑して負荷に供給するＬＣフィルタと、当該ＬＣフィルタの出力電圧に基づいて電力変換回路を制御する制御回路とを具備し、上記制御回路が、出力電圧を電力変換回路に負帰還するメジャーループと、出力電圧に比例した電圧を電力変換回路に正帰還するマイナーループとを備え、上記マイナーループが、前記ＬＣフィルタと同次の伝達関数で構成される。このようにマイナーループの伝達関数がＬＣフィルタの伝達関数と同次となるような構成を採用することによりＬＣフィルタの共振緩和のための設計がメジャーループの設計とは切り離して行うことが容易になる。
【００３１】
なお、以下でも具体的に説明するが、本発明の第１乃至第３の態様に係る電源装置を実現する回路は多数存在し、いずれであってもよい。
【００３２】
【発明の実施の形態】
［実施の形態１］
本発明の第１の実施の形態に係る電源装置１０の回路構成を図１に示す。電源装置１０は、降圧型の電源装置であって、ＬＣフィルタ部１と、ＰＩＤ制御器である制御部２と、電力変換部３とから構成される。
【００３３】
制御部２は、抵抗Ｒ１、Ｒ３、Ｒ４、Ｒ６及びＲ７と、キャパシタＣ２と、増幅器２１と、基準電圧電源２２とを含む。抵抗Ｒ１は、ＬＣフィルタ部１の負荷Ｒoの正極側の端子に接続されている。すなわち、出力電圧Ｖoが入力される。また、抵抗Ｒ１の他端は、増幅器２１の負極側入力端子（反転入力端子とも呼ぶ）に接続されており、さらに抵抗Ｒ４及びキャパシタＣ２に接続されている。キャパシタＣ２と抵抗Ｒ３は直列に接続されており、キャパシタＣ２及び抵抗Ｒ３は抵抗Ｒ４と並列に接続されている。従って、その一端がキャパシタＣ２に接続している抵抗Ｒ４の他端は、抵抗Ｒ３と接続されている。また、抵抗Ｒ３及びＲ４は増幅器２１の出力端子及び電力変換部３のＰＷＭ比較器３２の第１の入力端子に接続されている。また、抵抗Ｒ６の一端はＬＣフィルタ部１の負荷Ｒoの正極側の端子に接続されており、抵抗Ｒ６の他端は抵抗Ｒ７及び増幅器２１（オペアンプ、差動増幅器とも呼ぶ）の正極側入力端子（非反転入力端子とも呼ぶ）に接続されている。抵抗Ｒ７の他端は基準電圧電源２２の正極側端子に接続されており、基準電圧電源２２の負極側端子は接地されている。なお、回路２００は抵抗Ｒ６及びＲ７を含む。
【００３４】
電力変換部３は、三角波発振器３１と、ＰＷＭ比較器３２と、ドライブ回路３３と、ダイオード３４と、ＭＯＳＦＥＴ３５と、入力電源３６とから構成される。ＰＷＭ比較器３２の第１の入力端子は制御部２の増幅器２１の出力端子に接続され、第２の入力端子は三角波発振器３１に接続される。ＰＷＭ比較器３２の出力はドライブ回路３３に接続される。ドライブ回路３３の出力は、ＭＯＳＦＥＴ３５のゲートに接続される。ＭＯＳＦＥＴ３５のドレインは、入力電源３６の正極側端子に接続されており、ソースはダイオード３４のカソード及びチョークコイルＬに接続されている。入力電源３６の負極側端子は、ダイオード３４のアノードとキャパシタと負荷Ｒoの負極側端子とに接続される。
【００３５】
ＬＣフィルタ部１は、チョークコイルＬと、キャパシタＣと、負荷Ｒoとが含まれる。その一端がＭＯＳＦＥＴ３５のソース及びダイオード３４のカソードに接続されているチョークコイルＬの他端は、キャパシタＣ及び負荷Ｒoの正極側端子に接続されている。上で述べたように、その一端がチョークコイルＬ及び負荷Ｒoの正極側端子に接続されたキャパシタＣの他端は、負荷Ｒoの負極側端子とダイオード３４のアノードと入力電源３６の負極側端子と接続されている。
【００３６】
図１に示した電源装置１０の動作を簡単に説明すると、制御部２は負荷Ｒoに現れる出力電圧Ｖoと基準電圧Ｖrefに基づいて制御信号を生成する。この制御信号はＰＷＭ比較器３２において三角波発振器３１から出力される三角波信号と比較され、制御信号の電圧に応じたパルス幅の信号が出力される。ＰＷＭ比較器３２の出力信号はドライブ回路３３を介してＭＯＳＦＥＴ３５をオン又はオフする。入力電源３６の入力電圧Ｖiは、ＭＯＳＦＥＴ３５のオン及びオフに従って変換され、ダイオード３４とチョークコイルＬ及びキャパシタＣとにより構成されるＬＣフィルタにより平滑化されて負荷Ｒoに出力電圧Ｖoとして出力される。これにより出力電圧Ｖoを基準電圧Ｖrefに一致するよう安定的な制御がなされる。なお、出力電圧Ｖoは、抵抗Ｒ６及びＲ７により抵抗分割された後に増幅器２１の正極側入力端子に入力され、正帰還される。
【００３７】
図２に図１に示した電源装置のブロック線図を示す。このブロック線図では、出力電圧Ｖoが負帰還されて基準電圧Ｖrefとの差が計算され、その計算結果である（Ｖref−Ｖo）が制御部２の回路２００に対応する伝達関数３０１に入力される。伝達関数３０１の出力は制御部２の回路２００以外のメイン制御部に対応する伝達関数Ｇ（３０３）に入力される。伝達関数Ｇは、メイン制御部の回路構成によって異なり、図１に示したＰＩ制御器の場合には、以下のような式で表される。
【数７】
【００３８】
また、基準電圧Ｖrefは制御部２の回路２００に対応する伝達関数３０２に入力された後にフィードフォワードされる。伝達関数３０２は、伝達関数３０１と同じである。さらに、出力電圧Ｖoは制御部２の回路２００に対応する伝達関数３０６に入力された後に正帰還され、これがマイナーループを構成することになる。伝達関数３０６は、図２にも示されているようにＲ７／（Ｒ６＋Ｒ７）である。すなわち、比例定数のみである。この伝達関数３０６は、伝達関数３０２と伝達関数Ｇ（３０３）の出力と加算される。この３つの値の加算結果は、電力変換部３に対応する伝達関数Ｋp（３０４）に入力され、伝達関数Ｋp（３０４）の出力はＬＣフィルタ部１に対応する伝達関数Ｈ（３０５）に入力され、当該伝達関数Ｈ（３０５）の出力が出力電圧Ｖoとなる。なお、伝達関数Ｋp（３０４）及び伝達関数Ｈ（３０５）を合わせた伝達関数は、（１）式で表される。図１８で示した電源の仕様及び回路定数は本実施の形態でもそのまま使用するものとする。
【００３９】
なお、伝達関数３０２は、本実施の形態のようなスイッチング電源では基準電圧Ｖrefは固定で変わらないため、応答性及び安定性に影響がないため、電源装置全体の設計ではあまり考慮しなくとも良い。また、伝達関数３０１が加わることにより、これがない時に比べて伝達関数Ｇ（３０３）への入力は（１−Ｒ７／（Ｒ６＋Ｒ７））倍となるが、その分メイン制御部の回路定数を調整することにより、当該伝達関数３０１の影響を無くすことができる。
【００４０】
このように本実施の形態では、帰還ループが２本設けられ、そのうちマイナーループ部は正帰還であって、且つ当該回路２００に対応する伝達関数３０６が比例要素のみであるという点に大きな特徴がある。また、このようなマイナーループ部が設けられると、ブロック線図上伝達関数３０１の影響を除き、メイン制御部の伝達関数Ｇ（３０３）とマイナーループ部とは互いに影響が及ばなくなる。伝達関数３０１は比例要素のみであってその影響は限定的であり、メイン制御部とマイナーループ部は実質的に独立に設計できるようになっている。すなわち、設計の自由度が高まっている。
【００４１】
また、伝達関数Ｋp（３０４）及び伝達関数Ｈ（３０５）により求められる伝達関数は、メイン制御部に対応する伝達関数Ｇ（３０３）の制御対象であり、ＬＣフィルタ部１に対応する伝達関数Ｈ（３０５）の特性を変化させるものではない。一方、回路２００に対応する伝達関数３０６は、以下に詳細に述べるようにＬＣフィルタ部１の周波数特性を改善するように作用する。なお、本電源装置１０において厳密な意味で制御対象のモデル化を考えた場合、電力変換部３に含まれるＭＯＳＦＥＴ３５のスイッチング遅れや他の遅れ要素も存在することになる。しかし、厳密なモデル表現は難しく、ＭＯＳＦＥＴ３５のスイッチング遅れなどがどの程度なのか不明確なため、本願ではＬＣフィルタ部１の遅れが他に比べて非常に大きいものとしてＬＣフィルタ部１と、また無視することのできない大きなゲインを有する電力変換部３とを制御対象としてモデル化した場合の例を示すものとする。
【００４２】
次にこのマイナーループ部の、ＬＣフィルタ部１の周波数特性に対する作用について説明する。抵抗Ｒ６＝１０ＫΩ、抵抗Ｒ７＝１．０５ＫΩとすると、Ｒ７／（Ｒ６＋Ｒ７）＝０．０９５（＝ｅ0）となる。すなわち、出力電圧Ｖoのｅ0倍の電圧が伝達関数Ｋp（３０４）及び伝達関数Ｈ（３０５）に対して正帰還される。この回路２００の伝達関数３０６（ｅ0）と伝達関数Ｋp及び伝達関数Ｈ（３０５）の伝達関数（（１）式）とから求められる閉ループの伝達関数は、以下の式で表される。
【数８】
具体的な数値を入れて記載すると以下のようになる。
【数９】
【００４３】
（９）式と（２）式を比較すると分母の定数項の値が減少していることがわかる。この効果を（２）式及び（９）式をボード線図で表して確認する。図３において上段はゲインの周波数特性を表し、下段は位相の周波数特性を表す。図３中、Ａは（９）式を表すカーブであり、Ｂは（２）式を表すカーブである。明らかに、マイナーループ部を導入することにより、共振ピークが緩和されると共に１０4Ｈｚまでは２０ｄＢ以上ゲインが上がっていることが分かる。また、位相は最終的に１８０°遅れることは変わりないが、−９０°遅れる周波数を共振周波数とすると、約３×１０4Ｈｚからマイナーループ部を導入することにより約７×１０3Ｈｚに下がっていることが分かる。このように、マイナーループ部を導入する効果として、ＬＣフィルタ部１の周波数特性が変化し、共振特性を緩和するという効果がある。
【００４４】
ここでマイナーループ部を導入するとどうして制御対象たるＬＣフィルタ部１の周波数特性が変化するかということを簡単に説明しておく。一般的にＬＣフィルタのような２次系の特性は、伝達関数の分母のｓ2＋２ζωｓ＋ω2で表される。なお、ζは減衰係数、ωは共振周波数である。上でも述べたが（９）式は（２）式と比較すると、その分母の定数項の値が小さくなるため、ω2の値が小さくなる。すなわち、ωが小さくなる。次に、（９）式と（２）式を比較すると１次の係数（１／（ＣＲo）＝４．２５５×１０4）は変化していないため、ωが小さくなればζは逆に大きくなる。図４（ａ）及び図４（ｂ）に一般的にζの値によって共振特性がどのように変化するかを示す図を示す。図４（ａ）はゲインと周波数（ω／ωs：ωsは共振周波数）の関係を表し、図４（ｂ）は位相と周波数の関係を表す。ゲインは、ζが小さければ共振周波数におけるピークが大きくなり、大きくなればなるほど共振周波数におけるピークが緩和されるのが分かる。一方、位相はζが小さいほど急激に位相遅れが発生するが、ζが大きくなると位相遅れが緩やかになる。従って、本実施の形態のようにζが大きくなると共振ピークも緩和されるようになる。
【００４５】
本実施の形態のようにマイナーループ部を導入することにより、簡単な構成でＬＣフィルタ部１の周波数特性を制御することができるようになる。なお、別の方法にて上で述べたように共振ピークを緩和する手法があれば、それを用いても良い。
【００４６】
次に図２に示したブロック線図における一巡伝達関数及びその周波数特性を説明する。その前提として、図１で示した制御部２のマイナーループ部以外のメイン制御部の伝達関数は、図５のような回路定数を採用すると、（７）式に従って以下で示すようになる。なお、抵抗Ｒ１＝１ＫΩ、抵抗Ｒ３＝１．３ＫΩ、抵抗Ｒ４＝２Ω、キャパシタＣ２＝７．６μＦである。
【数１０】
（１０）式をボード線図で表すと図６のようになる。図６では、上段がゲインの周波数特性を表し、下段が位相の周波数特性を表す。約１０Ｈｚから約３×１０4Ｈｚまで約５０ｄＢゲインが減少し、約３×１０4Ｈｚ以上の周波数帯域ではフラットとなっている。また、位相は、約４×１０2Ｈｚまでに８５°程度位相遅れが生じ、それ以上の帯域では０°まで戻るような周波数特性を有する。
【００４７】
（９）式と（１０）式から図２に示したブロック線図における一巡伝達関数を計算し、ボード線図に表すと図７のようになる。図７では、上段がゲインの周波数特性を表し、下段が位相の周波数特性を表す。ゲインは、１０Ｈｚ程度までフラットであるが、約６×１０3Ｈｚまで第１の傾きにて減少し、さらに高周波帯域においては第１の傾きより大きな第２の傾きにて減少する。位相は、１０2Ｈｚまで、１０2Ｈｚから２×１０3Ｈｚまで、２×１０3Ｈｚから１．５×１０4Ｈｚまで３段階で−１８５°程度まで遅れるが、３×１０5Ｈｚ以上の周波数帯域では−１８０°になる。
【００４８】
ここで比較のため従来技術のＰＩ制御器による一巡伝達関数のボード線図と図７に示したマイナーループ部を設けた場合の一巡伝達関数のボード線図とを重ねてみると図８のようになる。図８では、上段がゲインの周波数特性を表し、下段が位相の周波数特性を表す。上段において曲線８１はマイナーループ部を設けた場合のゲインカーブであり、曲線８２はマイナーループ部がない場合のゲインカーブである。このように、１０4Ｈｚ程度までマイナーループ部が設けられた場合の方がゲインが高くなっており、ゲイン交差周波数も１．２×１０3Ｈｚから５×１０3Ｈｚと高くなっていることが分かる。さらに共振周波数におけるピークもなくなっている。また、下段において曲線８３はマイナーループ部がない場合の位相カーブであり、曲線８４はマイナーループ部が設けられた場合の位相カーブである。図３でも説明したように、減衰係数ζが大きくなった効果によりマイナーループ部が設けられた場合の曲線８４の方が、位相の急激な変化が少なくなっており、位相余裕も約５０°確保され、安定性も確保できている。このように高ゲイン化による高速応答も実現できるようになる。
【００４９】
なお、ゲイン交差周波数が上昇すると、閉ループの伝達関数において広帯域化につながる。
【００５０】
［実施の形態２］
次にメイン制御器がＰＩＤ制御器である場合の例を説明する。すなわち制御部２は、図９に示すような制御部２ａとなる。すなわち、抵抗Ｒ１乃至Ｒ４並びにＲ６及びＲ７と、キャパシタＣ１及びＣ２と、増幅器２１と、基準電圧電源２２とを含む。抵抗Ｒ１及びキャパシタＣ１は、ＬＣフィルタ部１の負荷Ｒoの正極側の端子に接続されている。すなわち、出力電圧Ｖoが入力される。キャパシタＣ１と抵抗Ｒ２は直列に接続されており、キャパシタＣ１及び抵抗Ｒ２は抵抗Ｒ１と並列に接続されている。従って、その一端がキャパシタＣ１に接続している抵抗Ｒ１の他端は、抵抗Ｒ２に接続されている。また、抵抗Ｒ１及びＲ２は、増幅器２１の負極側入力端子に接続されており、さらに抵抗Ｒ４及びキャパシタＣ２に接続されている。キャパシタＣ２と抵抗Ｒ３は直列に接続されており、キャパシタＣ２及び抵抗Ｒ３は抵抗Ｒ４と並列に接続されている。従って、その一端がキャパシタＣ２と接続している抵抗Ｒ４の他端は、抵抗Ｒ３と接続されている。なお、抵抗Ｒ３及びＲ４は増幅器２１の出力端子及び電力変換部３のＰＷＭ比較器３２の第１の入力端子に接続されている。なお、抵抗Ｒ６の一端はＬＣフィルタ部１の負荷Ｒoの正極側の端子に接続されており、抵抗Ｒ６の他端は抵抗Ｒ７及び増幅器２１の正極側入力端子に接続されている。抵抗Ｒ７の他端は基準電圧電源２２の正極側端子に接続されており、基準電圧電源２２の負極側端子は接地されている。なお、回路２００は抵抗Ｒ６及びＲ７を含む。
【００５１】
図９に示した制御部２ａの回路２００以外のメイン制御部の伝達関数は、以下のとおりである。
【数１１】
【００５２】
但し、Ｎ0、Ｎ1、Ｎ2、Ｄ0及びＤ1は係数であって、抵抗Ｒ１乃至Ｒ４及びキャパシタＣ１及びＣ２との関係は以下のとおりである。
【数１２】
【００５３】
より具体的には図１０のテーブルのような回路定数を使用する。すなわち、Ｒ１＝１ＫΩ、Ｒ２＝５２Ω、Ｒ３＝１ＫΩ、Ｒ４＝３７０ＫΩ、Ｃ１＝３．８ｎＦ、Ｃ２＝２．７ｎＦである。抵抗Ｒ６及びＲ７については実施の形態１と同じである。尚、本回路定数は図２のブロック線図上において伝達関数３０１によりＲ６／（Ｒ６＋Ｒ７）倍ゲインが下がることを考慮して、メイン制御部の伝達関数Ｇのゲインを（Ｒ６＋Ｒ７）／Ｒ６倍して計算してある。この回路定数を元に（１１）式に相当するメイン制御部の伝達関数を表すと、以下に示すようになる。
【数１３】
この（１３）式をボード線図に表すと図１１のようになる。
【００５４】
次に本実施の形態に係る一巡伝達関数のボード線図を図１２に示す。図１２では上段にゲインの周波数特性を、下段に位相の周波数特性を表す。ゲインはＰＩ制御器を用いた図７の場合に比して全体として高くなっている。また、７×１０3Ｈｚから５×１０4Ｈｚまでは比較的ゲイン曲線の傾斜が大きい周波数帯域５１が設けられている。またゲイン交差周波数は約２×１０5Ｈｚとなっており、これもＰＩ制御器と比べても高くなっている。位相においても、周波数帯域５１に対応して位相遅れが−２０５°程度と大きくなり、再度１２８°程度まで戻る部分が生じている。
【００５５】
ここで比較のため従来技術のＰＩＤ制御器による一巡伝達関数のボード線図と図１２に示したマイナーループ部を設けた場合の一巡伝達関数のボード線図とを重ねてみると図１３のようになる。図１３では、上段がゲインの周波数特性を表し、下段が位相の周波数特性を表す。マイナーループ部を設けない場合のゲイン曲線５４とマイナーループ部を設けた場合のゲイン曲線５３とを比較すると、２．５×１０4Ｈｚまでマイナーループ部が設けられた方の曲線５３の方がゲインが高くなっており、共振周波数におけるピークも緩和されている。但し、ゲイン交差周波数は曲線５３及び５４で同じになっている。また、周波数帯域５１ではゲイン曲線５３の傾きはゲイン曲線５４より大きくなっている。位相についても、マイナーループ部を設けた場合の位相曲線５６とマイナーループ２００を設けない場合の位相曲線５５を比較すると、１×１０4Ｈｚから３×１０5Ｈｚまでの帯域において、位相が逆の動きをしているが、安定性を判断する上で重要なゲイン交差周波数における位相余裕は、位相曲線５６の方でも約５０°確保されており安定性は維持されている。
【００５６】
このようにメイン制御部がＰＩ制御器であってもＰＩＤ制御器であっても同様に、マイナーループ部によりＬＣフィルタ部１及び電力変換部３で構成される制御対象の周波数特性を変化させ、さらに安定性を確保した上で高ゲイン化又はゲインの高傾斜化による高速応答を可能にすることができる。
【００５７】
［実施の形態３］
第３の実施の形態では、第２の実施の形態とは異なるＰＩＤ制御器を制御部に採用する例を示す。
【００５８】
すなわち、図９に示した制御部２ａにおける抵抗Ｒ４を取りはずした回路である。より具体的には図１４に示すように、制御部２ｂは、抵抗Ｒ１、Ｒ２及びＲ３と、キャパシタＣ１及びＣ２と、増幅器２１と、基準電圧電源２２とを含む。抵抗Ｒ１及びキャパシタＣ１は、ＬＣフィルタ部１の負荷Ｒoの正極側の端子に接続されている。キャパシタＣ１と抵抗Ｒ２は直列に接続されており、キャパシタＣ１及び抵抗Ｒ２は抵抗Ｒ１と並列に接続されている。従って、その一端がキャパシタＣ１に接続している抵抗Ｒ１の他端は、抵抗Ｒ２に接続されている。抵抗Ｒ１及びＲ２は、増幅器２１の負極側入力端子に接続されており、さらにキャパシタＣ２に接続されている。キャパシタＣ２と抵抗Ｒ３は直列に接続されている。また、抵抗Ｒ３は増幅器２１の出力端子及び電力変換部３のＰＷＭ比較器３２の第１の入力端子に接続されている。なお、抵抗Ｒ６の一端はＬＣフィルタ部１の負荷Ｒoの正極側の端子に接続されており、抵抗Ｒ６の他端は抵抗Ｒ７及び増幅器２１の正極側入力端子に接続されている。抵抗Ｒ７の他端は基準電圧電源２２の正極側端子に接続されており、基準電圧電源２２の負極側端子は接地されている。なお、回路２００は、抵抗Ｒ６及びＲ７を含む。
【００５９】
このような制御部２ｂの回路２００以外のメイン制御部の伝達関数は、基本的には（１１）式のとおりであって、Ｎ0、Ｎ1、Ｎ2、Ｄ0及びＤ1は、抵抗Ｒ１乃至Ｒ３並びにキャパシタＣ１及びＣ２で以下のとおり表される。
【数１４】
このようなメイン制御部の伝達関数であっても第２の実施の形態における効果を奏することができる。なお、マイナーループ部がメイン制御部とは実質的に独立に設計できる点についても同様である。
【００６０】
［実施の形態４］
実施の形態１乃至３では、降圧型の電源装置の例を示したが、本発明は、昇圧型及び昇降圧型の電源装置にも適用可能である。降圧型の電源装置との差は、図１の回路１００の回路構成である。
【００６１】
図１５に図１における回路１００に相当する昇圧型の回路１１０を示す。回路１１０は、入力電源１１１、チョークコイル１１２、ＭＯＳＦＥＴ１１３と、ダイオード１１４と、キャパシタ１１５と、負荷１１６とを含む。入力電源１１１の正極側端子はチョークコイル１１２に接続されている。チョークコイルの他端はＭＯＳＦＥＴ１１３のドレイン及びダイオード１１４のアノードに接続されている。ダイオード１１４のカソードは、キャパシタ１１５及び負荷１１６の正極側端子に接続されている。キャパシタ１１５の他端及び負荷１１６の負極側端子は、ＭＯＳＦＥＴ１１３のソース及び入力電源１１１の負極側端子と接続されている。なお、図示されていないが、ＭＯＳＦＥＴ１１３のゲートは電力変換部３のドライブ回路に接続されており、負荷１１６の正極側端子は制御部に接続されている。
【００６２】
図１６に図１における回路１００に相当する昇降圧型の回路１２０を示す。回路１２０は、入力電源１２１、チョークコイル１２２、ＭＯＳＦＥＴ１２３と、ダイオード１２４と、キャパシタ１２５と、負荷１２６とを含む。入力電源１２１の正極側端子はＭＯＳＦＥＴ１２３のドレインに接続されている。ＭＯＳＦＥＴ１２３のソースはチョークコイル１２２とダイオード１２４のカソードに接続されている。ダイオード１２４のアノードはキャパシタ１２５及び負荷１２６の正極側端子に接続されている。チョークコイル１２２及びキャパシタ１２５の他端は、負荷１２６の負極側端子及び入力電源１２１の負極側端子に接続されている。なお、図示されていないが、ＭＯＳＦＥＴ１２３のゲートは電力変換部３のドライブ回路に接続されており、負荷１２６の正極側端子は制御部に接続されている。
【００６３】
このような回路１１０及び１２０であっても、制御部を例えば実施の形態１乃至３のいずれかの構成を採用すれば、実施の形態１乃至３と同等の効果を得ることができるようになる。
【００６４】
なお、本発明の回路定数は実施の形態１及び２に示したものだけに限定されるものではなく、上で述べた特徴を実現できればどのような回路構成であっても良い。また、ＰＩ制御器やＰＩＤ制御器ではなく、ＰＤ制御器を用いるようにしても良い。
【００６５】
【発明の効果】
以上述べたように、本発明によれば、簡易な構成で安定性を維持しつつ高速応答が可能な電源装置を提供することができる。
【００６６】
また、ＬＣフィルタを含む、制御回路の制御対象の共振特性を簡単な構成にて変化させ、安定性を維持しつつ高速応答を可能とする電源装置を提供することもできる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における電源装置の回路構成を示す図である。
【図２】本発明の実施の形態１における電源装置のブロック線図を示す図である。
【図３】マイナーループ部を導入した際の制御対象の周波数特性の変化を表すためのボード線図である。
【図４】２次系のζと共振特性の関係を表す図である。
【図５】本発明の実施の形態１におけるメイン制御部の回路定数を表すテーブルである。
【図６】本発明の実施の形態１におけるメイン制御部の伝達関数のボード線図である。
【図７】本発明の実施の形態１における一巡伝達関数のボード線図を示す図である。
【図８】本発明の実施の形態１における一巡伝達関数の周波数特性と従来技術における一巡伝達関数の周波数特性とを比較するためのボード線図である。
【図９】本発明の実施の形態２における制御部の回路構成を示す図である。
【図１０】本発明の実施の形態２における回路定数を表すテーブルである。
【図１１】本発明の実施の形態２におけるメイン制御部の伝達関数の周波数特性を表すボード線図である。
【図１２】本発明の実施の形態２における一巡伝達関数の周波数特性を示すボード線図である。
【図１３】本発明の実施の形態２における一巡伝達関数の周波数特性と従来技術における一巡伝達関数の周波数特性とを比較するためのボード線図である。
【図１４】本発明の実施の形態３における制御部の回路構成を示す図である。
【図１５】昇圧型の電源装置の回路構成例（一部）を示す図である。
【図１６】昇降圧型の電源装置の回路構成例（一部）を示す図である。
【図１７】従来技術の電源装置のブロック線図を示す図である。
【図１８】電源装置の仕様及び回路定数を表すテーブルである。
【図１９】ＬＣフィルタ及び電力変換部の伝達関数の周波数特性を示すボード線図である。
【図２０】ＰＩ制御器の伝達関数の周波数特性を示すボード線図である。
【図２１】従来の電源装置（ＰＩ制御器を採用した場合）の一巡伝達関数を示すボード線図である。
【図２２】ＰＩＤ制御器の伝達関数の周波数特性を示すボード線図である。
【図２３】従来の電源装置（ＰＩＤ制御器を採用した場合）の一巡伝達関数を示すボード線図である。
【図２４】米国特許第５５８３７５２号に示されたブロック線図である。
【図２５】米国特許第５８４４４０３号に示された回路構成を示す図である。
【符号の説明】
１ ＬＣフィルタ部 ２，２ｂ，２ｃ 制御部
３ 電力変換部 ３４ ダイオード
３５ ＭＯＳＦＥＴ ３６ 入力電源
【発明の属する技術分野】
本発明は、電源装置に関し、より詳しくは電源装置におけるフィードバック制御技術に関する。
【０００２】
【従来の技術】
図１７に従来のＰＩ制御器を用いた電源装置のブロック線図の概要を示す。このブロック線図では、出力電圧Ｖoが負帰還されて目標電圧Ｖrefとの差が計算され、その計算結果である（Ｖref−Ｖo）がＰＩ制御器に対応する伝達関数ＰＩに入力される。この伝達関数ＰＩの出力は、フィードフォワードされた目標電圧Ｖrefと加算されて、当該加算結果は電力変換回路に対応する伝達関数ＰＷに入力される。伝達関数ＰＷの出力はＬＣフィルタなどに対応する伝達関数ＬＣに入力され、当該伝達関数ＬＣの出力が出力電圧Ｖoとなる。なお、ＰＩ制御器は、応答性を上げるために全体のゲインを高める比例（Ｐ：Proportional）要素、定常偏差を少なくするために低周波ゲインを上げる積分（Ｉ：Integral）要素を組み合わせた制御器である。さらにゲインを上げたときの位相補償を行う微分（Ｄ：Derivative）要素を組み合わせた制御器は、ＰＩＤ制御器である。
【０００３】
ここでＬＣフィルタ及び電力変換回路を含む、ＰＩ制御器の制御対象の伝達関数は以下のとおりである。
【数１】
【数２】
【０００４】
一方、ＰＩ制御器は、安定性を維持しつつ応答性が良好となるように設計され、伝達関数は例えば以下のようになる。
【数３】
【０００５】
そして、（２）式及び（３）式から計算される、図１７に示したブロック線図の一巡伝達関数のボード線図は図２１のようになる。図２１において上段はゲインの周波数特性を表し、下段は位相の周波数特性を表す。図１９にも示したが、共振周波数ｂで位相が急激に遅れるため、共振周波数ｂをゲイン交差周波数（ゲインが０ｄＢになる周波数）にすることはできない。また共振周波数付近にゲイン交差周波数を設定できないということは、ゲインの共振ピーク点においてゲインを０ｄＢ以下にしなければならないため、ゲイン交差周波数ａを大きく下げなければならなくなる。このような場合には全体的にゲインが低下して、応答性が悪くなってしまう。
【０００６】
また、ＰＩ制御器の代わりにＰＩＤ制御器を用いることもでき、例えば以下に示すような伝達関数の場合を考える。
【数４】
【０００７】
このように上で述べた従来のＰＩ制御器、ＰＩＤ制御器では、共振特性が強いＬＣフィルタほど制御が困難であるとされている。すなわち、近年携帯端末や情報機器の小型化のニーズが高くなっており、スイッチング電源にも小型化の要求が高くなってきている。その場合の一つの対処手段として出力ＬＣフィルタの小型化がある。しかしＬＣフィルタを小型化するとＬＣフィルタの共振特性が強くなることが知られており、従来の制御器ではこのような状況に対処できない。
【０００８】
さらに、米国特許第５５８３７５２号公報（特許文献１）には、図２４に示すような電源装置のブロック線図が示されている。すなわち、出力電圧Ｖoが負帰還されて目標電圧Ｖrefとの差が計算され、その計算結果である（Ｖref−Ｖo）が制御器に対応する伝達関数１１０１に入力される。図２４において各ブロック内に表される式は伝達関数であり、α，ａ0，ｃ0，ｃ1，ｂ1，ｂ2は係数である。なお、伝達関数１１０３のＬＣは、ＬＣフィルタによる伝達関数を表しており、比例要素を表すものではない。また、出力電圧Ｖoは伝達関数１１０４にも入力されており、当該伝達関数１１０４の出力と伝達関数１１０１の出力との差が計算される。すなわち、伝達関数１１０４を経由するマイナーループ１１０６は、目標電圧Ｖrefに対する負帰還となるメインループ１１０５と同様に負帰還となっている。伝達関数１１０４の出力と伝達関数１１０１の出力との差は、伝達関数１１０２に入力され、伝達関数１１０２の出力はＬＣフィルタに対応する伝達関数１１０３に入力され、出力電圧Ｖoが計算される。
【０００９】
この図２４のブロック線図では、マイナーループ１１０６は負帰還されており、例えば仮に伝達関数１１０４を比例要素のみにすると、伝達関数１１０２と伝達関数１１０３と伝達関数１１０４にて構成される閉ループの伝達関数の周波数特性において、２次系の伝達関数の特性を示す減衰係数ζがさらに共振的になることにより、制御器による制御が難しくなる。
【００１０】
また、例えば米国特許第５８４４４０３号公報（特許文献２）には、図２５のような回路構成が示されている。すなわち、図２５の電源装置は、電圧変換器１００２と、入力電源１００３と、平滑回路１００４と、負荷１００５と、制御器１０００とから構成される。制御器１０００は、抵抗Ｒ１１乃至Ｒ１７と、キャパシタＣ１１及びＣ１２と、増幅器１０１１とを有する。抵抗Ｒ１１及び抵抗Ｒ１４の一端は負荷１００５の正極側に接続されており、抵抗Ｒ１１の他端は増幅器１０１１の負極側の入力端子並びに抵抗Ｒ１２及びＲ１３の一端に、抵抗Ｒ１４の他端は抵抗Ｒ１５及びＲ１６並びにキャパシタＣ１２の一端に接続されている。抵抗Ｒ１２及びＲ１５並びにキャパシタＣ１２の他端は接地されている。また、その一端が抵抗Ｒ１１及びＲ１２並びに増幅器１０１１の負極側の入力端子に接続されている抵抗Ｒ１３の他端は、キャパシタＣ１１に接続されている。キャパシタＣ１１の他端は、増幅器１０１１の出力端子及び電圧変換器１００２の比較器１０２１の第１の入力端子に接続される。その一端が抵抗Ｒ１４及びＲ１５並びにキャパシタＣ１２に接続される抵抗Ｒ１６の他端は、増幅器１０１１の正極側の入力端子及び抵抗Ｒ１７に接続される。抵抗Ｒ１７の他端は、指令電圧電源Ｖｒの正極側端子に接続される。指令電圧電源Ｖｒの負極側端子は接地されている。
【００１１】
電圧変換器１００２は、比較器１０２１と、三角波生成器１０２２と、ゲート駆動回路１０２３と、ＭＯＳＦＥＴ１０２４と、チョークコイル１０２５とから構成される。上でも述べたように、比較器１０２１の第１の入力端子は増幅器１０１１の出力端子及びキャパシタＣ１１に接続されており、比較器１０２１の第２の入力端子は三角波生成器１０２２に接続されている。比較器１０２１の出力端子はゲート駆動回路１０２３に接続されており、ゲート駆動回路１０２３の出力はＭＯＳＦＥＴ１０２４のゲートに接続されている。ＭＯＳＦＥＴ１０２４のソースは接地されており、ドレインはチョークコイル１０２５の一端及び平滑回路１００４のダイオード１０４１のアノードと接続されている。チョークコイル１０２５の他端は、入力電源１００３の正極側端子に接続されている。入力電源１００３の負極側端子は接地されている。
【００１２】
平滑回路１００４は、ダイオード１０４１とキャパシタ１０４２とから構成される。上で述べたようにダイオード１０４１のアノードはＭＯＳＦＥＴ１０２４のドレイン及びチョークコイル１０２５の一端に接続され、カソードはキャパシタ１０４２の一端及び負荷１００５の正極側端子に接続されている。キャパシタ１０４２の他端は接地されている。負荷１００５の正極側端子はダイオード１０４１のカソード及びキャパシタ１０４２の一端に接続されており、負極側端子は接地されている。
【００１３】
制御器１０００は、出力電圧Ｖoと指令電圧電源の指令電圧Ｖrとから制御信号ｕを生成する。制御信号ｕは比較器１０２１において三角波生成器１０２２の出力と比較され、比較器１０２１の出力はゲート駆動回路１０２３を介してＭＯＳＦＥＴ１０２４のゲートを駆動する。入力電源１００３の入力電圧は、比較器１０２１の出力に従ってオン又はオフされるＭＯＳＦＥＴ１０２４及びチョークコイル１０２５により変換され、平滑回路１００４により平滑化された後に負荷１００５に出力電圧Ｖoとして出力される。
【００１４】
ここで制御器１０００の伝達関数は以下のようになる。
【００１５】
【数５】
なお、各係数ｂ0、ｂ1、ｂ2及びａは、以下のように表される。
【００１７】
【数６】
この電源装置の特徴は、（５）式の分子の根が虚数になることであり、ゲインが最も減少する周波数において位相を所定の範囲に引き上げ、より安定した制御を行うことができるとされる。すなわち、制御器の特性を良くすることが目的となっている。また、図２５の回路では多くの抵抗及びキャパシタが存在するので、（５）式の分子の根を虚数にしつつ各回路定数をうまく決定することが困難で設計がしにくいという問題がある。さらに、増幅器１０１１の正極側にはキャパシタＣ１２も接続されており、周波数特性を変化させている。
【００１９】
また、他の従来技術として特開昭５９−１４４３６４号（特許文献３）には、電流の負帰還をマイナーループとして行う電源装置が示されているが、電流の負帰還を行うために電流検出器が必要となり、電源装置の設計上問題がある。
【００２０】
【特許文献１】
米国特許第５５８３７５２号
【特許文献２】
米国特許第５８４４４０３号
【特許文献３】
特開昭５９−１４４３６４号
【００２１】
【発明が解決しようとする課題】
このように従来技術では、安定性を維持しつつ十分に応答性を向上させる簡易な構成の電源装置は存在していなかった。
【００２２】
従って、本発明の目的は、簡易な構成で安定性を維持しつつ高速応答が可能な電源装置を提供することである。
【００２３】
また本発明の他の目的は、ＬＣフィルタを含む、制御回路の制御対象の共振特性を簡単な構成にて変化させ、安定性を維持しつつ高速応答が可能な電源装置を提供することである。
【００２４】
【課題を解決するための手段】
本発明の第１の態様に係る電源装置は、入力直流電源からの入力電圧を変換する電力変換回路と、当該電力変換回路の出力を平滑して負荷に供給するＬＣフィルタと、当該ＬＣフィルタの出力電圧に基づいて電力変換回路を制御する制御回路とを具備し、上記制御回路が、出力電圧を電力変換回路に対して負帰還するメジャーループ（例えば実施の形態におけるメイン制御部を介するループ）と、出力電圧に比例した電圧を電力変換回路に正帰還するマイナーループとを備える。
【００２５】
このようにＬＣフィルタの出力電圧に比例した電圧を正帰還させることにより、ＬＣフィルタを含む、制御回路の制御対象の共振特性を制御することができるようになり、安定性を保持しつつ高速応答が可能な電源装置が実現される。なお、マイナーループは出力電圧に比例した電圧を正帰還させるものであり、電流検出回路のように複雑な回路は必要ない。
【００２６】
なお、上で述べたメジャーループがＰＩ（Ｐ：比例、Ｉ：積分）制御器により構成されるようにしてもよい。また、上で述べたメジャーループがＰＩＤ（Ｄ：微分）制御器により構成されるようにしてもよい。
【００２７】
本発明の第２の態様に係る電源装置は、入力直流電源からの入力電圧を変換する電力変換回路と、当該電力変換回路の出力を平滑して負荷に供給するＬＣフィルタと、当該ＬＣフィルタの出力電圧に基づいて電力変換回路を制御する制御回路とを具備し、上記制御回路が、出力電圧を電力変換回路に対して負帰還する負帰還回路と、出力電圧に比例した電圧を電力変換回路に正帰還する比例正帰還回路とを備える。
【００２８】
なお、上で述べた制御回路が差動増幅器を備え、上記負帰還回路が差動増幅器の反転入力端子に接続され、上記比例正帰還回路が差動増幅器の非反転入力端子に接続されるようにしてもよい。このように差動増幅器を共用することにより、制御回路の構成がシンプルになる。
【００２９】
上で述べた負帰還回路が比例制御要素と積分制御要素とにより構成されるようにしてもよい。また、比例制御要素と積分制御要素と微分制御要素とにより構成されるようにしてもよい。
【００３０】
本発明の第３の態様に係る電源装置は、入力直流電源からの入力電圧を変換する電力変換回路と、当該電力変換回路の出力を平滑して負荷に供給するＬＣフィルタと、当該ＬＣフィルタの出力電圧に基づいて電力変換回路を制御する制御回路とを具備し、上記制御回路が、出力電圧を電力変換回路に負帰還するメジャーループと、出力電圧に比例した電圧を電力変換回路に正帰還するマイナーループとを備え、上記マイナーループが、前記ＬＣフィルタと同次の伝達関数で構成される。このようにマイナーループの伝達関数がＬＣフィルタの伝達関数と同次となるような構成を採用することによりＬＣフィルタの共振緩和のための設計がメジャーループの設計とは切り離して行うことが容易になる。
【００３１】
なお、以下でも具体的に説明するが、本発明の第１乃至第３の態様に係る電源装置を実現する回路は多数存在し、いずれであってもよい。
【００３２】
【発明の実施の形態】
［実施の形態１］
本発明の第１の実施の形態に係る電源装置１０の回路構成を図１に示す。電源装置１０は、降圧型の電源装置であって、ＬＣフィルタ部１と、ＰＩＤ制御器である制御部２と、電力変換部３とから構成される。
【００３３】
制御部２は、抵抗Ｒ１、Ｒ３、Ｒ４、Ｒ６及びＲ７と、キャパシタＣ２と、増幅器２１と、基準電圧電源２２とを含む。抵抗Ｒ１は、ＬＣフィルタ部１の負荷Ｒoの正極側の端子に接続されている。すなわち、出力電圧Ｖoが入力される。また、抵抗Ｒ１の他端は、増幅器２１の負極側入力端子（反転入力端子とも呼ぶ）に接続されており、さらに抵抗Ｒ４及びキャパシタＣ２に接続されている。キャパシタＣ２と抵抗Ｒ３は直列に接続されており、キャパシタＣ２及び抵抗Ｒ３は抵抗Ｒ４と並列に接続されている。従って、その一端がキャパシタＣ２に接続している抵抗Ｒ４の他端は、抵抗Ｒ３と接続されている。また、抵抗Ｒ３及びＲ４は増幅器２１の出力端子及び電力変換部３のＰＷＭ比較器３２の第１の入力端子に接続されている。また、抵抗Ｒ６の一端はＬＣフィルタ部１の負荷Ｒoの正極側の端子に接続されており、抵抗Ｒ６の他端は抵抗Ｒ７及び増幅器２１（オペアンプ、差動増幅器とも呼ぶ）の正極側入力端子（非反転入力端子とも呼ぶ）に接続されている。抵抗Ｒ７の他端は基準電圧電源２２の正極側端子に接続されており、基準電圧電源２２の負極側端子は接地されている。なお、回路２００は抵抗Ｒ６及びＲ７を含む。
【００３４】
電力変換部３は、三角波発振器３１と、ＰＷＭ比較器３２と、ドライブ回路３３と、ダイオード３４と、ＭＯＳＦＥＴ３５と、入力電源３６とから構成される。ＰＷＭ比較器３２の第１の入力端子は制御部２の増幅器２１の出力端子に接続され、第２の入力端子は三角波発振器３１に接続される。ＰＷＭ比較器３２の出力はドライブ回路３３に接続される。ドライブ回路３３の出力は、ＭＯＳＦＥＴ３５のゲートに接続される。ＭＯＳＦＥＴ３５のドレインは、入力電源３６の正極側端子に接続されており、ソースはダイオード３４のカソード及びチョークコイルＬに接続されている。入力電源３６の負極側端子は、ダイオード３４のアノードとキャパシタと負荷Ｒoの負極側端子とに接続される。
【００３５】
ＬＣフィルタ部１は、チョークコイルＬと、キャパシタＣと、負荷Ｒoとが含まれる。その一端がＭＯＳＦＥＴ３５のソース及びダイオード３４のカソードに接続されているチョークコイルＬの他端は、キャパシタＣ及び負荷Ｒoの正極側端子に接続されている。上で述べたように、その一端がチョークコイルＬ及び負荷Ｒoの正極側端子に接続されたキャパシタＣの他端は、負荷Ｒoの負極側端子とダイオード３４のアノードと入力電源３６の負極側端子と接続されている。
【００３６】
図１に示した電源装置１０の動作を簡単に説明すると、制御部２は負荷Ｒoに現れる出力電圧Ｖoと基準電圧Ｖrefに基づいて制御信号を生成する。この制御信号はＰＷＭ比較器３２において三角波発振器３１から出力される三角波信号と比較され、制御信号の電圧に応じたパルス幅の信号が出力される。ＰＷＭ比較器３２の出力信号はドライブ回路３３を介してＭＯＳＦＥＴ３５をオン又はオフする。入力電源３６の入力電圧Ｖiは、ＭＯＳＦＥＴ３５のオン及びオフに従って変換され、ダイオード３４とチョークコイルＬ及びキャパシタＣとにより構成されるＬＣフィルタにより平滑化されて負荷Ｒoに出力電圧Ｖoとして出力される。これにより出力電圧Ｖoを基準電圧Ｖrefに一致するよう安定的な制御がなされる。なお、出力電圧Ｖoは、抵抗Ｒ６及びＲ７により抵抗分割された後に増幅器２１の正極側入力端子に入力され、正帰還される。
【００３７】
図２に図１に示した電源装置のブロック線図を示す。このブロック線図では、出力電圧Ｖoが負帰還されて基準電圧Ｖrefとの差が計算され、その計算結果である（Ｖref−Ｖo）が制御部２の回路２００に対応する伝達関数３０１に入力される。伝達関数３０１の出力は制御部２の回路２００以外のメイン制御部に対応する伝達関数Ｇ（３０３）に入力される。伝達関数Ｇは、メイン制御部の回路構成によって異なり、図１に示したＰＩ制御器の場合には、以下のような式で表される。
【数７】
また、基準電圧Ｖrefは制御部２の回路２００に対応する伝達関数３０２に入力された後にフィードフォワードされる。伝達関数３０２は、伝達関数３０１と同じである。さらに、出力電圧Ｖoは制御部２の回路２００に対応する伝達関数３０６に入力された後に正帰還され、これがマイナーループを構成することになる。伝達関数３０６は、図２にも示されているようにＲ７／（Ｒ６＋Ｒ７）である。すなわち、比例定数のみである。この伝達関数３０６は、伝達関数３０２と伝達関数Ｇ（３０３）の出力と加算される。この３つの値の加算結果は、電力変換部３に対応する伝達関数Ｋp（３０４）に入力され、伝達関数Ｋp（３０４）の出力はＬＣフィルタ部１に対応する伝達関数Ｈ（３０５）に入力され、当該伝達関数Ｈ（３０５）の出力が出力電圧Ｖoとなる。なお、伝達関数Ｋp（３０４）及び伝達関数Ｈ（３０５）を合わせた伝達関数は、（１）式で表される。図１８で示した電源の仕様及び回路定数は本実施の形態でもそのまま使用するものとする。
【００３９】
なお、伝達関数３０２は、本実施の形態のようなスイッチング電源では基準電圧Ｖrefは固定で変わらないため、応答性及び安定性に影響がないため、電源装置全体の設計ではあまり考慮しなくとも良い。また、伝達関数３０１が加わることにより、これがない時に比べて伝達関数Ｇ（３０３）への入力は（１−Ｒ７／（Ｒ６＋Ｒ７））倍となるが、その分メイン制御部の回路定数を調整することにより、当該伝達関数３０１の影響を無くすことができる。
【００４０】
このように本実施の形態では、帰還ループが２本設けられ、そのうちマイナーループ部は正帰還であって、且つ当該回路２００に対応する伝達関数３０６が比例要素のみであるという点に大きな特徴がある。また、このようなマイナーループ部が設けられると、ブロック線図上伝達関数３０１の影響を除き、メイン制御部の伝達関数Ｇ（３０３）とマイナーループ部とは互いに影響が及ばなくなる。伝達関数３０１は比例要素のみであってその影響は限定的であり、メイン制御部とマイナーループ部は実質的に独立に設計できるようになっている。すなわち、設計の自由度が高まっている。
【００４１】
また、伝達関数Ｋp（３０４）及び伝達関数Ｈ（３０５）により求められる伝達関数は、メイン制御部に対応する伝達関数Ｇ（３０３）の制御対象であり、ＬＣフィルタ部１に対応する伝達関数Ｈ（３０５）の特性を変化させるものではない。一方、回路２００に対応する伝達関数３０６は、以下に詳細に述べるようにＬＣフィルタ部１の周波数特性を改善するように作用する。なお、本電源装置１０において厳密な意味で制御対象のモデル化を考えた場合、電力変換部３に含まれるＭＯＳＦＥＴ３５のスイッチング遅れや他の遅れ要素も存在することになる。しかし、厳密なモデル表現は難しく、ＭＯＳＦＥＴ３５のスイッチング遅れなどがどの程度なのか不明確なため、本願ではＬＣフィルタ部１の遅れが他に比べて非常に大きいものとしてＬＣフィルタ部１と、また無視することのできない大きなゲインを有する電力変換部３とを制御対象としてモデル化した場合の例を示すものとする。
【００４２】
次にこのマイナーループ部の、ＬＣフィルタ部１の周波数特性に対する作用について説明する。抵抗Ｒ６＝１０ＫΩ、抵抗Ｒ７＝１．０５ＫΩとすると、Ｒ７／（Ｒ６＋Ｒ７）＝０．０９５（＝ｅ0）となる。すなわち、出力電圧Ｖoのｅ0倍の電圧が伝達関数Ｋp（３０４）及び伝達関数Ｈ（３０５）に対して正帰還される。この回路２００の伝達関数３０６（ｅ0）と伝達関数Ｋp及び伝達関数Ｈ（３０５）の伝達関数（（１）式）とから求められる閉ループの伝達関数は、以下の式で表される。
【数８】
【数９】
（９）式と（２）式を比較すると分母の定数項の値が減少していることがわかる。この効果を（２）式及び（９）式をボード線図で表して確認する。図３において上段はゲインの周波数特性を表し、下段は位相の周波数特性を表す。図３中、Ａは（９）式を表すカーブであり、Ｂは（２）式を表すカーブである。明らかに、マイナーループ部を導入することにより、共振ピークが緩和されると共に１０4Ｈｚまでは２０ｄＢ以上ゲインが上がっていることが分かる。また、位相は最終的に１８０°遅れることは変わりないが、−９０°遅れる周波数を共振周波数とすると、約３×１０4Ｈｚからマイナーループ部を導入することにより約７×１０3Ｈｚに下がっていることが分かる。このように、マイナーループ部を導入する効果として、ＬＣフィルタ部１の周波数特性が変化し、共振特性を緩和するという効果がある。
【００４４】
ここでマイナーループ部を導入するとどうして制御対象たるＬＣフィルタ部１の周波数特性が変化するかということを簡単に説明しておく。一般的にＬＣフィルタのような２次系の特性は、伝達関数の分母のｓ2＋２ζωｓ＋ω2で表される。なお、ζは減衰係数、ωは共振周波数である。上でも述べたが（９）式は（２）式と比較すると、その分母の定数項の値が小さくなるため、ω2の値が小さくなる。すなわち、ωが小さくなる。次に、（９）式と（２）式を比較すると１次の係数（１／（ＣＲo）＝４．２５５×１０4）は変化していないため、ωが小さくなればζは逆に大きくなる。図４（ａ）及び図４（ｂ）に一般的にζの値によって共振特性がどのように変化するかを示す図を示す。図４（ａ）はゲインと周波数（ω／ωs：ωsは共振周波数）の関係を表し、図４（ｂ）は位相と周波数の関係を表す。ゲインは、ζが小さければ共振周波数におけるピークが大きくなり、大きくなればなるほど共振周波数におけるピークが緩和されるのが分かる。一方、位相はζが小さいほど急激に位相遅れが発生するが、ζが大きくなると位相遅れが緩やかになる。従って、本実施の形態のようにζが大きくなると共振ピークも緩和されるようになる。
【００４５】
本実施の形態のようにマイナーループ部を導入することにより、簡単な構成でＬＣフィルタ部１の周波数特性を制御することができるようになる。なお、別の方法にて上で述べたように共振ピークを緩和する手法があれば、それを用いても良い。
【００４６】
次に図２に示したブロック線図における一巡伝達関数及びその周波数特性を説明する。その前提として、図１で示した制御部２のマイナーループ部以外のメイン制御部の伝達関数は、図５のような回路定数を採用すると、（７）式に従って以下で示すようになる。なお、抵抗Ｒ１＝１ＫΩ、抵抗Ｒ３＝１．３ＫΩ、抵抗Ｒ４＝２Ω、キャパシタＣ２＝７．６μＦである。
【数１０】
【００４７】
（９）式と（１０）式から図２に示したブロック線図における一巡伝達関数を計算し、ボード線図に表すと図７のようになる。図７では、上段がゲインの周波数特性を表し、下段が位相の周波数特性を表す。ゲインは、１０Ｈｚ程度までフラットであるが、約６×１０3Ｈｚまで第１の傾きにて減少し、さらに高周波帯域においては第１の傾きより大きな第２の傾きにて減少する。位相は、１０2Ｈｚまで、１０2Ｈｚから２×１０3Ｈｚまで、２×１０3Ｈｚから１．５×１０4Ｈｚまで３段階で−１８５°程度まで遅れるが、３×１０5Ｈｚ以上の周波数帯域では−１８０°になる。
【００４８】
ここで比較のため従来技術のＰＩ制御器による一巡伝達関数のボード線図と図７に示したマイナーループ部を設けた場合の一巡伝達関数のボード線図とを重ねてみると図８のようになる。図８では、上段がゲインの周波数特性を表し、下段が位相の周波数特性を表す。上段において曲線８１はマイナーループ部を設けた場合のゲインカーブであり、曲線８２はマイナーループ部がない場合のゲインカーブである。このように、１０4Ｈｚ程度までマイナーループ部が設けられた場合の方がゲインが高くなっており、ゲイン交差周波数も１．２×１０3Ｈｚから５×１０3Ｈｚと高くなっていることが分かる。さらに共振周波数におけるピークもなくなっている。また、下段において曲線８３はマイナーループ部がない場合の位相カーブであり、曲線８４はマイナーループ部が設けられた場合の位相カーブである。図３でも説明したように、減衰係数ζが大きくなった効果によりマイナーループ部が設けられた場合の曲線８４の方が、位相の急激な変化が少なくなっており、位相余裕も約５０°確保され、安定性も確保できている。このように高ゲイン化による高速応答も実現できるようになる。
【００４９】
なお、ゲイン交差周波数が上昇すると、閉ループの伝達関数において広帯域化につながる。
【００５０】
［実施の形態２］
次にメイン制御器がＰＩＤ制御器である場合の例を説明する。すなわち制御部２は、図９に示すような制御部２ａとなる。すなわち、抵抗Ｒ１乃至Ｒ４並びにＲ６及びＲ７と、キャパシタＣ１及びＣ２と、増幅器２１と、基準電圧電源２２とを含む。抵抗Ｒ１及びキャパシタＣ１は、ＬＣフィルタ部１の負荷Ｒoの正極側の端子に接続されている。すなわち、出力電圧Ｖoが入力される。キャパシタＣ１と抵抗Ｒ２は直列に接続されており、キャパシタＣ１及び抵抗Ｒ２は抵抗Ｒ１と並列に接続されている。従って、その一端がキャパシタＣ１に接続している抵抗Ｒ１の他端は、抵抗Ｒ２に接続されている。また、抵抗Ｒ１及びＲ２は、増幅器２１の負極側入力端子に接続されており、さらに抵抗Ｒ４及びキャパシタＣ２に接続されている。キャパシタＣ２と抵抗Ｒ３は直列に接続されており、キャパシタＣ２及び抵抗Ｒ３は抵抗Ｒ４と並列に接続されている。従って、その一端がキャパシタＣ２と接続している抵抗Ｒ４の他端は、抵抗Ｒ３と接続されている。なお、抵抗Ｒ３及びＲ４は増幅器２１の出力端子及び電力変換部３のＰＷＭ比較器３２の第１の入力端子に接続されている。なお、抵抗Ｒ６の一端はＬＣフィルタ部１の負荷Ｒoの正極側の端子に接続されており、抵抗Ｒ６の他端は抵抗Ｒ７及び増幅器２１の正極側入力端子に接続されている。抵抗Ｒ７の他端は基準電圧電源２２の正極側端子に接続されており、基準電圧電源２２の負極側端子は接地されている。なお、回路２００は抵抗Ｒ６及びＲ７を含む。
【００５１】
図９に示した制御部２ａの回路２００以外のメイン制御部の伝達関数は、以下のとおりである。
【数１１】
但し、Ｎ0、Ｎ1、Ｎ2、Ｄ0及びＤ1は係数であって、抵抗Ｒ１乃至Ｒ４及びキャパシタＣ１及びＣ２との関係は以下のとおりである。
【数１２】
より具体的には図１０のテーブルのような回路定数を使用する。すなわち、Ｒ１＝１ＫΩ、Ｒ２＝５２Ω、Ｒ３＝１ＫΩ、Ｒ４＝３７０ＫΩ、Ｃ１＝３．８ｎＦ、Ｃ２＝２．７ｎＦである。抵抗Ｒ６及びＲ７については実施の形態１と同じである。尚、本回路定数は図２のブロック線図上において伝達関数３０１によりＲ６／（Ｒ６＋Ｒ７）倍ゲインが下がることを考慮して、メイン制御部の伝達関数Ｇのゲインを（Ｒ６＋Ｒ７）／Ｒ６倍して計算してある。この回路定数を元に（１１）式に相当するメイン制御部の伝達関数を表すと、以下に示すようになる。
【数１３】
【００５４】
次に本実施の形態に係る一巡伝達関数のボード線図を図１２に示す。図１２では上段にゲインの周波数特性を、下段に位相の周波数特性を表す。ゲインはＰＩ制御器を用いた図７の場合に比して全体として高くなっている。また、７×１０3Ｈｚから５×１０4Ｈｚまでは比較的ゲイン曲線の傾斜が大きい周波数帯域５１が設けられている。またゲイン交差周波数は約２×１０5Ｈｚとなっており、これもＰＩ制御器と比べても高くなっている。位相においても、周波数帯域５１に対応して位相遅れが−２０５°程度と大きくなり、再度１２８°程度まで戻る部分が生じている。
【００５５】
ここで比較のため従来技術のＰＩＤ制御器による一巡伝達関数のボード線図と図１２に示したマイナーループ部を設けた場合の一巡伝達関数のボード線図とを重ねてみると図１３のようになる。図１３では、上段がゲインの周波数特性を表し、下段が位相の周波数特性を表す。マイナーループ部を設けない場合のゲイン曲線５４とマイナーループ部を設けた場合のゲイン曲線５３とを比較すると、２．５×１０4Ｈｚまでマイナーループ部が設けられた方の曲線５３の方がゲインが高くなっており、共振周波数におけるピークも緩和されている。但し、ゲイン交差周波数は曲線５３及び５４で同じになっている。また、周波数帯域５１ではゲイン曲線５３の傾きはゲイン曲線５４より大きくなっている。位相についても、マイナーループ部を設けた場合の位相曲線５６とマイナーループ２００を設けない場合の位相曲線５５を比較すると、１×１０4Ｈｚから３×１０5Ｈｚまでの帯域において、位相が逆の動きをしているが、安定性を判断する上で重要なゲイン交差周波数における位相余裕は、位相曲線５６の方でも約５０°確保されており安定性は維持されている。
【００５６】
このようにメイン制御部がＰＩ制御器であってもＰＩＤ制御器であっても同様に、マイナーループ部によりＬＣフィルタ部１及び電力変換部３で構成される制御対象の周波数特性を変化させ、さらに安定性を確保した上で高ゲイン化又はゲインの高傾斜化による高速応答を可能にすることができる。
【００５７】
［実施の形態３］
第３の実施の形態では、第２の実施の形態とは異なるＰＩＤ制御器を制御部に採用する例を示す。
【００５８】
すなわち、図９に示した制御部２ａにおける抵抗Ｒ４を取りはずした回路である。より具体的には図１４に示すように、制御部２ｂは、抵抗Ｒ１、Ｒ２及びＲ３と、キャパシタＣ１及びＣ２と、増幅器２１と、基準電圧電源２２とを含む。抵抗Ｒ１及びキャパシタＣ１は、ＬＣフィルタ部１の負荷Ｒoの正極側の端子に接続されている。キャパシタＣ１と抵抗Ｒ２は直列に接続されており、キャパシタＣ１及び抵抗Ｒ２は抵抗Ｒ１と並列に接続されている。従って、その一端がキャパシタＣ１に接続している抵抗Ｒ１の他端は、抵抗Ｒ２に接続されている。抵抗Ｒ１及びＲ２は、増幅器２１の負極側入力端子に接続されており、さらにキャパシタＣ２に接続されている。キャパシタＣ２と抵抗Ｒ３は直列に接続されている。また、抵抗Ｒ３は増幅器２１の出力端子及び電力変換部３のＰＷＭ比較器３２の第１の入力端子に接続されている。なお、抵抗Ｒ６の一端はＬＣフィルタ部１の負荷Ｒoの正極側の端子に接続されており、抵抗Ｒ６の他端は抵抗Ｒ７及び増幅器２１の正極側入力端子に接続されている。抵抗Ｒ７の他端は基準電圧電源２２の正極側端子に接続されており、基準電圧電源２２の負極側端子は接地されている。なお、回路２００は、抵抗Ｒ６及びＲ７を含む。
【００５９】
このような制御部２ｂの回路２００以外のメイン制御部の伝達関数は、基本的には（１１）式のとおりであって、Ｎ0、Ｎ1、Ｎ2、Ｄ0及びＤ1は、抵抗Ｒ１乃至Ｒ３並びにキャパシタＣ１及びＣ２で以下のとおり表される。
【数１４】
【００６０】
［実施の形態４］
実施の形態１乃至３では、降圧型の電源装置の例を示したが、本発明は、昇圧型及び昇降圧型の電源装置にも適用可能である。降圧型の電源装置との差は、図１の回路１００の回路構成である。
【００６１】
図１５に図１における回路１００に相当する昇圧型の回路１１０を示す。回路１１０は、入力電源１１１、チョークコイル１１２、ＭＯＳＦＥＴ１１３と、ダイオード１１４と、キャパシタ１１５と、負荷１１６とを含む。入力電源１１１の正極側端子はチョークコイル１１２に接続されている。チョークコイルの他端はＭＯＳＦＥＴ１１３のドレイン及びダイオード１１４のアノードに接続されている。ダイオード１１４のカソードは、キャパシタ１１５及び負荷１１６の正極側端子に接続されている。キャパシタ１１５の他端及び負荷１１６の負極側端子は、ＭＯＳＦＥＴ１１３のソース及び入力電源１１１の負極側端子と接続されている。なお、図示されていないが、ＭＯＳＦＥＴ１１３のゲートは電力変換部３のドライブ回路に接続されており、負荷１１６の正極側端子は制御部に接続されている。
【００６２】
図１６に図１における回路１００に相当する昇降圧型の回路１２０を示す。回路１２０は、入力電源１２１、チョークコイル１２２、ＭＯＳＦＥＴ１２３と、ダイオード１２４と、キャパシタ１２５と、負荷１２６とを含む。入力電源１２１の正極側端子はＭＯＳＦＥＴ１２３のドレインに接続されている。ＭＯＳＦＥＴ１２３のソースはチョークコイル１２２とダイオード１２４のカソードに接続されている。ダイオード１２４のアノードはキャパシタ１２５及び負荷１２６の正極側端子に接続されている。チョークコイル１２２及びキャパシタ１２５の他端は、負荷１２６の負極側端子及び入力電源１２１の負極側端子に接続されている。なお、図示されていないが、ＭＯＳＦＥＴ１２３のゲートは電力変換部３のドライブ回路に接続されており、負荷１２６の正極側端子は制御部に接続されている。
【００６３】
このような回路１１０及び１２０であっても、制御部を例えば実施の形態１乃至３のいずれかの構成を採用すれば、実施の形態１乃至３と同等の効果を得ることができるようになる。
【００６４】
なお、本発明の回路定数は実施の形態１及び２に示したものだけに限定されるものではなく、上で述べた特徴を実現できればどのような回路構成であっても良い。また、ＰＩ制御器やＰＩＤ制御器ではなく、ＰＤ制御器を用いるようにしても良い。
【００６５】
【発明の効果】
以上述べたように、本発明によれば、簡易な構成で安定性を維持しつつ高速応答が可能な電源装置を提供することができる。
【００６６】
また、ＬＣフィルタを含む、制御回路の制御対象の共振特性を簡単な構成にて変化させ、安定性を維持しつつ高速応答を可能とする電源装置を提供することもできる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における電源装置の回路構成を示す図である。
【図２】本発明の実施の形態１における電源装置のブロック線図を示す図である。
【図３】マイナーループ部を導入した際の制御対象の周波数特性の変化を表すためのボード線図である。
【図４】２次系のζと共振特性の関係を表す図である。
【図５】本発明の実施の形態１におけるメイン制御部の回路定数を表すテーブルである。
【図６】本発明の実施の形態１におけるメイン制御部の伝達関数のボード線図である。
【図７】本発明の実施の形態１における一巡伝達関数のボード線図を示す図である。
【図８】本発明の実施の形態１における一巡伝達関数の周波数特性と従来技術における一巡伝達関数の周波数特性とを比較するためのボード線図である。
【図９】本発明の実施の形態２における制御部の回路構成を示す図である。
【図１０】本発明の実施の形態２における回路定数を表すテーブルである。
【図１１】本発明の実施の形態２におけるメイン制御部の伝達関数の周波数特性を表すボード線図である。
【図１２】本発明の実施の形態２における一巡伝達関数の周波数特性を示すボード線図である。
【図１３】本発明の実施の形態２における一巡伝達関数の周波数特性と従来技術における一巡伝達関数の周波数特性とを比較するためのボード線図である。
【図１４】本発明の実施の形態３における制御部の回路構成を示す図である。
【図１５】昇圧型の電源装置の回路構成例（一部）を示す図である。
【図１６】昇降圧型の電源装置の回路構成例（一部）を示す図である。
【図１７】従来技術の電源装置のブロック線図を示す図である。
【図１８】電源装置の仕様及び回路定数を表すテーブルである。
【図１９】ＬＣフィルタ及び電力変換部の伝達関数の周波数特性を示すボード線図である。
【図２０】ＰＩ制御器の伝達関数の周波数特性を示すボード線図である。
【図２１】従来の電源装置（ＰＩ制御器を採用した場合）の一巡伝達関数を示すボード線図である。
【図２２】ＰＩＤ制御器の伝達関数の周波数特性を示すボード線図である。
【図２３】従来の電源装置（ＰＩＤ制御器を採用した場合）の一巡伝達関数を示すボード線図である。
【図２４】米国特許第５５８３７５２号に示されたブロック線図である。
【図２５】米国特許第５８４４４０３号に示された回路構成を示す図である。
【符号の説明】
１ ＬＣフィルタ部 ２，２ｂ，２ｃ 制御部
３ 電力変換部 ３４ ダイオード
３５ ＭＯＳＦＥＴ ３６ 入力電源
Claims (8)
- 入力直流電源からの入力電圧を変換する電力変換回路と、当該電力変換回路の出力を平滑して負荷に供給するＬＣフィルタと、当該ＬＣフィルタの出力電圧に基づいて前記電力変換回路を制御する制御回路とを具備する電源装置において、
前記制御回路が、
前記出力電圧を前記電力変換回路に負帰還するメジャーループと、
前記出力電圧に比例した電圧を前記電力変換回路に正帰還するマイナーループと、
を備えたことを特徴とする電源装置。 - 前記メジャーループが、ＰＩ制御器により構成されることを特徴とする請求項１記載の電源装置。
- 前記メジャーループが、ＰＩＤ制御器により構成されることを特徴とする請求項１記載の電源装置。
- 入力直流電源からの入力電圧を変換する電力変換回路と、当該電力変換回路の出力を平滑して負荷に供給するＬＣフィルタと、当該ＬＣフィルタの出力電圧に基づいて前記電力変換回路を制御する制御回路とを具備する電源装置において、
前記制御回路が、
前記出力電圧を前記電力変換回路に負帰還する負帰還回路と、
前記出力電圧に比例した電圧を前記電力変換回路に正帰還する比例正帰還回路と、
を備えたことを特徴とする電源装置。 - 前記制御回路は、差動増幅器を備え、
前記負帰還回路は、前記差動増幅器の反転入力端子に接続され、
前記比例正帰還回路が、前記差動増幅器の非反転入力端子に接続されたことを特徴とする請求項４記載の電源装置。 - 前記負帰還回路が、比例制御要素と積分制御要素とにより構成されることを特徴とする請求項５記載の電源装置。
- 前記負帰還回路が、比例制御要素と積分制御要素と微分制御要素とにより構成されることを特徴とする請求項５記載の電源装置。
- 入力直流電源からの入力電圧を変換する電力変換回路と、当該電力変換回路の出力を平滑して負荷に供給するＬＣフィルタと、当該ＬＣフィルタの出力電圧に基づいて前記電力変換回路を制御する制御回路とを具備する電源装置において、
前記制御回路が、
前記出力電圧を前記電力変換回路に負帰還するメジャーループと、
前記出力電圧に比例した電圧を前記電力変換回路に正帰還するマイナーループとを備え、
前記マイナーループが、前記ＬＣフィルタと同次の伝達関数で構成されることを特徴とする電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002372684A JP2004208367A (ja) | 2002-12-24 | 2002-12-24 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002372684A JP2004208367A (ja) | 2002-12-24 | 2002-12-24 | 電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004208367A true JP2004208367A (ja) | 2004-07-22 |
Family
ID=32811224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002372684A Pending JP2004208367A (ja) | 2002-12-24 | 2002-12-24 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004208367A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010508805A (ja) * | 2006-10-31 | 2010-03-18 | アイパワー ホールディングス エルエルシー | 電流過渡中に最大限平坦な電圧を維持するパルス幅変調シーケンス |
| US7843447B2 (en) | 2005-01-31 | 2010-11-30 | Samsung Mobile Display Co., Ltd. | Liquid crystal display with feedback circuit part |
| JP6153144B1 (ja) * | 2016-03-17 | 2017-06-28 | 三菱電機株式会社 | Ｄｃ／ｄｃコンバータの制御装置および制御方法 |
| CN115051581A (zh) * | 2022-08-12 | 2022-09-13 | 阳光电源股份有限公司 | 一种电源系统及充电装置 |
-
2002
- 2002-12-24 JP JP2002372684A patent/JP2004208367A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7843447B2 (en) | 2005-01-31 | 2010-11-30 | Samsung Mobile Display Co., Ltd. | Liquid crystal display with feedback circuit part |
| JP2010508805A (ja) * | 2006-10-31 | 2010-03-18 | アイパワー ホールディングス エルエルシー | 電流過渡中に最大限平坦な電圧を維持するパルス幅変調シーケンス |
| JP6153144B1 (ja) * | 2016-03-17 | 2017-06-28 | 三菱電機株式会社 | Ｄｃ／ｄｃコンバータの制御装置および制御方法 |
| JP2017169393A (ja) * | 2016-03-17 | 2017-09-21 | 三菱電機株式会社 | Ｄｃ／ｄｃコンバータの制御装置および制御方法 |
| CN107222103A (zh) * | 2016-03-17 | 2017-09-29 | 三菱电机株式会社 | Dc/dc转换器的控制装置及控制方法 |
| US9893620B2 (en) | 2016-03-17 | 2018-02-13 | Mitsubishi Electric Corporation | Control apparatus and control method for DC/DC converter capable of bidirectional power transfer |
| CN107222103B (zh) * | 2016-03-17 | 2019-08-16 | 三菱电机株式会社 | Dc/dc转换器的控制装置及控制方法 |
| CN115051581A (zh) * | 2022-08-12 | 2022-09-13 | 阳光电源股份有限公司 | 一种电源系统及充电装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3943524B2 (ja) | 電源装置 | |
| US10498214B2 (en) | Multi-stage amplifier | |
| US9397570B2 (en) | Systems for controlling high frequency voltage mode switching regulators | |
| JP2003219645A (ja) | 二段構成のｄｃ−ｄｃコンバータ | |
| TW201334385A (zh) | 開關調節電路 | |
| JP2008022697A (ja) | 外部零を用いたスイッチング型電圧調整器の周波数補償スキーム | |
| JP6888736B2 (ja) | 電圧変換器 | |
| WO2014027085A1 (en) | A current-mode controller for step-down (buck) converter | |
| JP5038841B2 (ja) | スイッチング電源装置 | |
| US7791323B2 (en) | DC-DC converter utilizing respectively separate low-pass filters in feedback control and output voltage smoothing and method of designing the DC-DC converter | |
| US6972974B2 (en) | Compensator to achieve constant bandwidth in a switching regulator | |
| US11581805B2 (en) | Pole compensation in reconfigurable power converter | |
| US11601045B2 (en) | Active electromagnetic interference filter with damping network | |
| JP2004208367A (ja) | 電源装置 | |
| JPH0746834A (ja) | 電源装置 | |
| JP3943485B2 (ja) | 電源装置 | |
| TWI337795B (en) | Power converter with ripple compensation | |
| JP2004254488A (ja) | 電源装置 | |
| TWI325679B (en) | Voltage regulator and method of current cancellation for a voltage regulator | |
| Melillo et al. | A novel feedforward technique for improved line transient in time-based-controlled boost converters | |
| JP2005080424A (ja) | 電源装置 | |
| Park et al. | A fully integrated wide-band PID controller with capacitor-less compensation for step-down DC-DC converter | |
| Michal et al. | Zero-derivative method of analog controller design applied to step-down DC-DC converters | |
| JP6761334B2 (ja) | スイッチング電源装置 | |
| JP2004343942A (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050808 |
|
| RD01 | Notification of change of attorney |
Effective date: 20050808 Free format text: JAPANESE INTERMEDIATE CODE: A7426 |
|
| A977 | Report on retrieval |
Effective date: 20080724 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090310 |