JP2003219645A - 二段構成のｄｃ−ｄｃコンバータ - Google Patents
二段構成のｄｃ−ｄｃコンバータInfo
- Publication number
- JP2003219645A JP2003219645A JP2002015839A JP2002015839A JP2003219645A JP 2003219645 A JP2003219645 A JP 2003219645A JP 2002015839 A JP2002015839 A JP 2002015839A JP 2002015839 A JP2002015839 A JP 2002015839A JP 2003219645 A JP2003219645 A JP 2003219645A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- stage
- output voltage
- control unit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
- H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
- H02M3/33592—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
- H02M1/007—Plural converter units in cascade
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 単一ループの出力電圧帰還制御では制御系の
安定化が困難である、あるいは安定のマージンが少ない
場合でも、多重ループの制御によって安定化を図るよう
にした、二段構成のＤＣ−ＤＣコンバータを提供するこ
とを目的とする。 【解決手段】 前段のＰＷＭ制御により中間電圧の調整
可能な非絶縁のＤＣ−ＤＣコンバータ１１と、後段の絶
縁のＤＣ−ＤＣコンバータ１２と、後段のコンバータの
出力電圧の負帰還により前段のスイッチングのデューテ
ィ比を制御するＰＭＷ制御部１４と、を含んでいる、二
段構成のＤＣ−ＤＣコンバータであって、上記ＰＷＭ制
御部に、前段のコンバータの中間電圧Ｖｂが負帰還され
て、ループゲインの低周波側の共振ピークが排除される
ように、二段構成のＤＣ−ＤＣコンバータ１０を構成す
る。
安定化が困難である、あるいは安定のマージンが少ない
場合でも、多重ループの制御によって安定化を図るよう
にした、二段構成のＤＣ−ＤＣコンバータを提供するこ
とを目的とする。 【解決手段】 前段のＰＷＭ制御により中間電圧の調整
可能な非絶縁のＤＣ−ＤＣコンバータ１１と、後段の絶
縁のＤＣ−ＤＣコンバータ１２と、後段のコンバータの
出力電圧の負帰還により前段のスイッチングのデューテ
ィ比を制御するＰＭＷ制御部１４と、を含んでいる、二
段構成のＤＣ−ＤＣコンバータであって、上記ＰＷＭ制
御部に、前段のコンバータの中間電圧Ｖｂが負帰還され
て、ループゲインの低周波側の共振ピークが排除される
ように、二段構成のＤＣ−ＤＣコンバータ１０を構成す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、入力電圧をスイッ
チングにより高周波に変換し、この高周波を変圧器によ
り変換し整流して、任意の出力電圧を出力する二段構成
のＤＣ−ＤＣコンバータに関し、特に出力電圧の負帰還
により出力電圧の制御を行なうようにした二段構成のＤ
Ｃ−ＤＣコンバータに関するものである。
チングにより高周波に変換し、この高周波を変圧器によ
り変換し整流して、任意の出力電圧を出力する二段構成
のＤＣ−ＤＣコンバータに関し、特に出力電圧の負帰還
により出力電圧の制御を行なうようにした二段構成のＤ
Ｃ−ＤＣコンバータに関するものである。
【０００２】
【従来の技術】近年、通信用のＤＣ−ＤＣコンバータ
は、低出力電圧化や大電流化が進み、それに伴って高効
率が以前にもまして重要になってきた。そこで、二段構
成のコンバータによる高効率化が注目を浴びるようにな
ってきた。
は、低出力電圧化や大電流化が進み、それに伴って高効
率が以前にもまして重要になってきた。そこで、二段構
成のコンバータによる高効率化が注目を浴びるようにな
ってきた。
【０００３】このような二段構成のＤＣ−ＤＣコンバー
タは、例えば図１４に示すように構成されている。
タは、例えば図１４に示すように構成されている。
【０００４】図１４において、二段構成のＤＣ−ＤＣコ
ンバータ１は、前段の非絶縁のコンバータ２と、後段の
絶縁のコンバータ３と、から構成されている。
ンバータ１は、前段の非絶縁のコンバータ２と、後段の
絶縁のコンバータ３と、から構成されている。
【０００５】上記前段のコンバータ２は、所謂降圧型の
ＰＷＭレギュレーション部として構成されており、図示
しないＰＷＭ制御部によるスイッチングによりパルス幅
制御を行なう二つのスイッチングトランジスタ（ＦＥ
Ｔ）Ｑ１，Ｑ２と、パルス平均化を行なうインダクタＬ
ｂ’及びキャパシタＣｂ’と、から構成されている。
ＰＷＭレギュレーション部として構成されており、図示
しないＰＷＭ制御部によるスイッチングによりパルス幅
制御を行なう二つのスイッチングトランジスタ（ＦＥ
Ｔ）Ｑ１，Ｑ２と、パルス平均化を行なうインダクタＬ
ｂ’及びキャパシタＣｂ’と、から構成されている。
【０００６】そして、上記ＰＷＭ制御部によるスイッチ
ングによって、入力電圧や負荷変動に対して、出力電圧
（中間電圧Ｖｂ）が一定に保持されるようになってい
る。
ングによって、入力電圧や負荷変動に対して、出力電圧
（中間電圧Ｖｂ）が一定に保持されるようになってい
る。
【０００７】また、後段のコンバータ３は、所謂ハーフ
ブリッジ型として構成されており、前段のコンバータ２
からの中間電圧Ｖｂをパルス化する二つのスイッチング
トランジスタＱ３，Ｑ４と、巻数比ｎによる電圧変換を
行なうトランスＴと、同様にしてパルス平均化を行なう
インダクタＬｏ及びキャパシタＣｏと、から構成されて
いる。
ブリッジ型として構成されており、前段のコンバータ２
からの中間電圧Ｖｂをパルス化する二つのスイッチング
トランジスタＱ３，Ｑ４と、巻数比ｎによる電圧変換を
行なうトランスＴと、同様にしてパルス平均化を行なう
インダクタＬｏ及びキャパシタＣｏと、から構成されて
いる。
【０００８】このような構成の二段構成のＤＣ−ＤＣコ
ンバータ１によれば、前段のコンバータ２にて、ＰＷＭ
制御部によりスイッチングされるスイッチングトランジ
スタＱ１，Ｑ２により、入力電圧がパルス化されると共
に、時比率Ｄでパルス幅制御された後、インダクタＬ
ｂ’及びキャパシタＣｂ’から成るフィルタにより平均
化され、中間電圧Ｖｂが生成される。
ンバータ１によれば、前段のコンバータ２にて、ＰＷＭ
制御部によりスイッチングされるスイッチングトランジ
スタＱ１，Ｑ２により、入力電圧がパルス化されると共
に、時比率Ｄでパルス幅制御された後、インダクタＬ
ｂ’及びキャパシタＣｂ’から成るフィルタにより平均
化され、中間電圧Ｖｂが生成される。
【０００９】そして、後段のコンバータ３にて、この中
間電圧Ｖｂが、スイッチングトランジスタＱ３，Ｑ４に
よりパルス化され、トランスＴの巻数比ｎにより電圧変
換され、再びインダクタＬｏ及びキャパシタＣｏから成
るフィルタにより平均化され、出力電圧Ｖｏが生成され
る。
間電圧Ｖｂが、スイッチングトランジスタＱ３，Ｑ４に
よりパルス化され、トランスＴの巻数比ｎにより電圧変
換され、再びインダクタＬｏ及びキャパシタＣｏから成
るフィルタにより平均化され、出力電圧Ｖｏが生成され
る。
【００１０】ここで、ＰＷＭ制御による時比率Ｄを変更
して、スイッチングトランジスタＱ１のオン時間を可変
することにより、出力電圧Ｖｏを調整する。
して、スイッチングトランジスタＱ１のオン時間を可変
することにより、出力電圧Ｖｏを調整する。
【００１１】図１５は、上記二段構成のＤＣ−ＤＣコン
バータ１における各部の電圧または電流の波形を示して
いる、即ち前段のコンバータ２におけるスイッチングト
ランジスタＱ１，Ｑ２のゲート−ソース間電圧Ｖｇｓ及
びスイッチング電流Ｉｄ，後段のコンバータ３における
スイッチングトランジスタＱ３，Ｑ４のゲート−ソース
間電圧Ｖｇｓ及びスイッチング電流Ｉｄ、トランスＴの
一次側コイルの電圧ＶＭＴ、スイッチングトランジスタ
Ｑ５，Ｑ６のドレイン−ソース間電圧Ｖｄｓ及びスイッ
チング電流Ｉｄ、インダクタＬｏの出力インダクタ電流
Ｉ（Ｌｏ）を示している。
バータ１における各部の電圧または電流の波形を示して
いる、即ち前段のコンバータ２におけるスイッチングト
ランジスタＱ１，Ｑ２のゲート−ソース間電圧Ｖｇｓ及
びスイッチング電流Ｉｄ，後段のコンバータ３における
スイッチングトランジスタＱ３，Ｑ４のゲート−ソース
間電圧Ｖｇｓ及びスイッチング電流Ｉｄ、トランスＴの
一次側コイルの電圧ＶＭＴ、スイッチングトランジスタ
Ｑ５，Ｑ６のドレイン−ソース間電圧Ｖｄｓ及びスイッ
チング電流Ｉｄ、インダクタＬｏの出力インダクタ電流
Ｉ（Ｌｏ）を示している。
【００１２】ここで、二段構成のＤＣ−ＤＣコンバータ
１は、一般的に前段のコンバータ２及び後段のコンバー
タ３がそれぞれ二次遅れを発生することから、全体とし
て四次遅れを発生することになる。
１は、一般的に前段のコンバータ２及び後段のコンバー
タ３がそれぞれ二次遅れを発生することから、全体とし
て四次遅れを発生することになる。
【００１３】以下、この四次遅れについて、二段構成の
ＤＣ−ＤＣコンバータ１の伝達関数を状態平均化法を用
いて求めることにより、検証する。
ＤＣ−ＤＣコンバータ１の伝達関数を状態平均化法を用
いて求めることにより、検証する。
【００１４】簡略化するため、後段のコンバータ３が時
比率Ｄが一定（例えばＤ＝０．５）で動作している場
合、二段構成のＤＣ−ＤＣコンバータ１は、図１６に示
す二段フィルタの等価回路４で表わされる。
比率Ｄが一定（例えばＤ＝０．５）で動作している場
合、二段構成のＤＣ−ＤＣコンバータ１は、図１６に示
す二段フィルタの等価回路４で表わされる。
【００１５】ここで、図１６において、インダクタＬ
ｂ，Ｃｂ及びＶｓは、それぞれ次式
ｂ，Ｃｂ及びＶｓは、それぞれ次式
【数１】
により、二次側に換算している。
【００１６】従って、図１６の等価回路４において、状
態変数Ｘは、
態変数Ｘは、
【数２】
で表わされる。ここで、ｖｏ，ｉＬ，ｖｂ及びｉｂは、
それぞれ後段のコンバータ３の出力電圧，出力インダク
タ電流，前段のコンバータ２の出力電圧（中間電圧）及
びスイッチング電流である。
それぞれ後段のコンバータ３の出力電圧，出力インダク
タ電流，前段のコンバータ２の出力電圧（中間電圧）及
びスイッチング電流である。
【００１７】これにより、二段構成のＤＣ−ＤＣコンバ
ータ１の状態方程式は、
ータ１の状態方程式は、
【数３】
により表わされる。ここで、上記式（３）における行列
Ａ，Ｂは、それぞれ
Ａ，Ｂは、それぞれ
【数４】
で表わされる。
【００１８】この状態方程式（３），（４）に基づい
て、小信号解析（動特性）を行なう。上記状態方程式に
関して、時比率Ｄに対する状態変数Ｘの時間領域におけ
る微小変動に対する状態方程式を求めて、ラプラス変換
により計算すると、次式
て、小信号解析（動特性）を行なう。上記状態方程式に
関して、時比率Ｄに対する状態変数Ｘの時間領域におけ
る微小変動に対する状態方程式を求めて、ラプラス変換
により計算すると、次式
【数５】
が得られる。この式（５）におけるＧｃｈ（ｓ）は、
【数６】
により表わされる。
【００１９】ここで、上記式（６）の右辺の行列は、上
段から順次に、ｖｏ，ｉＬ，ｖｂ，ｉｂに対応してい
る。
段から順次に、ｖｏ，ｉＬ，ｖｂ，ｉｂに対応してい
る。
【００２０】従って、時比率Ｄと出力電圧ｖｏ（ｓ）と
の伝達関数Ｐｏ（ｓ）、時比率Ｄと後段のコンバータ３
の出力インダクタ電流ｉＬ（ｓ）との伝達関数、時比率
と中間電圧ｖｓ（ｓ）との伝達関数、そして時比率Ｄと
前段のコンバータ２のスイッチング電流ｉｂ（ｓ）との
伝達関数は、それぞれ以下の式
の伝達関数Ｐｏ（ｓ）、時比率Ｄと後段のコンバータ３
の出力インダクタ電流ｉＬ（ｓ）との伝達関数、時比率
と中間電圧ｖｓ（ｓ）との伝達関数、そして時比率Ｄと
前段のコンバータ２のスイッチング電流ｉｂ（ｓ）との
伝達関数は、それぞれ以下の式
【数７】
【数８】
【数９】
【数１０】
で表わされることになる。尚、ここでＰｉＬ（ｓ），Ｐ
ｂ（ｓ）及びＰｉｂ（ｓ）は、それぞれ以下の式
ｂ（ｓ）及びＰｉｂ（ｓ）は、それぞれ以下の式
【数１１】
【数１２】
【数１３】
である。
【００２１】従って、上記式（６）にて、Ｇｃｈ（ｓ）
がｓの四次式であることから、上記式（７）より、時比
率Ｄと出力電圧ｖｏ（ｓ）との伝達関数Ｐｏ（ｓ）は、
四次式となり、二段構成のＤＣ−ＤＣコンバータ１にお
いて、四次遅れが発生することが分かる。
がｓの四次式であることから、上記式（７）より、時比
率Ｄと出力電圧ｖｏ（ｓ）との伝達関数Ｐｏ（ｓ）は、
四次式となり、二段構成のＤＣ−ＤＣコンバータ１にお
いて、四次遅れが発生することが分かる。
【００２２】これに対して、従来、二段構成のＤＣ−Ｄ
Ｃコンバータの出力電圧を所望の電圧値に制御するため
に、単一ループの出力電圧帰還制御を利用することが知
られている。
Ｃコンバータの出力電圧を所望の電圧値に制御するため
に、単一ループの出力電圧帰還制御を利用することが知
られている。
【００２３】このような単一ループの出力電圧帰還制御
を利用した二段構成のＤＣ−ＤＣコンバータは、例えば
図１７に示すように構成されている。
を利用した二段構成のＤＣ−ＤＣコンバータは、例えば
図１７に示すように構成されている。
【００２４】図１７において、二段構成のＤＣ−ＤＣコ
ンバータ５は、図１４に示した二段構成のＤＣ−ＤＣコ
ンバータ１と比較して、さらにエラーアンプ６及びＰＷ
Ｍ制御部７を備えている。ここで、エラーアンプ６及び
ＰＷＭ制御部７は、出力電圧帰還制御系を構成してい
る。
ンバータ５は、図１４に示した二段構成のＤＣ−ＤＣコ
ンバータ１と比較して、さらにエラーアンプ６及びＰＷ
Ｍ制御部７を備えている。ここで、エラーアンプ６及び
ＰＷＭ制御部７は、出力電圧帰還制御系を構成してい
る。
【００２５】上記エラーアンプ６は、後段のコンバータ
３の出力電圧Ｖｏが抵抗Ｒ１，Ｒ２で分圧されて反転入
力端子に入力されると共に、基準電圧Ｖｒｅｆが非反転
入力端子に入力されている。
３の出力電圧Ｖｏが抵抗Ｒ１，Ｒ２で分圧されて反転入
力端子に入力されると共に、基準電圧Ｖｒｅｆが非反転
入力端子に入力されている。
【００２６】上記ＰＷＭ制御部７は、差動アンプ７ａを
備えており、反転入力端子には、基準信号としての三角
波が入力されると共に、非反転入力端子には、上記エラ
ーアンプ６からの出力信号が入力されている。
備えており、反転入力端子には、基準信号としての三角
波が入力されると共に、非反転入力端子には、上記エラ
ーアンプ６からの出力信号が入力されている。
【００２７】このような構成の二段構成のＤＣ−ＤＣコ
ンバータ５によれば、上記エラーアンプ６及びＰＷＭ制
御部７による出力電圧帰還制御系は、図１８に示すよう
に、単一ループである外部ループを構成しており、その
全体の開ループの伝達関数ＰＰｏ（ｓ）は、次式
ンバータ５によれば、上記エラーアンプ６及びＰＷＭ制
御部７による出力電圧帰還制御系は、図１８に示すよう
に、単一ループである外部ループを構成しており、その
全体の開ループの伝達関数ＰＰｏ（ｓ）は、次式
【数１４】
となる。ここで、ＦＭはＰＷＭ制御部７の入力電圧に対
する時比率Ｄの変換率、Ｇｖｓ（ｓ）は、エラーアンプ
６の伝達関数である。
する時比率Ｄの変換率、Ｇｖｓ（ｓ）は、エラーアンプ
６の伝達関数である。
【００２８】以下、上記式（１４）における右辺第一項
であるＶｓ／Ｇｃｈ（ｓ）について検討する。分母であ
るＧｃｈ（ｓ）がωα，ωβで分解できるものとする
と、
であるＶｓ／Ｇｃｈ（ｓ）について検討する。分母であ
るＧｃｈ（ｓ）がωα，ωβで分解できるものとする
と、
【数１５】
となる。ここで、ωα，ωβは、それぞれ
【数１６】
となる。
【００２９】式（１６）から分かるように、１／Ｇｃｈ
（ｓ）の共振点は、前段の降圧型のコンバータ３の共振
点ｆｂ、後段のハーフブリッジ型コンバータ３の出力フ
ィルタの共振点ｆｏ、そしてそれぞれのインダクタとキ
ャパシタの組み合わせによる共振点ｆｂｏ，ｆｏｂをそ
れぞれ
（ｓ）の共振点は、前段の降圧型のコンバータ３の共振
点ｆｂ、後段のハーフブリッジ型コンバータ３の出力フ
ィルタの共振点ｆｏ、そしてそれぞれのインダクタとキ
ャパシタの組み合わせによる共振点ｆｂｏ，ｆｏｂをそ
れぞれ
【数１７】
とすると、これらの共振点ｆｂ，ｆｏ，ｆｂｏ，ｆｂと
も違った値となる。
も違った値となる。
【００３０】参考までに現状のＬｂ，Ｃｂ，Ｌｏ，Ｃｏ
の値を使って以下に算出してみる。Ｌｂ＝０．６８μ
Ｈ， Ｃｂ＝１２８μＦ（２次側換算値），Ｌｏ＝０．
１５μＨ， Ｃｏ＝２３５μＦにおいて、ｆｂ＝１７ｋ
Ｈｚ，ｆｏ＝２６．８ｋＨｚ，ｆｂｏ＝１２．６ｋＨ
ｚ，ｆｏｂ＝３６．２ｋＨｚとなり、またωα／２π＝
９．６ｋＨｚ，ωβ／２π＝４７．２ｋＨｚとなる。こ
れらの共振点を図１９に示すようにグラフ表示すると、
共振点ｆｂ，ｆｏ，ｆｂｏ，ｆｂより外側、即ち低周波
側及び高周波側に、それぞれωα，ωβなる新たな共振
点が発生していることが分かる。従って、二段構成のＤ
Ｃ−ＤＣコンバータにおいては、解析によってはじめて
共振点が分かることになる。
の値を使って以下に算出してみる。Ｌｂ＝０．６８μ
Ｈ， Ｃｂ＝１２８μＦ（２次側換算値），Ｌｏ＝０．
１５μＨ， Ｃｏ＝２３５μＦにおいて、ｆｂ＝１７ｋ
Ｈｚ，ｆｏ＝２６．８ｋＨｚ，ｆｂｏ＝１２．６ｋＨ
ｚ，ｆｏｂ＝３６．２ｋＨｚとなり、またωα／２π＝
９．６ｋＨｚ，ωβ／２π＝４７．２ｋＨｚとなる。こ
れらの共振点を図１９に示すようにグラフ表示すると、
共振点ｆｂ，ｆｏ，ｆｂｏ，ｆｂより外側、即ち低周波
側及び高周波側に、それぞれωα，ωβなる新たな共振
点が発生していることが分かる。従って、二段構成のＤ
Ｃ−ＤＣコンバータにおいては、解析によってはじめて
共振点が分かることになる。
【００３１】そして、出力キャパシタの等価直列抵抗Ｅ
ＳＲをｒ＝１０ｍΩに設定して、単一ループの出力電圧
帰還制御の伝達関数ＰＰｏ（ｓ）のゲイン及び位相の周
波数特性、即ちボード線図を求めると、ボード線図は、
図２０に示すようになる。
ＳＲをｒ＝１０ｍΩに設定して、単一ループの出力電圧
帰還制御の伝達関数ＰＰｏ（ｓ）のゲイン及び位相の周
波数特性、即ちボード線図を求めると、ボード線図は、
図２０に示すようになる。
【００３２】ここで、ゲインのゼロクロス周波数を１ｋ
Ｈｚになるように、エラーアンプ６の周波数特性を調整
しており、位相がゼロ度を切る周波数におけるゲイン余
裕度を比較する。
Ｈｚになるように、エラーアンプ６の周波数特性を調整
しており、位相がゼロ度を切る周波数におけるゲイン余
裕度を比較する。
【００３３】この場合、最初の共振点（ωα／２π）に
て位相が急激に回ってゼロ度を切るので、ゲイン余裕度
は、約−１ｄＢ程度となる。これは、一般的に電源の制
御系の設計の際に、ボード線図でのゲイン余裕度を−２
０ｄＢ程度に設定していることから、殆ど余裕がないこ
とが分かる。これにより、二段構成のＤＣ−ＤＣコンバ
ータ５の制御系の動作が不安定になってしまう。
て位相が急激に回ってゼロ度を切るので、ゲイン余裕度
は、約−１ｄＢ程度となる。これは、一般的に電源の制
御系の設計の際に、ボード線図でのゲイン余裕度を−２
０ｄＢ程度に設定していることから、殆ど余裕がないこ
とが分かる。これにより、二段構成のＤＣ−ＤＣコンバ
ータ５の制御系の動作が不安定になってしまう。
【００３４】これに対して、二段構成のＤＣ−ＤＣコン
バータ内のインダクタやキャパシタの値、そしてキャパ
シタの等価直列抵抗の値を最適化することにより、制御
系の動作安定化を図る方法も知られている（ＩＥＥＥの
ＡＰＥＣ[Applied Power Electronics Conference]２０
０１のP.Alouらの論文「Buck+Half Bridge(d =50%)Topo
logy Applied to very Low Voltage Power Converter
s」参照）。
バータ内のインダクタやキャパシタの値、そしてキャパ
シタの等価直列抵抗の値を最適化することにより、制御
系の動作安定化を図る方法も知られている（ＩＥＥＥの
ＡＰＥＣ[Applied Power Electronics Conference]２０
０１のP.Alouらの論文「Buck+Half Bridge(d =50%)Topo
logy Applied to very Low Voltage Power Converter
s」参照）。
【００３５】この方法においては、具体的には、前段及
び後段のコンバータのそれぞれのインダクタとキャパシ
タの共振周波数を離したり、キャパシタの等価直列回路
の値を大きくすることにより、制御系の動作の安定化を
図っている。
び後段のコンバータのそれぞれのインダクタとキャパシ
タの共振周波数を離したり、キャパシタの等価直列回路
の値を大きくすることにより、制御系の動作の安定化を
図っている。
【００３６】しかしながら、実際に製品として二段構成
のＤＣ−ＤＣコンバータを製造する場合、形状や実装面
積に関する制限から、制御的に最適なインダクタやキャ
パシタを使用することは困難なことがある。また、出力
のリップル電圧の規格からキャパシタの等価直列抵抗の
値を大きくすることも現実的には困難である。
のＤＣ−ＤＣコンバータを製造する場合、形状や実装面
積に関する制限から、制御的に最適なインダクタやキャ
パシタを使用することは困難なことがある。また、出力
のリップル電圧の規格からキャパシタの等価直列抵抗の
値を大きくすることも現実的には困難である。
【００３７】また、一段構成のＤＣ−ＤＣコンバータに
おいては、多重ループを利用して制御系の安定化を図る
方法も知られているが、二段構成のＤＣ−ＤＣコンバー
タにおいて、動作の解析が十分に行なわれていないこと
から、どのような多重ループを使用すれば、制御系の安
定化を図ることができるか否かの検討が行なわれていな
い。
おいては、多重ループを利用して制御系の安定化を図る
方法も知られているが、二段構成のＤＣ−ＤＣコンバー
タにおいて、動作の解析が十分に行なわれていないこと
から、どのような多重ループを使用すれば、制御系の安
定化を図ることができるか否かの検討が行なわれていな
い。
【００３８】
【発明が解決しようとする課題】そこで、本発明の課題
は、簡単な構成により、単一ループの出力電圧帰還制御
では制御系の安定化が困難である、あるいは安定のマー
ジンが少ない場合でも、多重ループの制御によって安定
化を図るようにした、二段構成のＤＣ−ＤＣコンバータ
を提供することにある。
は、簡単な構成により、単一ループの出力電圧帰還制御
では制御系の安定化が困難である、あるいは安定のマー
ジンが少ない場合でも、多重ループの制御によって安定
化を図るようにした、二段構成のＤＣ−ＤＣコンバータ
を提供することにある。
【００３９】
【課題を解決するための手段】上記課題を解決するた
め、本発明では、二段構成のＤＣ−ＤＣコンバータを状
態平均化法により解析することにより、状態方程式を導
出し、多重ループによる安定した制御を行なうようにし
た。
め、本発明では、二段構成のＤＣ−ＤＣコンバータを状
態平均化法により解析することにより、状態方程式を導
出し、多重ループによる安定した制御を行なうようにし
た。
【００４０】即ち請求項１記載の二段構成のＤＣ−ＤＣ
コンバータでは、前段のＰＷＭ制御により中間電圧の調
整可能な非絶縁のＤＣ−ＤＣコンバータと、後段の絶縁
のＤＣ−ＤＣコンバータと、後段のコンバータの出力電
圧の負帰還により前段のスイッチングのデューティ比を
制御するＰＭＷ制御部と、を含んでいる、二段構成のＤ
Ｃ−ＤＣコンバータであって、上記ＰＷＭ制御部に、前
段のコンバータの中間電圧が負帰還されることを特徴と
する。
コンバータでは、前段のＰＷＭ制御により中間電圧の調
整可能な非絶縁のＤＣ−ＤＣコンバータと、後段の絶縁
のＤＣ−ＤＣコンバータと、後段のコンバータの出力電
圧の負帰還により前段のスイッチングのデューティ比を
制御するＰＭＷ制御部と、を含んでいる、二段構成のＤ
Ｃ−ＤＣコンバータであって、上記ＰＷＭ制御部に、前
段のコンバータの中間電圧が負帰還されることを特徴と
する。
【００４１】また請求項２記載の二段構成のＤＣ−ＤＣ
コンバータでは、請求項１記載の二段構成のＤＣ−ＤＣ
コンバータにおいて、上記中間電圧が、オペアンプを介
してＰＷＭ制御部に負帰還されることを特徴とする。
コンバータでは、請求項１記載の二段構成のＤＣ−ＤＣ
コンバータにおいて、上記中間電圧が、オペアンプを介
してＰＷＭ制御部に負帰還されることを特徴とする。
【００４２】この構成によれば、入力電圧が前段のコン
バータで、ＰＷＭ制御部によるスイッチングによりパル
ス化されると共に、スイッチングのデューティ比に基づ
いて中間電圧が調整され、さらに後段のコンバータにて
トランスの巻線比で電圧変換され、平均化して、出力電
圧が生成される。
バータで、ＰＷＭ制御部によるスイッチングによりパル
ス化されると共に、スイッチングのデューティ比に基づ
いて中間電圧が調整され、さらに後段のコンバータにて
トランスの巻線比で電圧変換され、平均化して、出力電
圧が生成される。
【００４３】この場合、ＰＷＭ制御部には、外部ループ
を介して後段のコンバータの出力電圧が負帰還されると
共に、内部ループを介して前段のコンバータの中間電圧
が負帰還される。
を介して後段のコンバータの出力電圧が負帰還されると
共に、内部ループを介して前段のコンバータの中間電圧
が負帰還される。
【００４４】これにより、外部ループのみの場合と比較
して、全体の制御系の伝達関数における低周波側の共振
周波数がより高い周波数にずれることになり、これに伴
って、位相がゼロ度を切る周波数も高くなる。従って、
ゲイン余裕が増大して、制御系の動作が安定化すること
になる。
して、全体の制御系の伝達関数における低周波側の共振
周波数がより高い周波数にずれることになり、これに伴
って、位相がゼロ度を切る周波数も高くなる。従って、
ゲイン余裕が増大して、制御系の動作が安定化すること
になる。
【００４５】また請求項３記載の二段構成のＤＣ−ＤＣ
コンバータでは、前段のＰＷＭ制御により中間電圧の調
整可能な非絶縁のＤＣ−ＤＣコンバータと、後段の絶縁
のＤＣ−ＤＣコンバータと、後段のコンバータの出力電
圧の負帰還により前段のスイッチングのデューティ比を
制御するＰＭＷ制御部と、を含んでいる、二段構成のＤ
Ｃ−ＤＣコンバータであって、上記ＰＷＭ制御部に、前
段のコンバータの中間電圧が正帰還されることを特徴と
する。
コンバータでは、前段のＰＷＭ制御により中間電圧の調
整可能な非絶縁のＤＣ−ＤＣコンバータと、後段の絶縁
のＤＣ−ＤＣコンバータと、後段のコンバータの出力電
圧の負帰還により前段のスイッチングのデューティ比を
制御するＰＭＷ制御部と、を含んでいる、二段構成のＤ
Ｃ−ＤＣコンバータであって、上記ＰＷＭ制御部に、前
段のコンバータの中間電圧が正帰還されることを特徴と
する。
【００４６】この構成によれば、入力電圧が前段のコン
バータで、ＰＷＭ制御部によるスイッチングによりパル
ス化されると共に、スイッチングのデューティ比に基づ
いて中間電圧が調整され、さらに後段のコンバータにて
トランスの巻線比で電圧変換され、平均化して、出力電
圧が生成される。
バータで、ＰＷＭ制御部によるスイッチングによりパル
ス化されると共に、スイッチングのデューティ比に基づ
いて中間電圧が調整され、さらに後段のコンバータにて
トランスの巻線比で電圧変換され、平均化して、出力電
圧が生成される。
【００４７】この場合、ＰＷＭ制御部には、外部ループ
を介して後段のコンバータの出力電圧が負帰還されると
共に、内部ループを介して前段のコンバータの中間電圧
が正帰還される。
を介して後段のコンバータの出力電圧が負帰還されると
共に、内部ループを介して前段のコンバータの中間電圧
が正帰還される。
【００４８】これにより、外部ループのみの場合と比較
して、全体の制御系の伝達関数における低周波側の共振
ピークが消滅することになり、これに伴って、位相がゼ
ロ度を切る周波数も大幅に高くなる。従って、ゲイン余
裕が十分に増大して、制御系の動作がより一層安定化す
ることになる。
して、全体の制御系の伝達関数における低周波側の共振
ピークが消滅することになり、これに伴って、位相がゼ
ロ度を切る周波数も大幅に高くなる。従って、ゲイン余
裕が十分に増大して、制御系の動作がより一層安定化す
ることになる。
【００４９】また請求項４記載の二段構成のＤＣ−ＤＣ
コンバータでは、前段のＰＷＭ制御により中間電圧の調
整可能な非絶縁のＤＣ−ＤＣコンバータと、後段の絶縁
のＤＣ−ＤＣコンバータと、後段のコンバータの出力電
圧の負帰還により前段のスイッチングのデューティ比を
制御するＰＭＷ制御部と、を含んでいる、二段構成のＤ
Ｃ−ＤＣコンバータであって、上記ＰＷＭ制御部に、前
段のコンバータのスイッチング電流が帰還されることを
特徴とする。
コンバータでは、前段のＰＷＭ制御により中間電圧の調
整可能な非絶縁のＤＣ−ＤＣコンバータと、後段の絶縁
のＤＣ−ＤＣコンバータと、後段のコンバータの出力電
圧の負帰還により前段のスイッチングのデューティ比を
制御するＰＭＷ制御部と、を含んでいる、二段構成のＤ
Ｃ−ＤＣコンバータであって、上記ＰＷＭ制御部に、前
段のコンバータのスイッチング電流が帰還されることを
特徴とする。
【００５０】この構成によれば、入力電圧が前段のコン
バータで、ＰＷＭ制御部によるスイッチングによりパル
ス化されると共に、スイッチングのデューティ比に基づ
いて中間電圧が調整され、さらに後段のコンバータにて
トランスの巻線比で電圧変換され、平均化して、出力電
圧が生成される。
バータで、ＰＷＭ制御部によるスイッチングによりパル
ス化されると共に、スイッチングのデューティ比に基づ
いて中間電圧が調整され、さらに後段のコンバータにて
トランスの巻線比で電圧変換され、平均化して、出力電
圧が生成される。
【００５１】この場合、ＰＷＭ制御部には、外部ループ
を介して後段のコンバータの出力電圧が負帰還されると
共に、内部ループを介して前段のコンバータのスイッチ
ング電流が基準信号の代わりに帰還される。
を介して後段のコンバータの出力電圧が負帰還されると
共に、内部ループを介して前段のコンバータのスイッチ
ング電流が基準信号の代わりに帰還される。
【００５２】これにより、外部ループのみの場合と比較
して、全体の制御系の伝達関数における共振周波数が消
滅して変極点となり、これに伴って、四次遅れが三次遅
れとなる。従って、ゲイン余裕がさらに増大して、制御
系の動作がより一層安定化することになる。
して、全体の制御系の伝達関数における共振周波数が消
滅して変極点となり、これに伴って、四次遅れが三次遅
れとなる。従って、ゲイン余裕がさらに増大して、制御
系の動作がより一層安定化することになる。
【００５３】また請求項５記載の二段構成のＤＣ−ＤＣ
コンバータでは、前段のＰＷＭ制御により中間電圧の調
整可能な非絶縁のＤＣ−ＤＣコンバータと、後段の絶縁
のＤＣ−ＤＣコンバータと、後段のコンバータの出力電
圧の負帰還により前段のスイッチングのデューティ比を
制御するＰＭＷ制御部と、を含んでいる、二段構成のＤ
Ｃ−ＤＣコンバータであって、上記ＰＷＭ制御部に、後
段のコンバータを流れる電流が帰還されることを特徴と
する。
コンバータでは、前段のＰＷＭ制御により中間電圧の調
整可能な非絶縁のＤＣ−ＤＣコンバータと、後段の絶縁
のＤＣ−ＤＣコンバータと、後段のコンバータの出力電
圧の負帰還により前段のスイッチングのデューティ比を
制御するＰＭＷ制御部と、を含んでいる、二段構成のＤ
Ｃ−ＤＣコンバータであって、上記ＰＷＭ制御部に、後
段のコンバータを流れる電流が帰還されることを特徴と
する。
【００５４】この構成によれば、入力電圧が前段のコン
バータで、ＰＷＭ制御部によるスイッチングによりパル
ス化されると共に、スイッチングのデューティ比に基づ
いて中間電圧が調整され、さらに後段のコンバータにて
トランスの巻線比で電圧変換され、平均化して、出力電
圧が生成される。
バータで、ＰＷＭ制御部によるスイッチングによりパル
ス化されると共に、スイッチングのデューティ比に基づ
いて中間電圧が調整され、さらに後段のコンバータにて
トランスの巻線比で電圧変換され、平均化して、出力電
圧が生成される。
【００５５】この場合、ＰＷＭ制御部には、外部ループ
を介して後段のコンバータの出力電圧が負帰還されると
共に、内部ループを介して後段のコンバータを流れる電
流、例えば出力インダクタ電流が基準信号の代わりに帰
還される。
を介して後段のコンバータの出力電圧が負帰還されると
共に、内部ループを介して後段のコンバータを流れる電
流、例えば出力インダクタ電流が基準信号の代わりに帰
還される。
【００５６】これにより、外部ループのみの場合と比較
して、全体の制御系の伝達関数における位相がゼロ度を
切ることがなくなる。従って、制御系の動作が常に安定
化することになる。
して、全体の制御系の伝達関数における位相がゼロ度を
切ることがなくなる。従って、制御系の動作が常に安定
化することになる。
【００５７】
【発明の実施の形態】図面を参照して、本発明の実施の
形態に係る二段構成のＤＣ−ＤＣコンバータについて説
明する。
形態に係る二段構成のＤＣ−ＤＣコンバータについて説
明する。
【００５８】尚、以下に述べる実施形態は、本発明の好
適な具体例であるから、技術的に好ましい種々の限定が
付されているが、本発明の範囲は、以下の説明において
特に本発明を限定する旨の記載がない限り、これらの態
様に限られるものではない。
適な具体例であるから、技術的に好ましい種々の限定が
付されているが、本発明の範囲は、以下の説明において
特に本発明を限定する旨の記載がない限り、これらの態
様に限られるものではない。
【００５９】図１は、本発明による二段構成のＤＣ−Ｄ
Ｃコンバータの第一の実施形態の構成を示している。図
１において、二段構成のＤＣ−ＤＣコンバータ１０は、
前段の非絶縁のコンバータ１１と、後段の絶縁のコンバ
ータ１２と、エラーアンプ１３と、ＰＷＭ制御部１４
と、から構成されている。
Ｃコンバータの第一の実施形態の構成を示している。図
１において、二段構成のＤＣ−ＤＣコンバータ１０は、
前段の非絶縁のコンバータ１１と、後段の絶縁のコンバ
ータ１２と、エラーアンプ１３と、ＰＷＭ制御部１４
と、から構成されている。
【００６０】上記前段のコンバータ１１は、所謂降圧型
のＰＷＭレギュレーション部として構成されており、Ｐ
ＷＭ制御部１４によるスイッチングによりパルス幅制御
を行なう二つのスイッチングトランジスタ（ＦＥＴ）Ｑ
１，Ｑ２と、パルス平均化を行なうインダクタＬｂ’及
びキャパシタＣｂ’と、から構成されている。
のＰＷＭレギュレーション部として構成されており、Ｐ
ＷＭ制御部１４によるスイッチングによりパルス幅制御
を行なう二つのスイッチングトランジスタ（ＦＥＴ）Ｑ
１，Ｑ２と、パルス平均化を行なうインダクタＬｂ’及
びキャパシタＣｂ’と、から構成されている。
【００６１】そして、上記ＰＷＭ制御部１４によるスイ
ッチングによって、入力電圧や負荷変動に対して、出力
電圧（中間電圧Ｖｂ）が一定に保持されるようになって
いる。
ッチングによって、入力電圧や負荷変動に対して、出力
電圧（中間電圧Ｖｂ）が一定に保持されるようになって
いる。
【００６２】また、後段のコンバータ１２は、所謂ハー
フブリッジ型として構成されており、前段のコンバータ
１１からの中間電圧Ｖｂをパルス化する二つのスイッチ
ングトランジスタＱ３，Ｑ４と、巻数比ｎによる電圧変
換を行なうトランスＴと、同様にしてパルス平均化を行
なうインダクタＬｏ及びキャパシタＣｏと、から構成さ
れている。
フブリッジ型として構成されており、前段のコンバータ
１１からの中間電圧Ｖｂをパルス化する二つのスイッチ
ングトランジスタＱ３，Ｑ４と、巻数比ｎによる電圧変
換を行なうトランスＴと、同様にしてパルス平均化を行
なうインダクタＬｏ及びキャパシタＣｏと、から構成さ
れている。
【００６３】上記エラーアンプ１３は、後段のコンバー
タ１２の出力電圧Ｖｏが抵抗Ｒ１，Ｒ２で分圧されて反
転入力端子に入力されると共に、基準電圧Ｖｒｅｆが非
反転入力端子に入力されている。
タ１２の出力電圧Ｖｏが抵抗Ｒ１，Ｒ２で分圧されて反
転入力端子に入力されると共に、基準電圧Ｖｒｅｆが非
反転入力端子に入力されている。
【００６４】上記ＰＷＭ制御部１４は、差動アンプ１４
ａを備えており、その反転入力端子には、基準信号とし
ての三角波が入力されると共に、非反転入力端子には、
上記エラーアンプ１３からの出力信号が入力されてい
る。
ａを備えており、その反転入力端子には、基準信号とし
ての三角波が入力されると共に、非反転入力端子には、
上記エラーアンプ１３からの出力信号が入力されてい
る。
【００６５】これにより、ＰＷＭ制御部１４は、後段の
コンバータ１２の出力電圧Ｖｏが負帰還されることによ
り、前段のコンバータ１１のスイッチングトランジスタ
Ｑ１，Ｑ２のデューティ比を適宜に変更することによ
り、前段のコンバータ１１の出力電圧Ｖｂを調整して、
出力電圧Ｖｏを一定に保持するようになっている。
コンバータ１２の出力電圧Ｖｏが負帰還されることによ
り、前段のコンバータ１１のスイッチングトランジスタ
Ｑ１，Ｑ２のデューティ比を適宜に変更することによ
り、前段のコンバータ１１の出力電圧Ｖｂを調整して、
出力電圧Ｖｏを一定に保持するようになっている。
【００６６】以上の構成は、図１７に示した従来の二段
構成のＤＣ−ＤＣコンバータ５と同様の構成であるが、
本発明実施形態による二段構成のＤＣ−ＤＣコンバータ
１０においては、さらに以下に示すように構成されてい
る点で異なる構成になっている。
構成のＤＣ−ＤＣコンバータ５と同様の構成であるが、
本発明実施形態による二段構成のＤＣ−ＤＣコンバータ
１０においては、さらに以下に示すように構成されてい
る点で異なる構成になっている。
【００６７】即ち、二段構成のＤＣ−ＤＣコンバータ１
０においては、エラーアンプ１３とＰＷＭ制御部１４と
の間に、オペアンプ１５が挿入されている。
０においては、エラーアンプ１３とＰＷＭ制御部１４と
の間に、オペアンプ１５が挿入されている。
【００６８】このオペアンプ１５は、非反転入力端子に
エラーアンプ１３の出力信号Ｖｃが入力されると共に、
反転入力端子に前段のコンバータ１１における中間電圧
Ｖｂが抵抗Ｒ３，Ｒ４により分圧されて入力されてお
り、その出力端子が、ＰＷＭ制御部１４の差動アンプ１
４ａの非反転入力端子に接続されている。
エラーアンプ１３の出力信号Ｖｃが入力されると共に、
反転入力端子に前段のコンバータ１１における中間電圧
Ｖｂが抵抗Ｒ３，Ｒ４により分圧されて入力されてお
り、その出力端子が、ＰＷＭ制御部１４の差動アンプ１
４ａの非反転入力端子に接続されている。
【００６９】これにより、ＰＷＭ制御部１４の差動アン
プ１４ａの非反転入力端子には、後段のコンバータ１２
の出力電圧Ｖｏと前段のコンバータ１１の中間電圧Ｖｂ
がそれぞれ負帰還されることになる。
プ１４ａの非反転入力端子には、後段のコンバータ１２
の出力電圧Ｖｏと前段のコンバータ１１の中間電圧Ｖｂ
がそれぞれ負帰還されることになる。
【００７０】尚、上記オペアンプ１５は省略されてもよ
く、その場合、図２に示すように、エラーアンプ１３の
出力信号Ｖｃは、そのまま図１７に示した従来の二段構
成のＤＣ−ＤＣコンバータ５と同様にＰＷＭ制御部１４
の差動アンプ１４ａの非反転入力端子に入力されると共
に、前段のコンバータ１１の中間電圧Ｖｂが抵抗Ｒ３，
Ｒ４で分圧された後、ＰＷＭ制御部１４の差動アンプ１
４ａの反転入力端子に対して、基準信号としての三角波
と共に入力されればよい。
く、その場合、図２に示すように、エラーアンプ１３の
出力信号Ｖｃは、そのまま図１７に示した従来の二段構
成のＤＣ−ＤＣコンバータ５と同様にＰＷＭ制御部１４
の差動アンプ１４ａの非反転入力端子に入力されると共
に、前段のコンバータ１１の中間電圧Ｖｂが抵抗Ｒ３，
Ｒ４で分圧された後、ＰＷＭ制御部１４の差動アンプ１
４ａの反転入力端子に対して、基準信号としての三角波
と共に入力されればよい。
【００７１】本発明による二段構成のＤＣ−ＤＣコンバ
ータ１０は、以上のように構成されており、以下のよう
に動作する。
ータ１０は、以上のように構成されており、以下のよう
に動作する。
【００７２】前段のコンバータ１１にて、ＰＷＭ制御部
１４によりスイッチングされるスイッチングトランジス
タＱ１，Ｑ２により、入力電圧Ｖｉがパルス化されると
共に、スイッチングの時比率Ｄでパルス幅制御された
後、インダクタＬｂ’及びキャパシタＣｂ’から成るフ
ィルタにより平均化され、中間電圧Ｖｂが生成される。
１４によりスイッチングされるスイッチングトランジス
タＱ１，Ｑ２により、入力電圧Ｖｉがパルス化されると
共に、スイッチングの時比率Ｄでパルス幅制御された
後、インダクタＬｂ’及びキャパシタＣｂ’から成るフ
ィルタにより平均化され、中間電圧Ｖｂが生成される。
【００７３】そして、後段のコンバータ１２にて、この
中間電圧Ｖｂが、スイッチングトランジスタＱ３，Ｑ４
によりパルス化され、トランスＴの巻数比ｎにより電圧
変換され、再びインダクタＬｏ及びキャパシタＣｏから
成るフィルタにより平均化され、出力電圧Ｖｏが生成さ
れる。
中間電圧Ｖｂが、スイッチングトランジスタＱ３，Ｑ４
によりパルス化され、トランスＴの巻数比ｎにより電圧
変換され、再びインダクタＬｏ及びキャパシタＣｏから
成るフィルタにより平均化され、出力電圧Ｖｏが生成さ
れる。
【００７４】この場合、ＰＷＭ制御部１４は、外部ルー
プにて後段のコンバータ１２の出力電圧Ｖｏがエラーア
ンプ１３を介して負帰還されると共に、内部ループにて
前段のコンバータ１１の中間電圧Ｖｂが負帰還されるこ
とにより、前段のコンバータ１１のスイッチングトラン
ジスタＱ１，Ｑ２のスイッチング制御を行ない、スイッ
チング制御の時比率Ｄを出力電圧Ｖｏ，中間電圧Ｖｂに
基づいて適宜に調整することにより、スイッチチングト
ランジスタＱ１のオン時間を可変することにより、出力
電圧Ｖｏを調整するようになっている。
プにて後段のコンバータ１２の出力電圧Ｖｏがエラーア
ンプ１３を介して負帰還されると共に、内部ループにて
前段のコンバータ１１の中間電圧Ｖｂが負帰還されるこ
とにより、前段のコンバータ１１のスイッチングトラン
ジスタＱ１，Ｑ２のスイッチング制御を行ない、スイッ
チング制御の時比率Ｄを出力電圧Ｖｏ，中間電圧Ｖｂに
基づいて適宜に調整することにより、スイッチチングト
ランジスタＱ１のオン時間を可変することにより、出力
電圧Ｖｏを調整するようになっている。
【００７５】従って、上記エラーアンプ１３及びＰＷＭ
制御部１４による出力電圧帰還制御系は、図３に示すよ
うに、中間電圧Ｖｂの伝達関数Δｖｂ／ΔＤである内部
ループを含んでいる。従って、全体の伝達関数ＰＰｂ
（ｓ）は、次式
制御部１４による出力電圧帰還制御系は、図３に示すよ
うに、中間電圧Ｖｂの伝達関数Δｖｂ／ΔＤである内部
ループを含んでいる。従って、全体の伝達関数ＰＰｂ
（ｓ）は、次式
【数１８】
により表わされる。
【００７６】ここで、上記伝達関数ＰＰｂ（ｓ）のゲイ
ンのゼロクロス周波数が１ｋＨｚとなるように、エラー
アンプ１３の周波数特性を調整することにより、図４に
示す全体のボード線図が得られる。
ンのゼロクロス周波数が１ｋＨｚとなるように、エラー
アンプ１３の周波数特性を調整することにより、図４に
示す全体のボード線図が得られる。
【００７７】この場合、ゲインの低周波側の共振周波数
が高い周波数（１７ｋＨｚ）にシフトしており、１７ｋ
Ｈｚで、ゲイン余裕が約−１５ｄＢ程度となり、従来の
約−１ｄＢ程度のゲイン余裕と比較して、十分大きいゲ
イン余裕が得られることが分かる。これにより、二段構
成のＤＣ−ＤＣコンバータ１０における出力電圧帰還制
御が安定化することになる。
が高い周波数（１７ｋＨｚ）にシフトしており、１７ｋ
Ｈｚで、ゲイン余裕が約−１５ｄＢ程度となり、従来の
約−１ｄＢ程度のゲイン余裕と比較して、十分大きいゲ
イン余裕が得られることが分かる。これにより、二段構
成のＤＣ−ＤＣコンバータ１０における出力電圧帰還制
御が安定化することになる。
【００７８】図５は、本発明による二段構成のＤＣ−Ｄ
Ｃコンバータの第二の実施形態の構成を示している。
Ｃコンバータの第二の実施形態の構成を示している。
【００７９】図５において、二段構成のＤＣ−ＤＣコン
バータ２０は、図１に示した二段構成のＤＣ−ＤＣコン
バータ１０とほぼ同様の構成であり、同じ構成要素には
同じ符号を付して、その説明を省略する。
バータ２０は、図１に示した二段構成のＤＣ−ＤＣコン
バータ１０とほぼ同様の構成であり、同じ構成要素には
同じ符号を付して、その説明を省略する。
【００８０】二段構成のＤＣ−ＤＣコンバータ２０は、
前段のコンバータ１１の中間電圧Ｖｂが抵抗Ｒ３，Ｒ４
により分圧された後、ＰＷＭ制御部１４の非反転入力端
子に入力されることにより、ＰＷＭ制御部１４に対して
正帰還されている点でのみ、図１に示した二段構成のＤ
Ｃ−ＤＣコンバータ１０と異なる構成になっている。
前段のコンバータ１１の中間電圧Ｖｂが抵抗Ｒ３，Ｒ４
により分圧された後、ＰＷＭ制御部１４の非反転入力端
子に入力されることにより、ＰＷＭ制御部１４に対して
正帰還されている点でのみ、図１に示した二段構成のＤ
Ｃ−ＤＣコンバータ１０と異なる構成になっている。
【００８１】このような構成の二段構成のＤＣ−ＤＣコ
ンバータ２０によれば、図１に示した二段構成のＤＣ−
ＤＣコンバータ１０と同様にして、前段のコンバータ１
１にて中間電圧Ｖｂが生成され、後段のコンバータ１２
にて出力電圧Ｖｏが生成される。
ンバータ２０によれば、図１に示した二段構成のＤＣ−
ＤＣコンバータ１０と同様にして、前段のコンバータ１
１にて中間電圧Ｖｂが生成され、後段のコンバータ１２
にて出力電圧Ｖｏが生成される。
【００８２】この場合、ＰＷＭ制御部１４は、外部ルー
プにて後段のコンバータ１２の出力電圧Ｖｏがエラーア
ンプ１３を介して負帰還されると共に、内部ループにて
前段のコンバータ１１の中間電圧Ｖｂが正帰還されるこ
とにより、前段のコンバータ１１のスイッチングトラン
ジスタＱ１，Ｑ２のスイッチング制御を行ない、スイッ
チング制御の時比率Ｄを出力電圧Ｖｏ，中間電圧Ｖｂに
基づいて適宜に調整することにより、スイッチチングト
ランジスタＱ１のオン時間を可変することにより、出力
電圧Ｖｏを調整するようになっている。
プにて後段のコンバータ１２の出力電圧Ｖｏがエラーア
ンプ１３を介して負帰還されると共に、内部ループにて
前段のコンバータ１１の中間電圧Ｖｂが正帰還されるこ
とにより、前段のコンバータ１１のスイッチングトラン
ジスタＱ１，Ｑ２のスイッチング制御を行ない、スイッ
チング制御の時比率Ｄを出力電圧Ｖｏ，中間電圧Ｖｂに
基づいて適宜に調整することにより、スイッチチングト
ランジスタＱ１のオン時間を可変することにより、出力
電圧Ｖｏを調整するようになっている。
【００８３】従って、上記エラーアンプ１３及びＰＷＭ
制御部１４による出力電圧帰還制御系は、図６に示すよ
うに、中間電圧Ｖｂの伝達関数Δｖｂ／ΔＤである内部
ループを含んでいる。従って、全体の伝達関数ＰＴＰ
（ｓ）は、次式
制御部１４による出力電圧帰還制御系は、図６に示すよ
うに、中間電圧Ｖｂの伝達関数Δｖｂ／ΔＤである内部
ループを含んでいる。従って、全体の伝達関数ＰＴＰ
（ｓ）は、次式
【数１９】
により表わされる。
【００８４】ここで、上記伝達関数ＰＴＰ（ｓ）のゲイ
ンのゼロクロス周波数が１ｋＨｚとなるように、エラー
アンプ１３の周波数特性を調整することにより、図７に
示す全体のボード線図が得られる。
ンのゼロクロス周波数が１ｋＨｚとなるように、エラー
アンプ１３の周波数特性を調整することにより、図７に
示す全体のボード線図が得られる。
【００８５】この場合、上記伝達関数ＰＴＰ（ｓ）の右
辺第二項の分母に「−」符号が入っていることから、二
つの共振点ωα／２π及びωβ／２πのうち、低周波側
の共振点ωα／２πが消滅していることが分かる。従っ
て、位相がゼロ度を切る周波数３０ｋＨｚにて、ゲイン
余裕が約−３５ｄＢ程度となり、さらに十分大きいゲイ
ン余裕が得られることになる。これにより、二段構成の
ＤＣ−ＤＣコンバータ１０における出力電圧帰還制御が
より一層安定化することになる。
辺第二項の分母に「−」符号が入っていることから、二
つの共振点ωα／２π及びωβ／２πのうち、低周波側
の共振点ωα／２πが消滅していることが分かる。従っ
て、位相がゼロ度を切る周波数３０ｋＨｚにて、ゲイン
余裕が約−３５ｄＢ程度となり、さらに十分大きいゲイ
ン余裕が得られることになる。これにより、二段構成の
ＤＣ−ＤＣコンバータ１０における出力電圧帰還制御が
より一層安定化することになる。
【００８６】図８は、本発明による二段構成のＤＣ−Ｄ
Ｃコンバータの第三の実施形態の構成を示している。
Ｃコンバータの第三の実施形態の構成を示している。
【００８７】図８において、二段構成のＤＣ−ＤＣコン
バータ３０は、図１に示した二段構成のＤＣ−ＤＣコン
バータ１０とほぼ同様の構成であり、同じ構成要素には
同じ符号を付して、その説明を省略する。
バータ３０は、図１に示した二段構成のＤＣ−ＤＣコン
バータ１０とほぼ同様の構成であり、同じ構成要素には
同じ符号を付して、その説明を省略する。
【００８８】二段構成のＤＣ−ＤＣコンバータ３０は、
前段のコンバータ１１のスイッチング電流ｉｂが、基準
信号としての三角波の代わりに、ＰＷＭ制御部１４の反
転入力端子に入力されることにより、ＰＷＭ制御部１４
に対して帰還されている点でのみ、図１に示した二段構
成のＤＣ−ＤＣコンバータ１０と異なる構成になってい
る。
前段のコンバータ１１のスイッチング電流ｉｂが、基準
信号としての三角波の代わりに、ＰＷＭ制御部１４の反
転入力端子に入力されることにより、ＰＷＭ制御部１４
に対して帰還されている点でのみ、図１に示した二段構
成のＤＣ−ＤＣコンバータ１０と異なる構成になってい
る。
【００８９】このような構成の二段構成のＤＣ−ＤＣコ
ンバータ３０によれば、図１に示した二段構成のＤＣ−
ＤＣコンバータ１０と同様にして、前段のコンバータ１
１にて中間電圧Ｖｂが生成され、後段のコンバータ１２
にて出力電圧Ｖｏが生成される。
ンバータ３０によれば、図１に示した二段構成のＤＣ−
ＤＣコンバータ１０と同様にして、前段のコンバータ１
１にて中間電圧Ｖｂが生成され、後段のコンバータ１２
にて出力電圧Ｖｏが生成される。
【００９０】この場合、ＰＷＭ制御部１４は、外部ルー
プにて後段のコンバータ１２の出力電圧Ｖｏがエラーア
ンプ１３を介して負帰還されると共に、内部ループにて
前段のコンバータ１１のスイッチング電流ｉｂが帰還さ
れることにより、前段のコンバータ１１のスイッチング
トランジスタＱ１，Ｑ２のスイッチング制御を行ない、
スイッチング制御の時比率Ｄを出力電圧Ｖｏ，中間電圧
Ｖｂに基づいて適宜に調整することにより、スイッチチ
ングトランジスタＱ１のオン時間を可変することによ
り、出力電圧Ｖｏを調整するようになっている。
プにて後段のコンバータ１２の出力電圧Ｖｏがエラーア
ンプ１３を介して負帰還されると共に、内部ループにて
前段のコンバータ１１のスイッチング電流ｉｂが帰還さ
れることにより、前段のコンバータ１１のスイッチング
トランジスタＱ１，Ｑ２のスイッチング制御を行ない、
スイッチング制御の時比率Ｄを出力電圧Ｖｏ，中間電圧
Ｖｂに基づいて適宜に調整することにより、スイッチチ
ングトランジスタＱ１のオン時間を可変することによ
り、出力電圧Ｖｏを調整するようになっている。
【００９１】従って、上記エラーアンプ１３及びＰＷＭ
制御部１４による出力電圧帰還制御系は、図９に示すよ
うに、スイッチング電流ｉｂの伝達関数Δｉｂ／ΔＤで
ある内部ループを含んでいる。従って、全体の伝達関数
ＰＰｉｂ（ｓ）は、次式
制御部１４による出力電圧帰還制御系は、図９に示すよ
うに、スイッチング電流ｉｂの伝達関数Δｉｂ／ΔＤで
ある内部ループを含んでいる。従って、全体の伝達関数
ＰＰｉｂ（ｓ）は、次式
【数２０】
により表わされる。
【００９２】このような構成の制御系における内部ルー
プの影響を検討する。理解し易いように、上記式（２
０）におけるＧｖｓ（ｓ）の項を除いた（内部ループの
伝達関数を含んだ）主回路の伝達関数Ｐｘ（ｓ）
プの影響を検討する。理解し易いように、上記式（２
０）におけるＧｖｓ（ｓ）の項を除いた（内部ループの
伝達関数を含んだ）主回路の伝達関数Ｐｘ（ｓ）
【数２１】
について検討する。
【００９３】式（１３）に示すＰｉｂ（ｓ）がｓの三次
式であることから、
式であることから、
【数２２】
と仮定すると、上記式（２１）は、次式
【数２３】
により近似的に表わされ、ｒ＝０とすると、
【数２４】
【数２５】
で表わされ、これは変極点と共振点の組合せであること
が分かる。
が分かる。
【００９４】ωα／２π及びωβ／２πを計算すると、
【数２６】
が得られる。
【００９５】従って、この場合、四次遅れ系である単一
ループ（外部ループ）の出力電圧帰還制御において存在
した二つの共振点ωα／２π及びωβ／２πが変極点と
なって消滅し、三次遅れ系になることから、制御系の動
作がさらに安定化することになる。
ループ（外部ループ）の出力電圧帰還制御において存在
した二つの共振点ωα／２π及びωβ／２πが変極点と
なって消滅し、三次遅れ系になることから、制御系の動
作がさらに安定化することになる。
【００９６】ここで、上記伝達関数ＰＰｉｂ（ｓ）のゲ
インのゼロクロス周波数が１ｋＨｚとなるように、エラ
ーアンプ１３の周波数特性を調整することにより、図１
０に示す全体のボード線図が得られる。
インのゼロクロス周波数が１ｋＨｚとなるように、エラ
ーアンプ１３の周波数特性を調整することにより、図１
０に示す全体のボード線図が得られる。
【００９７】この場合、二つの共振点ωα／２π及びω
β／２πが消滅しているので、位相がゼロ度を切る周波
数３０ｋＨｚにて、ゲイン余裕が約−５０ｄＢ程度とな
り、さらに十分大きいゲイン余裕が得られることにな
る。これにより、二段構成のＤＣ−ＤＣコンバータ１０
における出力電圧帰還制御がより一層安定化することに
なる。
β／２πが消滅しているので、位相がゼロ度を切る周波
数３０ｋＨｚにて、ゲイン余裕が約−５０ｄＢ程度とな
り、さらに十分大きいゲイン余裕が得られることにな
る。これにより、二段構成のＤＣ−ＤＣコンバータ１０
における出力電圧帰還制御がより一層安定化することに
なる。
【００９８】図１１は、本発明による二段構成のＤＣ−
ＤＣコンバータの第四の実施形態の構成を示している。
ＤＣコンバータの第四の実施形態の構成を示している。
【００９９】図１１において、二段構成のＤＣ−ＤＣコ
ンバータ４０は、図１に示した二段構成のＤＣ−ＤＣコ
ンバータ１０とほぼ同様の構成であり、同じ構成要素に
は同じ符号を付して、その説明を省略する。
ンバータ４０は、図１に示した二段構成のＤＣ−ＤＣコ
ンバータ１０とほぼ同様の構成であり、同じ構成要素に
は同じ符号を付して、その説明を省略する。
【０１００】二段構成のＤＣ−ＤＣコンバータ４０は、
後段のコンバータ１２を流れる電流、図示の場合出力イ
ンダクタ電流ｉＬが、基準信号としての三角波の代わり
に、ＰＷＭ制御部１４の反転入力端子に入力されること
により、ＰＷＭ制御部１４に対して帰還されている点で
のみ、図１に示した二段構成のＤＣ−ＤＣコンバータ１
０と異なる構成になっている。
後段のコンバータ１２を流れる電流、図示の場合出力イ
ンダクタ電流ｉＬが、基準信号としての三角波の代わり
に、ＰＷＭ制御部１４の反転入力端子に入力されること
により、ＰＷＭ制御部１４に対して帰還されている点で
のみ、図１に示した二段構成のＤＣ−ＤＣコンバータ１
０と異なる構成になっている。
【０１０１】このような構成の二段構成のＤＣ−ＤＣコ
ンバータ４０によれば、図１に示した二段構成のＤＣ−
ＤＣコンバータ１０と同様にして、前段のコンバータ１
１にて中間電圧Ｖｂが生成され、後段のコンバータ１２
にて出力電圧Ｖｏが生成される。
ンバータ４０によれば、図１に示した二段構成のＤＣ−
ＤＣコンバータ１０と同様にして、前段のコンバータ１
１にて中間電圧Ｖｂが生成され、後段のコンバータ１２
にて出力電圧Ｖｏが生成される。
【０１０２】この場合、ＰＷＭ制御部１４は、外部ルー
プにて後段のコンバータ１２の出力電圧Ｖｏがエラーア
ンプ１３を介して負帰還されると共に、内部ループにて
後段のコンバータ１２の出力インダクタ電流ｉＬが帰還
されることにより、前段のコンバータ１１のスイッチン
グトランジスタＱ１，Ｑ２のスイッチング制御を行な
い、スイッチング制御の時比率Ｄを出力電圧Ｖｏ，中間
電圧Ｖｂに基づいて適宜に調整することにより、スイッ
チチングトランジスタＱ１のオン時間を可変することに
より、出力電圧Ｖｏを調整するようになっている。
プにて後段のコンバータ１２の出力電圧Ｖｏがエラーア
ンプ１３を介して負帰還されると共に、内部ループにて
後段のコンバータ１２の出力インダクタ電流ｉＬが帰還
されることにより、前段のコンバータ１１のスイッチン
グトランジスタＱ１，Ｑ２のスイッチング制御を行な
い、スイッチング制御の時比率Ｄを出力電圧Ｖｏ，中間
電圧Ｖｂに基づいて適宜に調整することにより、スイッ
チチングトランジスタＱ１のオン時間を可変することに
より、出力電圧Ｖｏを調整するようになっている。
【０１０３】従って、上記エラーアンプ１３及びＰＷＭ
制御部１４による出力電圧帰還制御系は、図１２に示す
ように、出力インダクタ電流ｉＬの伝達関数ΔｉＬ／Δ
Ｄである内部ループを含んでいる。このとき、出力イン
ダクタ電流ｉＬと時比率Ｄとの関係は、前記式（８）に
より与えられるので、全体の伝達関数ＰＰｉＬ（ｓ）
は、次式
制御部１４による出力電圧帰還制御系は、図１２に示す
ように、出力インダクタ電流ｉＬの伝達関数ΔｉＬ／Δ
Ｄである内部ループを含んでいる。このとき、出力イン
ダクタ電流ｉＬと時比率Ｄとの関係は、前記式（８）に
より与えられるので、全体の伝達関数ＰＰｉＬ（ｓ）
は、次式
【数２７】
により表わされる。
【０１０４】ここで、上記伝達関数ＰＰｉＬ（ｓ）のゲ
インのゼロクロス周波数が１ｋＨｚとなるように、エラ
ーアンプ１３の周波数特性を調整することにより、図１
３に示す全体のボード線図が得られる。
インのゼロクロス周波数が１ｋＨｚとなるように、エラ
ーアンプ１３の周波数特性を調整することにより、図１
３に示す全体のボード線図が得られる。
【０１０５】この場合、上記伝達関数ＰＴＰ（ｓ）の位
相はゼロ度に達していないことが分かる。従って、位相
がゼロ度になることはなく、制御系は常に安定化してい
ることになる。
相はゼロ度に達していないことが分かる。従って、位相
がゼロ度になることはなく、制御系は常に安定化してい
ることになる。
【０１０６】上述した実施形態においては、前段のコン
バータ１１は、降圧型が使用され、また後段のコンバー
タ１２はハーフブリッジ型が使用されているが、これに
限らず、前段のコンバータ１１としては、昇圧型，昇降
圧型も使用され得、また後段のコンバータ１２として
は、フルブリッジ型やプッシュプル型も使用され得るこ
とは明らかである。
バータ１１は、降圧型が使用され、また後段のコンバー
タ１２はハーフブリッジ型が使用されているが、これに
限らず、前段のコンバータ１１としては、昇圧型，昇降
圧型も使用され得、また後段のコンバータ１２として
は、フルブリッジ型やプッシュプル型も使用され得るこ
とは明らかである。
【０１０７】
【発明の効果】以上述べたように、本発明によれば、Ｐ
ＷＭ制御部には、外部ループを介して後段のコンバータ
の出力電圧が負帰還されると共に、内部ループを介して
前段のコンバータの中間電圧が負帰還または正帰還さ
れ、あるいは前段のコンバータのスイッチング電流また
は後段のコンバータを流れる電流が帰還される。
ＷＭ制御部には、外部ループを介して後段のコンバータ
の出力電圧が負帰還されると共に、内部ループを介して
前段のコンバータの中間電圧が負帰還または正帰還さ
れ、あるいは前段のコンバータのスイッチング電流また
は後段のコンバータを流れる電流が帰還される。
【０１０８】これにより、外部ループのみの場合と比較
して、全体の制御系の伝達関数における低周波側の共振
周波数がより高い周波数にずれ、あるいは消滅すること
になり、これに伴って、位相がゼロ度を切る周波数も高
くなり、あるいはゼロ度を切らなくなる。従って、ゲイ
ン余裕が増大して、制御系の動作が安定化することにな
る。
して、全体の制御系の伝達関数における低周波側の共振
周波数がより高い周波数にずれ、あるいは消滅すること
になり、これに伴って、位相がゼロ度を切る周波数も高
くなり、あるいはゼロ度を切らなくなる。従って、ゲイ
ン余裕が増大して、制御系の動作が安定化することにな
る。
【図１】本発明による二段構成のＤＣ−ＤＣコンバータ
の第一の実施形態を示す回路図である。
の第一の実施形態を示す回路図である。
【図２】図１の二段構成のＤＣ−ＤＣコンバータの変形
例の要部を示す部分回路図である。
例の要部を示す部分回路図である。
【図３】図１の二段構成のＤＣ−ＤＣコンバータの制御
系を示すブロック図である。
系を示すブロック図である。
【図４】図１の二段構成のＤＣ−ＤＣコンバータの伝達
関数のゲイン及び位相の周波数特性を示すボード線図で
ある。
関数のゲイン及び位相の周波数特性を示すボード線図で
ある。
【図５】本発明による二段構成のＤＣ−ＤＣコンバータ
の第二の実施形態を示す回路図である。
の第二の実施形態を示す回路図である。
【図６】図５の二段構成のＤＣ−ＤＣコンバータの制御
系を示すブロック図である。
系を示すブロック図である。
【図７】図５の二段構成のＤＣ−ＤＣコンバータの伝達
関数のゲイン及び位相の周波数特性を示すボード線図で
ある。
関数のゲイン及び位相の周波数特性を示すボード線図で
ある。
【図８】本発明による二段構成のＤＣ−ＤＣコンバータ
の第三の実施形態を示す回路図である。
の第三の実施形態を示す回路図である。
【図９】図８の二段構成のＤＣ−ＤＣコンバータの制御
系を示すブロック図である。
系を示すブロック図である。
【図１０】図８の二段構成のＤＣ−ＤＣコンバータの伝
達関数のゲイン及び位相の周波数特性を示すボード線図
である。
達関数のゲイン及び位相の周波数特性を示すボード線図
である。
【図１１】本発明による二段構成のＤＣ−ＤＣコンバー
タの第四の実施形態を示す回路図である。
タの第四の実施形態を示す回路図である。
【図１２】図１１の二段構成のＤＣ−ＤＣコンバータの
制御系を示すブロック図である。
制御系を示すブロック図である。
【図１３】図１１の二段構成のＤＣ−ＤＣコンバータの
伝達関数のゲイン及び位相の周波数特性を示すボード線
図である。
伝達関数のゲイン及び位相の周波数特性を示すボード線
図である。
【図１４】従来の二段構成のＤＣ−ＤＣコンバータの基
本構成を示す回路図である。
本構成を示す回路図である。
【図１５】図１４の二段構成のＤＣ−ＤＣコンバータの
各部における波形を示すタイムチャートである。
各部における波形を示すタイムチャートである。
【図１６】図１４の二段構成のＤＣ−ＤＣコンバータの
等価回路図である。
等価回路図である。
【図１７】従来の出力電圧帰還制御による二段構成のＤ
Ｃ−ＤＣコンバータの一例を示す回路図である。
Ｃ−ＤＣコンバータの一例を示す回路図である。
【図１８】図１７の二段構成のＤＣ−ＤＣコンバータの
制御系を示すブロック図である。
制御系を示すブロック図である。
【図１９】図１７の二段構成のＤＣ−ＤＣコンバータの
伝達関数の共振周波数を示すグラフである。
伝達関数の共振周波数を示すグラフである。
【図２０】図１７の二段構成のＤＣ−ＤＣコンバータの
伝達関数のゲイン及び位相の周波数特性を示すボード線
図である。
伝達関数のゲイン及び位相の周波数特性を示すボード線
図である。
１０，２０，３０，４０ 二段構成のＤＣ−ＤＣコン
バータ １１ 前段の非絶縁のコンバータ １２ 後段の絶縁のコンバータ １３ エラーアンプ １４ ＰＷＭ制御部
バータ １１ 前段の非絶縁のコンバータ １２ 後段の絶縁のコンバータ １３ エラーアンプ １４ ＰＷＭ制御部
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5H730 AS01 BB13 BB26 BB86 DD04
EE03 EE08 EE10 EE13 FD01
FF02 FG05
Claims (5)
- 【請求項１】 前段のＰＷＭ制御により中間電圧の調整
可能な非絶縁のＤＣ−ＤＣコンバータと、後段の絶縁の
ＤＣ−ＤＣコンバータと、後段のコンバータの出力電圧
の負帰還により前段のスイッチングのデューティ比を制
御するＰＭＷ制御部と、を含んでいる、二段構成のＤＣ
−ＤＣコンバータであって、 上記ＰＷＭ制御部に、前段のコンバータの中間電圧が負
帰還されることを特徴とする、二段構成のＤＣ−ＤＣコ
ンバータ。 - 【請求項２】 上記中間電圧が、オペアンプを介してＰ
ＷＭ制御部に負帰還されることを特徴とする、請求項１
に記載の二段構成のＤＣ−ＤＣコンバータ。 - 【請求項３】 前段のＰＷＭ制御により中間電圧の調整
可能な非絶縁のＤＣ−ＤＣコンバータと、後段の絶縁の
ＤＣ−ＤＣコンバータと、後段のコンバータの出力電圧
の負帰還により前段のスイッチングのデューティ比を制
御するＰＭＷ制御部と、を含んでいる、二段構成のＤＣ
−ＤＣコンバータであって、 上記ＰＷＭ制御部に、前段のコンバータの中間電圧が正
帰還されることを特徴とする、二段構成のＤＣ−ＤＣコ
ンバータ。 - 【請求項４】 前段のＰＷＭ制御により中間電圧の調整
可能な非絶縁のＤＣ−ＤＣコンバータと、後段の絶縁の
ＤＣ−ＤＣコンバータと、後段のコンバータの出力電圧
の負帰還により前段のスイッチングのデューティ比を制
御するＰＭＷ制御部と、を含んでいる、二段構成のＤＣ
−ＤＣコンバータであって、 上記ＰＷＭ制御部に、前段のコンバータのスイッチング
電流が帰還されることを特徴とする、二段構成のＤＣ−
ＤＣコンバータ。 - 【請求項５】 前段のＰＷＭ制御により中間電圧の調整
可能な非絶縁のＤＣ−ＤＣコンバータと、後段の絶縁の
ＤＣ−ＤＣコンバータと、後段のコンバータの出力電圧
の負帰還により前段のスイッチングのデューティ比を制
御するＰＭＷ制御部と、を含んでいる、二段構成のＤＣ
−ＤＣコンバータであって、 上記ＰＷＭ制御部に、後段のコンバータを流れる電流が
帰還されることを特徴とする、二段構成のＤＣ−ＤＣコ
ンバータ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002015839A JP3789364B2 (ja) | 2002-01-24 | 2002-01-24 | 二段構成のｄｃ−ｄｃコンバータ |
| US10/349,422 US6683797B2 (en) | 2002-01-24 | 2003-01-22 | Multi-stage DC—DC converter |
| CN03103361A CN1434560A (zh) | 2002-01-24 | 2003-01-24 | 多级直流-直流转换器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002015839A JP3789364B2 (ja) | 2002-01-24 | 2002-01-24 | 二段構成のｄｃ−ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003219645A true JP2003219645A (ja) | 2003-07-31 |
| JP3789364B2 JP3789364B2 (ja) | 2006-06-21 |
Family
ID=19191973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002015839A Expired - Lifetime JP3789364B2 (ja) | 2002-01-24 | 2002-01-24 | 二段構成のｄｃ−ｄｃコンバータ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6683797B2 (ja) |
| JP (1) | JP3789364B2 (ja) |
| CN (1) | CN1434560A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011182575A (ja) * | 2010-03-02 | 2011-09-15 | Fujitsu Telecom Networks Ltd | 電源装置 |
Families Citing this family (67)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7046523B2 (en) * | 2002-04-18 | 2006-05-16 | Coldwatt, Inc. | Core structure and interleaved DC—DC converter topology |
| US7280026B2 (en) * | 2002-04-18 | 2007-10-09 | Coldwatt, Inc. | Extended E matrix integrated magnetics (MIM) core |
| US7427910B2 (en) * | 2004-08-19 | 2008-09-23 | Coldwatt, Inc. | Winding structure for efficient switch-mode power converters |
| US7321283B2 (en) * | 2004-08-19 | 2008-01-22 | Coldwatt, Inc. | Vertical winding structures for planar magnetic switched-mode power converters |
| US7417875B2 (en) * | 2005-02-08 | 2008-08-26 | Coldwatt, Inc. | Power converter employing integrated magnetics with a current multiplier rectifier and method of operating the same |
| US7876191B2 (en) * | 2005-02-23 | 2011-01-25 | Flextronics International Usa, Inc. | Power converter employing a tapped inductor and integrated magnetics and method of operating the same |
| US7176662B2 (en) * | 2005-02-23 | 2007-02-13 | Coldwatt, Inc. | Power converter employing a tapped inductor and integrated magnetics and method of operating the same |
| US7385375B2 (en) * | 2005-02-23 | 2008-06-10 | Coldwatt, Inc. | Control circuit for a depletion mode switch and method of operating the same |
| KR100588334B1 (ko) * | 2005-03-29 | 2006-06-09 | 삼성전자주식회사 | 슈도 슈미트 트리거 회로를 이용한 디시-디시 컨버터 및펄스 폭 변조방법 |
| TWI319553B (en) * | 2005-05-13 | 2010-01-11 | Au Optronics Corp | Organic electro-luminescence display |
| JP4690784B2 (ja) * | 2005-06-08 | 2011-06-01 | 株式会社東芝 | Ｄｃ−ｄｃコンバータ |
| JP2007097361A (ja) * | 2005-09-30 | 2007-04-12 | Matsushita Electric Ind Co Ltd | 昇降圧コンバータ |
| CN1988071A (zh) * | 2005-11-02 | 2007-06-27 | Det国际控股有限公司 | 具有电流感应装置的变压器 |
| US20070171100A1 (en) * | 2005-11-28 | 2007-07-26 | International Rectifier Corporation | Control circuit for 2 stage converter |
| US8595041B2 (en) * | 2006-02-07 | 2013-11-26 | Sap Ag | Task responsibility system |
| US8125205B2 (en) * | 2006-08-31 | 2012-02-28 | Flextronics International Usa, Inc. | Power converter employing regulators with a coupled inductor |
| US9197132B2 (en) | 2006-12-01 | 2015-11-24 | Flextronics International Usa, Inc. | Power converter with an adaptive controller and method of operating the same |
| US7667986B2 (en) * | 2006-12-01 | 2010-02-23 | Flextronics International Usa, Inc. | Power system with power converters having an adaptive controller |
| US7675759B2 (en) | 2006-12-01 | 2010-03-09 | Flextronics International Usa, Inc. | Power system with power converters having an adaptive controller |
| US7889517B2 (en) * | 2006-12-01 | 2011-02-15 | Flextronics International Usa, Inc. | Power system with power converters having an adaptive controller |
| US7675758B2 (en) * | 2006-12-01 | 2010-03-09 | Flextronics International Usa, Inc. | Power converter with an adaptive controller and method of operating the same |
| US7468649B2 (en) * | 2007-03-14 | 2008-12-23 | Flextronics International Usa, Inc. | Isolated power converter |
| US7906941B2 (en) * | 2007-06-19 | 2011-03-15 | Flextronics International Usa, Inc. | System and method for estimating input power for a power processing circuit |
| WO2009001854A1 (ja) * | 2007-06-28 | 2008-12-31 | Shindengen Electric Manufacturing Co., Ltd. | 双方向ｄｃ／ｄｃコンバータ |
| US7987928B2 (en) * | 2007-10-09 | 2011-08-02 | Pdti Holdings, Llc | Injection system and method comprising an impactor motive device |
| KR101378568B1 (ko) * | 2008-01-04 | 2014-03-27 | 페어차일드코리아반도체 주식회사 | 동기 정류 회로 |
| AT506762B1 (de) * | 2008-04-15 | 2012-05-15 | Fachhochschule Technikum Wien | Regelverfahren für zweistufige gleichspannungskonverter |
| WO2010020913A1 (en) * | 2008-08-21 | 2010-02-25 | Nxp B.V. | Electrical power converters and methods of operation |
| US9088216B2 (en) | 2009-01-19 | 2015-07-21 | Power Systems Technologies, Ltd. | Controller for a synchronous rectifier switch |
| WO2010083511A1 (en) * | 2009-01-19 | 2010-07-22 | Flextronics International Usa, Inc. | Controller for a power converter |
| CN101834527B (zh) * | 2009-03-12 | 2012-12-12 | 台达电子工业股份有限公司 | 双级交换式电源转换电路 |
| US9019061B2 (en) * | 2009-03-31 | 2015-04-28 | Power Systems Technologies, Ltd. | Magnetic device formed with U-shaped core pieces and power converter employing the same |
| KR101695419B1 (ko) * | 2009-04-15 | 2017-01-24 | 삼성디스플레이 주식회사 | 전원 공급 방법, 이를 수행하기 위한 전원 공급 장치 및 이를 포함하는 표시 장치 |
| US8514593B2 (en) * | 2009-06-17 | 2013-08-20 | Power Systems Technologies, Ltd. | Power converter employing a variable switching frequency and a magnetic device with a non-uniform gap |
| US9077248B2 (en) | 2009-06-17 | 2015-07-07 | Power Systems Technologies Ltd | Start-up circuit for a power adapter |
| US8643222B2 (en) | 2009-06-17 | 2014-02-04 | Power Systems Technologies Ltd | Power adapter employing a power reducer |
| US8638578B2 (en) | 2009-08-14 | 2014-01-28 | Power System Technologies, Ltd. | Power converter including a charge pump employable in a power adapter |
| US8976549B2 (en) * | 2009-12-03 | 2015-03-10 | Power Systems Technologies, Ltd. | Startup circuit including first and second Schmitt triggers and power converter employing the same |
| US8520420B2 (en) * | 2009-12-18 | 2013-08-27 | Power Systems Technologies, Ltd. | Controller for modifying dead time between switches in a power converter |
| US9246391B2 (en) | 2010-01-22 | 2016-01-26 | Power Systems Technologies Ltd. | Controller for providing a corrected signal to a sensed peak current through a circuit element of a power converter |
| US8787043B2 (en) * | 2010-01-22 | 2014-07-22 | Power Systems Technologies, Ltd. | Controller for a power converter and method of operating the same |
| CN102870320B (zh) | 2010-03-17 | 2016-11-02 | 电力系统技术有限公司 | 功率转换器的控制系统及其操作方法 |
| US20110239008A1 (en) * | 2010-03-26 | 2011-09-29 | Lam Kean W | Power Adapter Having a Universal Serial Bus Hub |
| US8792257B2 (en) | 2011-03-25 | 2014-07-29 | Power Systems Technologies, Ltd. | Power converter with reduced power dissipation |
| US8792256B2 (en) | 2012-01-27 | 2014-07-29 | Power Systems Technologies Ltd. | Controller for a switch and method of operating the same |
| US9281748B2 (en) | 2012-03-02 | 2016-03-08 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Operating a DC-DC converter |
| US9190898B2 (en) | 2012-07-06 | 2015-11-17 | Power Systems Technologies, Ltd | Controller for a power converter and method of operating the same |
| US9106130B2 (en) | 2012-07-16 | 2015-08-11 | Power Systems Technologies, Inc. | Magnetic device and power converter employing the same |
| US9379629B2 (en) | 2012-07-16 | 2016-06-28 | Power Systems Technologies, Ltd. | Magnetic device and power converter employing the same |
| US9099232B2 (en) | 2012-07-16 | 2015-08-04 | Power Systems Technologies Ltd. | Magnetic device and power converter employing the same |
| US9214264B2 (en) | 2012-07-16 | 2015-12-15 | Power Systems Technologies, Ltd. | Magnetic device and power converter employing the same |
| US9240712B2 (en) | 2012-12-13 | 2016-01-19 | Power Systems Technologies Ltd. | Controller including a common current-sense device for power switches of a power converter |
| CN103163930A (zh) * | 2013-04-07 | 2013-06-19 | 北京机械设备研究所 | 一种级联变换器的电压闭环稳定控制电路 |
| JP6402474B2 (ja) * | 2013-07-17 | 2018-10-10 | 富士電機株式会社 | スイッチング電源の制御装置 |
| US9236347B2 (en) | 2013-10-09 | 2016-01-12 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Operating and manufacturing a DC-DC converter |
| CN104602226A (zh) | 2013-10-31 | 2015-05-06 | 中兴通讯股份有限公司 | 一种发送、接收系统信息的方法及装置 |
| US9300206B2 (en) | 2013-11-15 | 2016-03-29 | Power Systems Technologies Ltd. | Method for estimating power of a power converter |
| DE102014205650A1 (de) * | 2014-03-26 | 2015-10-01 | Robert Bosch Gmbh | Zweistufiger Gleichspannungswandler mit Leistungsskalierung |
| CN105141134B (zh) | 2014-05-26 | 2019-06-14 | 中兴通讯股份有限公司 | 一种开关电源和控制该开关电源的方法 |
| US9219422B1 (en) | 2014-08-21 | 2015-12-22 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Operating a DC-DC converter including a coupled inductor formed of a magnetic core and a conductive sheet |
| US9379619B2 (en) | 2014-10-21 | 2016-06-28 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Dividing a single phase pulse-width modulation signal into a plurality of phases |
| US9618539B2 (en) | 2015-05-28 | 2017-04-11 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Sensing current of a DC-DC converter |
| CN107306087B (zh) * | 2016-04-20 | 2019-07-02 | 台达电子企业管理（上海）有限公司 | 一种双级转换器及其控制方法 |
| EP3610552B1 (en) * | 2017-06-12 | 2023-11-29 | Gbatteries Energy Canada Inc. | Battery charging through multi-stage voltage conversion |
| US10476395B2 (en) * | 2017-11-30 | 2019-11-12 | Futurewei Technologies, Inc. | Voltage converting system and method of using the same |
| WO2020163857A1 (en) * | 2019-02-08 | 2020-08-13 | Lear Corporation | Hv/mv/lv dc/dc converter |
| DE102019208122A1 (de) * | 2019-06-04 | 2020-12-10 | Audi Ag | Verfahren zum Betrieb einer elektrischen Schaltung, elektrische Schaltung und Kraftfahrzeug |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4975820A (en) * | 1989-09-01 | 1990-12-04 | National Semiconductor Corporation | Adaptive compensating ramp generator for current-mode DC/DC converters |
| US6400582B1 (en) * | 2000-11-21 | 2002-06-04 | International Business Machines Corporation | Dual forward power converter utilizing coupling capacitors for improved efficiency |
| US6487098B2 (en) * | 2001-02-01 | 2002-11-26 | International Business Machines Corporation | Power factor correction (PFC) circuit that eliminates an inrush current limit circuit |
| US6442052B1 (en) * | 2001-08-30 | 2002-08-27 | International Business Machines Corporation | High efficiency power converter with fast transient response |
-
2002
- 2002-01-24 JP JP2002015839A patent/JP3789364B2/ja not_active Expired - Lifetime
-
2003
- 2003-01-22 US US10/349,422 patent/US6683797B2/en not_active Expired - Lifetime
- 2003-01-24 CN CN03103361A patent/CN1434560A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011182575A (ja) * | 2010-03-02 | 2011-09-15 | Fujitsu Telecom Networks Ltd | 電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6683797B2 (en) | 2004-01-27 |
| US20030137853A1 (en) | 2003-07-24 |
| CN1434560A (zh) | 2003-08-06 |
| JP3789364B2 (ja) | 2006-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3789364B2 (ja) | 二段構成のｄｃ−ｄｃコンバータ | |
| US7495423B1 (en) | Apparatus and method for loop adjustment for a DC/DC switching regulator | |
| US9397570B2 (en) | Systems for controlling high frequency voltage mode switching regulators | |
| US8536841B2 (en) | PWM control circuit of a converter and the control method thereof | |
| KR101220800B1 (ko) | 전류 모드 제어형 스위칭 조절기 및 그 동작 제어 방법 | |
| TWI400868B (zh) | Dc至dc降壓升壓電壓轉換器及由其執行之方法 | |
| US7443148B2 (en) | Constant on-time regulator with increased maximum duty cycle | |
| US9450496B2 (en) | Multi-stage power converters and methods for varying a regulated voltage of one stage as a function of an output current of another stage | |
| US7482791B2 (en) | Constant on-time regulator with internal ripple generation and improved output voltage accuracy | |
| KR101045718B1 (ko) | 벅 스위칭 레귤레이터 및 방법 | |
| US8890499B2 (en) | Buck DC-DC converter with improved accuracy | |
| US20090284235A1 (en) | Adaptive Compensation Scheme for LC Circuits In Feedback Loops | |
| CN104052270A (zh) | 一种控制直流-直流转换器的方法和系统 | |
| US8922187B2 (en) | Buck DC-DC converter with improved accuracy and stability | |
| TW201304374A (zh) | 功率轉換器及其控制器和控制方法 | |
| TWI625923B (zh) | 直流對直流轉換電路及其多相電源控制器 | |
| Sheehan et al. | Switch-mode power converter compensation made easy | |
| US6972974B2 (en) | Compensator to achieve constant bandwidth in a switching regulator | |
| Jiang | A large current source with high accuracy and fast settling | |
| CN117200552A (zh) | 开关变换器及其控制电路 | |
| CN108696124B (zh) | 防止电感器电流反向的功率调节器 | |
| CN112994467B (zh) | 应用于原边反馈反激式变换器的混合调制控制方法及电路 | |
| TWI406486B (zh) | 用於反激式電源變換器的初級側感測和調整的系統和方法 | |
| US20240039412A1 (en) | Resonance operation of dc-dc converter using a point-of-load integrated circuit | |
| CN111682766B (zh) | 改进型交错式buck DC-DC变换器的补偿器的建模和仿真方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060111 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060307 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060328 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060328 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3789364 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090407 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120407 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130407 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140407 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |