JP2017157751A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2017157751A5 JP2017157751A5 JP2016041427A JP2016041427A JP2017157751A5 JP 2017157751 A5 JP2017157751 A5 JP 2017157751A5 JP 2016041427 A JP2016041427 A JP 2016041427A JP 2016041427 A JP2016041427 A JP 2016041427A JP 2017157751 A5 JP2017157751 A5 JP 2017157751A5
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- protective film
- holes
- slit
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims description 12
- 230000001681 protective Effects 0.000 claims description 6
Description
上記目的を達成するための請求項１では、一面（１０ａ）を有し、一面側に複数の接続部（１９〜２１）が形成された第１基板（１０）と、一面（３０ａ）および当該一面と反対側の他面（３０ｂ）を有し、当該一面が第１基板の一面と接合されることで第１基板上に積層され、複数の接続部をそれぞれ露出させる複数の貫通孔が第１基板との積層方向に沿って形成された第２基板（３０）と、複数の貫通孔（３６）のそれぞれに配置され、複数の接続部とそれぞれ電気的に接続される複数の貫通電極（３８）と、複数の貫通電極を一体的に覆う保護膜（４１）とを備え、貫通電極および保護膜は、貫通孔の壁面に沿った形状で配置されており、保護膜は、第１基板の一面に対する法線方向から視たとき、複数の貫通孔の開口部をそれぞれ囲む複数の枠状のスリット（４１ｄ）が形成され、スリットよりも内縁側の領域とスリットよりも外縁側の領域とがスリットによって分離されている。
Claims (1)
- 一面（１０ａ）を有し、前記一面側に複数の接続部（１９〜２１）が形成された第１基板（１０）と、
一面（３０ａ）および当該一面と反対側の他面（３０ｂ）を有し、当該一面が前記第１基板の一面と接合されることで前記第１基板上に積層され、前記複数の接続部をそれぞれ露出させる複数の貫通孔（３６）が前記第１基板との積層方向に沿って形成された第２基板（３０）と、
前記複数の貫通孔のそれぞれに配置され、前記複数の接続部とそれぞれ電気的に接続される複数の貫通電極（３８）と、
前記複数の貫通電極を一体的に覆う保護膜（４１）と、を備え、
前記貫通電極および前記保護膜は、前記貫通孔の壁面に沿った形状で配置されており、
前記保護膜は、前記第１基板の一面に対する法線方向から視たとき、前記複数の貫通孔の開口部をそれぞれ囲む複数の枠状のスリット（４１ｄ）が形成され、前記スリットよりも内縁側の領域と前記スリットよりも外縁側の領域とが前記スリットによって分離されている半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016041427A JP6443362B2 (ja) | 2016-03-03 | 2016-03-03 | 半導体装置 |
| PCT/JP2017/006898 WO2017150343A1 (ja) | 2016-03-03 | 2017-02-23 | 半導体装置 |
| US16/078,131 US10468322B2 (en) | 2016-03-03 | 2017-02-23 | Semiconductor device capable of suppressing cracks of through-hole protective film and short circuit of adjacent through-electrodes |
| CN201780014552.XA CN108701615B (zh) | 2016-03-03 | 2017-02-23 | 半导体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016041427A JP6443362B2 (ja) | 2016-03-03 | 2016-03-03 | 半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2017157751A JP2017157751A (ja) | 2017-09-07 |
| JP2017157751A5 true JP2017157751A5 (ja) | 2018-06-14 |
| JP6443362B2 JP6443362B2 (ja) | 2018-12-26 |
Family
ID=59742860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016041427A Active JP6443362B2 (ja) | 2016-03-03 | 2016-03-03 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10468322B2 (ja) |
| JP (1) | JP6443362B2 (ja) |
| CN (1) | CN108701615B (ja) |
| WO (1) | WO2017150343A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019067937A (ja) | 2017-10-02 | 2019-04-25 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、半導体装置の製造方法、及び、電子機器 |
| JP7340965B2 (ja) | 2019-06-13 | 2023-09-08 | キヤノン株式会社 | 半導体装置およびその製造方法 |
| EP3790046A1 (en) * | 2019-09-03 | 2021-03-10 | Ams Ag | Through-substrate via and method for manufacturing a through-substrate via |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4088120B2 (ja) * | 2002-08-12 | 2008-05-21 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP4966487B2 (ja) * | 2004-09-29 | 2012-07-04 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
| JP4937842B2 (ja) * | 2007-06-06 | 2012-05-23 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| KR100945504B1 (ko) | 2007-06-26 | 2010-03-09 | 주식회사 하이닉스반도체 | 스택 패키지 및 그의 제조 방법 |
| US8334599B2 (en) * | 2008-08-21 | 2012-12-18 | Qimonda Ag | Electronic device having a chip stack |
| WO2010061551A1 (ja) | 2008-11-25 | 2010-06-03 | パナソニック株式会社 | 半導体装置および電子機器 |
| JP5146307B2 (ja) * | 2008-12-26 | 2013-02-20 | パナソニック株式会社 | 半導体装置 |
| JP4659875B2 (ja) * | 2008-11-25 | 2011-03-30 | パナソニック株式会社 | 半導体装置 |
| JP2011165983A (ja) | 2010-02-10 | 2011-08-25 | Seiko Epson Corp | 配線基板の製造方法、導体パターン形成用インクセットおよび配線基板 |
| JP5622433B2 (ja) * | 2010-04-28 | 2014-11-12 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP2012009473A (ja) | 2010-06-22 | 2012-01-12 | Panasonic Corp | 半導体装置及びその製造方法 |
| EP2463896B1 (en) | 2010-12-07 | 2020-04-15 | IMEC vzw | Method for forming through-substrate vias surrounded by isolation trenches with an airgap and corresponding device |
| JP2012253182A (ja) * | 2011-06-02 | 2012-12-20 | Panasonic Corp | 半導体装置及びその製造方法 |
| JP2013098308A (ja) | 2011-10-31 | 2013-05-20 | Elpida Memory Inc | 半導体ウェハ、半導体装置及びその製造方法 |
| JP5948924B2 (ja) * | 2012-02-09 | 2016-07-06 | セイコーエプソン株式会社 | 半導体装置、半導体装置の製造方法、回路装置、回路装置の製造方法、電子機器 |
| KR102094924B1 (ko) * | 2013-06-27 | 2020-03-30 | 삼성전자주식회사 | 관통전극을 갖는 반도체 패키지 및 그 제조방법 |
| JP6098412B2 (ja) * | 2013-07-23 | 2017-03-22 | 株式会社デンソー | 半導体装置 |
| JP5783297B2 (ja) | 2013-08-06 | 2015-09-24 | 株式会社デンソー | 力学量センサ |
| JP6335099B2 (ja) * | 2014-11-04 | 2018-05-30 | 東芝メモリ株式会社 | 半導体装置および半導体装置の製造方法 |
-
2016
- 2016-03-03 JP JP2016041427A patent/JP6443362B2/ja active Active
-
2017
- 2017-02-23 CN CN201780014552.XA patent/CN108701615B/zh active Active
- 2017-02-23 WO PCT/JP2017/006898 patent/WO2017150343A1/ja active Application Filing
- 2017-02-23 US US16/078,131 patent/US10468322B2/en active Active