JP2017130516A - ウエーハの加工方法 - Google Patents

ウエーハの加工方法 Download PDF

Info

Publication number
JP2017130516A
JP2017130516A JP2016007826A JP2016007826A JP2017130516A JP 2017130516 A JP2017130516 A JP 2017130516A JP 2016007826 A JP2016007826 A JP 2016007826A JP 2016007826 A JP2016007826 A JP 2016007826A JP 2017130516 A JP2017130516 A JP 2017130516A
Authority
JP
Japan
Prior art keywords
wafer
modified layer
laser beam
initial
forming step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016007826A
Other languages
English (en)
Other versions
JP6608713B2 (ja
Inventor
中村　勝
Masaru Nakamura
勝 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2016007826A priority Critical patent/JP6608713B2/ja
Priority to TW105139108A priority patent/TWI705486B/zh
Priority to KR1020160175520A priority patent/KR102519860B1/ko
Priority to US15/398,274 priority patent/US9768127B2/en
Priority to SG10201700072UA priority patent/SG10201700072UA/en
Priority to CN201710007888.5A priority patent/CN106992151B/zh
Publication of JP2017130516A publication Critical patent/JP2017130516A/ja
Application granted granted Critical
Publication of JP6608713B2 publication Critical patent/JP6608713B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0011—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing with preliminary treatment, e.g. weakening by scoring
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0058—Accessories specially adapted for use with machines for fine working of gems, jewels, crystals, e.g. of semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Mechanical Engineering (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Plasma & Fusion (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】内部に改質層を形成して複数の領域にデバイスが形成されたウエーハを分割する際に、初期改質層から表面に向けて成長するクラックの方向を規制することにより分割面の蛇行を抑制する。
【解決手段】ウエーハ２に対して透過性を有する波長のレーザー光線ＬＢの集光点をウエーハの裏面２ｂ側から表面近傍に位置付けて照射し分割予定ラインに沿って初期改質層２１０を形成した後、初期改質層の裏面側に隣接してレーザー光線の集光点を位置付けてＸ軸方向に沿った分割予定ラインに沿って照射することにより初期改質層から表面に向けてクラック２３１を成長させるための次期改質層２２０を形成するとき、次期改質層は、初期改質層の直上からＸ軸と直交するＹ軸方向に僅かにオフセットＳした位置にレーザー光線の集光点を位置付けて照射することにより初期改質層からウエーハの表面に向けて成長するクラックの方向を規制する。
【選択図】図５

Description

本発明は、表面に複数の分割予定ラインが格子状に形成されているとともに該複数の分割予定ラインによって区画された複数の領域にデバイスが形成されたウエーハを、分割予定ラインに沿って分割するウエーハの加工方法に関する。
半導体デバイス製造工程においては、略円板形状である半導体ウエーハの表面に格子状に配列された分割予定ラインによって複数の領域が区画され、この区画された領域にＩＣ、ＬＳＩ等のデバイスを形成する。このように形成された半導体ウエーハを分割予定ラインに沿って切断することにより、デバイスが形成された領域を分割して個々のデバイスを製造している。
半導体ウエーハ等のウエーハを分割する方法として、ウエーハに対して透過性を有する波長のパルスレーザー光線を用い、分割すべき領域の内部に集光点を位置付けてパルスレーザー光線を照射する内部加工と呼ばれるレーザー加工方法が実用化されている。この内部加工と呼ばれるレーザー加工方法を用いた分割方法は、ウエーハに対して透過性を有する波長のパルスレーザー光線の集光点をウエーハの内部に位置付けて分割予定ラインに沿って照射することにより、ウエーハの内部に分割予定ラインに沿って改質層を連続的に形成し、ウエーハに外力を付与することにより、ウエーハを改質層が形成され強度が低下せしめられた分割予定ラインに沿って個々のデバイスに分割する技術である（例えば、特許文献１参照）。
ウエーハに外力を付与する方法として、ウエーハの表面に保護テープを貼着し、ウエーハの裏面を研削して所定の厚みに形成するとともに、研削によってウエーハに外力を付与することにより、ウエーハを改質層が形成された分割予定ラインに沿って個々のデバイスに分割する技術が下記特許文献２に開示されている。
特許第３４０８８０５号公報 特開２０１４−１７２８７号公報
上述した内部加工と呼ばれるレーザー加工方法によって内部に分割予定ラインに沿って改質層を連続的に形成したウエーハを分割予定ラインに沿って確実に分割するためには、ウエーハの内部に分割予定ラインに沿って複数の改質層を積層して形成する必要がある。
しかるに、図１０に示すようにウエーハＷの下面（表面）側に最初に形成された初期改質層Ｂ１の直上の上面（裏面）側に次期改質層Ｂ２を形成すると、初期改質層Ｂ１から下面（表面）に向けてランダムな方向にクラックＣが成長する。このため、ウエーハに外力を付与して個々のデバイスに分割すると、表面側の分割面が蛇行してデバイスの品質を低下させるという問題がある。
特に、ウエーハの裏面を研削して所定の厚みに形成するとともに、研削によってウエーハに外力を付与することにより、ウエーハを改質層が形成された分割予定ラインに沿って個々のデバイスに分割する場合に上記問題が顕著となる。
本発明は上記事実に鑑みてなされたものであり、その主たる技術課題は、ウエーハの内部に分割予定ラインに沿って複数の改質層を積層して分割する際に、初期改質層から表面に向けて成長するクラックの方向を規制することにより、分割面の蛇行を抑制することができるウエーハの加工方法を提供することである。
上記主たる技術課題を解決するため、本発明によれば、表面に複数の分割予定ラインが格子状に形成されているとともに該複数の分割予定ラインによって区画された複数の領域にデバイスが形成されたウエーハを、分割予定ラインに沿って個々のデバイスに分割するウエーハの加工方法であって、
ウエーハに対して透過性を有する波長のレーザー光線の集光点をウエーハの裏面側からＸ軸方向に沿って位置付けられた分割予定ラインに対応する内部における表面近傍に位置付けて照射し分割予定ラインに沿って初期改質層を形成する初期改質層形成工程と、
該初期改質層の裏面側に隣接してレーザー光線の集光点を位置付けて分割予定ラインに沿って照射することにより初期改質層から表面に向けてクラックを成長させるための次期改質層を形成する次期改質層形成工程と、を含み、
該次期改質層形成工程は、初期改質層の直上からＸ軸方向に直交するＹ軸方向に僅かにオフセットした位置にレーザー光線の集光点を位置付けて照射することにより初期改質層からウエーハの表面に向けて成長するクラックの方向を規制する、
ことを特徴とするウエーハの加工方法が提供される。
上記次期改質層形成工程を実施した後に、ウエーハの表面に保護部材を貼着した状態でウエーハの裏面を研削して所定の厚みに形成するとともに個々のデバイスに分割する裏面研削工程を実施する。
また、上記オフセット量は、６〜８μｍに設定されている。
本発明におけるウエーハの加工方法は、ウエーハに対して透過性を有する波長のレーザー光線の集光点をウエーハの裏面側からＸ軸方向に沿って位置付けられた分割予定ラインに対応する内部における表面近傍に位置付けて照射し分割予定ラインに沿って初期改質層を形成する初期改質層形成工程と、
該初期改質層の裏面側に隣接してレーザー光線の集光点を位置付けて分割予定ラインに沿って照射することにより初期改質層から表面に向けてクラックを成長させるための次期改質層を形成する次期改質層形成工程と、を含み、
該次期改質層形成工程は、初期改質層の直上からＸ軸方向に直交するＹ軸方向に僅かにオフセットした位置にレーザー光線の集光点を位置付けて照射することにより初期改質層からウエーハの表面に向けて成長するクラックの方向を規制するので、クラックに沿って分割された表面側の分割面の蛇行が抑制される。
従って、ウエーハの内部に分割予定ラインに沿って改質層を積層して形成する際に、ウエーハの表面側に最初に形成された初期改質層から表面に向けてランダムな方向にクラックが成長し、ウエーハに外力を付与して個々のデバイスに分割すると表面側の分割面が蛇行してデバイスの品質を低下させるという問題が解消する。
本発明によるウエーハの加工方法によって分割されるウエーハとしての半導体ウエーハの斜視図。 本発明によるウエーハの加工方法における保護部材貼着工程を示す説明図。 本発明によるウエーハの加工方法における改質層形成工程を実施するためのレーザー加工装置の要部斜視図。 本発明によるウエーハの加工方法における初期改質層形成工程を示す説明図。 本発明によるウエーハの加工方法における次期改質層形成工程を示す説明図。 本発明によるウエーハの加工方法における裏面研削工程の説明図。 本発明によるウエーハの加工方法における裏面研削工程が実施されたウエーハの裏面にダイシングテープを貼着しダイシングテープの外周部を環状のフレームによって支持するウエーハ支持工程の説明図。 図１に示す半導体ウエーハが分割予定ラインに沿って分割された分割ラインの交差点におけるシフト量についての説明図。 本発明によるウエーハの加工方法によって分割された半導体ウエーハの分割ラインの交差点におけるシフト量の実験結果を示す図。 従来のウエーハの加工方法における改質層形成工程の説明図。
以下、本発明によるウエーハの加工方法の好適な実施形態について、添付図面を参照して詳細に説明する。
図１には、本発明に従って加工されるウエーハとしての半導体ウエーハの斜視図が示されている。図１に示す半導体ウエーハ２は、厚みが例えば７００μｍのシリコンウエーハからなっており、表面２ａに複数の分割予定ライン２１が格子状に形成されているとともに、該複数の分割予定ライン２１によって区画された複数の領域にＩＣ、ＬＳＩ等のデバイス２２が形成されている。以下、この半導体ウエーハ２を分割予定ライン２１に沿って個々のデバイス２２に分割するウエーハの加工方法について説明する。
先ず、半導体ウエーハ２の表面２ａに形成されたデバイス２２を保護するために、半導体ウエーハ２の表面２ａに保護部材を貼着する保護部材貼着工程を実施する。即ち、図２に示すように半導体ウエーハ２の表面２ａに保護部材としての保護テープ３を貼着する。なお、保護テープ３は、図示の実施形態においては厚さが１００μｍのポリ塩化ビニル（ＰＶＣ）からなるシート状基材の表面にアクリル樹脂系の糊が厚さ５μｍ程度塗布されている。
半導体ウエーハ２の表面２ａに保護部材としての保護テープ３を貼着したならば、半導体ウエーハ２に対して透過性を有する波長のレーザー光線の集光点を半導体ウエーハ２の裏面側からＸ軸方向に沿って位置付けられた分割予定ラインに対応する内部における表面近傍に位置付けて照射し分割予定ラインに沿って初期改質層を形成する初期改質層形成工程を実施する。この初期改質層形成工程は、図３に示すレーザー加工装置４を用いて実施する。図３に示すレーザー加工装置４は、被加工物を保持するチャックテーブル４１と、該チャックテーブル４１上に保持された被加工物にレーザー光線を照射するレーザー光線照射手段４２と、チャックテーブル４１上に保持された被加工物を撮像する撮像手段４３を具備している。チャックテーブル４１は、被加工物を吸引保持するように構成されており、図示しない移動機構によって図３において矢印Ｘで示す加工送り方向（Ｘ軸方向）およびＸ軸方向に直交する矢印Ｙで示す割り出し送り方向（Ｙ軸方向）に移動せしめられるようになっている。
上記レーザー光線照射手段４２は、実質上水平に配置された円筒形状のケーシング４２１の先端に装着された集光器４２２からパルスレーザー光線を照射する。また、上記レーザー光線照射手段４２を構成するケーシング４２１の先端部に装着された撮像手段４３は、図示の実施形態においては可視光線によって撮像する通常の撮像素子（ＣＣＤ）の外に、被加工物に赤外線を照射する赤外線照明手段と、該赤外線照明手段によって照射された赤外線を捕らえる光学系と、該光学系によって捕らえられた赤外線に対応した電気信号を出力する撮像素子（赤外線ＣＣＤ）等で構成されており、撮像した画像信号を図示しない制御手段に送る。
上述したレーザー加工装置４を用いて実施する初期改質層形成工程について、図３および図４を参照して説明する。
この初期改質層形成工程は、先ず上述した図３に示すレーザー加工装置４のチャックテーブル４１上に上記保護部材貼着工程が実施された半導体ウエーハ２の保護テープ３側を載置する。そして、図示しない吸引手段によってチャックテーブル４１上に半導体ウエーハ２を保護テープ３を介して吸引保持する（ウエーハ保持工程）。従って、チャックテーブル４１上に保持された半導体ウエーハ２は、裏面２ｂが上側となる。このようにして、半導体ウエーハ２を吸引保持したチャックテーブル４１は、図示しない加工送り手段によって撮像手段４３の直下に位置付けられる。
チャックテーブル４１が撮像手段４３の直下に位置付けられると、撮像手段４３および図示しない制御手段によって半導体ウエーハ２のレーザー加工すべき加工領域を検出するアライメント作業を実行する。即ち、撮像手段４３および図示しない制御手段は、半導体ウエーハ２の所定方向に形成されている分割予定ライン２１と、分割予定ライン２１に沿ってレーザー光線を照射するレーザー光線照射手段４２の集光器４２２との位置合わせを行うためのパターンマッチング等の画像処理を実行し、レーザー光線照射位置のアライメントを遂行する。また、半導体ウエーハ２に形成されている上記所定方向に対して直交する方向に延びる分割予定ライン２１に対しても、同様にレーザー光線照射位置のアライメントが遂行される。このとき、半導体ウエーハ２の分割予定ライン２１が形成されている表面２ａは下側に位置しているが、撮像手段４３が上述したように赤外線照明手段と赤外線を捕らえる光学系および赤外線に対応した電気信号を出力する撮像素子（赤外線ＣＣＤ）等で構成された撮像手段を備えているので、裏面２ｂから透かして分割予定ライン２１を撮像することができる。
以上のようにしてチャックテーブル４１上に保持された半導体ウエーハ２に形成されている分割予定ライン２１を検出し、レーザー光線照射位置のアライメントが行われたならば、図４の（ａ）で示すようにチャックテーブル４１をレーザー光線を照射するレーザー光線照射手段４２の集光器４２２が位置するレーザー光線照射領域に移動し、所定の分割予定ライン２１の一端（図４の（ａ）において左端）をレーザー光線照射手段４２の集光器４２２の直下に位置付ける。次に、集光器４２２から照射されるパルスレーザー光線ＬＢの集光点Ｐ１を半導体ウエーハ２の表面２ａ（下面）から例えば７０μｍ裏面２ｂ（上面）側に位置付ける。そして、集光器４２２からシリコンウエーハに対して透過性を有する波長のパルスレーザー光線ＬＢを照射しつつチャックテーブル４１を図４の（ａ）において矢印Ｘ１で示す方向に所定の送り速度で移動せしめる。そして、分割予定ライン２１の他端がレーザー光線照射手段４２の集光器４２２の照射位置に達したら、パルスレーザー光線ＬＢの照射を停止するとともにチャックテーブル４１の移動を停止する。この結果、半導体ウエーハ２の内部には、図４の（ｂ）に示すようにＸ軸方向に位置付けられた分割予定ライン２１に沿って初期改質層２１０が連続して形成される。なお、図４の（ｃ）は、図４の（ｂ）における初期改質層２１０が形成された位置のＸ軸方向に直交するＹ軸方向断面図である。
なお、上記初期改質層形成工程における加工条件は、例えば次のように設定されている。
波長 ：１３４２ｎｍのパルスレーザー
繰り返し周波数 ：９０ｋＨｚ
平均出力 ：１．７Ｗ
集光スポット径 ：φ１μｍ
加工送り速度 ：７００ｍｍ／秒
上記加工条件によって初期改質層形成工程を実施することにより、半導体ウエーハ２の内部には分割予定ライン２１に沿って厚みが４０μｍ程度の初期改質層２１０が形成される。
このようにして所定の分割予定ライン２１に沿って上記初期改質層形成工程を実施したら、チャックテーブル４１をＹ軸方向に半導体ウエーハ２に形成された分割予定ライン２１の間隔だけ割り出し送りし（割り出し送り工程）、上記初期改質層形成工程を遂行する。このようにして所定方向に形成された全ての分割予定ライン２１に沿って上記初期改質層形成工程を実施したならば、チャックテーブル４１を９０度回動せしめて、上記所定方向に形成された分割予定ライン２１に対して直交する方向に延びる全ての分割予定ライン２１に沿って上記初期改質層形成工程を実行する。
上述した初期改質層形成工程を実施したならば、初期改質層２１０の裏面２ｂ側に隣接してレーザー光線の集光点を位置付けて分割予定ラインに沿って照射することによりＸ軸方向に初期改質層２１０から表面に向けてクラックを成長させるための改質層を形成する次期改質層形成工程を実施する。この次期改質層形成工程は、上述した初期改質層形成工程を実施した後に図５の（ａ）で示すようにチャックテーブル４１をレーザー光線を照射するレーザー光線照射手段４２の集光器４２２が位置するレーザー光線照射領域に移動し、所定の分割予定ライン２１の一端（図５の（ａ）において左端）をレーザー光線照射手段４２の集光器４２２の直下に位置付ける。次に、図５の（ｂ）に示すように集光器４２２から照射されるパルスレーザー光線ＬＢの集光点Ｐ２を半導体ウエーハ２の表面２ａ（下面）から例えば１５０μｍ裏面２ｂ（上面）側に位置付けるとともに、チャックテーブル４１をＹ軸方向に移動して初期改質層２１０の直上（上記パルスレーザー光線ＬＢの集光点Ｐ１のＹ軸方向位置）から図示の実施形態においてはＹ軸方向右側に僅かにオフセット（Ｓ）した位置に位置付ける。そして、集光器４２２からシリコンウエーハに対して透過性を有する波長のパルスレーザー光線ＬＢを照射しつつチャックテーブル４１を図５の（ａ）において矢印Ｘ１で示す方向に所定の送り速度で移動せしめる（次期改質層形成工程）。そして、分割予定ライン２１の他端がレーザー光線照射手段４２の集光器４２２の照射位置に達したら、パルスレーザー光線ＬＢの照射を停止するとともにチャックテーブル４１の移動を停止する。なお、次期改質層形成工程における加工条件は、上記初期改質層形成工程の加工条件と同一でよい。この結果、半導体ウエーハ２の内部には、図５の（ｃ）に示すように上記初期改質層２１０の斜め上側に厚みが４０μｍ程度の次期改質層２２０が形成され初期改質層２１０に向けてクラック２３１が成長するとともに、初期改質層２１０から表面２ａに向けてクラック２３２が成長する。このクラック２３２は、パルスレーザー光線ＬＢの集光点Ｐ１から集光点Ｐ２にオフセット（Ｓ）した方向と反対側に向けて成長する。
このようにして所定の分割予定ライン２１に沿って上記次期改質層形成工程を実施したら、チャックテーブル４１をＹ軸方向に半導体ウエーハ２に形成された分割予定ライン２１の間隔だけ割り出し送りし（割り出し送り工程）、上記次期改質層形成工程を遂行する。このようにして所定方向に形成された全ての分割予定ライン２１に沿って上記次期改質層形成工程を実施したならば、チャックテーブル４１を９０度回動せしめて、上記所定方向に形成された分割予定ライン２１に対して直交する方向に延びる分割予定ライン２１に沿って上記次期改質層形成工程を実行する。
なお、初期改質層形成工程において形成された初期改質層２１０のＹ軸方向位置（初期改質層形成工程におけるパルスレーザー光線ＬＢの集光点Ｐ１のＹ軸方向位置）と次期改質層形成工程におけるパルスレーザー光線ＬＢの集光点Ｐ２とのＹ軸方向のオフセット（Ｓ）量と分割予定ライン２１に沿って分割される分割ラインとの関係については、後で詳細に説明する。
上述した初期改質層形成工程および次期改質層形成工程を実施したならば、半導体ウエーハ２の表面に保護部材としての保護テープ３を貼着した状態で半導体ウエーハ２の裏面を研削して所定の厚みに形成するとともに個々のデバイスに分割する裏面研削工程を実施する。この裏面研削工程は、図６の（ａ）に示す研削装置５を用いて実施する。図６の（ａ）に示す研削装置５は、被加工物を保持する保持手段としてのチャックテーブル５１と、該チャックテーブル５１に保持された被加工物を研削する研削手段５２を具備している。チャックテーブル５１は、上面に被加工物を吸引保持するように構成されており、図示しない回転駆動機構によって図６の（ａ）において矢印５１ａで示す方向に回転せしめられる。研削手段５２は、スピンドルハウジング５３と、該スピンドルハウジング５３に回転自在に支持され図示しない回転駆動機構によって回転せしめられる回転スピンドル５４と、該回転スピンドル５４の下端に装着されたマウンター５５と、該マウンター５５の下面に取り付けられた研削ホイール５６とを具備している。この研削ホイール５６は、円環状の基台５７と、該基台５７の下面に環状に装着された研削砥石５８とからなっており、基台５７がマウンター５５の下面に締結ボルト５９によって取り付けられている。
上述した研削装置５を用いて裏面研削工程を実施するには、図６の（ａ）に示すようにチャックテーブル５１の上面（保持面）に半導体ウエーハ５の表面に貼着されている保護テープ３側を載置する。そして、図示しない吸引手段によってチャックテーブル５１上に半導体ウエーハ２を保護テープ３を介して吸引保持する（ウエーハ保持工程）。従って、チャックテーブル５１上に保持された半導体ウエーハ２は、裏面２ｂが上側となる。このようにチャックテーブル５１上に半導体ウエーハ２を保護テープ３を介して吸引保持したならば、チャックテーブル５１を図６の（ａ）において矢印５１ａで示す方向に例えば３００ｒｐｍで回転しつつ、研削手段５２の研削ホイール５６を図６の（ａ）において矢印５６ａで示す方向に例えば３４００ｒｐｍで回転せしめて、図６の（ｂ）に示すように研削砥石５８を被加工面である半導体ウエーハ２の裏面２ｂに接触せしめ、研削ホイール５６を矢印５６ｂで示すように例えば１μｍ／秒の研削送り速度で下方（チャックテーブル５１の保持面に対し垂直な方向）に所定量研削送りする。この結果、半導体ウエーハ２の裏面２ｂが研削されて半導体ウエーハ２は所定の厚み（例えば１５０μｍ）に形成されるとともに、初期改質層２１０および表面に向けて伸長するクラック２３２が形成され強度が低下せしめられている分割ライン２４０に沿って個々のデバイス２２に分割される。このとき、分割ライン２４０を形成するクラック２３２は、上述したように初期改質層２１０から半導体ウエーハ２の表面に向けて成長するクラックの方向が規制されているので、半導体ウエーハ２の表面側の分割面の蛇行が抑制される。
次に、上記裏面研削工程が実施された半導体ウエーハ２の裏面２ｂにダイシングテープを貼着し該ダイシングテープの外周部を環状のフレームによって支持するウエーハ支持工程を実施する。即ち、図７に示すように、環状のフレームＦの内側開口部を覆うように外周部が装着されたダイシングテープＴの表面に上述した裏面研削工程が実施された半導体ウエーハ２の裏面２ｂを貼着する。そして、半導体ウエーハ２の表面２ａに貼着されている保護テープ３を剥離する。従って、ダイシングテープＴの表面に貼着された半導体ウエーハ２は、表面２ａが上側となる。
このようにして、ウエーハ支持工程を実施したならば、ダイシングテープＴの表面に貼着された半導体ウエーハ２が個々に分割されたデバイスをピックアップするピックアップ工程に送られる。
ここで、上記初期改質層形成工程において形成された初期改質層２１０のＹ軸方向位置（初期改質層形成工程におけるパルスレーザー光線ＬＢの集光点Ｐ１のＹ軸方向位置）と次期改質層形成工程におけるパルスレーザー光線ＬＢの集光点Ｐ２とのＹ軸方向のオフセット（Ｓ）量と分割予定ライン２１に沿って分割された分割ライン２４０との関係について、本発明者による実験結果に基づいて説明する。
本発明者は、図８に示すように上述したように分割予定ライン２１に沿って分割された分割ライン２４０の交差点におけるシフト（Ｆ）量を次の条件のもとにそれぞれ１００ポイント調査した。即ち、上記オフセット（Ｓ）量を０μｍ、２μｍ、４μｍ、６μｍ、８μｍ、１０μｍ、１２μｍに設定して上記次期改質層形成工程を実施し、各オフセット（Ｓ）量における最大シフト（Ｆ）量と平均値およびシフト量の７０％が含まれるシフト範囲を求め、図９に示す実験結果を得た。図９において、横軸は上記オフセット（Ｓ）量（μｍ）、縦軸は上記シフト（Ｆ）量を示している。
図６に示す実験結果から：
（１）オフセット（Ｓ）量が０μｍの場合（初期改質層形成工程において形成された初期改質層２１０の直上に次期改質層形成工程におけるパルスレーザー光線ＬＢの集光点Ｐ２が位置付けられた場合）は、最大シフト（Ｆ）量が６μｍと大きく、シフト（Ｆ）量の平均値が２．０μｍと大きいとともにシフト（Ｆ）量の７０％が含まれる範囲が２μｍと大きい。このようにオフセット（Ｓ）量が０μｍの場合は、分割ライン２４０の交差点におけるシフト（Ｆ）量が大きい。
（２）オフセット（Ｓ）量が２μｍの場合は、最大シフト（Ｆ）量が５μｍでオフセット（Ｓ）量が０μｍの場合より減少している。また、シフト（Ｆ）量の平均値が２．１μｍと大きいとともにシフト（Ｆ）量の７０％が含まれる範囲が２μｍと大きい。
（３）オフセット（Ｓ）量が４μｍの場合は、最大シフト（Ｆ）量が３μｍでオフセット（Ｓ）量が２μｍの場合に比して可なり減少している。また、シフト（Ｆ）量の平均値も１．４μｍと低下しているとともにシフト（Ｆ）量の７０％が含まれる範囲が１μｍに減少している。
（４）オフセット（Ｓ）量が６μｍの場合は、最大シフト（Ｆ）量が２μｍと減少し、シフト（Ｆ）量の平均値も０．５μｍと低下しているとともにシフト（Ｆ）量の７０％が含まれる範囲が１μｍに減少している。従って、オフセット（Ｓ）量が６μｍの場合は、高精度の分割が可能となる。
（５）オフセット（Ｓ）量が８μｍの場合は、最大シフト（Ｆ）量が１μｍでシフト（Ｆ）量の平均値も０．３μｍと低下しているとともにシフト（Ｆ）量の７０％が含まれる範囲が１μｍに減少している。このように、オフセット（Ｓ）量が８μｍの場合は、シフト（Ｆ）量の全てが１μｍの範囲に含まれ、上記オフセット（Ｓ）量が６μｍの場合より更に高精度の分割が可能となる。
（６）オフセット（Ｓ）量が１０μｍの場合は、最大シフト（Ｆ）量が２μｍでオフセット（Ｓ）量が８μｍの場合と同等であるが、シフト（Ｆ）量の平均値が１．１μｍと高いとともにシフト（Ｆ）量の７０％が含まれる範囲が２μｍと増加している。
（７）オフセット（Ｓ）量が１２μｍの場合は、最大シフト（Ｆ）量が２μｍでオフセット（Ｓ）量が１０μｍの場合と同等であるが、シフト（Ｆ）量の平均値が０．９μｍと減少しているとともにシフト（Ｆ）量の７０％が含まれる範囲が１μｍと大きく減少している。
以上、本発明者による実験結果より、次期改質層形成工程において初期改質層２１０の直上からＹ軸方向にオフセットした位置にレーザー光線の集光点Ｐ２を位置付けて照射することにより、オフセット（Ｓ）量が０μｍの場合に比して分割ライン２４０の交差点におけるシフト（Ｆ）量の最大値が減少するとともに、シフト（Ｆ）量の７０％が含まれる範囲が減少する。特に、上記オフセット（Ｓ）量が６〜８μｍの範囲においては、シフト（Ｆ）量の平均値が０．５〜０．３μｍで１μｍの範囲に少なくとも７０％が含まれることになる。従って、上記オフセット（Ｓ）量は、６〜８μｍの範囲に設定することが望ましい。
２：半導体ウエーハ
２１：分割予定ライン
２２：デバイス
３：保護テープ
４：レーザー加工装置
４１：レーザー加工装置のチャックテーブル
４２：レーザー光線照射手段
４２２：集光器
５：研削装置
５１：研削装置のチャックテーブル
５２：研削手段
５６：研削ホイール
Ｆ：環状のフレーム
Ｔ：ダイシングテープ

Claims (3)

  1. 表面に複数の分割予定ラインが格子状に形成されているとともに該複数の分割予定ラインによって区画された複数の領域にデバイスが形成されたウエーハを、分割予定ラインに沿って個々のデバイスに分割するウエーハの加工方法であって、
    ウエーハに対して透過性を有する波長のレーザー光線の集光点をウエーハの裏面側からＸ軸方向に沿って位置付けられた分割予定ラインに対応する内部における表面近傍に位置付けて照射し分割予定ラインに沿って初期改質層を形成する初期改質層形成工程と、
    該初期改質層の裏面側に隣接してレーザー光線の集光点を位置付けて分割予定ラインに沿って照射することにより初期改質層から表面に向けてクラックを成長させるための次期改質層を形成する次期改質層形成工程と、を含み、
    該次期改質層形成工程は、初期改質層の直上からＸ軸方向に直交するＹ軸方向に僅かにオフセットした位置にレーザー光線の集光点を位置付けて照射することにより初期改質層からウエーハの表面に向けて成長するクラックの方向を規制する、
    ことを特徴とするウエーハの加工方法。
  2. 該次期改質層形成工程を実施した後に、ウエーハの表面に保護部材を貼着した状態でウエーハの裏面を研削して所定の厚みに形成するとともに個々のデバイスに分割する裏面研削工程を実施する、請求項１記載のウエーハの加工方法。
  3. 該オフセット量は、６〜８μｍに設定されている、請求項１記載のウエーハの加工方法。
JP2016007826A 2016-01-19 2016-01-19 ウエーハの加工方法 Active JP6608713B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2016007826A JP6608713B2 (ja) 2016-01-19 2016-01-19 ウエーハの加工方法
TW105139108A TWI705486B (zh) 2016-01-19 2016-11-28 晶圓的加工方法
KR1020160175520A KR102519860B1 (ko) 2016-01-19 2016-12-21 웨이퍼의 가공 방법
US15/398,274 US9768127B2 (en) 2016-01-19 2017-01-04 Wafer processing method
SG10201700072UA SG10201700072UA (en) 2016-01-19 2017-01-05 Wafer processing method
CN201710007888.5A CN106992151B (zh) 2016-01-19 2017-01-05 晶片的加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016007826A JP6608713B2 (ja) 2016-01-19 2016-01-19 ウエーハの加工方法

Publications (2)

Publication Number Publication Date
JP2017130516A true JP2017130516A (ja) 2017-07-27
JP6608713B2 JP6608713B2 (ja) 2019-11-20

Family

ID=59314886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016007826A Active JP6608713B2 (ja) 2016-01-19 2016-01-19 ウエーハの加工方法

Country Status (6)

Country Link
US (1) US9768127B2 (ja)
JP (1) JP6608713B2 (ja)
KR (1) KR102519860B1 (ja)
CN (1) CN106992151B (ja)
SG (1) SG10201700072UA (ja)
TW (1) TWI705486B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7550635B2 (ja) 2020-12-22 2024-09-13 株式会社ディスコ デバイスチップの製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6633447B2 (ja) * 2016-04-27 2020-01-22 株式会社ディスコ ウエーハの加工方法
JP6633446B2 (ja) 2016-04-27 2020-01-22 株式会社ディスコ ウエーハの加工方法
JP6957185B2 (ja) * 2017-04-17 2021-11-02 浜松ホトニクス株式会社 加工対象物切断方法及び半導体チップ
JP6925945B2 (ja) * 2017-11-30 2021-08-25 株式会社ディスコ ウエーハの加工方法
CN109904296A (zh) * 2017-12-08 2019-06-18 昱鑫制造股份有限公司 半导体封装模组的切割方法及半导体封装单元
DE102019207990B4 (de) * 2019-05-31 2024-03-21 Disco Corporation Verfahren zum Bearbeiten eines Werkstücks und System zum Bearbeiten eines Werkstücks
KR20210020683A (ko) * 2019-08-16 2021-02-24 삼성전자주식회사 반도체 기판 및 이의 절단 방법
JP7370902B2 (ja) * 2020-02-28 2023-10-30 株式会社ディスコ クラック検出方法
JP7467208B2 (ja) * 2020-04-06 2024-04-15 浜松ホトニクス株式会社 レーザ加工装置、及び、レーザ加工方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006012902A (ja) * 2004-06-22 2006-01-12 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2008016486A (ja) * 2006-07-03 2008-01-24 Hamamatsu Photonics Kk レーザ加工方法
JP2011051011A (ja) * 2009-08-03 2011-03-17 Hamamatsu Photonics Kk レーザ加工方法及び半導体装置の製造方法
JP2012109358A (ja) * 2010-11-16 2012-06-07 Tokyo Seimitsu Co Ltd 半導体基板の切断方法及び半導体基板の切断装置
JP2014041925A (ja) * 2012-08-22 2014-03-06 Hamamatsu Photonics Kk 加工対象物切断方法
JP2014517543A (ja) * 2011-06-15 2014-07-17 ソウル バイオシス カンパニー リミテッド 半導体発光素子及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4659300B2 (ja) * 2000-09-13 2011-03-30 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップの製造方法
JP3408805B2 (ja) 2000-09-13 2003-05-19 浜松ホトニクス株式会社 切断起点領域形成方法及び加工対象物切断方法
JP2005332982A (ja) * 2004-05-20 2005-12-02 Renesas Technology Corp 半導体装置の製造方法
JP2007165850A (ja) * 2005-11-16 2007-06-28 Denso Corp ウェハおよびウェハの分断方法
JP4816390B2 (ja) * 2005-11-16 2011-11-16 株式会社デンソー 半導体チップの製造方法および半導体チップ
JP4907984B2 (ja) * 2005-12-27 2012-04-04 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップ
ES2428826T3 (es) * 2006-07-03 2013-11-11 Hamamatsu Photonics K.K. Procedimiento de procesamiento por láser y chip
JP2009124077A (ja) * 2007-11-19 2009-06-04 Denso Corp 半導体チップ及びその製造方法
WO2012014720A1 (ja) * 2010-07-26 2012-02-02 浜松ホトニクス株式会社 レーザ加工方法
JP5975763B2 (ja) * 2012-07-05 2016-08-23 株式会社ディスコ ウエーハの加工方法
JP2014041924A (ja) * 2012-08-22 2014-03-06 Hamamatsu Photonics Kk 加工対象物切断方法
JP2014091641A (ja) * 2012-11-01 2014-05-19 Hamamatsu Photonics Kk レーザ加工方法及び電子デバイスの製造方法
TW201540407A (zh) * 2012-12-19 2015-11-01 Genesis Photonics Inc 晶圓的處理方法、雷射切割製程與研磨製程
JP2015130470A (ja) * 2013-12-05 2015-07-16 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
WO2015175268A1 (en) * 2014-05-16 2015-11-19 Applied Materials, Inc. Hybrid wafer dicing approach using an ultra-short pulsed laguerre gauss beam laser scribing process and plasma etch process
JP6305853B2 (ja) * 2014-07-08 2018-04-04 株式会社ディスコ ウエーハの加工方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006012902A (ja) * 2004-06-22 2006-01-12 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2008016486A (ja) * 2006-07-03 2008-01-24 Hamamatsu Photonics Kk レーザ加工方法
JP2011051011A (ja) * 2009-08-03 2011-03-17 Hamamatsu Photonics Kk レーザ加工方法及び半導体装置の製造方法
JP2012109358A (ja) * 2010-11-16 2012-06-07 Tokyo Seimitsu Co Ltd 半導体基板の切断方法及び半導体基板の切断装置
JP2014517543A (ja) * 2011-06-15 2014-07-17 ソウル バイオシス カンパニー リミテッド 半導体発光素子及びその製造方法
JP2014041925A (ja) * 2012-08-22 2014-03-06 Hamamatsu Photonics Kk 加工対象物切断方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7550635B2 (ja) 2020-12-22 2024-09-13 株式会社ディスコ デバイスチップの製造方法

Also Published As

Publication number Publication date
KR20170087018A (ko) 2017-07-27
JP6608713B2 (ja) 2019-11-20
KR102519860B1 (ko) 2023-04-07
TWI705486B (zh) 2020-09-21
TW201737322A (zh) 2017-10-16
US9768127B2 (en) 2017-09-19
SG10201700072UA (en) 2017-08-30
US20170207181A1 (en) 2017-07-20
CN106992151B (zh) 2021-03-26
CN106992151A (zh) 2017-07-28

Similar Documents

Publication Publication Date Title
JP6608713B2 (ja) ウエーハの加工方法
JP6456766B2 (ja) ウエーハの加工方法
JP6208521B2 (ja) ウエーハの加工方法
JP6026222B2 (ja) ウエーハの加工方法
JP6147982B2 (ja) ウエーハの加工方法
JP2013008831A (ja) ウエーハの加工方法
JP6360411B2 (ja) ウエーハの加工方法
TW201603130A (zh) 晶圓之加工方法
JP2017084932A (ja) ウエーハの加工方法
JP6625854B2 (ja) 光デバイスウエーハの加工方法
JP2008042110A (ja) ウエーハの分割方法
JP2014165436A (ja) ウエーハの加工方法
JP5985880B2 (ja) ウエーハの分割方法
JP7154860B2 (ja) ウエーハの加工方法
JP2006040988A (ja) ウエーハの分割方法および分割装置
JP2016119370A (ja) ウエーハの加工方法
JP6401009B2 (ja) ウエーハの加工方法
JP6235396B2 (ja) ウエーハの加工方法
JP2014013807A (ja) ウエーハの加工方法
JP2017011119A (ja) ウエーハの加工方法
JP2009277778A (ja) ウエーハの分割方法
KR102727198B1 (ko) 웨이퍼의 가공 방법
JP2020077782A (ja) ウエーハの加工方法
JP2021034477A (ja) レーザー加工方法
JP2017076713A (ja) ウエーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191024

R150 Certificate of patent or registration of utility model

Ref document number: 6608713

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250