JP2017125761A - プローブガイド板及びその製造方法とプローブ装置 - Google Patents

プローブガイド板及びその製造方法とプローブ装置 Download PDF

Info

Publication number
JP2017125761A
JP2017125761A JP2016004970A JP2016004970A JP2017125761A JP 2017125761 A JP2017125761 A JP 2017125761A JP 2016004970 A JP2016004970 A JP 2016004970A JP 2016004970 A JP2016004970 A JP 2016004970A JP 2017125761 A JP2017125761 A JP 2017125761A
Authority
JP
Japan
Prior art keywords
hole
silicon substrate
oxide layer
silicon oxide
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016004970A
Other languages
English (en)
Other versions
JP6706076B2 (ja
JP2017125761A5 (ja
Inventor
洸輔 藤原
Kosuke Fujiwara
洸輔 藤原
清水 雄一郎
Yuichiro Shimizu
雄一郎 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Japan Electronic Materials Corp
Original Assignee
Shinko Electric Industries Co Ltd
Japan Electronic Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd, Japan Electronic Materials Corp filed Critical Shinko Electric Industries Co Ltd
Priority to JP2016004970A priority Critical patent/JP6706076B2/ja
Priority to US15/404,832 priority patent/US10386387B2/en
Priority to KR1020170005902A priority patent/KR102661147B1/ko
Priority to TW106101613A priority patent/TWI719120B/zh
Publication of JP2017125761A publication Critical patent/JP2017125761A/ja
Publication of JP2017125761A5 publication Critical patent/JP2017125761A5/ja
Application granted granted Critical
Publication of JP6706076B2 publication Critical patent/JP6706076B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07371Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate card or back card with apertures through which the probes pass
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks

Abstract

【課題】2枚のガイド板が位置精度よく低コストで積層される新規な構造のプローブガイド板を提供する。
【解決手段】第1貫通孔10aが形成された第1シリコン基板10と、第1シリコン基板10の上に形成され、第1貫通孔10aが配置された領域上に開口部12aが設けられた第1シリコン酸化層12と、第1シリコン酸化層12の上に配置され、第1貫通孔10aに対応する位置に第2貫通孔20aが形成された第2シリコン基板20と、第1シリコン基板10及び第2シリコン基板20の露出面に形成された第2シリコン酸化層30とを含む。
【選択図】図6

Description

本発明は、プローブガイド板及びその製造方法とプローブ装置に関する。
半導体装置などの被検査対象の電気特性の測定は、被検査対象の多数の電極パッドにプローブ装置のプローブ端子を接触させて導通をとることにより行われる。プローブ装置には貫通孔が設けられたプローブガイド板が備えられており、プローブガイド板の貫通孔にプローブ端子が挿入されて、プローブ端子が位置決めされる。
特開2007−57447号公報 特開2014−71069号公報 特開2014−181910号公報
プローブ装置に使用されるプローブガイド板には、強度を向上させるために、2枚のガイド板をスペーサを介して貼り合わせたものがある。そのようなプローブガイド板を製造するには、2枚のガイド板とスペーサとを別々に作成し、それらを組み立てる必要がある。このため、コスト上昇を招くと共に、製造のリードタイムが長くなってしまう課題がある。
また、2枚のガイド板とスペーサとを貼り合わせて組み立てるため、上下のガイド板の貫通孔の位置精度が低い。このため、特に貫通孔の直径や配置ピッチが小さくなると、上下の貫通孔にプローブ端子を上手く挿入できなくなるおそれがある。
2枚のガイド板が位置精度よく低コストで積層される新規な構造のプローブガイド板及びその製造方法とプローブ装置を提供することを目的とする。
以下の開示の一観点によれば、第1貫通孔が形成された第1シリコン基板と、前記第1シリコン基板の上に形成され、前記第1貫通孔が配置された領域上に開口部が設けられた第1シリコン酸化層と、前記第1シリコン酸化層の上に配置され、前記第1貫通孔に対応する位置に第2貫通孔が形成された第2シリコン基板と、前記第1シリコン基板及び前記第2シリコン基板の露出面に形成された第2シリコン酸化層とを有するプローブガイド板が提供される。
また、その開示の他の観点によれば、第1貫通孔が形成された第1シリコン基板と、前記第1シリコン基板の上に形成され、前記第1貫通孔が配置された領域上に開口部が設けられた第1シリコン酸化層と、前記第1シリコン酸化層の上に配置され、前記第1貫通孔に対応する位置に第2貫通孔が形成された第2シリコン基板と、前記第1シリコン基板及び前記第2シリコン基板の露出面に形成された第2シリコン酸化層と、前記第1シリコン基板の第1貫通孔の内壁の上端部に形成されたノッチ部とを備えたプローブガイド板と、前記プローブガイド板第2貫通孔から第1貫通孔に挿入されたプローブ端子とを有するプローブ装置が提供される。
さらに、その開示の他の観点によれば、第1シリコン基板、第1シリコン酸化層及び第2シリコン基板が順に積層されたシリコン積層基板を用意する工程と、前記第1シリコン基板に第1貫通孔を形成し、前記第2シリコン基板に第2貫通孔を形成することを順不同に行い、前記第1貫通孔と前記第2貫通孔とを対応する位置に形成する工程と、前記第1シリコン酸化層を等方性エッチングでエッチングして、前記第1貫通孔が配置された領域上に前記第1シリコン酸化層の開口部を形成する工程と、熱酸化により、前記第1シリコン基板及び前記第2シリコン基板の露出面に第2シリコン酸化層を形成する工程とを有するプローブガイド板の製造方法が提供される。
以下の開示によれば、プローブガイド板は、第1シリコン基板、第1シリコン酸化層及び第2シリコン基板が順に積層されたシリコン積層基板を使用して製造される。フォトリソグラフィに基づいて、第1シリコン基板及び第2シリコン基板に第1貫通孔及び第2貫通孔が位置合わされてそれぞれ形成される。
さらに、第1シリコン酸化層が等方的にエッチングされて、第1シリコン基板の第1貫通孔が配置された領域上に第1シリコン酸化層の開口部が形成される。
これにより、別々に作成した2枚のガイド板をスペーサを介して貼り合わせる方法よりも、上下の貫通孔の位置精度を高くできる共に、低コスト化及び製造のリードタイムの短縮を図ることができる。
また、一つの好適な態様では、第1シリコン基板の第1貫通孔の内壁の上端部にノッチ部が形成されて開口径が大きくなっている。このため、第1貫通孔と第2貫通孔とがずれて配置される場合であっても、プローブ端子を第2貫通孔から第1貫通孔にスムーズに挿入することができる。
図1(a)及び(b)は第1実施形態のプローブガイド板の製造方法を示す断面図(その1)である。 図2(a)及び(b)は第1実施形態のプローブガイド板の製造方法を示す断面図(その2)である。 図3(a)及び(b)は第1実施形態のプローブガイド板の製造方法を示す断面図(その3)である。 図4(a)及び(b)は第1実施形態のプローブガイド板の製造方法を示す断面図(その4)である。 図5は第1実施形態のプローブガイド板の製造方法を示す断面図(その5)である。 図6は第1実施形態のプローブガイド板を示す断面図である。 図7は第1実施形態のプローブガイド板を示す平面図である。 図8は第1実施形態のプローブガイド板の上下の貫通孔にプローブ端子が挿入される様子を示す断面図である。 図9は第1実施形態のプローブ装置を示す断面図である。 図10(a)及び(b)は第2実施形態のプローブガイド板の製造方法を示す断面図(その1)である。 図11(a)及び(b)は第2実施形態のプローブガイド板の製造方法を示す断面図(その2)である。 図12(a)及び(b)は第2実施形態のプローブガイド板の製造方法を示す断面図(その3)である。 図13は第2実施形態のプローブガイド板を示す断面図である。
以下、実施の形態について、添付の図面を参照して説明する。
(第1実施形態)
図1〜図5は第1実施形態のプローブガイド板の製造方法を説明するための図、図6〜図8は第1実施形態のプローブガイド板を説明するための図、図9は第1実施形態のプローブ装置を示す図である。以下、プローブガイド板の製造方法を説明しながら、プローブガイド板及びプローブ装置の構造について説明する。
第1実施形態のプローブガイド板の製造方法では、まず、図1(a)に示すように、下から順に、第1シリコン基板10、第1シリコン酸化層12及び第2シリコン基板20が積層されたシリコン積層基板5を用意する。
第1シリコン基板10及び第2シリコン基板20として、厚みが100μm〜500μmのシリコンウェハが使用される。厚みが600μm〜800μmのシリコンウェハの背面がバックグラインダ装置により研磨されて、所要の厚みに調整される。また、第1シリコン酸化層12の厚みは、3μm〜500μmである。
シリコン積層基板5として、例えば、SOI(Silicon On Insulator)基板が使用される。この場合は、第1シリコン基板10の表面に熱酸化によって第1シリコン酸化層12が形成される。そして、第1シリコン基板10の表面の第1シリコン酸化層12の上に第2シリコン基板20が陽極接合によって直接的に接合される。熱酸化で形成する場合の第1シリコン酸化層12の厚みは3〜20μm程度である。
あるいは、厚みが20μmを超える第1シリコン酸化層12を使用する場合は、第1シリコン酸化層12はガラス基板から形成される。ガラス基板は二酸化ケイ素からなり、第1シリコン酸化層12と同じ絶縁材料である。
第1シリコン酸化層12としてガラス基板を使用する場合は、まず、第1シリコン基板10の上にガラス基板を介して第2シリコン基板20を積層する。そして、陽極接合によって第1シリコン基板10及び第2シリコン基板20と、ガラス基板とをそれぞれ直接的に接合する。
第1、第2シリコン基板10,20には複数の製品領域が画定されており、図1(a)及び以下の図では、一つの製品領域が部分的に示されている。
次いで、図1(b)に示すように、第2シリコン基板20の上に、ホール状の第1開口部15a及び第2開口部15bが設けられたレジスト層15をパターニングして形成する。
第2シリコン基板20の中央部Aに、貫通孔を形成するための小径の第1開口部15aが配置される。また、第2シリコン基板20の周縁部Bに、ねじ止め穴を形成するための大径の第2開口部15bが配置される。
レジスト層15は、液状レジストを塗布し、フォトリソグラフィに基づいてフォトマスクを介して露光した後に、現像を行うことにより形成される。あるいは、ドライフィルムレジストを使用してレジスト層15を形成してもよい。
続いて、図1(b)及び図2(a)に示すように、レジスト層15の第1開口部15a及び第2開口部15bを通して、第2シリコン基板20を異方性ドライエッチングにより、第1シリコン酸化層12に到達するまでエッチングする。その後に、レジスト層15が除去される。
異方性ドライエッチングは、SF系のガスを使用するDRIE(Deep Reactive Ion Etching)などが使用される。
これにより、図2(a)に示すように、第2シリコン基板20の中央部Aに、上面から下面まで貫通する第2貫通孔20aが形成される。第2貫通孔20aはレジスト層15の第1開口部15aに対応する位置に形成される。
また、第2シリコン基板20の周縁部Bに、ねじ止め穴を形成するための開口穴20bが同時に形成される。開口穴20bはレジスト層15の第2開口部15bに対応する位置に形成される。
このとき、図2(a)の部分拡大断面図に示すように、第2貫通孔20aの内壁の下端部が外側にサイドエッチングされて、第2貫通孔20aの内壁の下端部に切欠状のノッチ部Nが形成される。
これは、第2シリコン基板20のエッチングが終了し、オーバーエッチングを行う際に第2貫通孔20aの底に絶縁物である第1シリコン酸化層12が露出する。このため、第2貫通孔20aの底にプラズマ中のプラス(+)イオンが滞留し、プラス(+)イオンが外側に拡散して第2貫通孔20aの内壁をエッチングするためである。
第1シリコン酸化層12の代わりに、金属層などの導体層を配置すると、第2貫通孔20aの底から導体層にプラス(+)イオンが流れるため、第2貫通孔20aの内壁の下端部にノッチ部Nは形成されない。
例えば、第2シリコン基板20の厚みが100μmで、オーバーエッチング量を20%に設定する場合、ノッチ部Nの幅Wが10μm程度であり、ノッチ部Nの深さDが10μm程度で形成される。
図2(b)は、図2(a)の部分拡大断面図の第2貫通孔20aの内壁に形成されたノッチ部Nを下側からみた部分拡大平面図である。図2(b)に示すように、第2貫通孔20aは下側から平面視して四角形で形成され、ノッチ部Nは第2貫通孔20aの内壁の下端部の周囲の領域に環状に繋がって形成される。
第2貫通孔20aのサイズは、例えば、20μm×20μm〜100μm×100μmである。また、第2貫通孔20aの配置ピッチは、例えば、40μm〜150μmに設定される。
第2貫通孔20aの平面形状は、四角形の他に、円形又は楕円形などであってもよい。
次いで、図3(a)に示すように、図2(a)の構造体を上下反転させて、第1シリコン基板10を上側に配置する。そして、前述した図1(b)の工程と同様に、第1シリコン基板10の上面にホール状の第1開口部16a及び第2開口部16bが設けられたレジスト層16をパターニングして形成する。
このとき、第2シリコン基板20に形成されたアライメントマーク(不図示)を下側からCCDカメラ(不図示)で画像認識することに基づいて、フォトリソグラフィでの位置合わせが行われる。
これにより、レジスト層16aの第1開口部16a及び第2開口部16bが第2シリコン基板20の第2貫通孔20a及び開口穴20bに高精度に位置合わせされて配置される。
さらに、前述した図2(a)の工程と同様な方法により、レジスト層16の第1開口部16a及び第2開口部16bを通して、第1シリコン基板10を異方性ドライエッチングにより、第1シリコン酸化層12に到達するまでエッチングする。その後に、レジスト層16が除去される。
これにより、図3(b)に示すように、第1シリコン基板10に上面から下面まで貫通する第1貫通孔10aが形成される。このとき、図3(b)の部分拡大断面図に示すように、前述した図2(a)と同様に、第1貫通孔10aの内壁の下端部に切欠状のノッチ部Nが形成される。
また同時に、第2シリコン基板20の開口穴20bに対応する第1シリコン基板10の位置に、ねじ止め穴を形成するための開口穴10bが形成される。
このようにして、第1シリコン基板10の第1貫通孔10aと、第2シリコン基板20の第2貫通孔20aとが対応する位置に形成される。第1貫通孔10aと第2貫通孔20aとは、フォトリソグラフィで使用される位置合わせ技術によって高精度に位置合わせされて配置される。
このため、第1シリコン基板10の第1貫通孔10aと、第2シリコン基板20の第2貫通孔20aとの間の位置ずれ量は、例えば、10μm程度以下に小さく抑えることができる。
上記した例では、第2シリコン基板20に第2貫通孔20aを形成した後に、第1シリコン基板10に第1貫通孔10aを形成している。第1貫通孔10a及び第2貫通孔20aを形成する工程は順不同であり、逆に、第1シリコン基板10に第1貫通孔10aを形成した後に、第2シリコン基板20に第2貫通孔20aを形成してもよい。
以上のように、第1貫通孔10a及び第2貫通孔20aの各内壁の第1シリコン酸化層12側の端部にノッチ部Nがそれぞれ形成される。
続いて、図4(a)に示すように、図3(b)の構造体を上下反転させて、第1シリコン基板10を下側に配置する。
そして、図4(b)に示すように、フッ化水素(HF)ガスを使用するドライエッチングにより、第1シリコン基板10及び第2シリコン基板20から露出する第1シリコン酸化層12をエッチングする。
フッ化水素(HF)溶液を加熱によって気化させてエッチングガスを吹き付けることにより、高アスペクト比の第1、第2貫通孔10a,20aの底に配置されたシリコン酸化層12を等方性エッチングで容易にエッチングすることができる。
図4(b)では、第1シリコン酸化層12の両面側にフッ化水素(HF)ガスを同時に吹き付けてエッチングする例が示されている。この場合は、第1シリコン基板10の第1貫通孔10a及び開口穴10bと、第2シリコン基板20の第2貫通孔20a及び開口穴20bとを通して、第1シリコン酸化層12が両面側から等方性エッチングで同時にエッチングされる。
複数の第1、第2貫通孔10a,20aが配置された中央部Aでは、第1、第2貫通孔10a,20aの配置ピッチが狭く設定されている。このため、上下の第1、第2貫通孔10a,20aの底の第1シリコン酸化層12の上下面が垂直方向及び水平方向に同時にエッチングされ、最終的に上下の第1、第2貫通孔10a,20aの底から進行するエッチング面が連通する。
これにより、複数の第1、第2貫通孔10a,20aが配置された中央部Aの第1シリコン酸化層12は全てエッチングされて消失し、第1シリコン酸化層12の中央部に一括した開口部12aが形成される。
このようにして、第1シリコン基板10の複数の第1貫通孔10aが配置された領域上に第1シリコン酸化層12の一括した開口部12aが形成される。第1貫通孔10aと第2貫通孔20aとが第1シリコン酸化層12の開口部12a内の空間を介して対向して配置された状態となる。
第1シリコン酸化層12は等方的にエッチングされるため、第1シリコン酸化層12の開口部12aの内壁は、第1貫通孔10a及び第2貫通孔20aよりも外側に配置される。
また同時に、第1、第2シリコン基板10,20の開口穴10b,20bが配置された周縁部Bでは、上下の開口穴10b,20bの底から第1シリコン酸化層12の上下面が等方的にエッチングされて、第1シリコン酸化層12に開口穴12bが形成される。
第1、第2シリコン基板10,20の開口穴10b,20bに第1シリコン酸化層12の開口穴12bが連通してねじ止め穴SHが形成される。
ねじ止め穴SHの内壁の第1シリコン酸化層12は、等方性エッチングで形成されるため、第1、第2シリコン基板10,20の開口穴10b,20bから外側に食い込むアンダーカット形状で形成される。
第1、第2シリコン基板10,20の周縁部Bでは、第1、第2シリコン基板10,20の開口穴10b、20bは広い間隔を空けて配置されている。このため、第1シリコン酸化層12の開口穴12bは、第1、第2シリコン基板10,20の開口穴10b,20bの内壁から外側にサイドエッチングして形成されるだけである。
これにより、第1シリコン基板10と第2シリコン基板20との間の領域の周縁部Bに第1シリコン酸化層12が絶縁層として残される。
第1実施形態では、第1シリコン基板10及び第2シリコン基板20に第1、第2貫通孔10a,20aを形成する際に、ねじ止め穴用の開口部10b,20bを同時に形成している。これにより、第1シリコン酸化層12に開口部12aを形成する際に、ねじ止め穴用の開口穴12bを同時に形成して、ねじ止め穴SHを構築することができる。
図5には、上側の第2貫通孔20aからのみフッ化水素(HF)ガスを吹き付けて、第1シリコン酸化層12をエッチングする例が示されている。
この場合は、第1シリコン酸化層12は、第2貫通孔20a及び開口穴20bを通して上面から下面まで貫通するように等方性エッチングでエッチングされる。
これにより、図4(b)と同様に、複数の第1、第2貫通孔10a,20aが配置された中央部Aの第1シリコン酸化層12が全てエッチングされて消失し、第1シリコン酸化層12の中央部に一括した開口部12aが形成される。また同様に、第1シリコン酸化層12にねじ止め穴用の開口穴12bが同時に形成されて、ねじ止め穴SHが構築される。
また、図4(b)と同様に、第1シリコン酸化層12の開口部12aの内壁は第1貫通孔10a及び第2貫通孔20aよりも外側に配置される。また同様に、ねじ止め穴SHの内壁の第1シリコン酸化層12は、アンダーカット形状で形成される。
または、下側の第1貫通孔10aからのみフッ化水素(HF)ガスを吹き付けて第1シリコン酸化層12をエッチングしてもよい。この場合は、第1シリコン酸化層12の開口部12a及び開口穴12bの各内壁面の形状は、図5が上下反転した形状となる。
あるいは、第1貫通孔10a及び第2貫通孔20aのいずれか一方側のみから第1シリコン酸化層12を厚みの途中までエッチングした後に、他方側から第1シリコン酸化層12を一方側からのエッチング面に連通するまでエッチングしてもよい。
以上のように、第1シリコン酸化層12に開口部12a及び開口穴12bを形成する工程では、第1シリコン酸化層12を両面側から同時にエッチングしてもよいし、あるいは、第1シリコン酸化層12をいずれか一方の面側から貫通するようにエッチングしてもよい。
さらには、第1シリコン酸化層12の一方の面側から厚みの途中までエッチングした後に、他方の面側から貫通するまでエッチングしてもよい。
なお、特に問題がない場合は、フッ化水素を含む溶液をエッチャントとして使用するウェットエッチングにより、第1シリコン酸化層12をエッチングして開口部12a及び開口穴12bを形成してもよい。
本実施形態では、図4(b)の構造体を使用してプローブガイド板を製造する態様を説明する。
次いで、図6に示すように、図4(b)の構造体を熱酸化することにより、第1シリコン基板10及び第2シリコン基板20の露出面に第2シリコン酸化層30を形成する。第2シリコン酸化層30の厚みは、例えば、0.5μm〜7μmに設定される。
その後に、個々の製品領域が得られるように、第1シリコン基板10の上面から第2シリコン基板20の下面まで切断する。
以上により、図6に示すように、第1実施形態のプローブガイド板1が製造される。
前述したように、プローブガイド板1の製造方法では、第1シリコン基板10、第1シリコン酸化層12及び第2シリコン基板20が順に積層されたシリコン積層基板5が使用される。
そして、フォトリソグラフィに基づいて、第1シリコン基板10及び第2シリコン基板20に第1貫通孔10a及び第2貫通孔20aを位置合わせしてそれぞれ形成する。
さらに、第1貫通孔10a及び第2貫通孔20aを通して第1シリコン酸化層12を等方的にエッチングして、第1シリコン基板10の第1貫通孔10aが配置された領域上に第1シリコン酸化層12の開口部12aを形成する。
このようにして、フォトリソグラフィに基づいてシリコン積層基板5を加工することにより、組み立てを行うことなく、2枚のガイド板が積層された一体的なプローブガイド板を容易に製造することができる。
このため、別々に作成した2枚のガイド板をスペーサを介して貼り合わせる方法よりも、上下の貫通孔の位置精度を高くできる共に、低コスト化及び製造のリードタイムの短縮を図ることができる。
また、プローブガイド板1は、第1シリコン基板10及び第2シリコン基板20と、第1シリコン酸化層12とが接着剤を使用することなく直接的に接合されて一体化されているため、強い剛性を有する。
図6に示すように、第1実施形態のプローブガイド板1は、下から順に、第1シリコン基板10、第1シリコン酸化層12及び第2シリコン基板20を備えている。
第1シリコン基板10の中央部Aには上面から下面に貫通する複数の第1貫通孔10aが形成されている。また、第1シリコン基板10の周縁部Bには上面から下面に貫通する開口穴10bが形成されている。
そして、第1シリコン基板10の両面、第1貫通孔10a及び開口穴10bの各内壁に第2シリコン酸化層30が形成されている。第2シリコン酸化層30は第1シリコン基板10が熱酸化されて形成される。
図6の部分拡大断面図に示すように、第1貫通孔10aの内壁の上端部に切欠状のノッチ部Nが形成されている。ノッチ部Nの内面は、上端から下端になるにつれて高さ位置が低くなるように傾斜している。
図6の例では、ノッチ部Nの内面は凹状曲面となっているが、凸状曲面であってもよい。あるいは、ストレートな傾斜面に近い形状であってもよい。
前述した第1シリコン基板10に第1貫通孔10aを形成する際の異方性ドライエッチングの条件やオーバーエッチング量を調整することにより、第1貫通孔10aの内壁の上端部に形成されるノッチ部Nの形状が変化する。
また、第1シリコン基板10の周縁部B上に第1シリコン酸化層12が形成されている。第1シリコン基板10の第1貫通孔10aが配置された領域上に第1シリコン酸化層12の開口部12aが形成されている。
第1シリコン酸化層12の周縁部Bには、第1シリコン基板10の開口穴10bに連通する開口穴12bが配置されている。
第1シリコン酸化層12は、第1シリコン基板10が熱酸化されて形成される。あるいは、第1シリコン酸化層12は、第1シリコン基板10の上に陽極接合されたガラス基板から形成される。
さらに、第1シリコン酸化層12の上に第2シリコン基板20が配置されている。第2シリコン基板20の中央部Aには、上面から下面まで貫通する複数の第2貫通孔20aが形成されている。第2シリコン基板20の第2貫通孔20aは、第1シリコン基板10の第1貫通孔10aに対応する位置に位置合わせされて配置されている。
また、第2シリコン基板20の第2貫通孔20aにおいても、同様に、第2貫通孔20aの内壁の下端部にノッチ部Nが形成されている。
第1シリコン酸化層12の開口部12aの内壁は、第1貫通孔10a及び第2貫通孔20aよりも外側に配置されている。
さらに、第2シリコン基板20の両面、第2貫通孔20a及び開口穴20bの内壁に第2シリコン酸化層30が形成されている。第2シリコン酸化層30は第2シリコン基板20が熱酸化されて形成される。
このように、第1シリコン基板10及び第2シリコン基板20の露出面に第2シリコン酸化層30がそれぞれ形成されている。第1シリコン基板10及び第2シリコン基板20の第1シリコン酸化層12と接触する部分には第2シリコン酸化層30は形成されていない。
そして、第1シリコン基板10の第1貫通孔10aと、第2シリコン基板20の第2貫通孔20aとが空間を空けて対向して配置されている。
また、第2シリコン基板20の周縁部Bには、第1シリコン酸化層12の開口穴12bに連通する開口穴20bが形成されている。
第1、第2シリコン基板10,20の各開口穴10b,20b及び第1シリコン酸化層12の開口穴12bが連通してねじ止め穴SHが形成される。ねじ止め穴SHの内壁は、第1シリコン酸化層12の内壁が外側に食い込むアンダーカット形状を有する。
このようにして、プローブガイド板1の周縁部Bにねじ止め穴SHが貫通して形成されている。
図7は、図6のプローブガイド板1を平面からみた平面図である。図6に図7の平面図を加えて参照すると、第2シリコン基板20の中央部Aに複数の第2貫通孔20aが並んで配置されている。そして、各第2貫通孔20aの直下に第1シリコン基板10の第1貫通孔10aがそれぞれ配置されている。
また、ねじ止め穴SHは、プローブガイド板1の周縁部Bの4箇所に配置されている。
図6のプローブガイド板1を使用してプローブ装置を構築する際に、プローブガイド板1の第2シリコン基板20の第2貫通孔20aから第1シリコン基板10の第1貫通孔10aにプローブ端子を挿入する必要がある。
図8の断面図には、プローブガイド板1の第2貫通孔20a及び第1貫通孔10aにプローブ端子を挿入する様子が模式的に示されている。図8の例では、プローブガイド板1の第2貫通孔20aと第1貫通孔10aとが多少ずれて配置された態様が示されている。
本実施形態では、前述したように、第1シリコン基板10の第1貫通孔10aの内壁の上端部にノッチ部Nが形成されて、第1貫通孔10aの上端の開口径が大きくなっている。また、ノッチ部Nは上端から下端に向けて下側に傾斜している。
このため、図8に示すように、第2貫通孔20aと第1貫通孔10aとが多少ずれて配置される場合、プローブ端子44の先端が第1シリコン基板10の第1貫通孔10aの内壁の上端部のノッチ部Nの内面に当接する。
これにより、プローブ端子44はノッチ部Nの内面から滑るように下側に誘導され、第2シリコン基板20の第2貫通孔20bに容易に挿通されて下側に突出させることができる。
このように、プローブガイド板1の第2貫通孔20a及び第1貫通孔10aにプローブ端子44を挿入する際に、下側の第1貫通孔10aの内壁の上端部に引っ掛かることなく、スムーズにプローブ端子44を挿入することができる。
また、実際に被検査対象の電気特性を測定する際に、プローブ端子44が撓んで第1貫通孔10aの内壁を擦るように摺動する。このとき、プローブガイド板1の第1貫通孔10aがノッチ部Nを備えているため、プローブ端子44が第1貫通孔10aの内壁の上端部に引っ掛かったり、第1貫通孔10aの内壁の上端部が破損したりする不具合が解消される。
図9には、第1実施形態のプローブガイド板1を備えたプローブ装置2が示されている。図9に示すように、第1実施形態のプローブ装置2では、中継基板40の下に前述した図6のプローブガイド板1が配置されている。
図9では、プローブガイド板1の第1貫通孔10a及び第2貫通孔20aの内壁のノッチ部Nは省略されて描かれている。
プローブガイド板1のねじ止め穴SHから中継基板40の下部のねじ穴40aに、固定用ねじ48が挿入されてねじ止めされている。
中継基板40は、基板本体42、プローブ端子44、及び電極46を備えている。基板本体42は、セラミックス、シリコン、ガラス、又は樹脂などから形成される。プローブ端子44は、基板本体42の厚み方向に貫通して設けられている。プローブ端子44は、ニッケル、銅、金、又はロジウムなどから形成される。
プローブ端子44の一端側がプローブガイド板1の2つの第2貫通孔20a及び第1貫通孔10aに挿入され、他端側が基板本体42上の電極46に接続されている。そして、プローブ端子44の一端側がプローブガイド板1から下側に突き出た状態となっている。
プローブ装置2の中継基板40の電極46に計測器などの検査用装置(不図示)の端子が電気的に接続される。そして、検査用装置からプローブ装置2の中継基板40を介して被検査対象に各種の試験信号が供給されて被検査対象の電気特性が測定される。
プローブ装置2の下には、被検査対象の一例である半導体チップ50が配置されている。半導体チップ50の表面にはバンプ電極52が露出して設けられている。
プローブ装置2の複数のプローブ端子44は半導体チップ50の各バンプ電極52に対応して配置されている。
半導体チップ50は、プローブ装置2との位置合わせが可能なステージ(不図示)の上に配置され、プローブ装置2のプローブ端子44と半導体チップ50のバンプ電極52とが位置合わせされる。
プローブ装置2は移動手段(不図示)に接続されており、上下方向に移動することができる。プローブ装置2が下側に移動することにより、プローブ装置2の各プローブ端子44の先端が半導体チップ50のバンプ電極52に所定の圧力で接触する。
このようにして、プローブ装置2のプローブ端子44が半導体チップ50のバンプ電極52に接触して、半導体チップ50の電気特性の測定が行われる。
第1実施形態のプローブ装置2を組み立てる際には、プローブ端子44をプローブガイド板1の上下に配置された第2貫通孔20a及び第1貫通孔10aに挿入する必要がある。このとき、前述した図8で説明したように、本実施形態のプローブガイド板1の下側の第1貫通孔10aの内壁の上端部にノッチ部Nが形成されている。
このため、プローブガイド板1の上下の第1貫通孔10aと第2貫通孔20aとが多少ずれて配置されるとしても、プローブ端子44の先端が第1貫通孔10aのノッチ部Nに当接して下側にスムーズに挿入することができる。
また、プローブ端子44がプローブガイド板1の下側の第1貫通孔10aの中心から外側にずれて挿入される場合であっても、同様に、プローブ端子44をスムーズに挿入することができる。
また、半導体チップ50の電気特性の測定を行う際に、プローブ端子44が撓むため、プローブガイド板1の第1貫通孔10a及び第2貫通孔20aの内壁がプローブ端子44によって擦られる。
あるいは、プローブ端子44が中継基板40内でばね機構などに接続されている場合は、プローブ端子44が第1貫通孔10a及び第2貫通孔10a内で上下に移動する。このため、同様に、第1貫通孔10a及び第2貫通孔20aの内壁がプローブ端子44によって擦られる。
このとき、本実施形態と違って、プローブガイド板1の下側の第1貫通孔10aの上端部にノッチ部Nが形成されていない場合は、第1貫通孔10aの内壁の上端が角部となっている。このため、第1貫通孔10aの内壁の上端にプローブ端子44が引っ掛かかり、第1貫通孔10aの上端部の第1シリコン基板10が破損することがある。
本実施形態では、プローブガイド板1の下側の第1貫通孔10aの内壁の上端部にノッチ部Nが形成されている。このため、第1貫通孔10aの内壁の上端にプローブ端子44が引っ掛かかって第1シリコン基板10が破損することが防止され、プローブガイド板1の信頼性を向上させることができる。
また、本実施形態と違って、一枚のシリコン基板から作成されるプローブガイド板では、電気特性の測定時にプローブ端子が摺動する際に、強度が足りずにシリコン基板が破損することがある。
本実施形態のプローブガイド板1は、第1シリコン酸化層12をスペーサとして2枚の第1、第2シリコン基板10,20を接合した構造であり、基板強度が補強されている。このため、電気特性の測定時にプローブ端子が摺動する際に十分な強度を有するため、プローブガイド板の信頼性を向上させることができる。
(第2実施形態)
図10〜図12は第2実施形態のプローブガイド板の製造方法を説明するための図、図13は実施形態のプローブガイド板を示す図である。
第2実施形態が第1実施形態と異なる点は、プローブガイド板のねじ止め穴をドリル又はレーザにより一括して形成することである。
第2実施形態のプローブガイド板の製造方法では、図10(a)に示すように、まず、前述した図1(a)と同一構造のシリコン積層基板5を用意する。
次いで、図10(b)に示すように、前述した図1(b)の工程と同様な方法により、第2シリコン基板20の上に、ホール状の開口部17aが設けられたレジスト層17を形成する。
このとき、第2実施形態では、第2シリコン基板20の中央部Aに、貫通孔を形成するためのレジスト層17の開口部17aが配置され、第2シリコン基板20の周縁部Bには、ねじ止め穴を形成するためのレジスト層17の開口部は配置されない。
続いて、図9(b)及び図10(a)に示すように、前述した図2(a)の工程と同様な方法により、レジスト層17の開口部17aを通して、第2シリコン基板20を異方性ドライエッチングにより、第1シリコン酸化層12に到達するまでエッチングする。その後に、レジスト層17が除去される。
これにより、図11(a)に示すように、第2シリコン基板20の中央部に、上面から下面まで貫通する第2貫通孔20aが形成される。
次いで、図11(b)に示すように、図11(a)の構造体を上下反転させて、第1シリコン基板10を上側に配置する。そして、上記した図10(b)及び図11(a)の工程と同様に、第1シリコン基板10の中央部に、上面から下面まで貫通する第1貫通孔10aを形成する。
その後に、図12(a)に示すように、図11(b)の構造体を上下反転させて、第1シリコン基板10を下側に配置する。続いて、前述した図4(b)の工程と同様に、フッ化水素ガスを使用するドライエッチングにより、第1シリコン基板10及び第2シリコン基板20から露出する第1シリコン酸化層12エッチングする。
これにより、前述した図4(b)と同様に、第1シリコン基板10の第1貫通孔10aが配置された領域上に、第1シリコン酸化層12の一括した開口部12aが形成される。そして、第1シリコン基板10の第1貫通孔10aと、第2シリコン基板20の第2貫通孔20aとは、対応する位置に位置合わせされて配置され、空間を介して対向した状態となる。
次いで、図12(b)に示すように、ドリル又はレーザによって、図12(a)の構造体の第2シリコン基板20の周縁部Bの上面から第1シリコン基板10の下面まで貫通加工することにより、ねじ止め穴SHを形成する。
第1シリコン基板10の開口穴10b、第1シリコン酸化層12の開口穴12b及び第2シリコン基板20の開口穴20bが連通してねじ止め穴SHが形成される。
第2実施形態では、図12(a)の構造体が上面から下面までドリル又はレーザで一括加工される。このため、ねじ止め穴SHの内壁で第1シリコン酸化層12にサイドエッチングが生じず、ねじ止め穴SHの内壁がストレート形状となる。第1シリコン酸化層12の開口穴12bの直径は、第1シリコン基板10及び第2シリコン基板20の各開口穴10b,20bの直径と同じになる。
その後に、図13に示すように、前述した図6と同様に、図12(b)の構造体を熱酸化することにより、第1シリコン基板10及び第2シリコン基板20の露出面に第2シリコン酸化層30を形成する。
以上により、図13に示すように、第2実施形態のプローブガイド板1aが得られる。
図13に示すように、第2実施形態のプローブガイド板1aでは、ねじ止め穴SHの内壁が上端から下端までストレート形状となっている。
図13のプローブガイド板1aにおいて、ねじ止め穴SHの断面形状以外の要素は、前述した第1実施形態の図6のプローブガイド板1と同一である。
そして、前述した第1実施形態の図9と同様に、第2実施形態のプローブガイド板1aを使用してプローブ装置を構築することができる。
第2実施形態のプローブガイド板1aは、第1実施形態の図6のプローブガイド板1と同様な効果を奏する。
さらには、第2実施形態では、ねじ止め穴SHを別の工程で形成するため、第1実施形態に比べてコスト的には不利になるが、プローブガイド板1aのねじ止め穴SHの内壁をストレート形状で形成することができる。
このため、前述した図9のプローブ装置2のように、プローブガイド板1aのねじ止め穴SHから中継基板40に固定用ねじ48でねじ止めする際に、がたつきが発生するおそれがなく、より強固にねじ止めを行うことができる。
1,1a…プローブガイド板、2…プローブ装置、5…シリコン積層基板、10…第1シリコン基板、10a…第1貫通孔、10b,12b,20b…開口穴、12…第1シリコン酸化層、12a,17a…開口部、15,16,17…レジスト層、15a,16b…第1開口部、15b,16b…第2開口部、20…第2シリコン基板、20a…第2貫通孔、30…第2シリコン酸化層、40…中継基板、40a…ねじ穴、42…基板本体、44…プローブ端子、46…電極、48…固定用ねじ、50…半導体チップ、52…バンプ電極、A…中央部、B…周縁部、N…ノッチ部、SH…ねじ止め穴。

Claims (10)

  1. 第1貫通孔が形成された第1シリコン基板と、
    前記第1シリコン基板の上に形成され、前記第1貫通孔が配置された領域上に開口部が設けられた第1シリコン酸化層と、
    前記第1シリコン酸化層の上に配置され、前記第1貫通孔に対応する位置に第2貫通孔が形成された第2シリコン基板と、
    前記第1シリコン基板及び前記第2シリコン基板の露出面に形成された第2シリコン酸化層と
    を有することを特徴とするプローブガイド板。
  2. 前記第1シリコン基板の第1貫通孔の内壁の上端部にノッチ部が形成されていることを特徴とする請求項1に記載のプローブガイド板。
  3. 前記第1シリコン酸化層の開口部の内壁は、前記第1貫通孔及び前記第2貫通孔よりも外側に配置されていることを特徴とする請求項1又は2に記載のプローブガイド板。
  4. 前記プローブガイド板の周縁部にねじ止め穴が貫通して形成されており、
    前記ねじ止め穴の内壁は、ストレート形状、又は、前記第1シリコン酸化層の内壁が外側に食い込むアンダーカット形状を有することを特徴とする請求項1乃至3のいずれか一項に記載のプローブガイド板。
  5. 第1貫通孔が形成された第1シリコン基板と、
    前記第1シリコン基板の上に形成され、前記第1貫通孔が配置された領域上に開口部が設けられた第1シリコン酸化層と、
    前記第1シリコン酸化層の上に配置され、前記第1貫通孔に対応する位置に第2貫通孔が形成された第2シリコン基板と、
    前記第1シリコン基板及び前記第2シリコン基板の露出面に形成された第2シリコン酸化層と、
    前記第1シリコン基板の第1貫通孔の内壁の上端部に形成されたノッチ部と
    を備えたプローブガイド板と、
    前記プローブガイド板の第2貫通孔から第1貫通孔に挿入されたプローブ端子と
    を有することを特徴とするプローブ装置。
  6. 第1シリコン基板、第1シリコン酸化層及び第2シリコン基板が順に積層されたシリコン積層基板を用意する工程と、
    前記第1シリコン基板に第1貫通孔を形成し、前記第2シリコン基板に第2貫通孔を形成することを順不同に行い、前記第1貫通孔と前記第2貫通孔とを対応する位置に配置する工程と、
    前記第1シリコン酸化層を等方性エッチングでエッチングして、前記第1貫通孔が配置された領域上に前記第1シリコン酸化層の開口部を形成する工程と、
    前記第1シリコン基板及び前記第2シリコン基板の露出面に第2シリコン酸化層を形成する工程と
    を有することを特徴とするプローブガイド板の製造方法。
  7. 前記第1貫通孔及び前記第2貫通孔を形成する工程において、
    前記第1貫通孔及び前記第2貫通孔は、前記第1シリコン基板及び前記第2シリコン基板をそれぞれ異方性ドライエッチングでエッチングすることにより形成され、
    前記第1貫通孔及び前記第2貫通孔の各内壁の前記第1シリコン酸化層側の端部にノッチ部が形成されることを特徴とする請求項6に記載のプローブガイド板の製造方法。
  8. 前記第1シリコン酸化層の開口部を形成する工程において、
    前記等方性エッチングは、フッ化水素ガスを使用するドライエッチングによって行われることを特徴とする請求項6又は7に記載のプローブガイド板の製造方法。
  9. 前記第1貫通孔及び前記第2貫通孔を形成する工程において、
    前記第1シリコン基板及び前記第2シリコン基板の各周縁部の対応する位置に開口穴をそれぞれ形成し、
    前記第1シリコン酸化層の開口部を形成する工程は、
    前記第1シリコン基板及び前記第2シリコン基板の各開口穴を通して前記第1シリコン酸化層をエッチンングして、ねじ止め穴を形成することを含むことを特徴とする請求項6乃至8のいずれか一項に記載のプローブガイド板の製造方法。
  10. 前記第1シリコン酸化層の開口部を形成する工程の後であって、前記第2シリコン酸化層を形成する工程の前に、
    前記第2シリコン基板の周縁部の上面から前記第1シリコン基板の下面まで貫通加工して、ねじ止め穴を形成する工程を有することを特徴とする請求項6乃至8のいずれか一項に記載のプローブガイド板の製造方法。
JP2016004970A 2016-01-14 2016-01-14 プローブガイド板及びその製造方法とプローブ装置 Active JP6706076B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016004970A JP6706076B2 (ja) 2016-01-14 2016-01-14 プローブガイド板及びその製造方法とプローブ装置
US15/404,832 US10386387B2 (en) 2016-01-14 2017-01-12 Probe guide plate and probe device
KR1020170005902A KR102661147B1 (ko) 2016-01-14 2017-01-13 프로브 가이드판, 그 제조 방법 및 프로브 장치
TW106101613A TWI719120B (zh) 2016-01-14 2017-01-16 探針導板及其製造方法以及探針裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016004970A JP6706076B2 (ja) 2016-01-14 2016-01-14 プローブガイド板及びその製造方法とプローブ装置

Publications (3)

Publication Number Publication Date
JP2017125761A true JP2017125761A (ja) 2017-07-20
JP2017125761A5 JP2017125761A5 (ja) 2019-01-24
JP6706076B2 JP6706076B2 (ja) 2020-06-03

Family

ID=59313627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016004970A Active JP6706076B2 (ja) 2016-01-14 2016-01-14 プローブガイド板及びその製造方法とプローブ装置

Country Status (4)

Country Link
US (1) US10386387B2 (ja)
JP (1) JP6706076B2 (ja)
KR (1) KR102661147B1 (ja)
TW (1) TWI719120B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6563317B2 (ja) * 2015-11-25 2019-08-21 新光電気工業株式会社 プローブガイド板及びその製造方法とプローブ装置
CN107728043B (zh) * 2017-11-15 2020-08-28 奥士康科技股份有限公司 一种电路板测试方法及电路板测试系统
CN109212282B (zh) * 2018-08-22 2021-04-16 矽电半导体设备(深圳)股份有限公司 一种全自动探针检测台及其探针定位模组
TWI752732B (zh) * 2020-11-18 2022-01-11 中華精測科技股份有限公司 穿孔對位總成及穿孔對位方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11258295A (ja) * 1997-11-05 1999-09-24 Feinmetall Gmbh 通電装置
JP2000243942A (ja) * 1998-02-04 2000-09-08 Canon Inc 半導体基板とその製造方法
JP2001118943A (ja) * 1999-10-22 2001-04-27 Fujitsu Ltd 不揮発性半導体記憶装置の製造方法
JP2007171139A (ja) * 2005-12-26 2007-07-05 Apex Inc プローブ保持構造およびバネ型プローブ
US7546670B2 (en) * 2006-05-05 2009-06-16 International Business Machines Corporation Method for producing thermally matched probe assembly
JP2014232030A (ja) * 2013-05-28 2014-12-11 新光電気工業株式会社 プローブガイド板及びその製造方法、半導体検査装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020004320A1 (en) * 1995-05-26 2002-01-10 David V. Pedersen Attaratus for socketably receiving interconnection elements of an electronic component
US6396078B1 (en) * 1995-06-20 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a tapered hole formed using multiple layers with different etching rates
JP3862845B2 (ja) * 1998-02-05 2006-12-27 セイコーインスツル株式会社 近接場用光プローブ
US6982565B2 (en) * 2003-03-06 2006-01-03 Micron Technology, Inc. Test system and test method with interconnect having semiconductor spring contacts
TWI239685B (en) * 2003-05-13 2005-09-11 Jsr Corp Flaky probe, its manufacturing method and its application
JP2006064676A (ja) * 2004-08-30 2006-03-09 Tokyo Electron Ltd プローブ針、プローブ針の製造方法および三次元立体構造の製造方法
JP2007057447A (ja) 2005-08-26 2007-03-08 Japan Electronic Materials Corp プローブカード用ガイド板およびその加工方法
KR20070057447A (ko) 2005-12-02 2007-06-07 주식회사 대우일렉트로닉스 데이터 방송을 이용한 온도 제어 장치
US8907689B2 (en) * 2006-10-11 2014-12-09 Microprobe, Inc. Probe retention arrangement
JP5010948B2 (ja) * 2007-03-06 2012-08-29 オリンパス株式会社 半導体装置
US8222912B2 (en) * 2009-03-12 2012-07-17 Sv Probe Pte. Ltd. Probe head structure for probe test cards
TWI613453B (zh) * 2011-07-06 2018-02-01 色拉頓系統公司 具有一探針裝置之測試系統及轉位機構
JP5847663B2 (ja) * 2012-08-01 2016-01-27 日本電子材料株式会社 プローブカード用ガイド板の製造方法
JP2014071069A (ja) 2012-10-01 2014-04-21 Japan Electronic Materials Corp 垂直型プローブ
KR102045729B1 (ko) 2012-12-03 2019-11-18 엘지디스플레이 주식회사 적하장치용 제팅 밸브
JP6112890B2 (ja) * 2013-02-07 2017-04-12 日置電機株式会社 プローブユニット、基板検査装置およびプローブユニット組立方法
JP6235785B2 (ja) 2013-03-18 2017-11-22 日本電子材料株式会社 プローブカード用ガイド板およびプローブカード用ガイド板の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11258295A (ja) * 1997-11-05 1999-09-24 Feinmetall Gmbh 通電装置
JP2000243942A (ja) * 1998-02-04 2000-09-08 Canon Inc 半導体基板とその製造方法
JP2001118943A (ja) * 1999-10-22 2001-04-27 Fujitsu Ltd 不揮発性半導体記憶装置の製造方法
JP2007171139A (ja) * 2005-12-26 2007-07-05 Apex Inc プローブ保持構造およびバネ型プローブ
US7546670B2 (en) * 2006-05-05 2009-06-16 International Business Machines Corporation Method for producing thermally matched probe assembly
JP2014232030A (ja) * 2013-05-28 2014-12-11 新光電気工業株式会社 プローブガイド板及びその製造方法、半導体検査装置

Also Published As

Publication number Publication date
US10386387B2 (en) 2019-08-20
JP6706076B2 (ja) 2020-06-03
KR102661147B1 (ko) 2024-04-29
US20170205444A1 (en) 2017-07-20
KR20170085450A (ko) 2017-07-24
TW201734463A (zh) 2017-10-01
TWI719120B (zh) 2021-02-21

Similar Documents

Publication Publication Date Title
JP6706076B2 (ja) プローブガイド板及びその製造方法とプローブ装置
KR100415245B1 (ko) 프로브 카드, 그에 사용되는 프로브 기판 및 스페이스 트랜스포머, 이들의 제조 방법
KR100749735B1 (ko) 캔틸레버형 프로브 제조 방법 및 이를 이용한 프로브 카드제조 방법
JP2009192309A (ja) 半導体検査装置
JP2009503537A (ja) カンチレバー型プローブ及びその製造方法
JP2008513801A (ja) 垂直型電気的接触体の製造方法及びこれによる垂直型電気的接触体
JP2007171139A (ja) プローブ保持構造およびバネ型プローブ
JP2007171140A (ja) プローブカード、インターポーザおよびインターポーザの製造方法
KR100393452B1 (ko) 반도체소자검사용 기판의 제조방법
JP4789686B2 (ja) マイクロプローブガイドを用いるマイクロプローブユニット及び千鳥配置型マイクロプローブユニット
KR100703043B1 (ko) 검사용 프로브 기판 및 그 제조 방법
KR200454211Y1 (ko) 가이드 구조물을 갖는 프로브 조립체
KR100964568B1 (ko) 어드밴스 프로브카드의 정열판 제조방법
WO2016021397A1 (ja) 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置
CN103675365B (zh) 一种微机械芯片测试探卡及其制作方法
KR100796204B1 (ko) 프로브 카드의 캔틸레버 구조물 제조 방법
KR102597330B1 (ko) 프로브 가이드판, 프로브 장치 및 그 제조 방법
JP6208486B2 (ja) プローブカード及びその製造方法
KR100464681B1 (ko) 전자소자 검사용 전기적 접촉체의 팁 제조방법
JP2011018672A (ja) 半導体装置およびその製造方法
KR101149808B1 (ko) 프로브 및 프로브 카드 제조방법
JP2010054463A (ja) 半導体検査装置及びその製造方法
KR20080090913A (ko) 전기적 접촉체의 팁 및 그 제조 방법
JP2005079554A (ja) 貫通電極付き基板およびその製造方法
JP2009210394A (ja) 相互接続部材の製造方法および相互接続部材

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160804

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20160804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20160804

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180207

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180215

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181207

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200428

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200515

R150 Certificate of patent or registration of utility model

Ref document number: 6706076

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250