JP2017092386A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2017092386A
JP2017092386A JP2015224138A JP2015224138A JP2017092386A JP 2017092386 A JP2017092386 A JP 2017092386A JP 2015224138 A JP2015224138 A JP 2015224138A JP 2015224138 A JP2015224138 A JP 2015224138A JP 2017092386 A JP2017092386 A JP 2017092386A
Authority
JP
Japan
Prior art keywords
semiconductor chip
brazing material
metal layer
semiconductor
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015224138A
Other languages
English (en)
Other versions
JP6611004B2 (ja
Inventor
研 大沢
Ken Osawa
研 大沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2015224138A priority Critical patent/JP6611004B2/ja
Priority to US15/352,347 priority patent/US20170141075A1/en
Publication of JP2017092386A publication Critical patent/JP2017092386A/ja
Application granted granted Critical
Publication of JP6611004B2 publication Critical patent/JP6611004B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/005—Soldering by means of radiant energy
    • B23K1/0053—Soldering by means of radiant energy soldering by means of I.R.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75283—Means for applying energy, e.g. heating means by infrared heating, e.g. infrared heating lamp
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981—Apparatus chuck
    • H01L2224/75982—Shape
    • H01L2224/75983—Shape of the mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981—Apparatus chuck
    • H01L2224/75982—Shape
    • H01L2224/75984—Shape of other portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/8323—Polychromatic or infrared lamp heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

【課題】ボイドの形成を抑制することが可能な半導体装置の製造方法を提供すること。
【解決手段】本発明は、第１加熱部を用いて、ベース部の上面に設けられたロウ材を、前記ベース部の下面から、前記ロウ材が溶融する熱量を供給することで前記ロウ材を溶融する工程と、第２加熱部を用いて半導体チップを非接触で加熱する工程と、前記第２加熱部により加熱された半導体チップを前記溶融したロウ材と接触させることで、前記半導体チップを前記ベース部の上面に搭載する工程と、を有する半導体装置の製造方法を提供することができる。
【選択図】図２Ｂ

Description

本件は半導体装置の製造方法に関する。
半導体装置の製造にはダイスボンディング法が用いられることがある。ダイスボンディング法では、例えば金属で形成されたロウ材を用いて半導体チップをベース部に搭載する。特許文献１には、粒状のロウ材を用いて、半導体チップを金属ベースに接合する技術が記載されている。
特開平５−１６６８５６号公報
半導体チップとベース部との接合強度を高めるため、ロウ材を半導体チップの接合面全体に行き渡らせることが好ましい。また、ロウ材の熱抵抗を低下させるため、ロウ材の量を少なくすることがある。少量のロウ材を面全体に行き渡らせるため、溶融させたロウ材に半導体チップを接触させる。すなわち、ロウ材の融点以上の温度までロウ材を加熱することでロウ材を溶融させ、半導体チップの接着後にロウ材を冷却し固化する。
しかしながら、ロウ材の内側にボイド（気泡）が形成された状態でロウ材が固化することがある。ボイド内の空気の熱伝導率はロウ材の熱伝導率よりも低いため、ボイドの形成により半導体装置の放熱性が低下する。特に半導体チップの熱伝導率が高い場合、半導体チップをロウ材に接触させると、ロウ材から熱が急激に奪われ、ボイドが生じやすくなる。例えば高出力の半導体チップに用いられる炭化シリコン（ＳｉＣ）の基板は高い熱伝導率を有するため、ボイドが発生しやすい。
本願発明は、上記課題に鑑み、ボイドの形成を抑制することが可能な半導体装置の製造方法を提供することを目的とする。
本発明の一形態は、第１加熱部を用いて、ベース部の上面に設けられたロウ材を、前記ベース部の下面から、前記ロウ材が溶融する熱量を供給することで前記ロウ材を溶融する工程と、第２加熱部を用いて半導体チップを非接触で加熱する工程と、前記第２加熱部により加熱された半導体チップを前記溶融したロウ材と接触させることで、前記半導体チップを前記ベース部の上面に搭載する工程と、を有する半導体装置の製造方法である。
上記発明によれば、ボイドの形成を抑制することが可能な半導体装置の製造方法を提供することが可能となる。
図１Ａは実施例１に係る半導体装置の製造方法に用いる製造装置を例示する断面図である。 図１Ｂは半導体チップを例示する断面図である。 図２Ａは実施例１に係る半導体装置の製造方法を例示する断面図である。 図２Ｂは実施例１に係る半導体装置の製造方法を例示する断面図である。 図２Ｃは実施例１に係る半導体装置の製造方法を例示する断面図である。 図２Ｄは半導体チップ付近を拡大した断面図である。 図３Ａは比較例に係る半導体装置の製造方法を例示する断面図である。 図３Ｂは半導体チップ付近を拡大した断面図である。
本発明の一形態は、（１）第１加熱部を用いて、ベース部の上面に設けられたロウ材を、前記ベース部の下面から、前記ロウ材が溶融する熱量を供給することで前記ロウ材を溶融する工程と、第２加熱部を用いて半導体チップを非接触で加熱する工程と、前記第２加熱部により加熱された半導体チップを前記溶融したロウ材と接触させることで、前記半導体チップを前記ベース部の上面に搭載する工程と、を有する半導体装置の製造方法である。半導体チップが加熱され温度が上昇することにより、ロウ材から半導体チップへの熱の伝導が抑制され、ロウ材の急激な固化が抑制される。このためボイドの発生が抑制され、半導体装置の放熱性が向上する。
（２）前記第２加熱部は赤外線照射装置であり、赤外線を照射することにより前記半導体チップを加熱することが好ましい。これにより、ヒータなどを半導体チップに接触させて加熱する場合よりも半導体チップを均一に加熱することができる。
（３）前記半導体チップの下面に金属層が形成され、前記半導体チップを加熱する工程は、前記赤外線照射装置が前記金属層に赤外線を照射することにより前記半導体チップを加熱する工程であることが好ましい。赤外線の吸収率の高い金属層が赤外線により加熱され、金属層から半導体チップに熱が伝導することにより半導体チップが加熱される。
（４）前記半導体チップは、炭化シリコンにより形成された基板を含むことが好ましい。熱伝導率の高い炭化シリコンを用いる場合でも、ボイドの形成を抑制することができる。この結果、放熱性が高く、かつ高出力の動作が可能な半導体装置を形成することができる。
本発明の実施例について説明する。
（製造装置）
図１Ａは実施例１に係る半導体装置の製造方法に用いる製造装置１００を例示する断面図である。図１Ａに示すように、製造装置１００はヒータブロック１０および赤外線照射装置１２（第２加熱部）を備える。ヒータブロック１０は例えば銅（Ｃｕ）などの金属で形成されたブロック状の部材であり、内部にヒータ１１（第１加熱部）を備える。ヒータ１１は例えば電熱線などの発熱素子である。赤外線照射装置１２は例えばヒータブロック１０の斜め上方に配置され、赤外線を照射することができる。
ヒータブロック１０の上面にベース部１４が配置されている。ベース部１４の上面には金属層１６が設けられ、金属層１６の上面にはロウ材１８が設けられている。ベース部１４はヒータブロック１０の上面に接触し、金属層１６はベース部１４の上面に接触し、ロウ材１８は金属層１６の上面に接触している。ベース部１４は金属または絶縁体により形成されている。ベース部１４は例えば下から順にＣｕ層、モリブデン（Ｍｏ）層、Ｃｕ層を積層したものでもよいし、セラミックなどの絶縁体で形成してもよい。金属層１６は例えば金（Ａｕ）などの金属により形成されている。ロウ材１８は例えば金および錫（Ａｕ−Ｓｎ）の合金などの金属により形成されている。ベース部１４の厚さは例えば０．１〜５μｍ、金属層１６の厚さは例えば０．５〜１０μｍである。
（半導体チップ）
図１Ｂは半導体チップ２０を例示する断面図である。図１Ｂに示すように、半導体チップ２０の下面には金属層２２が形成されている。半導体チップ２０は、例えば電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）を含む。半導体チップ２０において、例えば基板は厚さ５０〜２００μｍのＳｉＣ、ＦＥＴのチャネル層は窒化ガリウム（ＧａＮ）、電子供給層は窒化アルミニウムガリウム（ＡｌＧａＮ）により形成されている。半導体チップ２０の長さは例えば７ｍｍ以下である。金属層２２は例えばＡｕなどの金属により形成されており、金属層２２の厚さは例えば５〜３０μｍである。
（半導体装置の製造方法）
次に実施例１に係る半導体装置の製造方法を説明する。図２Ａから図２Ｃは実施例１に係る半導体装置の製造方法を例示する断面図である。図２Ａおよび図２Ｃにおいては赤外線照射装置１２の図示を省略している。図２Ｄは図２Ｃの半導体チップ２０付近を拡大した断面図である。
図２Ａに示すように、例えばピンセットまたは吸着コレットなど（不図示）で半導体チップ２０をロウ材１８の上まで搬送する。ヒータ１１はベース部１４の下面からロウ材１８を加熱する。すなわちヒータ１１が発熱すると、熱はヒータブロック１０、ベース部１４および金属層１６を介して、ロウ材１８に伝わる。これによりロウ材１８の融点以上の温度までロウ材１８を加熱し、ロウ材１８を溶融させる。Ａｕ−Ｓｎ合金のロウ材１８（Ｓｎ組成比が２０％）の融点は２８２〜２８３℃程度であるため、例えば３００℃まで加熱する。ヒータ１１によるロウ材１８の加熱は半導体チップ２０の搬送の前でも後でもよいが、半導体チップ２０がロウ材１８に接触する前にロウ材１８を溶融させる。
図２Ｂにブロック矢印で示すように、赤外線照射装置１２は半導体チップ２０および金属層２２に、例えば波長０．７５〜１５μｍの赤外線を照射する。金属層２２は赤外線により加熱され、金属層２２から半導体チップ２０に熱が伝導する。これにより半導体チップ２０および金属層２２の温度は例えば約５０〜３０℃に上昇する。赤外線の照射中、ヒータ１１は発熱し続けている。
図２Ｃおよび図２Ｄに示すように、金属層２２をロウ材１８に接触させ、半導体チップ２０をベース部１４に搭載する。溶融したロウ材１８は金属層２２の下面を流動し、下面全体に行き渡る。半導体チップ２０の搭載の後、赤外線照射装置１２は赤外線の照射を停止する。赤外線の停止後、ヒータ１１は発熱を停止する。これによりロウ材１８が冷却され、固化する。固化したロウ材１８により、金属層１６と金属層２２とが接合され、半導体チップ２０がベース部１４に固定される。以上の工程により、半導体装置が形成される。
実施例１によれば、赤外線により半導体チップ２０を加熱するため、半導体チップの温度が上昇し、半導体チップ２０とロウ材１８との温度差が小さくなる。したがってロウ材１８と金属層２２とを接触させたときの、ロウ材１８から半導体チップ２０への熱伝導が抑制される。このためロウ材１８の急激な固化が抑制され、ロウ材１８が金属層２２の下面の全体に行き渡る。この結果、ボイドの形成が抑制される。これにより半導体装置の放熱性が向上し、動作時に半導体チップ２０から発生する熱はロウ材１８およびベース部１４を介して放出される。また、半導体チップ２０のベース部１４への接合強度が高くなる。
ヒータ１１は、ロウ材１８を融点以上の温度まで加熱し、溶融させる。すなわちヒータ１１は、赤外線の照射がされていなくともロウ材１８を溶融させることが可能な熱量をロウ材１８に供給する。これにより金属層２２をロウ材１８に接触させたとき、溶融したロウ材１８が金属層２２の下面を流動し、下面全体に行き渡る。この結果、ボイドが生じにくくなる。
ヒータ１１の発熱だけでロウ材１８が溶融しない場合、金属層２２とロウ材１８とを接触させたときに、ヒータ１１からの熱に金属層２２からの熱が加わることでロウ材１８が溶融する。しかし金属層２２とロウ材１８との接触前においてロウ材１８が固体であるため、ロウ材１８が金属層２２の下面に十分に行き渡らず、ボイドが生じる可能性もある。したがって、ヒータ１１は、ロウ材１８を融点以上の温度まで加熱することが好ましい。
また、ロウ材１８が赤外線を吸収し、ヒータ１１および赤外線による加熱でロウ材１８が溶融することもある。しかし半導体チップ２０をベース部１４の上に搬送すると、赤外線が半導体チップ２０および金属層２２によって遮断され、赤外線によるロウ材１８の加熱が停止する。これによりロウ材１８が固化してしまう恐れがある。したがって、ヒータ１１は、ロウ材１８を融点以上の温度まで加熱することが好ましい。赤外線の停止後にヒータ１１の発熱を停止するため、ロウ材１８の急速な冷却は抑制される。このためロウ材１８の亀裂の発生が抑制される。
赤外線照射装置１２は赤外線が半導体チップ２０に到達するような位置に配置すればよい。半導体チップ２０を効果的に加熱するため、図２Ｂに示すように赤外線照射装置１２は例えば半導体チップ２０の斜め上方に配置することが好ましい。
赤外線照射装置１２のように非接触の加熱装置を用いることで、例えばヒータなどを半導体チップ２０に接触させる場合よりも均一に加熱することができる。温度の不均一性をさらに小さくするため、赤外線の照射は半導体チップ２０の搭載の直前に開始することが好ましい。赤外線照射装置１２以外に、例えば波長０．５〜２．５μｍの光を照射するハロゲンランプなど、半導体チップ２０に接触することなく加熱することができる装置を用いてもよい。電磁波以外に温風などで加熱してもよい。半導体チップ２０が温風で加熱される場合、金属層２２を設けなくてもよい。
半導体チップ２０に窒化物半導体を含むＦＥＴなど高出力の素子を形成する場合、基板はＳｉＣとすることが好ましい。半導体チップ２０の基板を形成するＳｉＣは、例えばシリコン（Ｓｉ）の２倍以上の高い熱伝導率を有する。このため、熱はロウ材１８から半導体チップ２０に伝導しやすい。実施例１によれば赤外線により半導体チップ２０を加熱するため、熱伝導が抑制される。したがって、ボイドを抑制することができる。この結果、放熱性が高く、かつ高出力の動作が可能な半導体装置が形成される。
半導体チップ２０の基板は赤外線の吸収率が小さい。特にＳｉＣ基板は赤外線を吸収しにくい。半導体チップ２０の下面に赤外線の吸収率の高い金属層２２を設けることで、金属層２２が赤外線により加熱される。金属層２２から半導体チップ２０に熱が伝導することで、半導体チップ２０が加熱される。金属層２２にＡｕを用いる場合、赤外線は波長０．７５〜１５μｍの近赤外線または中赤外線とすることが好ましい。金属層２２は、例えばＣｕ、金とゲルマニウムとの合金（Ａｕ−Ｇｅ）などＡｕ以外の金属により形成されていてもよい。赤外線の波長は金属層２２に吸収されやすい波長とすることができる。半導体チップ２０は、少なくとも室温より高い温度に加熱されればよい。
（比較例）
比較例について説明する。図３Ａは比較例に係る半導体装置の製造方法を例示する断面図である。図３Ｂは半導体チップ２０付近を拡大した断面図である。
図３Ａに示すように、比較例では赤外線照射装置１２を使用せず、また金属層２２は設けられていない。ヒータ１１によりロウ材１８を溶融させ、半導体チップ２０を接合する。しかし、半導体チップ２０をロウ材１８に接触させたとき、熱がロウ材１８から半導体チップ２０に伝わり、ロウ材１８が急激に固化する。この結果、図３Ａおよび図３Ｂに示すように、ロウ材１８の内部にボイド２４が発生する。ロウ材１８の量を少なくすると、ボイド２４が発生しやすい。また半導体チップ２０の基板をＳｉＣなど熱伝導率の高いものとすると、ロウ材１８から熱が急速に奪われるため、特にボイド２４が発生しやすい。ボイド２４内の空気の熱伝導率はロウ材１８より低いため、半導体装置の放熱性が低下する。
前述のように実施例１によれば、ボイドの発生を抑制することができる。このため半導体装置の放熱性を高めることができる。またロウ材１８の量を少なくして、ロウ材１８の熱抵抗を小さくすることができるため、半導体装置の放熱性をより高めることができる。
実施例１において、半導体チップ２０は基板、および基板上に設けられた半導体層を含む。基板はＳｉＣ、シリコン（Ｓｉ）、サファイア、ＧａＮなどにより形成される。半導体層には、例えば窒化物半導体を含むＦＥＴなどが形成されている。窒化物半導体とは、窒素（Ｎ）を含む半導体であり、例えばＧａＮ、ＡｌＧａＮ、窒化インジウムガリウム（ＩｎＧａＮ）、窒化インジウム（ＩｎＮ）、および窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）などがある。半導体チップ２０には、窒化物半導体以外に、例えば砒素系半導体などの化合物半導体を用いてもよい。砒素系半導体とはガリウム砒素（ＧａＡｓ）など砒素（Ａｓ）を含む半導体である。この場合、半導体チップ２０の基板をＧａＡｓで形成してもよい。ＦＥＴの動作層をＳｉＣとしてもよい。また半導体チップ２０にはＦＥＴ以外のトランジスタなどが形成されていてもよい。半導体装置は例えば増幅器としたが、他の機能を有してもよい。ロウ材１８はＡｕ−Ｓｎ以外に、例えば銀（Ａｇ）、鉛フリー半田などを用いてもよい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０ ヒータブロック
１１ ヒータ
１２ 赤外線照射装置
１４ ベース部
１６、２２ 金属層
１８ ロウ材
２０ 半導体チップ
２４ ボイド
１００ 製造装置

Claims (4)

  1. 第１加熱部を用いて、ベース部の上面に設けられたロウ材を、前記ベース部の下面から、前記ロウ材が溶融する熱量を供給することで前記ロウ材を溶融する工程と、
    第２加熱部を用いて半導体チップを非接触で加熱する工程と、
    前記第２加熱部により加熱された半導体チップを前記溶融したロウ材と接触させることで、前記半導体チップを前記ベース部の上面に搭載する工程と、を有する半導体装置の製造方法。
  2. 前記第２加熱部は赤外線照射装置であり、赤外線を照射することにより前記半導体チップを加熱する請求項１に記載の半導体装置の製造方法。
  3. 前記半導体チップの下面に金属層が形成され、
    前記半導体チップを加熱する工程は、前記赤外線照射装置が前記金属層に赤外線を照射することにより前記半導体チップを加熱する工程である請求項２に記載の半導体装置の製造方法。
  4. 前記半導体チップは、炭化シリコンにより形成された基板を含む請求項１から３のいずれか一項に記載の半導体装置の製造方法。

JP2015224138A 2015-11-16 2015-11-16 半導体装置の製造方法 Active JP6611004B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015224138A JP6611004B2 (ja) 2015-11-16 2015-11-16 半導体装置の製造方法
US15/352,347 US20170141075A1 (en) 2015-11-16 2016-11-15 Process of forming semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015224138A JP6611004B2 (ja) 2015-11-16 2015-11-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017092386A true JP2017092386A (ja) 2017-05-25
JP6611004B2 JP6611004B2 (ja) 2019-11-27

Family

ID=58691369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015224138A Active JP6611004B2 (ja) 2015-11-16 2015-11-16 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20170141075A1 (ja)
JP (1) JP6611004B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110164783A (zh) * 2018-02-13 2019-08-23 三星电子株式会社 用于回流的堆叠工具以及包括该堆叠工具的回流装置
CN111816614A (zh) * 2020-02-28 2020-10-23 浙江集迈科微电子有限公司 一种芯片贴装方式

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108406149B (zh) * 2018-01-31 2020-04-24 常州志得电子有限公司 焊接方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04163925A (ja) * 1990-10-29 1992-06-09 Mitsubishi Materials Corp 半導体装置の組立方法
JPH05335377A (ja) * 1992-05-29 1993-12-17 Shibuya Kogyo Co Ltd 半導体チップボンダにおけるチップ加熱機構
JPH07297212A (ja) * 1994-04-25 1995-11-10 Matsushita Electric Ind Co Ltd ダイボンディング装置およびダイボンディング方法
JPH1050766A (ja) * 1996-08-02 1998-02-20 Toshiba Corp フェース・ダウン・ボンディング方法およびその装置
JP2008192965A (ja) * 2007-02-07 2008-08-21 Denso Corp 半導体チップの実装方法
JP2009130269A (ja) * 2007-11-27 2009-06-11 Nec Electronics Corp 半導体製造装置および半導体装置の製造方法
JP2010251772A (ja) * 2002-06-13 2010-11-04 Panasonic Corp 半導体デバイス及びその製造方法
JP2015186810A (ja) * 2014-03-26 2015-10-29 株式会社フジクラ はんだ接合方法、ｌｄモジュールの製造方法、および、はんだ接合装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04163925A (ja) * 1990-10-29 1992-06-09 Mitsubishi Materials Corp 半導体装置の組立方法
JPH05335377A (ja) * 1992-05-29 1993-12-17 Shibuya Kogyo Co Ltd 半導体チップボンダにおけるチップ加熱機構
JPH07297212A (ja) * 1994-04-25 1995-11-10 Matsushita Electric Ind Co Ltd ダイボンディング装置およびダイボンディング方法
JPH1050766A (ja) * 1996-08-02 1998-02-20 Toshiba Corp フェース・ダウン・ボンディング方法およびその装置
JP2010251772A (ja) * 2002-06-13 2010-11-04 Panasonic Corp 半導体デバイス及びその製造方法
JP2008192965A (ja) * 2007-02-07 2008-08-21 Denso Corp 半導体チップの実装方法
JP2009130269A (ja) * 2007-11-27 2009-06-11 Nec Electronics Corp 半導体製造装置および半導体装置の製造方法
JP2015186810A (ja) * 2014-03-26 2015-10-29 株式会社フジクラ はんだ接合方法、ｌｄモジュールの製造方法、および、はんだ接合装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110164783A (zh) * 2018-02-13 2019-08-23 三星电子株式会社 用于回流的堆叠工具以及包括该堆叠工具的回流装置
CN110164783B (zh) * 2018-02-13 2024-04-09 三星电子株式会社 用于回流的堆叠工具以及包括该堆叠工具的回流装置
CN111816614A (zh) * 2020-02-28 2020-10-23 浙江集迈科微电子有限公司 一种芯片贴装方式

Also Published As

Publication number Publication date
US20170141075A1 (en) 2017-05-18
JP6611004B2 (ja) 2019-11-27

Similar Documents

Publication Publication Date Title
JP6611004B2 (ja) 半導体装置の製造方法
TW201606969A (zh) 用於半導體晶粒互連的雷射輔助接合
JP2014049700A (ja) 部材の接合構造およびその接合方法、パッケージ
JP2005244228A (ja) ダイ取付け装置および方法
JP2014135411A (ja) 半導体装置および半導体装置の製造方法
JP5657145B2 (ja) 半導体装置
JP6266167B2 (ja) ダイボンディング装置およびダイボンディング方法
JP2016100424A (ja) パワーモジュール
JP2008211101A (ja) 半田層及びそれを用いたデバイス接合用基板並びにその製造方法
JP4600672B2 (ja) Ａｕ−Ｓｎ合金はんだペーストを用いた基板と素子の接合方法
TWI556334B (zh) 回流製程方法
JP5866075B2 (ja) 接合材の製造方法、接合方法、および電力用半導体装置
JP6020496B2 (ja) 接合構造体およびその製造方法
WO2015114761A1 (ja) 接合方法およびそれに用いられる接合装置
JP2015213097A (ja) 放熱体、その製造方法および半導体素子収納用パッケージ
JP6345347B2 (ja) 半導体装置、半導体装置の製造方法、及び接合材料
JP2010114197A (ja) 半導体部品の製造方法
JP2011044530A (ja) はんだ接合方法およびはんだ接合装置
JP7392632B2 (ja) 半導体装置、ダイパッドおよび半導体装置の製造方法
US20240213207A1 (en) Semiconductor module and method for manufacturing semiconductor module
Yeo et al. Critical Threshold Limit for Effective Solder Void Size Reduction by Vacuum Reflow Process for Power Electronics Packaging
JP2016139658A (ja) 半導体装置
JP2007103618A (ja) 電子装置の製造方法及び製造装置
JP2007059712A (ja) 実装方法
Yeo et al. Lead Free BiSnAg Soldering Process for Voidless Semiconductor Packaging

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20180821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191017

R150 Certificate of patent or registration of utility model

Ref document number: 6611004

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250