CN111816614A - 一种芯片贴装方式 - Google Patents

一种芯片贴装方式 Download PDF

Info

Publication number
CN111816614A
CN111816614A CN202010590383.8A CN202010590383A CN111816614A CN 111816614 A CN111816614 A CN 111816614A CN 202010590383 A CN202010590383 A CN 202010590383A CN 111816614 A CN111816614 A CN 111816614A
Authority
CN
China
Prior art keywords
heating
wafer
chip
welding
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010590383.8A
Other languages
English (en)
Inventor
冯光建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Jimaike Microelectronics Co Ltd
Original Assignee
Zhejiang Jimaike Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Jimaike Microelectronics Co Ltd filed Critical Zhejiang Jimaike Microelectronics Co Ltd
Publication of CN111816614A publication Critical patent/CN111816614A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本发明实施例公开了一种芯片贴装方式，包括以下步骤：A，把晶圆放置在加热板上，加热板中间加热装置对晶圆进行局部加热；B，把芯片贴在晶圆加热位置，使芯片焊接在晶圆上，移动晶圆，加热第二个焊接位置；C，对第一个焊接位置改变加热条件，使之冷却，芯片达到多温度回流焊接。本发明通过对载板表面局部位置设置红外加热器，对载板局部区域的加热和快速冷却，实现芯片在该位置的局部回流，避免了整个载板同时加热导致的芯片热处理工艺差异问题，同时也可以实现芯片的原位贴装，避免了芯片的偏移问题。

Description

一种芯片贴装方式
技术领域
本发明属于半导体技术领域，具体涉及一种芯片贴装方式。
背景技术
毫米波射频技术在半导体行业发展迅速，其在高速数据通信、汽车雷达、机载导弹跟踪系统以及空间光谱检测和成像等领域都得到广泛应用，预计2018年市场达到11亿美元，成为新兴产业。新的应用对产品的电气性能、紧凑结构和系统可靠性提出了新的要求，对于无线发射和接收系统，目前还不能集成到同一颗芯片上(SOC)，因此需要把不同的芯片包括射频单元、滤波器、功率放大器等集成到一个独立的系统中实现发射和接收信号的功能。
但是射频芯片需要有接地电路的需求，因此目前所有的系统模组产品都需要在芯片的底部做接地处理，不管是深腔内嵌入还是平面贴装，都需要芯片放置后不再晃动，但是现在的贴装方式有下面几种：
1)芯片底部点银浆类粘合材料，先固定芯片，然后回流，但是银浆材料较厚，不利于芯片的高度控制，并且回流过程容易晃动，会导致芯片偏移。
2)如果不加粘贴材料，则芯片只是被放置在载片表面，在后面的继续贴片过程中，设备的震动同样会导致芯片偏移。
3)如果对载片进行加热，使芯片在放置过程中就能被焊接在固定位置，可以防止芯片的偏移过程，但是这样第一颗芯片和最后一颗芯片之间的过程时间太长，容易对前面焊接的芯片可靠性产生不可逆的影响。
发明内容
本发明要解决的技术问题是提供一种芯片贴装方式。
为解决上述技术问题，本发明采用如下的技术方案：
本发明实施例的一个方面在于提供一种芯片贴装方式，包括以下步骤：
A，把晶圆放置在加热板上，加热板中间加热装置对晶圆进行局部加热；
B，把芯片贴在晶圆加热位置，使芯片焊接在晶圆上，移动晶圆，加热第二个焊接位置；
C，对第一个焊接位置改变加热条件，使之冷却，芯片达到多温度回流焊接。
优选地，所述步骤A中所述晶圆与芯片的设置方式为晶圆平面贴装芯片。
优选地，所述步骤A中所述晶圆与芯片的设置方式为晶圆上面做空腔，然后把芯片贴装在空腔里面。
优选地，所述加热板只对某个小区域进行加热，该区域面积为1x1mm2～400x400mm2，该区域包括圆形，三角形或者方形，加热面积通过控制加热线圈的数量来扩大或者缩小，以适应贴装芯片空腔的大小。
本发明实施例的另一个方面在于提供一种芯片贴装方式，包括以下步骤：
A，把晶圆放置在加热板上，加热板中间加热装置对晶圆进行局部加热；
B，把芯片贴在晶圆加热位置，使芯片焊接在晶圆上，移动晶圆，加热第二个焊接位置；
C，对第一个焊接位置改变加热条件，使之在在另一个温度继续加热，最后芯片达到多温度回流焊接。
优选地，所述步骤A中所述晶圆与芯片的设置方式为晶圆平面贴装芯片。
优选地，所述步骤A中所述晶圆与芯片的设置方式为晶圆上面做空腔，然后把芯片贴装在空腔里面。
优选地，所述加热板只对某个小区域进行加热，该区域面积为1x1mm2～400x400mm2，该区域包括圆形，三角形或者方形，加热面积通过控制加热线圈的数量来扩大或者缩小，以适应贴装芯片空腔的大小。
采用本发明具有如下的有益效果：通过对载板表面局部位置设置红外加热器，对载板局部区域的加热和快速冷却，实现芯片在该位置的局部回流，避免了整个载板同时加热导致的芯片热处理工艺差异问题，同时也可以实现芯片的原位贴装，避免了芯片的偏移问题。
附图说明
图1a为本发明具体实施方式1的晶圆平面贴装芯片的结构示意图；
图1b为本发明具体实施方式1的晶圆上面做空腔，然后把芯片设置焊锡贴装在空腔里面的结构示意图；
图1c为本发明具体实施方式1中加热板的结构示意图；
图1d为本发明具体实施方式1中设置冷却板的结构示意图1；
图1e为本发明具体实施方式1中设置冷却板的结构示意图2；
图1f为本发明具体实施方式2中的加热结构示意图；
图1g为本发明具体实施方式2中的加热板结构示意图；
图1h为本发明具体实施方式2中的加热结构示意图2；
图1i为本发明具体实施方式2中的加热结构示意图3。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
此外，在不同的实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关联性。
本发明的各实施方式中提到的有关于步骤的标号，仅仅是为了描述的方便，而没有实质上先后顺序的联系。各具体实施方式中的不同步骤，可以进行不同先后顺序的组合，实现本发明的发明目的。
具体实施方式1
本发明实施例提供的一种芯片贴装方式，包括以下步骤：
A，把晶圆放置在加热板上，加热板中间加热装置对晶圆进行局部加热；
如图1a所示为晶圆101平面贴装芯片，如图1b所示为晶圆上(此处的晶圆为SOI片，SOI片上层101开设空槽，SOI片下层104作为加热面)面做空腔，然后把芯片103设置焊锡104贴装在空腔里面；
如图1c所示，设计一种加热板106，只对某个小区域105进行加热，该区域面积为1x1mm2～400x400mm2，该区域可以是圆形，三角形或者方形，其加热面积可以通过控制加热线圈的数量来扩大或者缩小，以适应贴装芯片空腔的大小；
如图1b所示，使用加热板106(通过某个小区域105)对带空腔的晶圆进行局部加热，加热温度范围为100度～500度；
B，把芯片贴在晶圆加热位置，使芯片焊接在晶圆上，移动晶圆，加热第二个焊接位置；
如图1b所示，把带有焊料的芯片放置在加热的空腔内部，放置一段时间，使芯片焊接在晶圆上，移动晶圆开始加热第二个焊接空腔位置；
C，对第一个焊接位置改变加热条件，使之冷却，芯片达到多温度回流焊接。
如图1d和1e所示，此处加热板加热区域周围还可以设置冷却板107，冷却板可以是液体冷却或者风冷，冷却板和加热板都可以控制温度梯度和保温时间，经过该过程后的芯片可以实现多温度梯度回流焊接。
具体实施方式2
本发明实施例提供的一种芯片贴装方式，包括以下步骤：
A，把晶圆放置在加热板上，加热板中间加热装置对晶圆进行局部加热；
如图1f所示，晶圆上面做空腔，然后把芯片贴装在空腔里面；
如图1g所示，设计一种加热板，可以对整个晶圆进行加热，该区域面积为1x1mm2～400x400mm2，该区域可以是圆形，三角形或者方形，其加热面积可以通过控制加热线圈的数量来扩大或者缩小，以适应贴装芯片空腔的大小；
如图1h所示，使用加热板对带空腔的晶圆进行局部加热，加热温度范围为100度～500度。
B，把芯片贴在晶圆加热位置，使芯片焊接在晶圆上，移动晶圆，加热第二个焊接位置；
如图1h所示，把芯片贴在晶圆加热位置，使芯片焊接在晶圆上，然后移动晶圆，使焊接区域移动到另一个温区；原来的高温区接着加热第二个焊接位置。
C，对第一个焊接位置改变加热条件，使之在在另一个温度继续加热，最后芯片达到多温度回流焊接。
对第一个焊接位置改变加热条件，使之在另一个温度继续加热，最后芯片达到多温度回流焊接。
如图1i所示，是本次芯片焊接的基本结构，所述加热装置可以是电加热器，也可以是红外加热器。加热装置设置在载盘上，加热装置对带空腔的晶圆载片进行加热，空腔内在对准目镜的监测下通过吸嘴放入待贴装的芯片。
对本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (8)

1.一种芯片贴装方式，其特征在于，包括以下步骤：
A，把晶圆放置在加热板上，加热板中间加热装置对晶圆进行局部加热；
B，把芯片贴在晶圆加热位置，使芯片焊接在晶圆上，移动晶圆，加热第二个焊接位置；
C，对第一个焊接位置改变加热条件，使之冷却，芯片达到多温度回流焊接。
2.如权利要求1所述的芯片贴装方式，其特征在于，所述步骤A中所述晶圆与芯片的设置方式为晶圆平面贴装芯片。
3.如权利要求1所述的芯片贴装方式，其特征在于，所述步骤A中所述晶圆与芯片的设置方式为晶圆上面做空腔，然后把芯片贴装在空腔里面。
4.如权利要求1至3任一所述的芯片贴装方式，其特征在于，所述加热板只对某个小区域进行加热，该区域面积为1x1 mm2～400x400 mm2，该区域包括圆形，三角形或者方形，加热面积通过控制加热线圈的数量来扩大或者缩小，以适应贴装芯片空腔的大小。
5.一种芯片贴装方式，其特征在于，包括以下步骤：
A，把晶圆放置在加热板上，加热板中间加热装置对晶圆进行局部加热；
B，把芯片贴在晶圆加热位置，使芯片焊接在晶圆上，移动晶圆，加热第二个焊接位置；
C，对第一个焊接位置改变加热条件，使之在在另一个温度继续加热，最后芯片达到多温度回流焊接。
6.如权利要求5所述的芯片贴装方式，其特征在于，所述步骤A中所述晶圆与芯片的设置方式为晶圆平面贴装芯片。
7.如权利要求5所述的芯片贴装方式，其特征在于，所述步骤A中所述晶圆与芯片的设置方式为晶圆上面做空腔，然后把芯片贴装在空腔里面。
8.如权利要求1至3任一所述的芯片贴装方式，其特征在于，所述加热板只对某个小区域进行加热，该区域面积为1x1 mm2～400x400 mm2，该区域包括圆形，三角形或者方形，加热面积通过控制加热线圈的数量来扩大或者缩小，以适应贴装芯片空腔的大小。
CN202010590383.8A 2020-02-28 2020-06-24 一种芯片贴装方式 Pending CN111816614A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2020101295778 2020-02-28
CN202010129577 2020-02-28

Publications (1)

Publication Number Publication Date
CN111816614A true CN111816614A (zh) 2020-10-23

Family

ID=72854967

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010590383.8A Pending CN111816614A (zh) 2020-02-28 2020-06-24 一种芯片贴装方式

Country Status (1)

Country Link
CN (1) CN111816614A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01113334U (zh) * 1988-01-27 1989-07-31
JPH06260526A (ja) * 1993-03-09 1994-09-16 Sony Corp リードフレームの加熱機構
JPH08162483A (ja) * 1994-12-01 1996-06-21 Matsushita Electric Ind Co Ltd キュア装置
JP2005093838A (ja) * 2003-09-19 2005-04-07 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2017076757A (ja) * 2015-10-16 2017-04-20 東レエンジニアリング株式会社 ボンディングヘッドおよび実装装置
JP2017092386A (ja) * 2015-11-16 2017-05-25 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01113334U (zh) * 1988-01-27 1989-07-31
JPH06260526A (ja) * 1993-03-09 1994-09-16 Sony Corp リードフレームの加熱機構
JPH08162483A (ja) * 1994-12-01 1996-06-21 Matsushita Electric Ind Co Ltd キュア装置
JP2005093838A (ja) * 2003-09-19 2005-04-07 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2017076757A (ja) * 2015-10-16 2017-04-20 東レエンジニアリング株式会社 ボンディングヘッドおよび実装装置
JP2017092386A (ja) * 2015-11-16 2017-05-25 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP4990794B2 (ja) 熱制御流体自己組立
US20090255926A1 (en) Method and apparatus for rapid thermal processing and bonding of materials using rf and microwaves
JP6064054B2 (ja) トランジスタ、トランジスタの放熱構造及びトランジスタの製造方法
US5983644A (en) Integrated bake and chill plate
EP2541594A1 (en) Semiconductor module manufacturing method, semiconductor module, and manufacturing device
US7882997B2 (en) Method and device for mutual contacting of two wafers
WO1999017596A1 (en) Hybrid substrate for cooling an electronic component and method for forming the substrate
WO1986007192A1 (en) Integrated semiconductor circuit and method for producing it, and use of such a circuit for providing a flow meter
JP2001053206A (ja) マルチチップモジュールの冷却装置
JPH11284033A (ja) Ｔａｂ用テープキャリア、集積回路装置及びその製造方法並びに電子機器
WO2013148102A1 (en) Conduction cooling of multi-channel flip chip based panel array circuits
US6284554B1 (en) Process for manufacturing a flip-chip integrated circuit
US10290785B2 (en) Laminating structure of electronic device using transferring element, transferring apparatus for fabricating the electronic device and method for fabricating the electronic device
JPH10125830A (ja) 高周波モジュールおよびその製造方法
CN105226011A (zh) 热压结合器、及其操作方法、和密脚距倒装芯片组件的互连方法
JP2010267666A (ja) 半導体装置
CN111816614A (zh) 一种芯片贴装方式
TW201802975A (zh) 安裝裝置及安裝方法
CN111696871B (zh) 一种芯片贴装方法
CN112838011A (zh) 散热芯片及其制作方法
US9842814B1 (en) Integrated RF subsystem
US20180040513A1 (en) Processing method for wafer
US20130032270A1 (en) Thermal compression bonding with separate bond heads
RU189664U1 (ru) Приемно-передающий модуль АФАР с теплоотводящим основанием в виде плоской тепловой трубки
KR101324668B1 (ko) 열전모듈 제조방법 및 이에 의해 제조된 열전모듈

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20201023