JP2017069333A - プリント基板 - Google Patents

プリント基板 Download PDF

Info

Publication number
JP2017069333A
JP2017069333A JP2015191605A JP2015191605A JP2017069333A JP 2017069333 A JP2017069333 A JP 2017069333A JP 2015191605 A JP2015191605 A JP 2015191605A JP 2015191605 A JP2015191605 A JP 2015191605A JP 2017069333 A JP2017069333 A JP 2017069333A
Authority
JP
Japan
Prior art keywords
pad
pads
row
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015191605A
Other languages
English (en)
Inventor
展久 杉本
Nobuhisa Sugimoto
展久 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Priority to JP2015191605A priority Critical patent/JP2017069333A/ja
Priority to CN201610848340.9A priority patent/CN106559953A/zh
Priority to DE102016118090.4A priority patent/DE102016118090A1/de
Priority to US15/278,029 priority patent/US20170094788A1/en
Publication of JP2017069333A publication Critical patent/JP2017069333A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch or thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09418—Special orientation of pads, lands or terminals of component, e.g. radial or polygonal orientation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】表面実装型の電子部品のパッケージ本体の端面に沿って列状に延出した信号端子を接続する複数のパッドが形成されたプリント基板において、電子部品をプリント基板に実装した際に、半田同士の接触による隣接するパッド間の短絡を防止するプリント基板を提供する。
【解決手段】パッケージ本体の外周の少なくとも一辺に、信号端子列を有する電子部品を実装するプリント基板３０は、前記信号端子列に対応するパッド列３３を備え、パッド列３３は、所定の長さを有する少なくとも１つの第１のパッド３１と、前記第１のパッド３１の前記所定の長さより短い少なくとも１つの第２のパッド３２と、からなり、前記各第１のパッド３１と前記各第２のパッド３２は、前記電子部品を実装したときに前記各信号端子の先端側に位置する前記第１のパッド３１の端部と前記第２のパッド３２の端部が一列に並ぶように、かつ、前記第１のパッド３１同士が隣接しないように配置する。
【選択図】図１

Description

本発明は、電子部品を実装するプリント基板に関する。
ＱＦＰ（クワッドフラットパッケージ）、ＳＯＰ（スモールアウトラインパッケージ）などの電子部品は、パッケージ本体側面から延出した複数の信号端子を、前記複数の信号端子に対応してプリント基板に設けられたパッドに半田付けすることにより実装される。
図６はガルウィング型の信号端子列を備えた電子部品の一例を示す図である。電子部品１０はプラスチック樹脂でモールドされた本体１１を持つ電子部品である。矩形形状の本体１１の４つの側面から複数の信号端子１２が引き出されている。本体１１の一辺の側面から引き出された複数の信号端子１２で、信号端子列１３が形成されている。それぞれの信号端子１２は、プリント基板（図示しない）にそれぞれの信号端子１２に対応して設けられたパッド（図示しない）に半田付けされて、電子部品１０がプリント基板に実装される。
特開２００７−２５８５２４号公報
ＱＦＰ（クワッドフラットパッケージ）、ＳＯＰ（スモールアウトラインパッケージ）などのパッケージ本体の側面に電極端子（信号端子）を有する電子部品の中には、電極端子間が０．５ｍｍピッチ或いは０．４ｍｍピッチなどの狭ピッチ電子部品があり、半田付け時に隣同士の端子が半田で短絡してしまう所謂ブリッジ不良が問題になる場合がある。
図７は従来のプリント基板に備わったパッド列を説明する図である。図８は信号端子をパッドに半田付けした状態を示す図である。プリント基板２０に実装される電子部品１０に備わった複数の信号端子１２のそれぞれに対応して、プリント基板２０にパッド２１が設けられている。複数のパッド２１で一つのパッド列２２が構成される。パッド列２２を構成するパッド２１は同じ長さＬ１である。
図７では二対のパッド列２２が設けられている。二対のパッド列２２のそれぞれのパッド２１に、電子部品１０（図６参照）の信号端子１２が半田付けされる。パッド２１の先端側２１ａは、パッド２１に半田付けされた信号端子１２の先端部１２ａに近い側であり、後端側２１ｂはその反対側の信号端子１２の根元部１２ｃに近い側である。パッド２１の先端側２１ａと後端側２１ｂはそれぞれ、パッド２１の外側と内側という記載のしかたもある。
図８に示されるように、電子部品１０の本体１１から延出した信号端子１２を、本体１１に近い側から、根元部１２ｃ，中央部１２ｂ，先端部１２ａという。信号端子１２は、本体１１から水平方向に延びた根元部１２ｃは中央部１２ｂが下方に屈曲し、更に屈曲した量を打ち消すように先端部１２ａが略水平方向（本体１１の表面に略平行であり、パッド２１の表面に略平行）に延びるように形成されている。
信号端子１２の先端部１２ａの部分がパッド２１に半田付けされる。パッド２１に塗布された半田量が多いと、半田を溶融させた際に、隣接する溶融半田同士が接触することにより、隣接するパッド２１間で半田ブリッジが形成されやすくなるという問題がある。
パッド２１と信号端子１２の先端部１２ａとが半田付けされ、信号端子１２とパッド２１の間であって、パッド２１の後端側２１ｂにバックフィレット１４が形成される。大きいバックフィレット１４は、接合強度確保に有効であるが、バックフィレットに供給される供給半田量が増えるため、半田ブリッジが形成されやすくなる。
半田ブリッジ対策としてこれまでにも種々提案されており、その一つとして、特許文献１に開示される技術がある。図９は特許文献１に開示されたプリント基板を説明する図である。表面実装型の半導体装置６の端面に沿って列状に突出した端子７を接続する複数のランド３が形成されたプリント基板１であって、複数のランド３は、その中心が、半導体装置６の端子７の突出方向に対して前方または後方に、半導体装置６の端面に沿って交互に位置するようにずらして設けられている。また、ランド３には、半導体装置６の端子７が接続される接続領域として半田を塗布する半田印刷領域４が形成されるとともに、半田が溶融した際に余剰の溶融半田が流れ込む余剰領域３ａ，３ｂ，３ｃが、接続領域の半導体装置６の端子７の突出方向に対して前方または後方に、半導体装置６の端面に沿って交互に形成されている。
図９のような形態では、ランド（パッド）の外側方向に余剰領域を設けているため、部品実装領域が大きくなってしまう問題がある。また、ランド（パッド）の内側方向にも余剰領域を設けているが、部品の形状によっては領域確保が困難であったり、別の不具合を誘発する可能性がある。
そこで、本発明の目的は、上記従来技術の問題点に鑑み、表面実装型の電子部品のパッケージ本体の端面に沿って列状に延出した信号端子を接続する複数のパッドが形成されたプリント基板において、電子部品をプリント基板に実装した際に、半田同士の接触による隣接するパッド間の短絡を防止するプリント基板を提供することである。
一つのパッド列において、第１のパッドと第２のパッドとを備え、第１のパッドが第２のパッドより長く、第１のパッド同士が隣接しないことを特徴とする。
本願の請求項１に係る発明は、パッケージ本体の外周の少なくとも一辺に、複数の信号端子からなる信号端子列を有する電子部品を実装するプリント基板において、前記信号端子列に対応するパッド列を備え、前記パッド列は、少なくとも１つの第１のパッドと、前記第１のパッドの長さより短い少なくとも１つの第２のパッドと、からなり、前記各第１のパッドと前記各第２のパッドは、前記電子部品を実装したときに前記各信号端子の先端側に位置する前記第１のパッドの端部と前記第２のパッドの端部が一列に並ぶように、かつ、前記第１のパッド同士が隣接しないように配置されていることを特徴とするプリント基板である。
請求項２に係る発明は、前記パッド列において、前記第１のパッドと前記第２のパッドが交互に並んでいることを特徴とする請求項１に記載のプリント基板である。
請求項３に係る発明は、前記パッド列の両端のパッドは、第１のパッドであることを特徴とする請求項１または２に記載のプリント基板である。
本発明により、表面実装型の電子部品のパッケージ本体の端面に沿って列状に延出した信号端子を接続する複数のパッドが形成されたプリント基板において、電子部品をプリント基板に実装した際に、半田同士の接触による隣接するパッド間の短絡を防止するプリント基板を提供できる。
パッド列が第１のパッドと第２のパッドを備え、パッド列のパッドの数が奇数の場合を示す図である。 信号端子を第１のパッドに半田付けした状態（ａ）と、第２のパッドに半田付けした状態（ｂ）を示す図である。 パッド列が第１のパッドと第２のパッドを備え、パッド列のパッドの数が偶数の場合を示す図である。 パッド列のパッドの数が偶数の場合であって、かつ、パッド列の両端のパッドが第１のパッドである実施形態を説明する図である。 パッド列のパッドの数が偶数の場合であって、パッド列が第１のパッドと第２のパッドを備え、第１のパッドが他の第１のパッドと隣接しないように配置し、かつ、パッド列の両端に第１のパッドを配置したプリント基板を説明する図である。 ガルウィング型の信号端子列を備えた電子部品の一例を示す図である。 従来のプリント基板に備わったパッド列を説明する図である。 信号端子をパッドに半田付けした状態を示す図である。 特許文献１に開示されたプリント基板を説明する図である。
以下、本発明の実施形態を図面と共に説明する。なお、従来技術と同じまたは類似する構成については同じ図面を用いて説明する。
図１はパッド列が第１のパッドと第２のパッドを備え、第１のパッドが他の第１のパッドと隣接しないように配置したプリント基板を説明する図である。図２は信号端子を第１のパッドに半田付けした状態（ａ）と、第２のパッドに半田付けした状態（ｂ）を示す図である。
プリント基板３０に設けられたパッドにはクリーム状の半田が塗布されている。パッケージ本体の外周に複数の信号端子１２からなる信号端子列１３を有する電子部品１０の各信号端子１２を、各パッドのクリーム状の半田上に載置し、電子部品１０を載置したプリント基板３０の全体を加熱することによって、複数の信号端子１２が対応するパッドに半田付けされる。実装される電子部品１０の例として、図６に示されるガルウィング型の信号端子列を備えた電子部品がある。
プリント基板３０は、実装する電子部品１０のパッケージ本体の側面から延出する信号端子列１３に対応するパッド列３３を備えている。１つのパッド列３３は、長さがＬ１である少なくとも１つの第１のパッド３１と、第１のパッド３１の長さＬ１より短い長さＬ２である少なくとも１つの第２のパッド３２とから構成される（Ｌ１＞Ｌ２）。第１のパッド３１は長いパッドである。第２のパッド３２は短いパッドである。第１のパッド３１の長さＬ１と第２のパッド３２の長さＬ２は、電子部品１０の信号端子１２の先端部１２ａの長さより長い。そして、第１のパッド３１と第２のパッドは、信号端子１２の先端部の長さ１６より長い（図２参照）。また、各パッド３１，３２の幅は、実装部品の端子ピッチや端子形状等で規定される幅であり、それにより各パッド間の間隔は決まる。
パッド列３３を構成する第１のパッド３１と第２のパッド３２は、第１のパッド３１の先端側３１ａと第２のパッド３２の先端側３２ａが一列に並ぶように、かつ、第１のパッド３１同士が隣接しないように、プリント基板３０上に配置されている。一つのパッド列３３を構成する各パッドの先端側（第１のパッド３１の先端側３１ａと第２のパッド３２の先端側３２ａ）は符号３４の破線の線上に揃って配置される。各パッドの後端側は、第１のパッド３１と第２のパッド３２の長さが異なるので、第１のパッド３１の後端側３１ｂが並ぶ線上（破線３５）と第２のパッド３２の後端側３２ｂが並ぶ線上（破線３６）は異なる。隣接するパッド間の短絡を防止するため、第１のパッド３１同士を隣接させないように配置する。
なお、第１のパッド３１および第２のパッド３２の長さと、信号端子１２の先端部１２ａの長さの関係は図２に示されるものに限定されない。例えば、第２のパッド３２の長さは、信号端子１２の先端部１２ａと第２のパッド３２との電気的接続が確実である限度で、バックフィレット１５が形成されないような短さでもよい。
また、パッド列において、第１のパッド３１は、接合強度を重視し、後端側３１ｂを信号端子１２の先端部１２ａの後端側（図２（ａ）の矢印の右側）よりも搭載する電子部品の中心方向に伸ばす。第２のパッド３２も同様に、後端側３２ｂを信号端子１２の先端部１２ａの後端側よりも搭載する電子部品の中心方向に伸ばすが、第１のパッド３１の後端側３１ｂよりも短い（信号端子１２の先端部１２ａに近い）。
第１のパッド３１の先端側３１ａは、第１のパッド３１に半田付けされた信号端子１２の先端部１２ａの先端側１２ａ’に近い側であり、後端側３１ｂはその反対側の信号端子１２の根元部１２ｃに近い側である。第１のパッド３１の先端側３１ａと後端側３１ｂはそれぞれ、第１のパッド３１の外側と内側という記載のしかたもある。同様に、第２のパッド３２の先端側３２ａと後端側３２ｂはそれぞれ、第２のパッド３２の外側と内側という記載のしかたもある。この場合、第１のパッド３１に対してパッドの内側が短くなった第２のパッド３２がプリント基板３０上に配置されているということもできる。
電子部品１０をプリント基板３０に実装する。信号端子列１３の各信号端子１２は、対応するパッド列３３の各パッド（第１のパッド３１、第２のパッド３２）に半田付けされる。信号端子１２が第１のパッド３１に半田付けされた場合には図２（ａ）に示された状態となる。これは、図８と同じ状態となる。バックフィレット１４が形成される。これに対して、信号端子１２が第２のパッド３２に半田付けされたとき、第２のパッド３２の後端側３２ｂにバックフィレット１５が形成される。バックフィレット１５は、図２（ａ）の場合のバックフィレット１４より小さなバックフィレットとして形成される。
バックフィレット１５の大きさはバックフィレット１４の大きさより小さいため、第２のパッド３２には、第１のパッド３１よりもバックフィレットへの供給半田量を減らすことができる。ただし、オープン不良が増えないよう、第２のパッド３２に供給されるパッドの単位面積あたりの半田の供給半田量は、第１のパッド３１と比較して小さくならないようにする。
第２のパッド３２のバックフィレットへの供給半田量が減ることにより、第１のパッド３１同士が隣接する場合に比べ、隣接する溶融半田同士が接触しにくくなる。これによって、第１のパッド３１と第２のパッド３２との間で半田ブリッジが形成されることが抑制される。
図１はパッド列におけるパッドの数が奇数の場合、図３は偶数の場合を示している。図３はパッド列において、第１のパッドと第２のパッドとを交互に配置した実施形態を説明する図である。パッド列３３において、第１のパッド３１と第２のパッド３２が交互に並んでいることを特徴とする。
図４はパッド列のパッドの数が偶数の場合であって、パッド列の両端に第１のパッドを配置した実施形態を説明する図である。パッド列の両端のパッドは、温度サイクルで故障しやすいため、パッド列３３において、パッド列３３の両端のパッドを、より接合度の高い第１のパッド３１とすることで、電子部品を実装した際の半田付けの強度を確保している。
図５はパッド列３３が第１のパッド３１と第２のパッド３２を備え、第１のパッド３１が他の第１のパッド３１と隣接しないように配置し、パッド列３３において、パッド列３３の両端のパッドを第１のパッド３１とすることで、電子部品を実装した際の半田付けの強度を確保している。
上述の本発明の実施形態の説明は、パッケージ本体の外周の４辺にそれぞれ信号端子列を備えた電子部品をプリント基板に実装する例である。しかし、これに限定されず、パッケージ本体の一辺に信号端子列を有する電子部品を実装するプリント基板も本発明の実施形態に含まれる。また、パッケージ本体の外周の相対する２辺、あるいは、隣接する２辺に信号端子列を備える電子部品を実装するプリント基板も本発明の実施形態に含まれる。同様に、パッケージ本体の３辺に信号端子列を有する電子部品を実装するプリント基板も本発明の実施形態に含まれる。
１ プリント基板
２ 基板
３ ランド
３ａ，３ｂ，３ｃ 余剰領域
４ 半田印刷領域
５ レジスト膜
５ａ 開口
６ 半導体装置
７ 端子

１０ 電子部品
１１ 本体
１２ 信号端子
１２ａ 先端部
１２ａ’ 先端部１２ａの先端
１２ｂ 中央部
１２ｃ 根元部

１３ 信号端子列
１４ バックフィレット
１５ バックフィレット
１６ 先端部の長さ

２０ プリント基板
２１ パッド
２１ａ 先端側
２１ｂ 後端側
２２ パッド列

３０ プリント基板
３１ 第１のパッド
３１ａ 先端側
３１ｂ 後端側
３２ 第２のパッド
３２ａ 先端側
３２ｂ 後端側
３３ パッド列
３４ 破線
３５ 破線
３６ 破線

Claims (3)

  1. パッケージ本体の外周の少なくとも一辺に、複数の信号端子からなる信号端子列を有する電子部品を実装するプリント基板において、
    前記信号端子列に対応するパッド列を備え、
    前記パッド列は、少なくとも１つの第１のパッドと、前記第１のパッドより短い少なくとも１つの第２のパッドと、からなり、
    前記各第１のパッドと前記各第２のパッドは、
    前記電子部品を実装したときに前記各信号端子の先端側に位置する前記第１のパッドの端部と前記第２のパッドの端部が一列に並ぶように、かつ、前記第１のパッド同士が隣接しないように配置されていることを特徴とするプリント基板。
  2. 前記パッド列において、前記第１のパッドと前記第２のパッドが交互に並んでいることを特徴とする請求項１に記載のプリント基板。
  3. 前記パッド列の両端のパッドは、第１のパッドであることを特徴とする請求項１または２に記載のプリント基板。
JP2015191605A 2015-09-29 2015-09-29 プリント基板 Pending JP2017069333A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015191605A JP2017069333A (ja) 2015-09-29 2015-09-29 プリント基板
CN201610848340.9A CN106559953A (zh) 2015-09-29 2016-09-23 印刷电路板
DE102016118090.4A DE102016118090A1 (de) 2015-09-29 2016-09-26 Leiterplatte
US15/278,029 US20170094788A1 (en) 2015-09-29 2016-09-28 Printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015191605A JP2017069333A (ja) 2015-09-29 2015-09-29 プリント基板

Publications (1)

Publication Number Publication Date
JP2017069333A true JP2017069333A (ja) 2017-04-06

Family

ID=58282023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015191605A Pending JP2017069333A (ja) 2015-09-29 2015-09-29 プリント基板

Country Status (4)

Country Link
US (1) US20170094788A1 (ja)
JP (1) JP2017069333A (ja)
CN (1) CN106559953A (ja)
DE (1) DE102016118090A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021063851A (ja) * 2019-10-10 2021-04-22 セイコーエプソン株式会社 電気光学装置、電子機器および実装状態評価方法
CN113556867A (zh) * 2021-06-21 2021-10-26 昆山工研院新型平板显示技术中心有限公司 柔性电路板、显示面板以及显示面板的制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6956552B2 (ja) * 2017-07-19 2021-11-02 株式会社小糸製作所 車載用電子回路実装基板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6112267U (ja) * 1984-06-25 1986-01-24 松下電工株式会社 プリント配線基板
JPH0295271U (ja) * 1989-01-17 1990-07-30
JPH03229486A (ja) * 1990-02-05 1991-10-11 Matsushita Electric Ind Co Ltd 印刷配線板
JPH04180290A (ja) * 1990-11-15 1992-06-26 Canon Inc プリント配線基板
JPH0533570U (ja) * 1991-10-04 1993-04-30 新潟日本電気株式会社 印刷回路
JPH06169153A (ja) * 1992-11-30 1994-06-14 Ibiden Co Ltd プリント配線板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4465898A (en) * 1981-07-27 1984-08-14 Texas Instruments Incorporated Carrier for integrated circuit
US4855866A (en) * 1987-06-06 1989-08-08 Murata Manufacturing Co., Ltd. Capacitor network
US4989069A (en) * 1990-01-29 1991-01-29 Motorola, Inc. Semiconductor package having leads that break-away from supports
US5420758A (en) * 1992-09-10 1995-05-30 Vlsi Technology, Inc. Integrated circuit package using a multi-layer PCB in a plastic package
US6246587B1 (en) * 1998-12-03 2001-06-12 Intermedics Inc. Surface mounted device with grooves on a termination lead and methods of assembly
US6198163B1 (en) * 1999-10-18 2001-03-06 Amkor Technology, Inc. Thin leadframe-type semiconductor package having heat sink with recess and exposed surface
US6994563B2 (en) * 2003-12-19 2006-02-07 Lenovo (Singapore) Pte. Ltd. Signal channel configuration providing increased capacitance at a card edge connection
EP1698217A1 (en) * 2003-12-24 2006-09-06 Molex Incorporated Electromagnetically shielded slot transmission line
US7044794B2 (en) * 2004-07-14 2006-05-16 Tyco Electronics Corporation Electrical connector with ESD protection
JP2007258524A (ja) 2006-03-24 2007-10-04 Matsushita Electric Ind Co Ltd プリント基板および半導体装置の実装方法
JP2009224564A (ja) * 2008-03-17 2009-10-01 Panasonic Corp 配線基板とそれを用いた電子機器とそれらの誤接続検出装置
US8115321B2 (en) * 2009-04-30 2012-02-14 Lsi Corporation Separate probe and bond regions of an integrated circuit
TWI493803B (zh) * 2009-10-15 2015-07-21 A Data Technology Co Ltd 儲存裝置組件
CN201657501U (zh) * 2010-01-29 2010-11-24 比亚迪股份有限公司 一种线路板金手指

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6112267U (ja) * 1984-06-25 1986-01-24 松下電工株式会社 プリント配線基板
JPH0295271U (ja) * 1989-01-17 1990-07-30
JPH03229486A (ja) * 1990-02-05 1991-10-11 Matsushita Electric Ind Co Ltd 印刷配線板
JPH04180290A (ja) * 1990-11-15 1992-06-26 Canon Inc プリント配線基板
JPH0533570U (ja) * 1991-10-04 1993-04-30 新潟日本電気株式会社 印刷回路
JPH06169153A (ja) * 1992-11-30 1994-06-14 Ibiden Co Ltd プリント配線板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021063851A (ja) * 2019-10-10 2021-04-22 セイコーエプソン株式会社 電気光学装置、電子機器および実装状態評価方法
JP7363332B2 (ja) 2019-10-10 2023-10-18 セイコーエプソン株式会社 電気光学装置、電子機器および実装状態評価方法
CN113556867A (zh) * 2021-06-21 2021-10-26 昆山工研院新型平板显示技术中心有限公司 柔性电路板、显示面板以及显示面板的制备方法

Also Published As

Publication number Publication date
US20170094788A1 (en) 2017-03-30
CN106559953A (zh) 2017-04-05
DE102016118090A1 (de) 2017-03-30

Similar Documents

Publication Publication Date Title
JP2017069333A (ja) プリント基板
JP2000058739A (ja) 半導体装置およびその製造に用いるリードフレーム
JP5444901B2 (ja) プリント配線基板装置
US9872388B2 (en) Printed wiring board
US7488898B2 (en) Land structure, printed wiring board, and electronic device
US7193158B2 (en) Wiring board device
KR102395374B1 (ko) Led 실장용 기판, led
JP2007281122A (ja) モールドパッケージの実装構造
US20160227648A1 (en) Printed wiring board capable of suppressing mounting failure of surface mount device for flow soldering
US20090236136A1 (en) Printed circuit board assembly
JP3311865B2 (ja) 電子部品の半田付け方法およびその半田付け方法に用いられるスクリ−ンマスク
US20120325538A1 (en) Printed circuit board assembly
JPH11298125A (ja) 表面実装用ランド
JP2003158368A (ja) チップ部品の半田付け構造
JP2543844B2 (ja) 電子部品の半田付け方法
JP2007258524A (ja) プリント基板および半導体装置の実装方法
JP2015138893A (ja) 電子制御装置
JP2008282899A (ja) 配線基板およびこれを用いた半導体装置の実装方法並びに電子機器
JPH08162746A (ja) 回路基板
JPH0414858A (ja) 電子部品のリード端子構造
JPH1154688A (ja) 表面実装部品のリード端子
JPH054546U (ja) プリント基板
US20120276783A1 (en) Connector having lead pins extending from bottom and side surfaces thereof
JPH1041693A (ja) 半導体パッケージの実装構造
JPH04326756A (ja) 半導体装置

Legal Events

Date Code Title Description
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20170920

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20170920

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171219