JP2015138893A - 電子制御装置 - Google Patents

電子制御装置 Download PDF

Info

Publication number
JP2015138893A
JP2015138893A JP2014009960A JP2014009960A JP2015138893A JP 2015138893 A JP2015138893 A JP 2015138893A JP 2014009960 A JP2014009960 A JP 2014009960A JP 2014009960 A JP2014009960 A JP 2014009960A JP 2015138893 A JP2015138893 A JP 2015138893A
Authority
JP
Japan
Prior art keywords
electrode
circuit board
printed circuit
control device
electronic control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014009960A
Other languages
English (en)
Other versions
JP6348288B2 (ja
Inventor
明 川端
Akira Kawabata
明 川端
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Priority to JP2014009960A priority Critical patent/JP6348288B2/ja
Publication of JP2015138893A publication Critical patent/JP2015138893A/ja
Application granted granted Critical
Publication of JP6348288B2 publication Critical patent/JP6348288B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】プリント基板の各電極ランドと各リード端子との間の位置ずれを抑制し得る電子制御装置を提供する。【解決手段】表面に複数の電極ランド3…が所定の間隔をもって互いに平行に並設されたプリント基板1と、内部に半導体素子を収容保持するパッケージ本体から外側へ突出した先端部が各電極ランドに半田付けされる複数のリード端子を有する半導体パッケージと、を備え、縦電極ランド群4,4と横電極ランド群5,5における隣接する各電極ランドの間隔ピッチPxを、前記プリント基板とパッケージ本体の熱膨張率の差に応じて異ならせて、パッケージ本体の熱膨張変形量に伴う各リード端子と各電極ランドとの位置ずれを抑制する。【選択図】図1

Description

本発明は、プリント基板上に半導体パッケージを実装してなる電子制御装置に関する。
例えばエンジン制御装置などの電子機器の電子制御装置としては、以下の特許文献1に記載されているものが知られている。
この電子制御装置は、プリント基板の上面に半導体素子パッケージが実装されており、前記プリント基板の上面には、複数の電極ランドがほぼ矩形方向に沿って平行に並設されている。
前記半導体素子パッケージは、箱状のパッケージ本体内に半導体素子が収容保持されていると共に、基端部が半導体素子に接続された複数のリード端子の先端部がパッケージ本体の外周縁から外側に突出されている。
そして、前記各リード端子は、各先端部が前記各電極ランドに半田付けによって接続されている。この接続方法は、いわゆるリフローによって行われ、プリント基板の表面にクリーム半田であるペースト状の半田をパターンに合わせて印刷し、次に、前記各電極ランドに各リード端子の先端部を合わせながら前記半導体パッケージを実装する。その後、前記半導体パッケージの上方からプリント基板に熱を加えて前記半田を溶かして各電極ランドとリード端子を半田付けするようになっている。
特開平6−164118号公報
しかしながら、前記公報記載の技術にあっては、プリント基板の各電極ランドと半導体パッケージの各リード端子を、リフローによ半田付けする際には、前述のように、半導体パッケージとプリント基板の上方から約183℃〜220℃の高熱を加えるようになっていることから、前記半導体パッケージのパッケージ本体とプリント基板との熱膨張率の差によって前記各電極ランドと各リード端子とが位置ずれを起こし易い。
すなわち、前記パッケージ本体は、例えばエポキシ樹脂材を主体としている一方、プリント基板も例えばポリエチレン樹脂など用いているが、表面に銅箔などによる配線が施されていることから、熱膨張率がプリント基板よりもパッケージ本体の方が大きくなっている。このため、前記プリント基板の各電極ランドに対してパッケージ本体側の各リード端子が位置ずれを起こし易いのである。
そこで、前記公報記載の従来技術は、各電極ランド群の両端部にリードずれ防止ガードを設けて、前記位置ずれを抑制しようとしているが、前記リードずれ防止ガードは、単に各電極ランド群の両端部のみに設けていることから、前記両者間の位置ずれを効果的に抑制することができない。
本発明は、前記従来の技術的課題に鑑みて案出されたもので、パッケージ本体との熱膨張率の差に応じてプリント基板の各電極ランドの間隔を個々に変化させることによって、各リード端子との間の位置ずれを抑制し得る電子制御装置を提供する。
本願請求項1に係る発明は、表面に複数の電極ランドが所定の間隔をもって互いに平行に並設されたプリント基板と、内部に半導体素子を収容保持するパッケージ本体及び一端部が半導体素子に接続され、前記パッケージ本体から外側へ突出した他端部が前記各電極ランドに半田付けされる複数のリード端子を有する半導体パッケージと、
を備えた電子制御装置であって、
前記平行に並設された各電極ランドの間隔を、前記プリント基板とパッケージ本体の熱膨張率の差に応じて異ならせたことを特徴としている。
本発明によれば、プリント基板とパッケージ本体との熱膨張率の差に応じて各電極ランドの間隔ピッチを変化させることによって、該各電極ランドと各リード端子との間の位置ずれを抑制することができる。
本発明に係る電子制御装置の第1実施形態に供されるプリント基板に半導体パッケージが半田付けされた状態を示す平面図である。 本実施形態のプリント基板に半導体パッケージが半田付けされた状態を示す側面図である。 本実施形態に供される半導体パッケージを示す斜視図である。 本発明に係る電子制御装置の第2実施形態に供されるプリント基板上の各電極ランドを示す平面図である。 図4のA部拡大図である。
以下、本発明に係る電子制御装置の実施形態を図面に基づいて詳述する。
〔第1実施形態〕
本実施形態における電子制御装置は、図1〜図3に示すように、電気回路が形成されたプリント基板1と、該プリント基板1の上面所定位置に実装された半導体パッケージ2と、を有している。
前記プリント基板1は、リジッドな構造であって、材質としては、ガラス繊維製の布を重ねたものに基材エポキシ樹脂を含浸した多層基板材料によって形成されている。
また、プリント基板1の表面には、前記電気回路によって電気的に接続された図外の抵抗器やコンデンサなどの複数の電子部品が実装されていると共に、前記半導体パッケージ2に接続される複数の電極ランド3…が設けられている。
前記電極ランド3…は、それぞれが小さな長方形状に形成されて、その幅長さWが約0.30mmに形成されていると共に、所定の間隔ピッチをもって平行に並設されており、全体として矩形枠状に配置されて、それぞれ一対の縦電極ランド群4、4と横電極ランド群5,5とによって構成されている。
前記2つの縦電極ランド群4,4間の距離、つまり各電極ランド3の外端縁までの距離Lは、約43.8mmに設定され、各電極ランド3の内端縁までの距離L1は、約40.4mmに設定されている。
一方、前記2つの横電極ランド群5,5間の距離、つまり各電極ランド3の外端縁までの距離L2は、約31.8mmに設定され、各電極ランド3の内端縁までの距離L1は、約28.4mmに設定されている。
具体的に説明すれば、プリント基板1の表面に設けられた複数の電極ランド3…は、それぞれが小さな長方形されて、所定の間隔ピッチをもって平行に並設されており、全体として矩形枠状に配置されて、それぞれ一対の縦電極ランド群4、4と横電極ランド群5,5とによって構成されている。
そして、前記各電極ランド3…は、該各電極ランド3,3に隣接する間隔ピッチが前記縦列である各縦電極ランド群4,4と、横列である横電極ランド群5,5のそれぞれの中央部領域Cから両端部領域S、Sに向けて漸次大きくなるように形成されている。
つまり、それぞれの中央部領域Cの隣接する2つの電極ランド3a、3b間の間隔ピッチPxが最小ピッチとなり、これらに外側で隣接する電極ランド3c、3dとの間の間隔ピッチPx1がPxよりも僅かに大きくなっており、この間隔ピッチPxn…が両端部領域S,S側に行くにしたがって僅かずつ大きくなるように形成されている。
この間隔ピッチPxn…は、プリント基板1と半導体パッケージ2のパッケージ本体6との熱膨張率の差に応じて任意に設定されている。
一方、前記リード端子8…は、細長い銅含金材によってほぼ階段状に折曲形成されていると共に、縦リード端子群10、10と横リード端子群11、11の数が対応する前記各電極ランド3…の縦電極ランド群4,4と横電極ランド群5,5のそれぞれの数と同数に設定されている。
また、一つのリード端子8aの幅方向中心とこれに隣接する他のリード端子8bの幅方向中心の間隔ピッチPzは、いずれも一定の均一長さに設定されている。
そして、各リード端子8は、図3に示すように、平坦状に折曲された各先端部8c…が前記パッケージ本体6の外周縁から突出して前記各電極ランド3…の上面にそれぞれ半田付けによって接続される。
この半田付け方法は、前述のいわゆるリフローによって行われるようになっている。
すなわち、プリント基板1の表面にクリーム半田であるペースト状の半田をパターンに合わせて印刷し、次に、前記各電極ランド3…に各リード端子8…の先端部8a…を合わせながら前記半導体パッケージ2を実装する。その後、前記半導体パッケージ2の上方から該半導体パッケージ2とプリント基板1に約180℃あるいは220℃の熱を加えて前記半田を溶かして各電極ランド3…と各リード端子8…を半田付けするようになっている。
したがって、この実施形態によれば、前記プリント基板1の各電極ランド3…に対して半導体パッケージ2の各リード端子8…をリフローによって半田付けする際に、前記半導体パッケージ2の上方から半田溶融温度(加熱温度)として最高約180℃、あるいは約220℃の高熱を加えると、前記プリント基板1とパッケージ本体6のそれぞれの材質の相違による熱膨張率の差によって互いの膨張変形量が異なり、特に、パッケージ本体6の熱膨張変形が大きくなる。
つまり、プリント基板1の熱膨張によって、各電極ランド3…の間隔ピッチPx、Px1、Pxn…が縦電極ランド群4,4と横電極欄銅群5,5のそれぞれの中央部領域Cから両端部領域S,Sに渡って漸次大きくなるが、それよりも、パッケージ本体6の熱膨張率が大きいことから、パッケージ本体6の熱膨張による変形量に伴って、前記各リード端子8…間の間隔ピッチPzが、各縦横リード端子群10,11のそれぞれの中央部領域Cから両端部領域S,Sに渡ってさらに大きくなる。
このため、前述のように各電極ランド3…の間隔ピッチPx、Px1、Pxn…が中央部領域Cから両端部領域S,Sに渡って漸次大きくなるように形成していることから、この間隔ピッチの変化によって前記各リード端子8…間の位置ずれを吸収することができる。これにより、前記各リード端子8…とこれに対応する各電極ランド3…の横、縦列方向(X、Y方向)の位置ずれを効果的に抑制することができる。この結果、各電極ランド3…と各リード端子8…との半田付け不良を十分に抑制することが可能になる
〔第2実施形態〕
図4及び図5は本発明の第2実施形態を示し、プリント基板1や半導体パッケージ2の基本構造は第1実施形態と同じであるが、異なるところはプリント基板1の各電極ランド3…の配置間隔ピッチを、交互に異ならせたことにある。
つまり前記各電極ランド3…は、隣接する各電極ランド3,3間の間隔ピッチP、P1、つまり一つの電極ランド3aの中心から隣接する他の電極ランド3bの中心までの間隔ピッチPと、他の電極ランド3bの中心から、さらに隣接する電極ランド3cの中心までの間隔ピッチP1をそれぞれ交互に異ならせている。
具体的に説明すれば、この実施形態では、図4に示すように、図中最も左寄りの第1電極ランド3aの幅方向中心とその右隣にある第2電極ランド3bの幅方向中心との間隔ピッチPは、約0.501mmに設定されているのに対して、前記第2電極ランド3bの幅方向中心とその右にある第3電極ランド3cの幅方向中心との間隔ピッチP1は約0.502mmに設定されている。さらに、前記第3電極ランド3cの幅方向中心と、この右隣にある第4電極ランド3dの幅方向中心との間隔ピッチPは、約0.501mmに設定されて、横方向の間隔ピッチP,P1がそれぞれ交互に異なるように形成されている。
この間隔ピッチP,P1の相違は、前記横方向の電極ランド群5,5と、縦方向の電極ランド群4,4の隣接する電極ランド3の全てについて設定されている。
前記半導体パッケージ2は、図5に示すように、長方形箱状のパッケージ本体6と、該パッケージ本体6の内部に収容保持された半導体素子であるシリコン材の半導体チップ7と、該半導体チップ7に接続された複数のリード端子8…と、を備えている。
前記パッケージ本体6は、その材質がエポキシ樹脂材によって形成されて、その大きさが前記各電極ランド3の…縦電極ランド群4,4と横電極ランド群5,5からなる矩形枠より僅かに小さく形成されて、横辺方向(X方向)の長さが40mm、縦辺方向(Y方向)の長さが28mmに設定されている。
前記半導体チップ7は、ほぼ矩形板状に形成されて、複数のボンディングワイヤ9…を介して図外のアルミ電極と前記リード端子8…が接続されている。
前記リード端子8…は、細長い銅含金材によってほぼ階段状に折曲形成されていると共に、縦リード端子群10、10と横リード端子群11、11の数が対応する前記各電極ランド3…の縦電極ランド群4,4と横電極ランド群5,5のそれぞれの数と同数に設定されている。
また、一つのリード端子8aの幅方向中心とこれに隣接する他のリード端子8bの幅方向中心の間隔ピッチP3は、いずれも一定の均一長さに設定されており、それぞれ0.500mmに設定されている。
そして、各リード端子8は、平坦状に折曲された各先端部8c…が前記パッケージ本体6の外周縁から突出して前記各電極ランド3…の上面にそれぞれ半田付けによって接続される。
この半田付け方法も、第1実施形態と同じくいわゆるリフローによって行われるようになっている。
したがって、この実施形態によれば、前記プリント基板1の各電極ランド3…に対して半導体パッケージ2の各リード端子8…をリフローによって半田付けする際に、前記半導体パッケージ2の上方から半田溶融温度(加熱温度)として最大約180℃、あるいは約220℃の高熱を加えると、前記プリント基板1とパッケージ本体6のそれぞれの材質の相違による熱膨張率の差によって互いの膨張変形量が異なり、特に、パッケージ本体6の熱膨張変形が大きくなる。
つまり、前記各リード端子8…間の間隔ピッチP3が大きくなる。
本願発明者のシミュレーションによれば、加熱温度が25〜約180℃の場合には、プリント基板1は、横電極ランド群5、5の変形量(X変形量)が36.8μmとなり、縦電極ランド群4の変形量(Y変形量)が25.7μmとなった。これに対して、同じ温度条件下でのパッケージ本体6は、横リード端子群11、11の変形量(X変形量)が55.7μm、縦リード端子群10,10の変形量(Y変形量)が38.2μmになった。
加熱温度が25〜約220℃の場合には、プリント基板1は、横電極ランド群5、5の変形量(X変形量)が40.5μmとなり、縦電極ランド群4の変形量(Y変形量)が28.3μmとなった。これに対して、同じ温度条件下でのパッケージ本体6は、横リード端子群11、11の変形量(X変形量)が76.8μm、縦リード端子群10,10の変形量(Y変形量)が51.4μmになった。
したがって、加熱温度が180℃では、両者1,6のX方向のずれが18.9μmとなり、Y方向のずれが12.5μmとなった。
また、加熱温度が220℃では、両者1,6のX方向のずれが36.3μmとなり、Y方向のずれが23.1μmとなった。
したがって、両者1,6の熱膨張変形量の差異によって前記各電極ランド3…に対して各リード端子8が位置ずれを起こすおそれがある。
しかしながら、本実施形態では、前述のように各電極ランド3…の間隔ピッチP,P1が交互に相違していることから、このピッチP、P1の相違によって前記各リード端子8…間の位置ずれを吸収することができる。これにより、前記各リード端子8…とこれに対応する各電極ランド3…の横、縦列方向(X、Y方向)の位置ずれを効果的に抑制することができる。この結果、各電極ランド3…と各リード端子8…との半田付け不良を十分に抑制することが可能になる。
本発明は、前記各実施形態の構成に限定されるものではなく、前記プリント基板1やパッケージ本体6の成形材料や大きさ、肉厚などによってそれぞれの熱膨張率も変化することから、これら両者1,6の熱膨張率の変化に応じて前記隣接する各電極ランド3、3の間隔ピッチや、各リード端子8,8の間隔ピッチを任意に変更することが可能である。
また、電子機器類としては、エンジン制御装置の他に電子機器の電子制御装置に適用することも可能である。
1…プリント基板
2…半導体パッケージ
3…電極ランド
4…縦電極ランド群
5…横電極ランド群
6…パッケージ本体
7…半導体素子
8…リード端子
10…縦リード端子群
11…横リード端子群

Claims (4)

  1. 表面に複数の電極ランドが所定の間隔をもって互いに平行に並設されたプリント基板と、
    内部に半導体素子を収容保持するパッケージ本体及び一端部が半導体素子に接続され、前記パッケージ本体から外側へ突出した他端部が前記各電極ランドに半田付けされる複数のリード端子を有する半導体パッケージと、
    を備えた電子制御装置であって、
    前記平行に並設された各電極ランドの間隔を、前記プリント基板とパッケージ本体の熱膨張率の差に応じて異ならせたことを特徴する電子制御装置。
  2. 各電極ランドの間隔を、列中央部から列両端部に向かって漸次大きく形成したことを特徴とする電子制御装置。
  3. 前記各電極ランドの列中央部から列両端部に向かって漸次大きくなる間隔の長さを、前記半導体パッケージの熱膨張係率に応じて変化させたことを特徴とする請求項1に記載の電子制御装置。
  4. 前記プリント基板とパッケージ本体を、熱膨張率の異なる合成樹脂材によって形成したことを特徴とする請求項1〜3のいずれか一項に記載の電子制御装置。
JP2014009960A 2014-01-23 2014-01-23 電子制御装置 Active JP6348288B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014009960A JP6348288B2 (ja) 2014-01-23 2014-01-23 電子制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014009960A JP6348288B2 (ja) 2014-01-23 2014-01-23 電子制御装置

Publications (2)

Publication Number Publication Date
JP2015138893A true JP2015138893A (ja) 2015-07-30
JP6348288B2 JP6348288B2 (ja) 2018-06-27

Family

ID=53769692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014009960A Active JP6348288B2 (ja) 2014-01-23 2014-01-23 電子制御装置

Country Status (1)

Country Link
JP (1) JP6348288B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107623991A (zh) * 2016-07-15 2018-01-23 三星显示有限公司 柔性膜、电路板组件及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04267581A (ja) * 1991-02-22 1992-09-24 Sony Corp プリント基板
JP2007201282A (ja) * 2006-01-27 2007-08-09 Denso Corp 電子装置及び電子装置の製造方法
JP2008066411A (ja) * 2006-09-05 2008-03-21 Denso Corp 電子部品の実装構造

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04267581A (ja) * 1991-02-22 1992-09-24 Sony Corp プリント基板
JP2007201282A (ja) * 2006-01-27 2007-08-09 Denso Corp 電子装置及び電子装置の製造方法
JP2008066411A (ja) * 2006-09-05 2008-03-21 Denso Corp 電子部品の実装構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107623991A (zh) * 2016-07-15 2018-01-23 三星显示有限公司 柔性膜、电路板组件及显示装置

Also Published As

Publication number Publication date
JP6348288B2 (ja) 2018-06-27

Similar Documents

Publication Publication Date Title
WO2013190604A1 (ja) 配線基板
JP2016213308A (ja) プリント回路板及びプリント配線板
JP6348288B2 (ja) 電子制御装置
JP2012175064A (ja) チップ抵抗器およびその製造方法
JP6504762B2 (ja) モジュールの製造方法
JP2017069333A (ja) プリント基板
JP2016092138A5 (ja)
TWI550767B (zh) 形成跡線上凸塊(bot)組件的方法 以及跡線上凸塊內連線
JP2014146619A (ja) プリント基板
JP6565167B2 (ja) 実装構造体
JP6136605B2 (ja) 表面実装型半導体パッケージの実装構造
JP5062376B1 (ja) 電子部品実装基板の製造方法
JP2016004986A (ja) プリント配線基板の半田ランド
US20150245482A1 (en) Printed wiring board
JP5893967B2 (ja) 多数個取り配線基板
JP2017059597A (ja) チップ抵抗器
JP2009224697A (ja) プリント基板及び電子部品実装基板
JP2015146404A (ja) 半導体装置およびその製造方法
US20160374204A1 (en) Circuit board, electronic apparatus comprising circuit board, and method for soldering components
KR101322456B1 (ko) 표면실장형 연성인쇄회로기판 및 이를 포함하는 발광장치
JP6193702B2 (ja) 多数個取り配線基板
JP6550516B1 (ja) パネル、pcbおよびpcbの製造方法
JP2018074061A (ja) 電子装置
JP4962388B2 (ja) 配線基板
JP6599759B2 (ja) チップ抵抗器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180531

R150 Certificate of patent or registration of utility model

Ref document number: 6348288

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250