KR101322456B1 - 표면실장형 연성인쇄회로기판 및 이를 포함하는 발광장치 - Google Patents

표면실장형 연성인쇄회로기판 및 이를 포함하는 발광장치 Download PDF

Info

Publication number
KR101322456B1
KR101322456B1 KR1020120108526A KR20120108526A KR101322456B1 KR 101322456 B1 KR101322456 B1 KR 101322456B1 KR 1020120108526 A KR1020120108526 A KR 1020120108526A KR 20120108526 A KR20120108526 A KR 20120108526A KR 101322456 B1 KR101322456 B1 KR 101322456B1
Authority
KR
South Korea
Prior art keywords
gap
terminal
circuit board
pattern
printed circuit
Prior art date
Application number
KR1020120108526A
Other languages
English (en)
Other versions
KR20120129841A (ko
Inventor
여승용
Original Assignee
서울반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울반도체 주식회사 filed Critical 서울반도체 주식회사
Priority to KR1020120108526A priority Critical patent/KR101322456B1/ko
Publication of KR20120129841A publication Critical patent/KR20120129841A/ko
Application granted granted Critical
Publication of KR101322456B1 publication Critical patent/KR101322456B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/189Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05Flexible printed circuits [FPCs]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09381Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10106Light emitting diode [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

전자소자가 실장되는 표면실장형 연성인쇄회로기판이 개시된다. 상기 연성인쇄회로기판은, 복수의 단자 패턴을 포함하되, 이웃하는 단자 패턴 사이에 상기 단자 패턴의 양측 모서리를 잇는 간극이 형성된 도전막과; 상기 도전막을 덮도록 형성된 커버 필름을 포함하며, 상기 간극은 상기 양측 모서리를 최단 거리로 잇는 수직선보다 길게 형성된다.

Description

표면실장형 연성인쇄회로기판 및 이를 포함하는 발광장치{SURFACE MOUNT TYPE FLEXIBLE PRINTED CIRCUIT BOARD AND LIGHT EMITTING DEVICE}
본 발명의 표면실장형 연성인쇄회로기판에 관한 것으로서, 더 상세하게는, 엘이디 패키지 소자의 표면 실장에 적합한 연성인쇄회로기판에 관한 것이다.
연성인쇄회로기판(FPCB: Flexible Printed Circuit Board)은 일반 인쇄회로기판과 달리 굴곡성을 가진 필름의 형태로 제조된다. 연성인쇄회로기판에는 엘이디 패키지 소자와 같은 전자소자가 실장된다. 특히, 휴대용 통신기기, 디지털 카메라, 캠코더, 노트북 등과 같은 전자장치의 디스플레이부에는 백라이트 유닛(BLU; Back Light Unit)이 요구되는데, 근래 경박 단소화되고 있는 백라이트 유닛은, 연성인쇄회로기판 상에 복수의 엘이디 패키지 소자, 특히, 사이드뷰 엘이디 패키지 소자가 실장되어 이루어진 엘이디 어레이를 포함한다.
종래의 연성인쇄회로기판은 유연성과 절연성을 갖는 베이스 필름 상에 패터닝된 도전막이 형성되고, 그 위로, 유연성과 절연성을 갖는 커버 필름이 형성된다. 패터닝된 도전막은 사각형을 갖는 복수의 단자 패턴들을 포함하며, 이웃하는 단자 패턴들 사이에는 수직 일자형의 간극이 형성된다. 간극을 사이에 두고 단자 패턴이 부분적으로 노출되어 있으며, 전자소자가 연성인쇄회로기판 상에 실장될 때, 전자소자의 단자들이 상기 노출된 단자 패턴들과 접합된다. 표면 실장시 높은 열이 가해지는 리플로우 솔더링 공정이 수행되는데, 이 리플로우 솔더링 공정에 의한 연성인쇄회로기판에 대한 가열 및 그에 뒤 이은 냉각은, 도전막의 열팽창계수와 커버 필름 사이의 열팽창 계수 차이에 의해, 수직 일자형의 간극에서 커버 필름이 들리는 불량을 초래한다. 도 1은 사이드뷰 엘이디 패키지 소자가 실장된 연성인쇄회로기판에 있어서, 리플로우 솔더링 공정으로 인한 커버 필름의 들림 불량을 보여주는 사진이다.
따라서 본 발명이 해결하려는 과제는 전자소자, 특히, 엘이디 패키지 소자를 연성인쇄회로기판에 표면 실장할 때, 서로 이웃하는 단자 패턴 사이의 경계, 즉, 간극이 있는 위치에서 커버 필름이 들리는 불량을 방지할 수 있는 구조를 포함하는 연성인쇄회로기판을 제공하는 것이다.
본 발명의 일측면에 따라, 전자소자가 실장되는 표면실장형 연성인쇄회로기판이 제공된다. 상기 연성인쇄회로기판은, 복수의 단자 패턴을 포함하되, 이웃하는 단자 패턴 사이에 상기 단자 패턴의 양측 모서리를 잇는 간극이 형성된 도전막과; 상기 도전막을 덮도록 형성된 커버 필름을 포함한다. 상기 간극은 상기 양측 모서리를 최단 거리로 잇는 가상의 수직선보다 길게 형성된다.
바람직하게는, 상기 간극은, 상기 간극의 양단을 최단 거리로 잇는 가상의 연결 직선에 대하여, 제1 위치에서 만나고 제2 위치에서 이격된다. 더 바람직하게는, 상기 간극은 상기 연결 직선과 교차하는 하나 이상의 교점을 포함한다. 이때, 상기 간극은 교점을 기준으로 하여 서로 반대 방향으로 향하는 굴곡들을 포함하는 형상, 더 바람직하게는, S형이 선호된다. 상기 수직선과 상기 연결 직선은 서로 일치할 수 있다.
바람직하게는, 상기 간극을 사이에 두고 한 쌍의 랜드 패턴이 서로 인접하게 형성되고, 상기 한 쌍의 랜드 패턴은 상기 커버 필름 일부의 제거에 의해 노출되어, 상기 전자 소자의 단자들과 솔더링된다.
본 발명의 다른 측면에 따라, 엘이디 패키지 소자와 상기 엘이디 패키지 소자가 표면 실장되는 연성인쇄회로기판을 포함하는 발광장치가 제공되며, 이때, 상기 연성인쇄회로기판은, 상기 엘이디 패키지 소자의 리드 단자들과 연결되는 복수의 단자 패턴을 포함하되, 이웃하는 단자 패턴 사이에 상기 단자 패턴의 양측 모서리를 잇는 간극이 형성된 도전막과, 상기 리드 단자들과 연결되는 부분을 제외하고 상기 도전막을 덮도록 형성된 커버 필름을 포함하며, 상기 간극은 상기 양측 모서리를 최단 거리로 잇는 수직선보다 길게 형성된다. 상기 엘이디 패키지 소자는 실장되는 방향과 광을 발하는 방향이 수직을 이루는 사이드뷰 엘이디 패키지 소자인 것이 바람직하다.
본 발명에 따른 표면실장형 연성인쇄회로기판은, 전자소자, 특히, 엘이디 패키지 소자의 리플로우 솔더링 공정에 의한 표면 실장시, 리플로우 솔더링 공정으로 인한 열에 의해 이웃하는 단자 패턴 사이의 경계에서 커버 필름이 크게 들리는 불량을 방지할 수 있는 장점을 갖는다.
도 1은 리플로우 솔더링 공정에 의해 단자 패턴 간 경계에서 커버 필름이 들리는 문제점을 갖는 종래기술의 표면실장형 연성인쇄회로기판을 보여주는 사진.
도 2a는 본 발명의 일 실시예에 따른 표면실장형 연성인쇄회로기판을 도시한 평면도.
도 2b는 도2a의 주요 부분을 좀더 확대하여 도시한 평면도.
도 3은 도 2a의 I-I를 따라 취해진 단면도.
도 4는 본 발명의 일 실시예에 따른 연성인쇄회로기판에 사이드뷰 엘이디 패키지 소자가 실장되어 이루어진 발광장치를 설명하기 위한 도면.
도 5 내지 도 7은 본 발명의 다양한 변형된 실시 형태들에 따른 표면실장형 연성인쇄회로기판들을 설명하기 위한 도면들.
도 8의 (a)와 (b)는 커버 들림 불량을 야기하는 종래기술의 단자 패턴간 간극의 형상과 커버 들림 현상을 억제할 수 있는 본 발명에 따른 단자 패턴간 간극의 형상을 비교하여 설명하기 위한 도면들.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다. 다음에 소개되는 실시예는 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 동일한 참조번호는 동일한 구성요소를 나타내며, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다.
도 2a는 본 발명의 일 실시예에 따른 연성인쇄회로기판을 도시한 평면도이고, 도 2b는 도2a의 일부를 확대하여 도시한 도면이며, 도 3은 도 2a의 I-I를 따라 취해진 단면도이며, 도 4는 본 발명의 일 실시예에 따른 연성인쇄회로기판에 사이드뷰 엘이디 패키지 소자가 실장되어 이루어진 발광장치를 보여주는 평면도이다. 이때, 도 2에서 커버 필름 아래에 놓인 도전막을 보이도록, 커버 필름의 일부가 제거된 채 도시되어 있음에 유의한다.
도 3을 먼저 참조하면, 연성인쇄회로기판(1)은 베이스 필름(2)과, 상기 베이스 필름(2) 상에 형성된 도전막(3)과, 상기 도전막 상에 형성된 수지 재질의 커버 필름(4)을 포함한다. 베이스 필름(2)과 상기 커버 필름(4)을 일체로 성형한 연성인쇄회로기판도 고려될 수 있다.
상기 베이스 필름(2)과 상기 커버 필름(4)은 유연성과 절연성을 갖는다. 상기 도전막(3)은 상기 베이스 필름(2) 상에 일정 패턴을 갖도록 형성되는 것으로서, 유연성을 갖는 동박인 것이 선호된다.
상기 도전막(3)은 복수의 단자 패턴(31)들을 포함하며, 이웃하는 두 단자 패턴(31, 31)들은, 간극(32)에 의해 서로 분리된 채, 리플로우 솔더링 공정에 의해 전자소자의 리드 단자들 각각과 전기적으로 연결된다. 리플로우 솔더링 공정은 도 4에 도시된 것과 같은 전자소자(100)를 상기 연성인쇄회로기판(1) 상에 실장하기 위해 이용되는 공정이다.
이제 도 2a 및 도 2b를 참조하면, 상기 도전막(3)은 복수의 단자 패턴(31)들을 포함한다. 이웃하는 두 단자 패턴(31, 31)들 사이에는 이들 단자 패턴들(31,31)들을 격리하기 위해 전술한 간극(32)이 기다랗게 형성된다. 상기 도전막(3)은 상기 복수의 단자 패턴(31)들 중 적어도 두개의 단자 패턴의 상측 모서리에 연결되어 횡방향으로 연장된 배선 패턴을 포함할 수 있다.
종래기술의 연성인쇄회로기판에 있어서, 단자 패턴들 사이의 수직 일자형 간극에 의해, 리플로우 솔더링 공정시의 가열 및 냉각에 의해, 커버 필름의 들림 현상이 초래된다고 배경기술에서 설명한 바 있다. 이 커버 필름의 들림 형상은 수직 일자형 간극에서 두 단자 패턴이 커버 필름을 잡는 힘들의 방향 및 분포가 항상 균일하고 그 힘들의 방향 모두가 연성회로기판이 리플로우 솔더링 전후에 신장 및/또는 수축되는 방향과 같게 되는 것에 기인한다는 것을 본 발명자는 알게 되었다. 이에, 본 발명은 간극(32)의 형태를 기존과 다르게 함으로써 기존 커버 필름의 들림 현상을 억제하도록 제안된 것이다. 도 8의 (a)는 두 단자 패턴(31, 31)이 간극(32)에서 커버 필름을 잡는 힘(x)들의 분포가 균일하고, 그 힘(x)들의 방향이 연성회로기판이 신장되는 횡방향 방향(X)과 모두 동일한 종래기술을 보여주며, 도 8의 (b)는 두 단자 패턴(31, 31)이 간극(32)에서 커버 필름을 잡는 힘(x)들을 분포가 균일하지 않고 그 힘(x)들 적어도 일부의 방향이 연성회로기판이 신장되는 횡방향(X)과 다른 본 발명의 한 예를 보여준다.
도 2b에 잘 도시된 바와 같이, 상기 간극(32)의 양단을 최단 거리로 잇는 연결 직선(L)은 상기 단자 패턴(31)의 상하 양측 모서리(31a, 31b)를 잇는 수직선과 동일하다는 것을 알 수 있다. 상기 간극(32)은, 대략 "S"형으로 이루어지므로, 상기 연결 직선(L)보다 긴 길이를 갖는다. 상기 단자 패턴(31)이 수직선인 상기 연결 직선(L)과 일치하지 않으므로, 리플로우 솔더링 공정시 간극(32)이 벌어지는 방향과 커버 필름(4)이 늘어나는 방향이 몇몇 위치에서 달라지게 된다. 특히, 상기 간극(32)은, "S" 형태를 가짐으로 인해, 상기 간극(32)과 접하는 단자 패턴(31)의 측면이 제1 위치의 교점(C)에서 상기 연결 직선(L)과 교차하는 방식으로 만난다. 상기 단자 패턴(31)의 측면은 상기 교점(C)를 기준으로 서로 반대 방향으로 향해 있는 제1 및 제2 굴곡(32a, 32b)을 포함한다. 상기 제1 및 제2 굴곡(32a, 32b)은 상기 제1 위치가 아닌 다른 위치, 즉, 임의의 제2 위치에서 상기 연결 직선(L)으로부터 이격된다. 상기 S형 간극(32)은, 리플로우 솔더링 공정시, 커버 필름(4; 도 2a 참조)이 늘어나는 방향을 분산시키며, 따라서, 상기 간극(32)에서 커버 필름(4; 도 2a 참조)이 들리는 현상을 억제할 수 있다.
다시 도 2a를 참조하면, 상기 간극(32)을 기준으로 상기 간극(32)의 좌우 양측에 인접하도록, 한 쌍의 랜드 패턴(312, 312)이 한 쌍의 단자 패턴(31, 31) 각각에 패터닝되어 형성된다. 각 랜드 패턴(312)은 3개의 레그(312a)에 의해 단자 패턴(31, 31)과 일체로 연결되어 있다. 상기 랜드 패턴(312)들은 단자 패턴(31)의 하측 모서리 부근에 위치하고 있으며, 상기 커버 필름(4)은, 상기 랜드 패턴(312)들을 노출시키도록, 부분적으로 제거된 형상을 갖는다. 이에 따라, 상기 랜드 패턴(312)들은 단자 패턴(31)들의 일부이면서도 상기 커버 필름(4)에 의해 덮이지 않고 노출된다.
도 4를 참조하면, 사이드뷰 엘이디 패키지 소자(100)가 리플로우 솔더링 공정에 의해 연성인쇄회로기판(1)에 표면 실장되어 있다. 연성인쇄회로기판(1)에 실장된 사이드뷰 엘이디 패키지 소자(100)는, A 방향으로 광을 발하므로, 상기 연성인쇄회로기판(1)에 대한 실장 방향과 발광 방향이 대략 수직을 이룬다.
상기 사이드뷰 엘이디 패키지 소자(100)는 한 쌍의 리드 단자(110, 110)를 포함하며, 상기 한 쌍의 리드 단자(110, 110)는, 리플로우 솔더링 공정에 의해, 한 쌍의 랜드 패턴(312, 312)에 각각 솔더링된다. 한 쌍의 랜드 패턴(312, 312) 사이에는 전술한 것과 같은 간극(32)이 대략 "S"형으로 형성되어 있다. 도 4에서 간극(32)은 커버 필름(4)에 의해 가려지므로 은선으로 표시하였다.
도 5 내지 도 7은 본 발명의 다양한 실시 형태를 보여주는 연성인쇄회로기판의 평면도들이다.
도 5에 도시된 연성인쇄회로기판(1)은 이웃하는 단자 패턴(31, 31) 들 사이에 형성된 간극(32)이 사선 형태를 가짐으로써, 단자 패턴(31)의 상하 양측 모서리를 최단 거리로 잇는 가상의 수직선(L')보다 길게 되어 있다. 이에 따르면, 리플로우 솔더링 공정시 상기 간극(32)이 커버 필름(4; 도 2a 및 도 3 참조)의 신장 및/또는 수축을 허용하는 방향과 실제 커버 필름(4; 도 2a 및 도 3 참조)이 신장 및/또는 수축되는 방향이 일치하지 않음으로써, 상기 간극(32)에서의 상기 커버 필름의 들림 현상을 억제할 수 있다.
도 6에 도시된 연성인쇄회로기판(1)은 이웃하는 단자 패턴(31, 31)들 사이에 형성된 간극(32)이 요철 형태를 가짐으로써, 상기 단자 패턴(31)의 측면과 상기 연결 직선(L)이 복수의 교점(C)에서 만난다.
도 7에 도시된 연성인쇄회로기판(1)은 단자 패턴(31, 31)들 사이에 형성된 간극(32)이 대략 "S" 형태를 갖되, 간극(32)의 양단을 잇는 연결 직선(L)이 사선으로 되어 있다. 상기 연결 직선(L)이 간극(32)과 교차하여 하나의 교점(C)이 교점이 생긴다. 상기 간극(32)과 접하는 단자 패턴(31)의 측면은 상기 교점(C)을 기준으로 서로 반대 방향으로 향해 있는 제1 및 제2 굴곡(32a, 32b)을 포함한다. 상기 간극(32)은, 리플로우 솔더링 공정시, 커버 필름(4)이 늘어나는 방향을 분산시키며, 따라서, 상기 간극(32)에서 커버 필름(4)이 들리는 현상을 억제할 수 있다. 또한, 상기 간극(32)은 상기 단자 패턴(31)의 상하 양측 모서리를 최단 거리로 잇는 수직선(L')보다 긴 길이를 갖는다.
1: 연성인쇄회로기판 2: 베이스 필름
3: 도전막 4: 커버 필름
31: 단자 패턴 32: 굴곡
32a, 32b: 굴곡 312: 랜드 패턴

Claims (19)

  1. 전자소자가 실장되는 표면실장형 연성인쇄회로기판에 있어서,
    복수의 단자 패턴을 포함하되, 이웃하는 단자 패턴 사이에 상기 단자 패턴의
    양측 모서리를 잇는 간극이 형성된 도전막;
    상기 도전막과 상기 간극을 덮도록 형성된 커버 필름; 및
    상기 간극을 사이에 두고 상기 단자 패턴에 형성된 랜드 패턴을 포함하며,
    상기 간극은 상기 양측 모서리를 최단 거리로 잇는 수직선보다 길고,
    상기 복수의 단자 패턴 중 하나의 단자 패턴과 상기 하나의 단자 패턴에 인접하는 다른 단자 패턴들은 상기 간극에 의해 전기적으로 절연된 것을 특징으로 하는 표면실장형 연성인쇄회로기판.
  2. 청구항 1에 있어서, 상기 간극과 접하는 상기 단자 패턴의 측면은, 상기 간극의 양단을 최단 거리로 잇는 연결 직선에 대하여, 제1 위치에서 만나고 제2 위치에서 이격된 것을 특징으로 하는 표면실장형 연성인쇄회로기판.
  3. 청구항 2에 있어서, 상기 단자 패턴의 측면은 상기 연결 직선과 교차하는 하나 이상의 교점을 포함하는 것을 특징으로 하는 표면실장형 연성인쇄회로기판.
  4. 청구항 3에 있어서, 상기 단자 패턴의 측면은 상기 교점을 기준으로 하여 서로 반대 방향으로 향하는 굴곡들을 포함하는 것을 특징으로 하는 표면실장형 연성인쇄회로기판.
  5. 청구항 4에 있어서, 상기 간극은 S형인 것을 특징으로 하는 표면실장형 연성인쇄회로기판.
  6. 청구항 2 내지 청구항 5 중 어느 한 항에 있어서, 상기 수직선과 상기 연결 직선이 일치하는 것을 특징으로 하는 표면실장형 연성인쇄회로기판.
  7. 청구항 1에 있어서, 상기 랜드 패턴은 상기 커버 필름 일부의 제거에 의해 노출되어, 상기 전자 소자의 단자들과 솔더링되는 것을 특징으로 하는 표면실장형 연성인쇄회로기판.
  8. 청구항 1에 있어서, 상기 랜드 패턴은 적어도 하나의 레그를 포함하는 것을 특징으로 하는 표면실장형 연성인쇄회로기판.
  9. 엘이디 패키지 소자; 및
    상기 엘이디 패키지 소자가 표면 실장되는 연성인쇄회로기판을 포함하며,
    상기 연성인쇄회로기판은,상기 엘이디 패키지 소자의 리드 단자들과 연결되는 복수의 단자 패턴을 포함하되, 이웃하는 단자 패턴 사이에 상기 단자 패턴의 양측 모서리를 잇는 간극이 형성된 도전막;
    상기 리드 단자들과 연결되는 부분을 제외하고 상기 도전막과 상기 간극을 덮도록 형성된 커버 필름; 및
    상기 간극을 사이에 두고 상기 단자 패턴에 형성된 랜드 패턴을 포함하며,
    상기 간극은 상기 양측 모서리를 최단 거리로 잇는 수직선보다 길고,
    상기 복수의 단자 패턴 중 하나의 단자 패턴과 상기 하나의 단자 패턴에 인접하는 다른 단자 패턴들은 상기 간극에 의해 전기적으로 절연된 것을 특징으로 하는 발광장치.
  10. 청구항 9에 있어서, 상기 간극과 접하는 상기 단자 패턴의 측면은, 상기 간극의 양단을 최단 거리로 잇는 연결 직선에 대하여, 제1 위치에서 만나고 제2 위치에서 이격된 것을 특징으로 하는 발광장치.
  11. 청구항 10에 있어서, 상기 간극과 접하는 상기 단자 패턴의 측면은 상기 연결 직선과 교차하는 하나 이상의 교점을 포함하는 것을 특징으로 하는 발광장치.
  12. 청구항 11에 있어서, 상기 간극과 접하는 상기 단자 패턴의 측면은 상기 교점을 기준으로 하여 서로 반대 방향으로 향하는 굴곡들을 포함하는 것을 특징으로 하는 발광장치.
  13. 청구항 12에 있어서, 상기 간극은 S형인 것을 특징으로 하는 발광장치.
  14. 청구항 9 내지 청구항 13 중 어느 한 항에 있어서, 상기 엘이디 패키지 소자는 실장되는 방향과 광을 발하는 방향이 수직을 이루는 사이드뷰 엘이디 패키지 소자인 것을 특징으로 하는 발광장치.
  15. 청구항 9에 있어서, 상기 복수의 랜드 패턴은 상기 커버 필름 일부의 제거에 의해 노출되어, 상기 엘이디 패키지 소자의 단자들과 솔더링되는 것을 특징으로 하는 발광장치.
  16. 청구항 9에 있어서, 상기 랜드 패턴은 적어도 하나의 레그를 포함하는 것을 특징으로 하는 발광장치.
  17. 청구항 1에 있어서,
    상기 하나의 단자 패턴은, 상기 하나의 단자 패턴에 인접하는 다른 단자 패턴들과 서로 다른 극성을 갖는 표면실장형 연성인쇄회로기판.
  18. 청구항 9에 있어서,
    상기 엘이디 패키지 소자는 n형 전극 및 p형 전극을 포함하고,
    상기 n형 전극은 상기 하나의 단자 패턴에 전기적으로 연결되고, 상기 p형 전극은 상기 하나의 단자 패턴에 인접하는 다른 단자 패턴에 전기적으로 연결된 발광장치.
  19. 청구항 9에 있어서,
    상기 엘이디 패키지 소자는, 상기 하나의 단자 패턴의 랜드 패턴 및 상기 하나의 단자 패턴에 인접하는 다른 패턴의 랜드 패턴 상에 실장되는 발광장치.
KR1020120108526A 2012-09-28 2012-09-28 표면실장형 연성인쇄회로기판 및 이를 포함하는 발광장치 KR101322456B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120108526A KR101322456B1 (ko) 2012-09-28 2012-09-28 표면실장형 연성인쇄회로기판 및 이를 포함하는 발광장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120108526A KR101322456B1 (ko) 2012-09-28 2012-09-28 표면실장형 연성인쇄회로기판 및 이를 포함하는 발광장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020110005109A Division KR20120083775A (ko) 2011-01-18 2011-01-18 표면실장형 연성인쇄회로기판 및 이를 포함하는 발광장치

Publications (2)

Publication Number Publication Date
KR20120129841A KR20120129841A (ko) 2012-11-28
KR101322456B1 true KR101322456B1 (ko) 2013-10-28

Family

ID=47514284

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120108526A KR101322456B1 (ko) 2012-09-28 2012-09-28 표면실장형 연성인쇄회로기판 및 이를 포함하는 발광장치

Country Status (1)

Country Link
KR (1) KR101322456B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10125947B2 (en) 2015-08-27 2018-11-13 Samsung Electronics Co., Ltd. Board and light source module including the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744906B1 (ko) 2006-06-12 2007-08-01 삼성전기주식회사 분리형 기판 및 분리형 기판을 이용한 발광 장치 모듈
KR20100077821A (ko) * 2008-12-29 2010-07-08 엘지디스플레이 주식회사 엘이디 백라이트용 연성인쇄회로기판 및 이의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744906B1 (ko) 2006-06-12 2007-08-01 삼성전기주식회사 분리형 기판 및 분리형 기판을 이용한 발광 장치 모듈
KR20100077821A (ko) * 2008-12-29 2010-07-08 엘지디스플레이 주식회사 엘이디 백라이트용 연성인쇄회로기판 및 이의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10125947B2 (en) 2015-08-27 2018-11-13 Samsung Electronics Co., Ltd. Board and light source module including the same

Also Published As

Publication number Publication date
KR20120129841A (ko) 2012-11-28

Similar Documents

Publication Publication Date Title
US20200344885A1 (en) Circuit structure
JP2016213308A (ja) プリント回路板及びプリント配線板
TWI439769B (zh) 發光二極體燈條及背光模組
CN103563494A (zh) 电路的改进
JP2013219170A (ja) 基板装置
JP2010278133A (ja) 回路基板
JP2007329452A5 (ko)
CN103338590B (zh) 软性电路板及其制造方法
KR101322456B1 (ko) 표면실장형 연성인쇄회로기판 및 이를 포함하는 발광장치
JP2018137249A (ja) 電子装置
KR20120083775A (ko) 표면실장형 연성인쇄회로기판 및 이를 포함하는 발광장치
JP2007012483A (ja) 雄型コネクタ
JP5933271B2 (ja) 配線板、電子ユニット及び配線板の製造方法
JP2010226006A (ja) 可撓性回路シート接合体の製造方法
JP2009130147A (ja) チップ状電子部品およびチップ状電子部品の実装方法
US8105644B2 (en) Manufacturing method of printed circuit board
US20150016069A1 (en) Printed circuit board
JP6348288B2 (ja) 電子制御装置
JP6565167B2 (ja) 実装構造体
JP2014239196A (ja) 表面実装型半導体パッケージ、および、その実装構造
JP2013175556A (ja) 圧電トランス及び圧電トランスの実装方法
TWI802590B (zh) 電感器及其製造方法
WO2020196180A1 (ja) 配線板および電子機器
JP7481794B2 (ja) ロール体
JP2018067575A (ja) 半導体装置および配線基板の設計方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160907

Year of fee payment: 4