JP2018137249A

JP2018137249A - 電子装置

Info

Publication number: JP2018137249A
Application number: JP2015129666A
Authority: JP
Inventors: 北川　惣康; Fusayasu Kitagawa; 惣康北川; 佐々木　俊介; Shunsuke Sasaki; 俊介佐々木
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2015-06-29
Filing date: 2015-06-29
Publication date: 2018-08-30
Also published as: WO2017002720A1

Abstract

【課題】２つの基板のうち一方の基板の板厚および他方の基板の孔部の加工精度がばらついた場合でも、当該他方の基板の孔部内に一方の基板を挿入する際の両基板間の挿入性、はんだ付け性および信頼性の低下を抑制することが可能な構成を有する電子装置を提供する。【解決手段】孔部１２が形成された第１の基板１００と、第１の基板１００の孔部１２内に、第１の基板１００と互いに交差するように挿入される第２の基板２００とを備える。第１の基板１００には孔部１２を挟んで１対の第１電極１５が形成され、第２の基板２００には１対の第２電極２５が形成され、それらははんだ３１により接続される。１対の第２電極２５の少なくとも一部は孔部１２内に配置される。第２の基板２００には、孔部１２内において一方および他方の第２電極２５の最外周より内側の領域から孔部１２の内壁面に向けて延びる突起部３２が形成されている。【選択図】図３

Description

本発明は電子装置に関し、特に、メイン基板に対して立ち基板がほぼ垂直に交差するように挿入された構成のプリント配線板を有する電子装置に関するものである。

メイン基板の一方の主表面から他方の主表面に達するようにこれを貫通するスリットが形成され、そのスリット内に立ち基板が挿入され、両者の電極同士がはんだ付けされたプリント配線板を有する電子装置が、たとえば特開２００４−１５３１７８号公報（特許文献１）に開示されている。立ち基板は、その一方および他方の主表面が、メイン基板の一方および他方の主表面にほぼ垂直に交差するように、上記スリット内に挿入される。

特開２００４−１５３１７８号公報

上記の特開２００４−１５３１７８号公報に開示の実装構造においては、メイン基板に形成されたスリットの加工精度および立ち基板の板厚ばらつきにより、スリットへの立ち基板の挿入性、メイン基板と立ち基板とのはんだ付け性および電子装置の信頼性が低下する可能性がある。

たとえばスリットの幅が所望の中央値よりも小さく、立ち基板の板厚が所望の中央値よりも大きく加工されれば、立ち基板の主表面がメイン基板のスリットの内壁面に接触し、両基板間の挿入性が低下する。また立ち基板の電極にメイン基板のスリットの内壁面が接触すれば、両基板間のはんだ付け性および信頼性が低下する。また逆にスリットの幅が所望の中央値よりも大きく加工されれば、メイン基板の電極と立ち基板の電極とのクリアランスが大きくなり、両者間のはんだ付け性が低下する。

本発明は、以上の問題に鑑みてなされたものであり、その目的は、２つの基板のうち一方の基板の板厚および他方の基板の孔部の加工精度がばらついた場合でも、当該他方の基板の孔部内に一方の基板を挿入する際の両基板間の挿入性、はんだ付け性および信頼性の低下を抑制することが可能な構成を有する電子装置を提供することである。

本発明の電子装置は、第１の基板と、第２の基板とを備える。第１の基板は、一方の第１主表面と一方の第１主表面に対向する他方の第１主表面とを有し、一方の第１主表面から他方の第１主表面に達するように孔部が形成されている。第２の基板は、一方の第２主表面と一方の第２主表面に対向する他方の第２主表面とを有し、第１の基板の孔部内に、第１の基板と互いに交差するように挿入されている。第１の基板の一方または他方の第１主表面には、孔部を挟んで１対の一方および他方の第１電極が形成されている。第２の基板の一方の第２主表面には一方の第２電極が形成され、一方の第２電極に対向するように他方の第２主表面には他方の第２電極が形成されている。一方および他方の第２電極の少なくとも一部は、孔部内に配置されている。一方および他方の第２電極は、一方および他方の第１電極のそれぞれとはんだにより接続されている。第２の基板には、孔部内において一方および他方の第２電極の最外周より内側の領域から孔部の内壁面に向けて延びる突起部が形成されている。

本発明によれば、突起部により、第２の基板の電極が孔部の内壁面に接触することなく、第２の基板を孔部の幅方向の中央により近い位置に配置させることができる。このため、第１電極と第２電極との間のクリアランスを減少させ、両基板間の挿入性、はんだ付け性および信頼性を向上させることができる。

実施の形態１〜３におけるメイン基板の態様を示す概略斜視図（Ａ）と、実施の形態１〜３における立ち基板の態様を示す概略斜視図（Ｂ）とである。図１（Ａ）のメイン基板と図１（Ｂ）の立ち基板とを組み立てることにより形成された立体型プリント配線板の態様を示す概略斜視図である。実施の形態１における図２のＡ−Ａ線に沿う部分のはんだ付けの態様を示す概略断面図である。実施の形態１における図１（Ｂ）中に点線で囲んだ領域Ｂ内の概略拡大断面図である。実施の形態２における図２のＡ−Ａ線に沿う部分のはんだ付けの態様を示す概略断面図である。実施の形態２における図１（Ｂ）中に点線で囲んだ領域Ｂ内の概略拡大断面図である。実施の形態３における図２のＡ−Ａ線に沿う部分のはんだ付けの態様を示す概略断面図である。実施の形態３における図１（Ｂ）中に点線で囲んだ領域Ｂ内の概略拡大断面図である。

以下、本発明の実施の形態について図に基づいて説明する。
（実施の形態１）
まず本実施の形態の電子装置を構成する第１および第２の基板としてのメイン基板および立ち基板の構成について、図１（Ａ），（Ｂ）を用いて説明する。

図１（Ａ）を参照して、本実施の形態の第１の基板としてのメイン基板１００は、たとえば平面視において矩形の平板形状を有している。メイン基板１００は、一方の第１主表面としての一方主表面１１ａと、主表面１１ａに対向する他方の第１主表面としての他方主表面１１ｂとを有するメイン基板本体１１からなる。メイン基板１００には、主表面１１ａから主表面１１ｂに達するようにメイン基板１００を貫通する孔部が形成されている。具体的には、上記孔部として、メイン支持部スリット１２と、第１の補助支持部スリット１３と、第２の補助支持部スリット１４とを有している。第１の補助支持部スリット１３および第２の補助支持部スリット１４は、メイン支持部スリット１２に対して互いに間隔をあけてそれぞれ図１（Ａ）の左側および右側に形成されている。言い換えればメイン支持部スリット１２は、第１の補助支持部スリット１３および第２の補助支持部スリット１４に挟まれるように、図１（Ａ）の左右方向に関する中央部に形成されている。

メイン支持部スリット１２は、平面視において図１（Ａ）の左右方向に延びる矩形の長尺形状を有している。第１の補助支持部スリット１３および第２の補助支持部スリット１４は、平面視において正方形状、またはそれに近い（アスペクト比が比較的小さい）長方形状を有している。メイン支持部スリット１２の延びる方向に交差する図１（Ａ）の奥行き方向の幅は、第１の補助支持部スリット１３および第２の補助支持部スリット１４の図１（Ａ）の奥行き方向の幅とほぼ等しくなっている。

メイン基板本体１１の一方主表面１１ａには、図１（Ａ）の奥行き方向すなわちメイン支持部スリット１２などの幅方向に関してメイン支持部スリット１２を挟むように、１対のメインメス電極１５が配置されている。具体的には、図１（Ａ）におけるメイン支持部スリット１２の奥側には一方の第１電極としてのメインメス電極１５が、図１（Ａ）におけるメイン支持部スリット１２の手前側には他方の第１電極としてのメインメス電極１５が、それぞれ形成されている。１対のメインメス電極１５は、図１（Ａ）の左右方向すなわちメイン支持部スリット１２の延びる方向に沿って互いに間隔をあけて、複数形成されている。

同様に、図１（Ａ）の奥行き方向に関して第１の補助支持部スリット１３を挟むように１対の第１の補助メス電極１６が、第２の補助支持部スリット１４を挟むように１対の第２の補助メス電極１７が、それぞれ形成されている。具体的には、図１（Ａ）における第１の補助支持部スリット１３の奥側には一方の第１電極としての第１の補助メス電極１６が、図１（Ａ）における第１の補助支持部スリット１３の手前側には他方の第１電極としての第１の補助メス電極１６が、それぞれ形成されている。同様に、図１（Ａ）における第２の補助支持部スリット１４の奥側には一方の第１電極としての第２の補助メス電極１７が、図１（Ａ）における第２の補助支持部スリット１４の手前側には他方の第１電極としての第２の補助メス電極１７が、それぞれ形成されている。

メインメス電極１５が図１（Ａ）の左右方向に関して複数並ぶように形成されるのに対し、第１の補助メス電極１６および第２の補助メス電極１７は、第１の補助支持部スリット１３および第２の補助支持部スリット１４を挟むようにそれぞれ１対ずつのみ形成されている。

なお一方主表面１１ａの代わりに他方主表面１１ｂに、上記のメインメス電極１５、第１の補助メス電極１６および第２の補助メス電極１７が形成されてもよい。

図１（Ｂ）を参照して、本実施の形態の第２の基板としての立ち基板２００は、一方の第２主表面としての一方主表面２１ａと、主表面２１ａに対向する他方の第２主表面としての他方主表面２１ｂとを有する立ち基板本体２１からなる。

基本的には平面視において矩形の平板形状を有しているが、部分的に（図１（Ｂ）の下方に）これをメイン基板１００のメイン支持部スリット１２などに挿入するための切欠き部が形成されている。つまりこの切欠き部により、立ち基板本体２１は、特に図１（Ｂ）の下方の領域において、メイン支持部２２と、第１の補助支持部２３と、第２の補助支持部２４とを形成している。メイン支持部２２、第１の補助支持部２３および第２の補助支持部２４は、図１（Ｂ）の下方に延びる突起状の部分である。

メイン支持部２２は、図１（Ｂ）の上下方向がメイン支持部スリット１２を貫通するように、メイン支持部スリット１２内に挿入可能となっている。同様に、第１の補助支持部２３および第２の補助支持部２４のそれぞれは、第１の補助支持部スリット１３および第２の補助支持部スリット１４内に挿入可能となっている。このため第１の補助支持部２３および第２の補助支持部２４は、メイン支持部２２に対して互いに間隔をあけてそれぞれ図１（Ｂ）の左側および右側に形成されている。言い換えればメイン支持部２２は、第１の補助支持部２３および第２の補助支持部２４に挟まれるように、図１（Ｂ）の左右方向に関する中央部に形成されている。さらに言い換えればメイン支持部２２、第１の補助支持部２３および第２の補助支持部２４のそれぞれは、図の左右方向に関してメイン支持部スリット１２、第１の補助支持部スリット１３および第２の補助支持部スリット１４のそれぞれに対応する（等しい）位置に形成されている。

メイン支持部スリット１２、第１の補助支持部スリット１３および第２の補助支持部スリット１４内にメイン支持部２２、第１の補助支持部２３および第２の補助支持部２４が挿入可能となっている。これにより、立ち基板本体２１の一方および他方主表面２１ａ，２１ｂがメイン基板本体１１の一方および他方主表面１１ａ，１１ｂと互いに（たとえば垂直に）交差するように組み立て可能となっている。

図１（Ｂ）のメイン支持部２２における一方主表面２１ａには一方の第２電極としてのメインオス電極２５が形成されている。また当該メイン支持部２２における他方主表面２１ｂには他方の第２電極としてのメインオス電極２５が形成されている。一方主表面２１ａ上、他方主表面２１ｂ上ともに、図１（Ｂ）の左右方向すなわちメイン支持部２２の延びる方向に沿って互いに間隔をあけて、複数のメインオス電極２５が形成されている。これらの複数のメインオス電極２５のそれぞれは、互いに対向する対をなすように形成されている。

同様に、図１（Ｂ）の第１の補助支持部２３における一方主表面２１ａおよび他方主表面２１ｂには、それぞれ一方および他方の第２電極としての第１の補助オス電極２６が、互いに対向するように形成されている。また図１（Ｂ）の第２の補助支持部２４における一方主表面２１ａおよび他方主表面２１ｂには、それぞれ一方および他方の第２電極としての第２の補助オス電極２７が、互いに対向するように形成されている。

立ち基板２００のメインオス電極２５、第１の補助オス電極２６および第２の補助オス電極２７のそれぞれは、図の左右方向に関してメイン基板１００のメインメス電極１５、第１の補助メス電極１６および第２の補助メス電極１７のそれぞれに対応する（等しい）位置に形成されている。したがってメインオス電極２５が複数対形成されるのに対し、第１および第２の補助オス電極２６，２７はそれぞれ１対ずつ形成されている。

これにより、メインメス電極１５とメインオス電極２５とがはんだにより接続可能となっている。同様に、第１の補助メス電極１６と第１の補助オス電極２６とが、および第２の補助メス電極１７と第２の補助オス電極２７とが、それぞれはんだにより接続可能となっている。

なおメイン基板本体１１および立ち基板本体２１は、たとえば一般公知のガラスエポキシ材料により形成されている。またメインメス電極１５、第１および第２の補助メス電極１６，１７、メインオス電極２５、第１および第２の補助オス電極２６，２７などの電極は、たとえば一般公知の銅の薄膜パターンにより形成されている。

図２は、図１の立ち基板２００がメイン基板１００に固定され一体となった態様を示している。図２を参照して、図１（Ａ）のメイン基板１００と図１（Ｂ）の立ち基板２００とが組み立てられることにより、立体型プリント配線板３００が形成される。ここではメイン支持部スリット１２内にメイン支持部２２が、第１の補助支持部スリット１３内に第１の補助支持部２３が、第２の補助支持部スリット１４内に第２の補助支持部２４が、それぞれ挿入される。これによりメイン基板１００の一方主表面１１ａなどと立ち基板２００の一方主表面２１ａなどとが互いに（たとえば垂直に）交差する態様となる。

再度図１（Ａ）を参照して、第１の補助支持部スリット１３の左右方向の寸法と、第２の補助支持部スリット１４の左右方向の寸法とが互いに異なる態様とすることが好ましい。同様に、再度図１（Ｂ）を参照して、第１の補助支持部２３の左右方向の寸法と、第２の補助支持部２４の左右方向の寸法とが互いに異なる態様とすることが好ましい。具体的には、たとえば第１の補助支持部スリット１３の当該寸法が第２の補助支持部スリット１４の当該寸法よりも大きく、第１の補助支持部２３の当該寸法が第２の補助支持部２４の当該寸法よりも大きくなるように形成されることが好ましい。このようにすれば、第１の補助支持部２３を第１の補助支持部スリット１３に、第２の補助支持部２４を第２の補助支持部スリット１４に確実に挿入させることができ、たとえば誤って第１の補助支持部２３を第２の補助支持部スリット１４に挿入するなどの不具合を抑制することができる。

たとえば図１および図２のメイン基板１００内および立ち基板２００内の余白の領域に電子部品などが実装および電気的接続されることにより、立体型プリント配線板３００は電子装置として用いられる。

図３は、後述する図４中のＩＩＩ−ＩＩＩ線に沿う部分を含む概略断面図である。図３を参照して、たとえばメインメス電極１５などがメイン基板１００の一方主表面１１ａに形成される場合、一方主表面１１ａが鉛直方向下側を向くようにセットされることが好ましい。

メイン支持部スリット１２内に立ち基板２００の一部が交差するように挿入された部分においては、一方主表面２１ａ上および他方主表面２１ｂ上に形成された互いに対向する１対のメインオス電極２５の一部が配置されている。つまり互いに対向する１対のメインオス電極２５の少なくとも一部は、メイン支持部スリット１２に配置されている。ただしここではメイン支持部スリット１２内のメインオス電極２５の少なくとも一部は、クリアランス抑制領域２８として配置されている。クリアランス抑制領域２８はメインオス電極２５の一部であるが、クリアランス抑制領域２８の内部と外部との間にはメインオス電極２５の除去部２９が形成されており、この除去部２９によりクリアランス抑制領域２８はクリアランス抑制領域２８以外のメインオス電極２５と区画されている。

メイン支持部スリット１２の外側におけるメインオス電極２５の一部、特にメイン基板本体１１の下側の領域においては、メイン支持部スリット１２の下側の互いに対向する一方および他方のメインオス電極２５のそれぞれの一部と、メイン支持部スリット１２を挟むように形成される一方および他方のメインメス電極１５のそれぞれの一部とが、はんだにより接続される。すなわち、立ち基板２００の左側および右側の双方において、メインオス電極２５とメインメス電極１５との双方に接触するように固着されたはんだフィレット３１が形成されている。このはんだフィレット３１の形成により、メイン基板１００と立ち基板２００とが互いに固定されている。

このように、メインオス電極２５およびメインメス電極１５は、主に、メイン基板１００と立ち基板２００とを固定させるとともに、メイン基板１００に形成される部品および配線等と立ち基板２００に形成される部品および配線等とを電気的に接続することにより両基板間の電気信号の入出力を可能とする。

メイン支持部スリット１２の図３中の左右方向に示す幅、すなわちメイン支持部スリット１２の延びる方向に交差する（図１（Ａ）の奥行き方向の）幅は、立ち基板２００の厚み（図３中の立ち基板２００の左右方向の寸法）よりも大きい。また図示されないが第１および第２の補助支持部スリット１３，１４についても同様に、上記幅が、立ち基板２００の厚みよりも大きい。つまり立ち基板２００がメイン支持部スリット１２の幅方向に関する中央部に配置されれば、立ち基板２００は、一方主表面２１ａおよび他方主表面２１ｂがメイン支持部スリット１２の内壁面と接触しないように挿入される。これにより、立ち基板２００のメイン基板１００に対する挿入性が良好になる。

ただしこの場合、メインメス電極１５とメインオス電極２５との（図３の左右方向に関する）間隔が大きくなるため、メインメス電極１５とメインオス電極２５との位置ずれによりはんだ付けの不具合が生じる可能性が高くなる。しかし再度図１（Ａ），（Ｂ）を参照して、個々の第１の補助メス電極１６および第２の補助メス電極１７は、個々のメインメス電極１５よりも図１（Ａ）の左右方向の寸法が大きく、個々の第１の補助オス電極２６および第２の補助オス電極２７は、個々のメインオス電極２５よりも図１（Ｂ）の左右方向の寸法が大きくなっている。

これにより、第１の補助メス電極１６と第１の補助オス電極２６とのはんだ付けの際に、はんだの量がより多くなることから、両電極間のセルフアライメント効果を増加させることができ、はんだ付け具合をより良好にさせることができる。第２の補助メス電極１７および第２の補助オス電極２７についても、上記と同様の効果を奏することができる。以上のように第１および第２の補助メス電極１６，１７と第１および第２の補助オス電極２６，２７とのはんだ付け性が良好になり位置ずれが抑制されることにより、メインメス電極１５とメインオス電極２５とのはんだ付け性も必然的に良好になり位置ずれが抑制される。

また第１および第２の補助メス電極１６，１７ならびに第１および第２の補助オス電極２６，２７をより大きくし、そこへのはんだ付け量を増加させその接合強度を増加させる。これにより、メイン基板本体１１と立ち基板本体２１との線膨張係数の差に起因する両者のはんだ付け時の膨張量または収縮量の影響を低減させることができる。またこれにより、第１および第２の補助メス電極１６，１７と第１および第２の補助オス電極２６，２７とのはんだ付けにより形成されるはんだフィレットの応力を緩和させることができ、その結果、当該はんだ付け部の信頼性を向上させることができる。

以上のようにサイズの大きい第１および第２の補助メス電極１６，１７ならびに第１および第２の補助オス電極２６，２７は、主に、メイン基板本体１１と立ち基板本体２１との線膨張係数の差に起因する両者のはんだ付け時の膨張量または収縮量を低減および吸収させることを可能とする。

以上により、少なくともはんだ付け後においては挿入性、はんだ付け性および信頼性をある程度向上させることができる。しかしこれらの挿入性、はんだ付け性および信頼性をより向上させるためには、立ち基板２００をメイン基板１００のスリットに挿入してからはんだ付けするまでの時間において、図３のように立ち基板２００をメイン支持部スリット１２の幅方向に関する中央部に保持する必要がある。

そこで本実施の形態においては、立ち基板２００の挿入によりメイン支持部スリット１２内に配置される、一方主表面２１ａ上および他方主表面２１ｂ上の双方のメインオス電極２５の最外周より内側の領域の表面から、メイン支持部スリット１２の内壁面に向けて（図３の左右方向に）延びる突起部としてのはんだ盛り３２が形成されている。より具体的には、はんだ盛り３２は、メインオス電極２５の最外周より内側の領域の一部にメインオス電極２５と同一の層として形成されたクリアランス抑制領域２８の表面から、メイン支持部スリット１２の内壁面に向けて延びている。なおメイン支持部スリット１２内に配置される第１の補助オス電極２６および第２の補助オス電極２７の表面にも、上記と同様の態様を有する突起部としてのはんだ盛り３２が形成されている。

図３および図４を参照して、立ち基板２００の一方主表面２１ａ上および他方主表面２１ｂ上の双方の、メインオス電極２５および第２の補助オス電極２７の表面の一部に、環状のメインオス電極２５および第２の補助オス電極２７の除去部２９が形成される。図４においてはメインオス電極２５および第２の補助オス電極２７の上下方向に関する中央よりやや上方に、正方形状を描くように環状の除去部２９が形成されているがこれに限らず、除去部２９の平面形状はたとえば円形状など任意の環状形状とすることができる。また図４においては省略されているが、第１の補助オス電極２６にも図４と同様に除去部２９およびはんだ盛り３２が形成されている。

除去部２９においてはメインオス電極２５などがくり抜くように除去されている。つまり除去部２９以外の領域においてはメインオス電極２５などの第２電極が残存している。ただしここでは、除去部２９の外側の領域はメインオス電極２５として示されるが、除去部２９の内側の（除去部２９に囲まれた島状の）領域はクリアランス抑制領域２８として示される。

クリアランス抑制領域２８の表面上にはんだ盛り３２が形成されている。はんだ盛り３２は、各図の立ち基板２００の主表面２１ａ，２１ｂの余白の領域に電子部品などの実装するためのはんだペーストを印刷する際に、それと同時にクリアランス抑制領域２８上にはんだを印刷することにより供給される。これらのはんだペーストおよびはんだ盛り３２は、その後リフロー槽などで加熱されることにより固化および固着される。このようにすれば、はんだ盛り３２を形成するために工程を追加する必要がなく、既存の他の領域へのはんだペーストの印刷工程を利用してそれと同時にはんだ盛り３２用のはんだを所望の領域に供給することができる。したがって工程削減による低コスト化ができる。

また上記のはんだペーストおよびはんだ盛り３２の供給工程にはメタルマスクが用いられる。このため図３の左右方向に関する第２電極の表面からの突起の寸法のばらつきを抑制することができる。つまりたとえば図３の立ち基板２００の左側のはんだ盛り３２と右側のはんだ盛り３２との図３の左右方向の寸法（突起高さ）の差を小さくすることができる。

図３に示すように、上記のはんだ盛り３２の突起高さＴ（第２電極であるメインオス電極２５などの表面からメイン支持部スリット１２などの内壁面に向けて突起する方向の寸法）は、メイン支持部スリット１２などの幅Ｗ（上記はんだ盛り３２の突起する方向に関する寸法）の１０％以上４０％以下であることが好ましい。

以上のように、はんだ盛り３２がメイン支持部スリット１２などの内部に配置される。このため、はんだ盛り３２が形成されるクリアランス抑制領域２８を形成するための除去部２９も、少なくともその一部がメイン支持部スリット１２などのスリットの内部に形成された態様とすることが好ましい。

なお本実施の形態においては、はんだ盛り３２の一部がメイン支持部スリット１２などのスリットの内壁面に接触してもよいが、接触しなくてもよい。スリットの内壁面には導電膜が形成されないため、たとえはんだ盛り３２の一部がスリットの内壁面に接触しても、はんだ盛り３２とメイン基板１００とが短絡することはない。

次に、本実施の形態の作用効果について説明する。
図３に示すように、特に孔部（メイン基板１００のスリット）内の立ち基板２００の一方主表面２１ａ上および他方主表面２１ｂ上の双方において、第２電極であるメインオス電極２５の表面からはんだ盛り３２が形成されている。このはんだ盛り３２が、図３の左右方向（はんだ盛り３２が突起する方向）に関して、メイン支持部スリット１２などの内壁面と接触するかまたは至近距離で対向する。また上記のように一方主表面２１ａ側のはんだ盛り３２と他方主表面２１ｂ側のはんだ盛り３２とは、その突起高さの差が小さい。このためはんだ盛り３２は、立ち基板２００の主表面２１ａ，２１ｂとの間隔がある値以上に広くなることを抑制することができる。

このことから、上記双方のはんだ盛り３２により、メイン支持部スリット１２に挿入される立ち基板２００を、はんだ付け前においてもスリットの幅方向に関する中央部すなわちほぼ中心位置に配置されるよう維持することができる。つまり立ち基板２００の厚み方向に関する仮想の中心線が、スリットの幅方向に関する仮想の中心線の位置にほぼ重なるように、立ち基板２００が配置された状態を維持することができる。また、はんだ付け前においても立ち基板２００の一方主表面２１ａおよび他方主表面２１ｂがメイン基板１００の一方主表面１１ａおよび他方主表面１１ｂにほぼ垂直になるよう交差した状態を維持することができる。

このため、たとえ立て基板２００の厚みが所望の中央値よりも小さくなるように加工され、これが挿入されるスリットの幅が所望の中央値よりも大きくなるように加工された場合でも、立て基板２００をスリットの幅方向に関する中心位置に保持することができる。また立て基板２００のたとえばメインオス電極２５とメイン基板１００のメインメス電極１５との電極間クリアランスを、その想定される最大ばらつきの値の５０％以下に低減することができる。

立て基板２００の一方主表面２１ａ側と他方主表面２１ｂ側との双方に形成されるはんだ盛り３２がスリット内においてスペーサとして機能する。これにより、立ち基板２００がメイン基板１００に対してほぼ垂直になるよう交差し、かつスリットの中央部に立ち基板２００が配置されるように、立ち基板２００がメイン基板１００にはんだ付けされ固定される。このためはんだフィレット３１によるメインオス電極２５とメインメス電極１５とのはんだ付け性が良好になり、たとえば立ち基板２００がメイン基板１００に対して斜めに挿入されはんだ付け性が低下することによる立ち基板２００とメイン基板１００との間の導通不良を抑制することができる。すなわちはんだ盛り３２により、メインオス電極２５とメインメス電極１５とを含む立体型プリント配線板３００の信頼性および品質（導電性など）を向上させることができる。

またたとえば立て基板２００の厚みが所望の中央値よりも大きくなるように加工され、これが挿入されるスリットの幅が所望の中央値よりも小さくなるように加工されれば、はんだ盛り３２の表面がスリットの内壁面に接触する場合がある。このため立て基板２００のメインオス電極２５などの第２電極は、これが挿入されるスリットの内壁面に接触しない。このため当該電極がスリット内にてスリットの内壁面に接触することによる傷、汚れおよび剥がれなどの不具合の発生を抑制することができる。

したがって、立ち基板２００の挿入性の低下を抑制することができるとともに、メインオス電極２５のはんだ付け性および信頼性の低下を抑制することができ、立体型プリント配線板３００の信頼性および品質を向上させることができる。

さらに本実施の形態によれば、立て基板２００を挿入して立体型プリント配線板３００を組み立てる際に、これをメイン基板１００に対してほぼ垂直の状態で保持するための大掛かりな治具などを用いる必要がなく、メイン基板１００と立て基板２００とを組み合わせたものをそのままリフロー槽などに投入することができる。このため製造工程の簡略化と低コスト化を図ることができる。

上記の効果は、はんだ盛り３２の突起する方向の寸法Ｔ（図３参照）が、スリットの上記突起する方向の幅Ｗ（図３参照）の１０％以上４０％以下とすることによりいっそう顕著となる。

さらに、はんだ盛り３２は、メインオス電極２５などの最外周より内側の領域にある、除去部２９により区画された島状のクリアランス抑制領域２８内に形成される。これにより、はんだ盛り３２を形成するために当該箇所に供給されるはんだペーストが、加熱溶融の際にメインオス電極２５の表面上を過剰に濡れ広がることにより突起状のはんだ盛り３２が形成できなくなる不具合を抑制することができる。これははんだの濡れ性の高いメインオス電極２５（と同一の層としてのクリアランス抑制領域２８）が除去部２９により切断されており、除去部２９に達したはんだはそれ以上外側に広がりにくくなるためである。環状の溝部としての除去部２９に囲まれた当該クリアランス抑制領域２８内にはんだを供給することにより、当該領域２８内に確実に当該はんだを滞留させることにより、突起状のはんだ盛り３２を確実に形成することができる。

上記のようにはんだ盛り３２はスリットの内壁面に接触しなくてもよいが、接触する態様とすれば、はんだ盛り３２とスリット内壁面との間に間隙が存在しなくなる。このため、より確実に立ち基板２００をメイン基板１００に対してほぼ垂直に、かつスリット内の中心位置に配置させることができる。このため上記の挿入性、はんだ付け性および信頼性をいっそう高めることができる。逆にはんだ盛り３２がスリットの内壁面に接触しなければ、挿入時にはんだ盛り３２がその真下のクリアランス抑制領域２８に応力を加え、クリアランス抑制領域２８（メインオス電極２５などと同じ銅薄膜など）が立ち基板本体２１の主表面２１ａ，２１ｂから剥がれる可能性を低減することができる。

（実施の形態２）
図５は、後述する図６中のＶ−Ｖ線に沿う部分を含む概略断面図である。図５および図６を参照して、本実施の形態は、はんだ盛り３２が形成されるクリアランス抑制領域の構成において、図３および図４に示す実施の形態１と異なっている。ただしそれ以外の本実施の形態の構成は、実施の形態１の構成とほぼ同じであり、メイン基板１００、立ち基板２００および立体型プリント配線板３００の構成は、図１および図２の構成とほぼ同じである。このため以下において実施の形態１と同一の要素については同一の符号を付し、その説明は繰り返さない。

本実施の形態においては、立ち基板２００の一方主表面２１ａ上および他方主表面２１ｂ上の双方の、メインオス電極２５および第２の補助オス電極２７の表面の少なくとも一部（たとえば図の比較的上方の領域）に、絶縁被膜としてのオーバーレジスト３３が形成されている。そしてオーバーレジスト３３の表面に、実施の形態１と同様のはんだ盛り３２が形成されている。つまりオーバーレジスト３３が形成される領域が、実施の形態１におけるクリアランス抑制領域２８に相当する。本実施の形態においてもはんだ盛り３２は、（オーバーレジスト３３を挟んでいるものの）孔部（メイン基板１００のスリット）内においてメインオス電極２５および第２の補助オス電極２７の表面の上から、孔部の内壁面に向けて延びる突起部である。

図６においてはメインオス電極２５などの平面形状に合わせるように、矩形状のオーバーレジスト３３のパターンが形成されているがこれに限らず、オーバーレジスト３３はたとえば円形状など任意の平面形状とすることができる。また図６においては省略されているが、第１の補助オス電極２６にも図６と同様にオーバーレジスト３３およびはんだ盛り３２が形成されている。

オーバーレジスト３３は、各図の立ち基板２００の主表面２１ａ，２１ｂの余白の領域に各種パターンを形成するために感光体であるフォトレジストを印刷する際に、それと同時に第２電極の表面上に形成されるものである。このようにすれば、オーバーレジスト３３を形成するために工程を追加する必要がなく、既存の他の領域へのフォトレジストのパターン形成工程を利用してそれと同時にオーバーレジスト３３のパターンを所望の領域に供給することができる。したがって工程削減による低コスト化ができる。

上記のように本実施の形態においても実施の形態１と同様に、はんだ盛り３２はメイン支持部スリット１２などの内部に形成される。このため、はんだ盛り３２が形成されるクリアランス抑制領域としてのオーバーレジスト３３も、少なくともその一部がメイン支持部スリット１２などのスリットの内部に形成された態様とすることが好ましい。

次に、本実施の形態の作用効果について説明する。本実施の形態は、実施の形態１と同様の作用効果に加え、以下の作用効果を奏する。

本実施の形態においては、特に孔部（メイン基板１００のスリット）内において、メインオス電極２５などの第２電極の表面を覆うようにオーバーレジスト３３が形成されている。つまりメインオス電極２５などの第２電極の表面がオーバーレジスト３３に保護されるため、メインオス電極２５などの表面における傷や汚れなどの不具合の発生を抑制することができる。

またオーバーレジスト３３に覆われるメインオス電極２５などの剥がれおよびめくれなどに対する強度を増加させることもできる。たとえば立て基板２００の厚みが所望の中央値よりも大きくなるように加工され、これが挿入されるスリットの幅が所望の中央値よりも小さくなるように加工されれば、はんだ盛り３２の表面がスリットの内壁面に接触する場合がある。通常、立ち基板２００の一方主表面２１ａおよび他方主表面２１ｂに第２電極およびはんだ盛り３２が形成された後に、立ち基板２００がメイン基板１００のスリットに挿入されるため、上記のように立て基板２００が厚ければ挿入時にはんだ盛り３２がスリットの内壁面に接触しはんだ盛り３２に応力が加わる。このときたとえば実施の形態１のように電極の一部をくり抜いてクリアランス抑制領域２８を形成した場合、はんだ盛り３２は実質的に電極の表面に形成される。このため挿入時などにはんだ盛り３２に応力が加われば、クリアランス抑制領域２８（メインオス電極２５などと同じ銅薄膜など）が立ち基板本体２１の主表面２１ａ，２１ｂから剥がれる可能性がある。

しかし本実施の形態においては、はんだ盛り３２の形成部分にはクリアランス抑制領域として第２電極を保護するためのオーバーレジスト３３が形成されている。このため上記のように挿入時にはんだ盛り３２がスリット内壁面などからの応力を受けても、オーバーレジスト３３の真下の第２電極の剥がれおよびめくれの発生が抑制できる。

以上により、本実施の形態においては、実施の形態１と同様にスリットの中心位置に、メイン基板１００にほぼ垂直に交差するように立ち基板２００を安定に固定できるとともに、第２電極の剥がれなどによる品質低下を抑制することができる。

なお本実施の形態においては、はんだ盛り３２は、各図の立ち基板２００の主表面２１ａ，２１ｂの余白の領域に電子部品などの実装するためのはんだペーストを印刷する際に、それと同時にクリアランス抑制領域としてのオーバーレジスト３３の表面上にはんだを印刷することにより形成される。絶縁被膜であるオーバーレジスト３３の表面上に供給されるはんだは、その後のリフロー槽などでの加熱溶融によってもオーバーレジスト３３の表面上を過剰に濡れ広がる可能性が低い。このため本実施の形態においては実施の形態１のような除去部２９を設けなくても、突起状のはんだ盛り３２を確実に形成することができる。

（実施の形態３）
図７は、後述する図８中のＶＩＩ−ＶＩＩ線に沿う部分を含む概略断面図である。図７および図８を参照して、本実施の形態は、実施の形態１，２においてはんだ盛り３２として形成される突起部の構成において、実施の形態１，２と異なっている。ただしそれ以外の本実施の形態の構成は、実施の形態１の構成とほぼ同じであり、メイン基板１００、立ち基板２００および立体型プリント配線板３００の構成は、図１および図２の構成とほぼ同じである。このため以下において実施の形態１と同一の要素については同一の符号を付し、その説明は繰り返さない。

本実施の形態においては、立ち基板２００のメインオス電極２５などの第２電極に形成される突起部が、はんだ盛り３２の代わりにシルク３４となっている。シルク３４はシルクスクリーン印刷により形成された、樹脂などからなる絶縁体の印刷物である。

シルク３４は、孔部（メイン基板１００のスリット）内における立ち基板２００の一方主表面２１ａ上および他方主表面２１ｂ上の双方の、メインオス電極２５および第２の補助オス電極２７の表面に直接形成されている。つまり実施の形態１のように除去部２９で区画されたクリアランス抑制領域２８や、実施の形態２のようにオーバーレジスト３３をかぶせることによるクリアランス抑制領域が設けられていない。言い換えれば、本実施の形態においてはシルク３４自体がクリアランス抑制領域である。

通常、立ち基板２００などのプリント配線板には、そこに搭載される電子部品などを認識するためのシルク（樹脂）が印刷される。このため、第２電極の表面の一部にシルク３４を印刷する工程は、たとえば各図の立ち基板２００の主表面２１ａ，２１ｂの余白の領域にシルクを印刷する工程と同時に行なうことができる。このようにすれば、シルク３４を形成するために工程を追加する必要がなく、既存の他の領域へのシルクスクリーン印刷の工程を利用してそれと同時にシルク３４を所望の領域に供給することができる。したがって工程削減による低コスト化ができる。

次に、本実施の形態の作用効果について説明する。
本実施の形態のシルク３４は、実施の形態１，２のはんだ盛り３２と同様に、メイン支持部スリット１２などのスリットの内壁面と接触するかまたは至近距離で対向する。このため当該シルク３４は、立ち基板２００をスリットの中心位置に、メイン基板１００に対してほぼ垂直に交差するように挿入固定することを可能とする。したがって実施の形態１，２と同様に、はんだフィレット３１によるメインオス電極２５とメインメス電極１５とのはんだ付け性が良好になり、立体型プリント配線板３００の信頼性および品質を向上させることができる。

その他の本実施の形態の作用効果については、基本的に実施の形態１の作用効果と同様であるため、ここではその説明を省略する。

以上に述べた各実施の形態（に含まれる各例）に記載した特徴を、技術的に矛盾のない範囲で適宜組み合わせるように適用してもよい。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１１メイン基板本体、１１ａ，２１ａ一方主表面、１１ｂ，２１ｂ他方主表面、１２メイン支持部スリット、１３第１の補助支持部スリット、１４第２の補助支持部スリット、１５メインメス電極、１６第１の補助メス電極、１７第２の補助メス電極、２１立ち基板本体、２２メイン支持部、２３第１の補助支持部、２４第２の補助支持部、２５メインオス電極、２６第１の補助オス電極、２７第２の補助オス電極、２８クリアランス抑制領域、２９除去部、３１はんだフィレット、３２はんだ盛り、３３オーバーレジスト、３４シルク、１００メイン基板、２００立ち基板、３００立体型プリント配線板。

Claims

一方の第１主表面と前記一方の第１主表面に対向する他方の第１主表面とを有し、前記一方の第１主表面から前記他方の第１主表面に達するように孔部が形成された第１の基板と、
一方の第２主表面と前記一方の第２主表面に対向する他方の第２主表面とを有し、前記第１の基板の前記孔部内に、前記第１の基板と互いに交差するように挿入される第２の基板とを備え、
前記第１の基板の前記一方または他方の第１主表面には、前記孔部を挟んで１対の一方および他方の第１電極が形成され、
前記第２の基板の前記一方の第２主表面には一方の第２電極が形成され、前記一方の第２電極に対向するように前記他方の第２主表面には他方の第２電極が形成され、
前記一方および他方の第２電極の少なくとも一部は、前記孔部内に配置され、
前記一方および他方の第２電極は、前記一方および他方の第１電極のそれぞれとはんだにより接続され、
前記第２の基板には、前記孔部内において前記一方および他方の第２電極の最外周より内側の領域から前記孔部の内壁面に向けて延びる突起部が形成されている、電子装置。
前記一方および他方の第２電極の一部に、環状の前記第２電極の除去部が形成されており、
前記突起部は、前記一方および他方の第２電極のうち前記除去部に囲まれた領域内に形成されるはんだ盛りである、請求項１に記載の電子装置。
前記一方および他方の第２電極の少なくとも一部上に絶縁被膜が形成され、
前記突起部は前記絶縁被膜の表面に形成されるはんだ盛りである、請求項１に記載の電子装置。
前記突起部は絶縁体である、請求項１に記載の電子装置。
前記突起部が前記一方および他方の第２電極の表面から前記孔部の内壁面に向けて突起する方向の寸法は、前記孔部の前記突起する方向に関する寸法の１０％以上４０％以下である、請求項１〜４のいずれか１項に記載の電子装置。