JPH04267581A - プリント基板 - Google Patents
プリント基板Info
- Publication number
- JPH04267581A JPH04267581A JP2878091A JP2878091A JPH04267581A JP H04267581 A JPH04267581 A JP H04267581A JP 2878091 A JP2878091 A JP 2878091A JP 2878091 A JP2878091 A JP 2878091A JP H04267581 A JPH04267581 A JP H04267581A
- Authority
- JP
- Japan
- Prior art keywords
- lands
- pitch
- leads
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title abstract 3
- 229910000679 solder Inorganic materials 0.000 claims abstract description 13
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、表面実装型ＩＣがはん
だ付けされるプリント基板に係わる。
だ付けされるプリント基板に係わる。
【０００２】
【従来の技術】昨今、プリント基板の小型軽量化、ＩＣ
実装の自動化に対応し得るものとして、平面実装が広く
用いられる方向にある。
実装の自動化に対応し得るものとして、平面実装が広く
用いられる方向にある。
【０００３】この平面実装とは、その一例を図７に示す
ように、各種回路を構成する回路基板、或はコネクタと
しての基板、またはコネクタへの接続のための回路基板
等のプリント基板１上に形成されたＣｕ箔等より成るラ
ンド３に、平面実装型ＩＣ２、例えば２方向にそれぞれ
多数のリード４が導出されたいわゆるＳＯＰ（Ｓｍａｌ
ｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）型ＩＣ、或は図
示しないが４方向にそれぞれ多数のリードが導出された
いわゆるＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ
）型のＩＣの各リード３を載せてはんだ付けするもので
ある。
ように、各種回路を構成する回路基板、或はコネクタと
しての基板、またはコネクタへの接続のための回路基板
等のプリント基板１上に形成されたＣｕ箔等より成るラ
ンド３に、平面実装型ＩＣ２、例えば２方向にそれぞれ
多数のリード４が導出されたいわゆるＳＯＰ（Ｓｍａｌ
ｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）型ＩＣ、或は図
示しないが４方向にそれぞれ多数のリードが導出された
いわゆるＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ
）型のＩＣの各リード３を載せてはんだ付けするもので
ある。
【０００４】このはんだ付けは、例えばランド３上に予
めクリームはんだが塗布され、一方ＩＣ２のリード４に
は、ディップ法等によってはんだが被着されていて、Ｉ
Ｃ２をその各リード４が対応するランド３上に合致する
ように載せた状態で加熱炉中に通ずるなどによってはん
だを加熱熔融して、複数のＩＣ２についてその各リード
４を対応する各ランド３に一挙にはんだ付けするという
方法が採られている。
めクリームはんだが塗布され、一方ＩＣ２のリード４に
は、ディップ法等によってはんだが被着されていて、Ｉ
Ｃ２をその各リード４が対応するランド３上に合致する
ように載せた状態で加熱炉中に通ずるなどによってはん
だを加熱熔融して、複数のＩＣ２についてその各リード
４を対応する各ランド３に一挙にはんだ付けするという
方法が採られている。
【０００５】このような平面実装法による場合、殆ど単
にプリント基板の所定位置にＩＣを載せてはんだ付けす
るので、実装の自動化が容易となり、プリント基板への
特別な加工、例えばリードを挿入するスルーホール加工
等が不要となることから、生産性の向上、実装密度の向
上等がはかられるなど多くの利点を有する。
にプリント基板の所定位置にＩＣを載せてはんだ付けす
るので、実装の自動化が容易となり、プリント基板への
特別な加工、例えばリードを挿入するスルーホール加工
等が不要となることから、生産性の向上、実装密度の向
上等がはかられるなど多くの利点を有する。
【０００６】この平面実装法を採る場合、そのプリント
基板１上の、ＩＣリードをはんだ付けするランド３は、
図８Ａに示すように、ＩＣ２のリード４の配列ピッチ４
と同ピッチをもって、また、多少の位置ずれを許容でき
るように、リード４の幅ＷＬ より大なる幅ＷＬＮＤ
をもって形成される。
基板１上の、ＩＣリードをはんだ付けするランド３は、
図８Ａに示すように、ＩＣ２のリード４の配列ピッチ４
と同ピッチをもって、また、多少の位置ずれを許容でき
るように、リード４の幅ＷＬ より大なる幅ＷＬＮＤ
をもって形成される。
【０００７】この場合幅ＷＬＮＤ に渡るランド３上と
、例えばエポキシガラスより成るプリント基板表面のラ
ンド３が存在しないエポキシ上とでは、はんだのいわゆ
る濡れが異なりはんだ表面張力が異なる。そして、この
溶融状態のはんだの表面ポテンシャルφは、はんだの表
面積に近似的に比例するので、表面ポテンシャルφは、
図９に示すようにリード４がランド３からずれている場
合のその突出幅ａと、ランド３のリード４が載っていな
い部分の幅ｂとの和（ａ＋ｂ）にほぼ比例すると考えら
れる。
、例えばエポキシガラスより成るプリント基板表面のラ
ンド３が存在しないエポキシ上とでは、はんだのいわゆ
る濡れが異なりはんだ表面張力が異なる。そして、この
溶融状態のはんだの表面ポテンシャルφは、はんだの表
面積に近似的に比例するので、表面ポテンシャルφは、
図９に示すようにリード４がランド３からずれている場
合のその突出幅ａと、ランド３のリード４が載っていな
い部分の幅ｂとの和（ａ＋ｂ）にほぼ比例すると考えら
れる。
【０００８】従って、図８で示した従来構造の場合、図
１０にランド３及びリード４の幅方向に関する位置ｘに
関する表面ポテンシャル分布を示すように、リード４が
その全幅に渡ってランド３上に存在するときは、表面ポ
テンシャルは一様となり、その幅ＷＬＮＤ からはみ出
したところで、つまり（ａ＋ｂ）が大となったところで
表面ポテンシャルφが急激に増加するという分布を示す
。
１０にランド３及びリード４の幅方向に関する位置ｘに
関する表面ポテンシャル分布を示すように、リード４が
その全幅に渡ってランド３上に存在するときは、表面ポ
テンシャルは一様となり、その幅ＷＬＮＤ からはみ出
したところで、つまり（ａ＋ｂ）が大となったところで
表面ポテンシャルφが急激に増加するという分布を示す
。
【０００９】したがって、この表面ポテンシャルφによ
るリード４をランド３上に引き戻そうとする復帰力（ｄ
φ／ｄｘ）についてみると、その分布は図１１に示すよ
うになる。
るリード４をランド３上に引き戻そうとする復帰力（ｄ
φ／ｄｘ）についてみると、その分布は図１１に示すよ
うになる。
【００１０】このように従来構造では、ランド３の幅Ｗ
ＬＮＤ 内では、その復帰力が一様であるので、リード
４のランド３上の位置は、必ずしも図８Ａに示すように
、ランド３の中央に安定に位置するものではなく、例え
ば図８Ｂに示すようにリード４がランド３の一側に片寄
って位置するという場合が生じ、この場合、ＩＣ２が、
図８Ａに示した本来の位置からΔｄだけずれた位置に実
装されるということになる。
ＬＮＤ 内では、その復帰力が一様であるので、リード
４のランド３上の位置は、必ずしも図８Ａに示すように
、ランド３の中央に安定に位置するものではなく、例え
ば図８Ｂに示すようにリード４がランド３の一側に片寄
って位置するという場合が生じ、この場合、ＩＣ２が、
図８Ａに示した本来の位置からΔｄだけずれた位置に実
装されるということになる。
【００１１】ところが、このような位置ずれが生じるこ
とは、特に高実装密度化において、隣り合う他部品に突
き当ってこの部品についても同時にはんだつけを行う場
合に、この部品に位置ずれを生じさせたり、短絡事故を
生じさせたりして、組立に不良を発生させるとか、信頼
性を低下させるなどの不都合を生じる。
とは、特に高実装密度化において、隣り合う他部品に突
き当ってこの部品についても同時にはんだつけを行う場
合に、この部品に位置ずれを生じさせたり、短絡事故を
生じさせたりして、組立に不良を発生させるとか、信頼
性を低下させるなどの不都合を生じる。
【００１２】更に、コネクタ等においては、このＩＣの
位置ずれによって連結不良短絡を生じるなどの不都合が
ある。
位置ずれによって連結不良短絡を生じるなどの不都合が
ある。
【００１３】
【発明が解決しようとする課題】本発明が解決しようと
する課題は、表面実装型ＩＣのプリント基板への実装に
当っての、ＩＣ位置ずれを回避することである。
する課題は、表面実装型ＩＣのプリント基板への実装に
当っての、ＩＣ位置ずれを回避することである。
【００１４】
【課題を解決するための手段】本発明は図１または図４
にその各一例の要部の平面図を示すように、表面実装型
ＩＣ２のリード４を、はんだを介して接続するランド３
を有するプリント基板１１において、そのピッチをリー
ド４のピッチとは異なるピッチにする。
にその各一例の要部の平面図を示すように、表面実装型
ＩＣ２のリード４を、はんだを介して接続するランド３
を有するプリント基板１１において、そのピッチをリー
ド４のピッチとは異なるピッチにする。
【００１５】
【作用】本発明では、ランド３のピッチを、リード４の
ピッチとは異なるようにして、そのランド３の幅方向に
関する表面ポテンシャルφが、複数のランド３とリード
４との共働によって図２及び図５に示すように、或る基
準位置ｘ０ で若しくは、ｘ０ を中心とするその極く
近傍の狭隘な領域で最小となるような分布を示すように
する。
ピッチとは異なるようにして、そのランド３の幅方向に
関する表面ポテンシャルφが、複数のランド３とリード
４との共働によって図２及び図５に示すように、或る基
準位置ｘ０ で若しくは、ｘ０ を中心とするその極く
近傍の狭隘な領域で最小となるような分布を示すように
する。
【００１６】すなわち図３及び図６に示すように、その
復帰力が殆ど基準位置ｘ０ のみで０となるようにする
。
復帰力が殆ど基準位置ｘ０ のみで０となるようにする
。
【００１７】このようにして、ＩＣ２がプリント基板１
１に対し、一定の基準位置に設定されるようにする。
１に対し、一定の基準位置に設定されるようにする。
【００１８】
【実施例】本発明においても、プリント基板１１のラン
ド３の幅ＷＬＮＤ は、これに実装しようとするＩＣ２
のリード４の幅ＷＬ より大に選定する。
ド３の幅ＷＬＮＤ は、これに実装しようとするＩＣ２
のリード４の幅ＷＬ より大に選定する。
【００１９】そして、ＩＣ２のリード４のピッチを一定
のピッチＰＬ とするとき、プリント基板１１のランド
３のピッチを変える。
のピッチＰＬ とするとき、プリント基板１１のランド
３のピッチを変える。
【００２０】図１に示す例では、ランド３の順次隣り合
うランドの複数のｎ本、例えばｎ≧４、図示の例ではｎ
＝５を１つの組３１として、各組３１内では、均一のピ
ッチＰＬＮＤ とするが、これをリード４のピッチＰＬ
とは異なるピッチの例えばＰＬＮＤ ＞ＰＬ とした
場合で、この場合隣り合う組３１間の間隔Ｄを、Ｄ＝（
ｎ−１）（ＰＬ −ＰＬＮＤ ） とする。
うランドの複数のｎ本、例えばｎ≧４、図示の例ではｎ
＝５を１つの組３１として、各組３１内では、均一のピ
ッチＰＬＮＤ とするが、これをリード４のピッチＰＬ
とは異なるピッチの例えばＰＬＮＤ ＞ＰＬ とした
場合で、この場合隣り合う組３１間の間隔Ｄを、Ｄ＝（
ｎ−１）（ＰＬ −ＰＬＮＤ ） とする。
【００２１】そして、例えば各組３１毎に、ＩＣ２を本
来の位置（基準位置）に配置した状態で、ランド３に対
するリード４の配置位置関係が各組の中央に対し対称と
なるようにする。
来の位置（基準位置）に配置した状態で、ランド３に対
するリード４の配置位置関係が各組の中央に対し対称と
なるようにする。
【００２２】即ち、例えば図１に示すように、基準位置
ｘ０ で図において組３１内の中央のリード４は、ラン
ド３の中央に位置し、これより左右に向って順次リード
４に対しランド３が左右互に逆方向に片寄った位置関係
になるようにする。
ｘ０ で図において組３１内の中央のリード４は、ラン
ド３の中央に位置し、これより左右に向って順次リード
４に対しランド３が左右互に逆方向に片寄った位置関係
になるようにする。
【００２３】ランド３上とリード４には通常と同様には
んだが被着される。
んだが被着される。
【００２４】このようにすると、はんだの表面ポテンシ
ャルφは、図２に示すように、基準位置ｘ０ を極小と
する尖った谷状を示す。
ャルφは、図２に示すように、基準位置ｘ０ を極小と
する尖った谷状を示す。
【００２５】したがってその復帰力ｄφ／ｄｘは、図３
に示すようにｘ０ を０とする階段状となる。
に示すようにｘ０ を０とする階段状となる。
【００２６】図４は、本発明の他の例を示し、この場合
基準位置ｘ０ で、隣り合う２本のリード４及びランド
３を１組として互いの位置関係が、その幅方向に関して
互にランド３上の逆の端の上に位置するようにした場合
である。
基準位置ｘ０ で、隣り合う２本のリード４及びランド
３を１組として互いの位置関係が、その幅方向に関して
互にランド３上の逆の端の上に位置するようにした場合
である。
【００２７】この場合においても、その表面ポテンシャ
ルφは、図５に示すように、基準位置ｘ０ を極小とす
る尖鋭な谷を形成する。
ルφは、図５に示すように、基準位置ｘ０ を極小とす
る尖鋭な谷を形成する。
【００２８】したがってその復帰力ｄφ／ｄｘは図６に
示すようにｘ０ を０とする階段状となる。
示すようにｘ０ を０とする階段状となる。
【００２９】つまり上述した本発明によれば、ＩＣ２の
基準位置ｘ０ 即ち、本来の実装位置で最も安定した位
置となる。
基準位置ｘ０ 即ち、本来の実装位置で最も安定した位
置となる。
【００３０】尚、本発明は２方向リード導出型のＩＣに
限らず４方向型等の各種ＩＣを平面実装プリント基板に
或はこれら複数種のＩＣを実装するプリント基板に適用
することができる。
限らず４方向型等の各種ＩＣを平面実装プリント基板に
或はこれら複数種のＩＣを実装するプリント基板に適用
することができる。
【００３１】また、リード４とランド３の位置関係も上
述した例に限らず、２本以上の複数本を組として、基準
位置ｘ０ で表面ポテンシャルφが比較的尖鋭な谷の極
小位置を示す構成とするための種々の変形変更を採るこ
とができる。
述した例に限らず、２本以上の複数本を組として、基準
位置ｘ０ で表面ポテンシャルφが比較的尖鋭な谷の極
小位置を示す構成とするための種々の変形変更を採るこ
とができる。
【００３２】
【発明の効果】本発明は、平面実装型ＩＣ２を、その本
来の実装位置、即ち基準位置ｘ０ で、表面ポテンシャ
ルがランド幅ＷＬＮＤ に対応する幅広の底部ではなく
、いわばやや尖鋭な極小点を示すようにしたので、ＩＣ
２を所定位置に確実に設定できる。
来の実装位置、即ち基準位置ｘ０ で、表面ポテンシャ
ルがランド幅ＷＬＮＤ に対応する幅広の底部ではなく
、いわばやや尖鋭な極小点を示すようにしたので、ＩＣ
２を所定位置に確実に設定できる。
【００３３】したがって、本発明プリント基板１１を用
いるときは、図８Ｂで説明したようなＩＣ２にずれが生
じることを回避できて、不良品の発生、信頼性の低下を
来すなどの不都合を回避できるなど実用上大きな利益を
もたらす。
いるときは、図８Ｂで説明したようなＩＣ２にずれが生
じることを回避できて、不良品の発生、信頼性の低下を
来すなどの不都合を回避できるなど実用上大きな利益を
もたらす。
【図１】本発明によるプリント基板の一例の要部の平面
図である。
図である。
【図２】本発明によるプリント基板の一例の表面ポテン
シャル分布図である。
シャル分布図である。
【図３】本発明によるプリント基板の一例の復帰力分布
曲線図である。
曲線図である。
【図４】本発明によるプリント基板の他の一例の要部の
平面図である。
平面図である。
【図５】本発明によるプリント基板の他の一例の表面ポ
テンシャル分布図である。
テンシャル分布図である。
【図６】本発明によるプリント基板の他の一例の復帰力
分布曲線図である。
分布曲線図である。
【図７】プリント基板への表面実装型ＩＣの実装状態の
斜視図である。
斜視図である。
【図８】従来のプリント基板のランド部とＩＣリードと
の関係を示す平面図である。
の関係を示す平面図である。
【図９】ランドとリードの位置関係の説明図である。
【図１０】従来のプリント基板における表面ポテンシャ
ル分布曲線図である。
ル分布曲線図である。
【図１１】従来のプリント基板における復帰力分布曲線
図である。
図である。
１１ プリント基板
２ ＩＣ
３ ランド
４ リード
Claims (1)
- 【請求項１】 表面実装型ＩＣのリードをはんだを介
して接続するランドが形成されたプリント基板において
、上記ランドが上記ＩＣのリードのピッチと異なるピッ
チで形成されたことを特徴とするプリント基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2878091A JPH04267581A (ja) | 1991-02-22 | 1991-02-22 | プリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2878091A JPH04267581A (ja) | 1991-02-22 | 1991-02-22 | プリント基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04267581A true JPH04267581A (ja) | 1992-09-24 |
Family
ID=12257924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2878091A Pending JPH04267581A (ja) | 1991-02-22 | 1991-02-22 | プリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04267581A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015138893A (ja) * | 2014-01-23 | 2015-07-30 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
-
1991
- 1991-02-22 JP JP2878091A patent/JPH04267581A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015138893A (ja) * | 2014-01-23 | 2015-07-30 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4835345A (en) | Printed wiring board having robber pads for excess solder | |
| JP2000299549A (ja) | 回路基板 | |
| US4339784A (en) | Solder draw pad | |
| US6729532B2 (en) | Component mounting method | |
| KR19980701441A (ko) | 전기 전도성 와이어 | |
| JPH04267581A (ja) | プリント基板 | |
| US6441477B2 (en) | Substrate mounting an integrated circuit package with a deformed lead | |
| JPH0766543A (ja) | プリント基板 | |
| JPS61115343A (ja) | 半導体集積回路 | |
| JPH07142821A (ja) | プリント配線板 | |
| JPS63124496A (ja) | 多端子部品の取付方法 | |
| JP2914980B2 (ja) | 多端子電子部品の表面実装構造 | |
| JPH04105390A (ja) | 基板機構 | |
| JPH04264795A (ja) | チップ部品搭載パッド | |
| JPH01143164A (ja) | 表面実装用プリント配線板 | |
| JPS63291494A (ja) | 表面実装用プリント配線板 | |
| KR910006317Y1 (ko) | 프린트 배선기판 | |
| JPH04245465A (ja) | 電気部品及びその半田付け方法 | |
| JPH07147479A (ja) | 印刷配線基板用導電箔 | |
| JPH02301725A (ja) | 半田付け端子 | |
| JPH0414858A (ja) | 電子部品のリード端子構造 | |
| JPH06105829B2 (ja) | 表面実装型電子部品の半田付け方法 | |
| JPH04243187A (ja) | プリント基板 | |
| JPH03233995A (ja) | チップ部品の実装方法 | |
| JPH0144035B2 (ja) |