DE102016118090A1 - Leiterplatte - Google Patents

Leiterplatte Download PDF

Info

Publication number
DE102016118090A1
DE102016118090A1 DE102016118090.4A DE102016118090A DE102016118090A1 DE 102016118090 A1 DE102016118090 A1 DE 102016118090A1 DE 102016118090 A DE102016118090 A DE 102016118090A DE 102016118090 A1 DE102016118090 A1 DE 102016118090A1
Authority
DE
Germany
Prior art keywords
pads
pad
circuit board
row
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102016118090.4A
Other languages
English (en)
Inventor
Nobuhisa Sugimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Publication of DE102016118090A1 publication Critical patent/DE102016118090A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/094Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09418Special orientation of pads, lands or terminals of component, e.g. radial or polygonal orientation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709Staggered pads, lands or terminals; Parallel conductors in different planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10689Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Ein elektronisches Teil mit mehreren Signalanschlüssen, die als Anschlussreihe entlang zumindest einer Seite des Hauptkörpers des Packages angeordnet sind, soll auf der Leiterplatte nach der vorliegenden Erfindung angebracht werden, die mit Anschlussflächen versehen ist, welche als Anschlussflächenreihe, die der oben beschriebenen Signalanschlussreihe entspricht, angeordnet sind, wobei die oben beschriebene Anschlussflächenreihe zumindest eine erste Anschlussfläche und zumindest eine zweite Anschlussfläche, die kürzer als die erste ist, aufweist. Die ersten Anschlussflächen und die zweiten Anschlussflächen sind auf eine solche Weise angeordnet, dass die distalen Endseiten der ersten und der zweiten Anschlussflächen, die sich an den Endabschnitten der Signalanschlüsse befinden sollen, wenn das oben beschriebene elektronische Teil angebracht ist, auf einer Linie angeordnet sind, und keine der ersten Anschlussflächen zueinander benachbart sind.

Description

  • ALLGEMEINER STAND DER TECHNIK
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft eine Leiterplatte, auf der elektronische Teile angebracht werden sollen.
  • 2. Beschreibung des Stands der Technik
  • Elektronische Teile wie QFPs (Quad Flat Packages) und SOPs (Small Outline Packages) werden auf einer Leiterplatte angebracht, wenn mehrere Signalanschlüsse, die sich von Seiten der Hauptkörper der Packages erstrecken, an Anschlussflächen gelötet werden, die so auf der Leiterplatte bereitgestellt sind, dass sie den oben beschriebenen Signalanschlüssen entsprechen.
  • 6 ist ein Diagramm, das ein Beispiel für ein elektronisches Teil zeigt, das in einer Reihe angeordnete Signalanschlüsse aufweist. Jeder Anschluss weist eine Knickflügelform auf. Ein elektronisches Teil 10 weist einen Hauptkörper 11 auf, der in ein Harz eingegossen ist. Von den vier Seiten des rechteckig geformten Hauptkörpers 11 sind mehrere Signalanschlüsse 12 weggeführt. Mehrere Signalanschlüsse 12, die von einer Seite des Hauptkörpers 11 weggeführt sind, bilden eine Signalanschlussreihe 13. Wenn das elektronische Teil 10 auf der Leiterplatte angebracht wird, werden die jeweiligen Signalanschlüsse 12 an Anschlussflächen (nicht gezeigt) gelötet, die so auf der Leiterplatte (nicht gezeigt) bereitgestellt sind, dass sie den jeweiligen Signalanschlüssen 12 entsprechen.
  • Einige elektronische Teile wie etwa QFPs und SOPs, die Elektrodenanschlüsse (Signalanschlüsse) an Seiten des Hauptkörpers des Packages aufweisen, sind elektronische Teile mit geringem Abstand, bei denen der Abstand zwischen Elektrodenanschlüssen so gering wie 0,5 mm oder 0,4 mm ist, was in manchen Fällen ein als Brückendefekt bezeichnetes Problem hervorruft, bei dem benachbarte Anschlüsse zur Zeit des Lötens durch ein Lötmaterial kurzgeschlossen werden.
  • 7 ist ein Diagramm, das als eine Reihe ausgerichtete Anschlussflächen veranschaulicht, die auf einer herkömmlichen Leiterplatte bereitgestellt sind. 8 ist ein Diagramm, das den Zustand zeigt, in dem ein Signalanschluss an eine Anschlussfläche gelötet ist. Mehrere Anschlussflächen 21 sind so auf einer Leiterplatte 20 bereitgestellt, dass sie jeweils den Signalanschlüssen 12, die an dem auf der Leiterplatte 20 anzubringenden elektronischen Teil 10 bereitgestellt sind, entsprechen. Mehrere Anschlussflächen 21 bilden eine Anschlussflächenreihe 22. Die Anschlussflächen 21, die eine Anschlussflächenreihe 22 bilden, weisen die gleiche Länge L1 auf.
  • In 7 sind zwei Paare von Anschlussflächenreihen 22 bereitgestellt. Die Signalanschlüsse 12 des elektronischen Teils (siehe 6) sind jeweils an die Anschlussflächen 21 in den zwei Paaren von Anschlussflächenreihen 22 gelötet. Die distalen Endseiten 21a der Anschlussflächen 21 befinden sich an jener Seite, die nahe an den Endabschnitten 12a der an die Anschlussflächen 21 gelöteten Signalanschlüsse 12 liegt. Die proximalen Endseiten 21b der Anschlussflächen 21 befinden sich an jener Seite, die nahe an den an der entgegengesetzten Seite der Signalanschlüsse 12 befindlichen Basisabschnitten 12c der Signalanschlüsse 12 liegt. Die distalen Endseiten 21a und die proximalen Endseiten 21b der Anschlussflächen 21 können jeweils als die Außenseite und die Innenseite der Anschlussflächen 21 bezeichnet werden.
  • Wie in 8 gezeigt weist ein Signalanschluss 12, der sich von dem Hauptkörper 11 eines elektronischen Teils 10 erstreckt, von der näher an dem Hauptkörper 11 liegenden Seite her einen Basisabschnitt 12c, einen Mittelabschnitt 12b und einen Endabschnitt 12a auf. Die Signalanschlüsse 12 sind auf eine solche Weise gebildet, dass der Mittelabschnitt 12b von dem Basisabschnitt 12c, welcher sich in einer waagerechten Richtung von dem Hauptkörper 11 erstreckt, abwärts gebogen ist und der Endabschnitt 12a so gebogen ist, dass er das Ausmaß der Biegung zwischen dem Basisabschnitt 12c und dem Mittelabschnitt 12b aufhebt; daher verläuft der Endabschnitt 12a in einer beinahe waagerechten Richtung (beinahe parallel zu der Oberfläche des Hauptkörpers 11 und beinahe parallel zu der Oberfläche einer Anschlussfläche 21).
  • Der Endabschnitt 12a eines Signalanschlusses 12 wird an eine Anschlussfläche 21 gelötet. Falls die Menge des Lötmaterials, das auf eine Anschlussfläche 21 aufgebracht wird, groß ist, tritt das Problem auf, dass zwischen benachbarten Anschlussflächen leicht eine Lötmaterialbrücke gebildet wird, wenn beim Schmelzen des Lötmaterials benachbarte geschmolzene Lötmaterialstücke miteinander in Kontakt gelangen.
  • Wenn der Endabschnitt 12a eines Signalanschlusses 12 an eine Anschlussfläche 21 gelötet wird, wird zwischen dem Signalanschluss 12 und der Anschlussfläche 21 an der proximalen Seite 21b der Anschlussfläche 21 eine hintere Ausrundung 14 gebildet. Obwohl eine große Ausrundung 14 zur Sicherstellung der Verbindungsstärke wirksam ist, erleichtert die große Menge des Lötmaterials, die zur Bildung einer solchen hinteren Ausrundung 14 geliefert wird, die Bildung einer Lötmaterialbrücke.
  • Bisher wurden verschiedene Maßnahmen gegen Lötmaterialbrücken vorgeschlagen, und die Japanische Patentoffenlegungsschrift 2007-258524 offenbart eine dieser Technologien. 9 ist ein Diagramm, das die in der Japanischen Patentoffenlegungsschrift 2007-258524 offenbarte Leiterplatte veranschaulicht. Auf einer Leiterplatte 1 sind mehrere Stege 3 so gebildet, dass sie mit Anschlüssen 7, die von den Endflächen einer Halbleitervorrichtung 6 vom oberflächenmontierten Typ ragen und daran entlang angeordnet sind, verbunden werden. Die Stege 3 sind auf eine solche Weise bereitgestellt, dass die Mitten in der Richtung, in der die Anschlüsse 7 von der Halbleitervorrichtung 6 ragen, abwechselnd nach vorne und hinten verschoben sind und die Mitten daher entlang der Endflächen der Halbleitervorrichtung 6 versetzt sind. Zudem ist in den Stegen 3 ein Lötdruckbereich 4, auf den ein Lötmaterial aufgebracht wird, gebildet, um einen Anschlussbereich bereitzustellen, mit dem ein Anschluss 7 der Halbleitervorrichtung 6 verbunden wird. Zugleich sind entlang der Endflächen der Halbleitervorrichtung 6 an der Vorderseite und an der Hinterseite der Verbindungsbereiche in der Richtung, in der die Anschlüsse 7 von der Halbleitervorrichtung 6 ragen, abwechselnd Überschussbereiche 3a, 3b und 3c gebildet, in die überschüssiges geschmolzenes Lötmaterial fließen kann, wenn das Lötmaterial geschmolzen wird.
  • Die Ausführung in 9 weist dahingehend ein Problem auf, dass der Anbringungsbereich für das Teil aufgrund der Überschussbereiche, die an den äußeren Abschnitten der Stege (Anschlussflächen) bereitgestellt sind, groß ist. Zudem kann es die Form mancher Teile schwierig machen, an den inneren Abschnitten der Stege (Anschlussflächen) bereitgestellte Überschussbereiche sicherzustellen, oder besteht die Möglichkeit, dass diese Überschussbereiche ein anderes Problem hervorrufen können.
  • KURZDARSTELLUNG DER ERFINDUNG
  • Angesichts der oben beschriebenen Probleme des Stands der Technik ist eine Aufgabe der vorliegenden Erfindung, eine Leiterplatte bereitzustellen, auf der mehrere Anschlussflächen so gebildet sind, dass sie mit Signalanschlüssen, die von den Seitenflächen des Hauptkörpers des Packages eines elektronischen Teils vom oberflächenmontierten Typ ragen und daran entlang angeordnet sind, verbunden werden, wobei verhindert werden kann, dass benachbarte Anschlussflächen bei der Anbringung des elektronischen Teils auf der Leiterplatte durch einen Kontakt zwischen Lötmaterialstücken kurzgeschlossen werden.
  • Die Leiterplatte nach der vorliegenden Erfindung ist dadurch gekennzeichnet, dass sie in jeder Anschlussflächenreihe mit ersten Anschlussflächen und zweiten Anschlussflächen versehen ist, wobei die ersten Anschlussflächen länger als die zweiten Anschlussflächen sind, und keine der ersten Anschlussflächen zueinander benachbart sind.
  • Zudem soll ein elektronisches Teil mit mehreren Signalanschlüssen, die als Anschlussreihe entlang zumindest einer Seite des Außenumfangs des Hauptkörpers des Packages angeordnet sind, auf der Leiterplatte nach der vorliegenden Erfindung angebracht werden, die mit Anschlussflächen versehen ist, welche als Anschlussflächenreihe, die der oben beschriebenen Signalanschlussreihe entspricht, angeordnet sind, wobei die oben beschriebene Anschlussflächenreihe zumindest eine erste Anschlussfläche und zumindest eine zweite Anschlussfläche mit einer kürzeren Länge als jener der ersten aufweist, und die dadurch gekennzeichnet ist, dass die ersten und die zweiten Anschlussflächen auf eine solche Weise angeordnet sind, dass sich die distalen Endseiten der Anschlussflächen an den Endabschnitten der Signalanschlüsse befinden, wenn das oben beschriebene elektronische Teil angebracht ist, und als eine Linie angeordnet sind, und keine der ersten Anschlussflächen zueinander benachbart sind.
  • Die ersten Anschlussflächen und die zweiten Anschlussflächen wechseln einander in der oben beschriebenen Anschlussflächenreihe, die auf der oben beschriebenen Leiterplatte bereitgestellt ist, ab.
  • Zudem sind die Anschlussflächen an den beiden Enden der oben beschriebenen Anschlussflächenreihe erste Anschlussflächen.
  • Die vorliegende Erfindung stellt eine Leiterplatte bereit, auf der mehrere Anschlussflächen so gebildet sind, dass sie mit Signalanschlüssen, die von den Endflächen des Hauptkörpers des Packages eines elektronischen Teils vom oberflächenmontierten Typ ragen und daran entlang angeordnet sind, verbunden werden, wobei verhindert werden kann, dass benachbarte Anschlussflächen bei der Anbringung des elektronischen Teils auf der Leiterplatte durch einen Kontakt zwischen Lötmaterialstücken kurzgeschlossen werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die oben beschriebenen und andere Aufgaben und Merkmale der vorliegenden Erfindung werden aus den folgenden Beschreibungen der Ausführungsformen unter Bezugnahme auf die beiliegenden Zeichnungen klar werden, wobei
  • 1 ein Diagramm ist, das einen Fall zeigt, in dem die ersten Anschlussflächen und die zweiten Anschlussflächen Anschlussflächenreihen definieren, und die Anzahl der Anschlussflächen in jeder Anschlussflächenreihe eine ungerade Zahl ist;
  • 2A ein Diagramm ist, das einen Zustand zeigt, in dem ein Signalanschluss an eine erste Anschlussfläche gelötet ist;
  • 2B ein Diagramm ist, das einen Zustand zeigt, in dem ein Signalanschluss an eine zweite Anschlussfläche gelötet ist;
  • 3 ein Diagramm ist, das einen Fall zeigt, in dem die ersten Anschlussflächen und die zweiten Anschlussflächen Anschlussflächenreihen definieren, und die Anzahl der Anschlussflächen in jeder Anschlussflächenreihe eine gerade Zahl ist;
  • 4 ein Diagramm ist, das eine Ausführungsform veranschaulicht, bei der die Anzahl der Anschlussflächen in jeder Anschlussflächenreihe eine gerade Zahl ist, und die Anschlussflächen an den beiden Enden jeder Anschlussflächenreihe erste Anschlussflächen sind;
  • 5 ein Diagramm ist, das eine Leiterplatte veranschaulicht, bei der die Anzahl der Anschlussflächen in jeder Anschlussflächenreihe eine gerade Zahl ist, die ersten Anschlussflächen und die zweiten Anschlussflächen die Anschlussflächenreihen definieren, keine der ersten Anschlussflächen einer anderen ersten Anschlussfläche benachbart ist, und an beiden Enden jeder Anschlussflächenreihe erste Anschlussflächen angeordnet sind;
  • 6 ein Diagramm ist, das ein Beispiel für ein elektronisches Teil mit Reihen von Signalanschlüssen in einer Knickflügelform zeigt;
  • 7 ein Diagramm ist, das Anschlussflächenreihen veranschaulicht, die auf einer herkömmlichen Leiterplatte bereitgestellt sind;
  • 8 ein Diagramm ist, das den Zustand zeigt, in dem ein Signalanschluss an eine Anschlussfläche gelötet ist; und
  • 9 ein Diagramm ist, das die in der Japanischen Patentoffenlegungsschrift 2007-258524 offenbarte Leiterplatte veranschaulicht.
  • AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Anschließend werden unter Bezugnahme auf die Zeichnungen Ausführungsformen der vorliegenden Erfindung beschrieben. Hier werden Aufbauten, die jenen bei dem Stand der Technik gleich oder ähnlich sind, unter Bezugnahme auf die gleichen Zeichnungen beschrieben.
  • 1 ist ein Diagramm, das eine Leiterplatte veranschaulicht, bei der jede Anschlussflächenreihe die ersten Anschlussflächen und die zweiten Anschlussflächen aufweist und keine der ersten Anschlussflächen zu einer anderen ersten Anschlussfläche benachbart ist. 2A ist ein Diagramm, das einen Zustand zeigt, in dem ein Signalanschluss an eine erste Anschlussfläche gelötet ist. 2B ist ein Diagramm, das einen Zustand zeigt, in dem ein Signalanschluss an eine zweite Anschlussfläche gelötet ist.
  • Ein pastenförmiges Lötmaterial ist auf die Anschlussflächen, die auf einer Leiterplatte 30 bereitgestellt sind, aufgebracht. Jeder Signalanschluss 12 des elektronischen Teils 10, das an dem Außenumfang des Hauptkörpers des Packages Signalanschlussreihen 13 aus mehreren Signalanschlüssen 12 aufweist, wird auf dem pastenförmigen Lötmaterial auf jeder Anschlussfläche angeordnet, und die gesamte Leiterplatte 30, auf der das elektronische Teil 10 angebracht wird, wird erhitzt, damit die Signalanschlüsse an die entsprechenden Anschlussflächen gelötet werden. Ein Beispiel für das angebrachte elektronische Teil 10 ist ein elektronisches Teil, das Reihen aufweist, die durch wie in 6 gezeigte Signalanschlüsse mit einer Knickflügelform definiert sind.
  • Die Leiterplatte 30 weist Anschlussflächenreihen 33 auf, die Signalanschlussreihen 13 entsprechen, welche sich von den Seiten des Hauptkörpers des Packages des angebrachten elektronischen Teils 10 erstrecken. Eine Anschlussflächenreihe 33 weist zumindest eine erste Anschlussfläche 31 mit einer Länge L1 und zumindest eine zweite Anschlussfläche 32 mit einer Länge L2, die kürzer als die Länge L1 der ersten Anschlussfläche 31 ist (L1 > L2), auf. Die ersten Anschlussflächen 31 sind lange Anschlussflächen, und die zweiten Anschlussflächen 32 sind kurze Anschlussflächen. Die Länge L1 der ersten Anschlussflächen 31 und die Länge L2 der zweiten Anschlussflächen 32 sind länger als die Länge der Endabschnitte 12a der Signalanschlüsse 12 des elektronischen Teils 10. Zudem sind die ersten Anschlussflächen 31 und die zweiten Anschlussflächen 32 länger als die Länge 16 der Endabschnitte der Signalanschlüsse 12 (siehe 2A und 2B). Zudem ist die Breite der Anschlussflächen 31 und 32 durch den Abstand zwischen den Anschlüssen des anzubringenden Teils und die Form der Anschlüsse beschränkt und sind daher die Zwischenräume zwischen den Anschlussflächen bestimmt.
  • Die ersten Anschlussflächen 31 und die zweiten Anschlussflächen 32, die eine Anschlussflächenreihe 33 bilden, sind auf eine solche Weise auf einer Leiterplatte angeordnet, dass die distalen Endseiten 31a der ersten Anschlussflächen 31 und die distalen Endseiten 32a der zweiten Anschlussflächen 32 auf einer Linie angeordnet sind, und keine der ersten Anschlussflächen 31 zueinander benachbart sind. Die distalen Endseiten der jeweiligen Anschlussflächen, die eine Anschlussflächenreihe 33 bilden (die Endseiten 31a der ersten Anschlussflächen 31 und die Endseiten 32a der zweiten Anschlussflächen 32) sind entlang der gestrichelten Linie 34 angeordnet. Was die hinteren Endseiten der jeweiligen Anschlussflächen betrifft, sind die Linie, entlang der die proximalen Endseiten 31b der ersten Anschlussflächen 31 angeordnet sind (gestrichelte Linie 35), und die Linie, entlang der die proximalen Endseiten 32b der zweiten Anschlussflächen 32 angeordnet sind (gestrichelte Linie 36), aufgrund des Längenunterschieds zwischen den ersten Anschlussflächen 31 und den zweiten Anschlussflächen 32 auf eine versetzte Weise angeordnet. Keine der ersten Anschlussflächen sind zueinander benachbart, um zu verhindern, dass benachbarte Anschlussflächen kurzgeschlossen werden.
  • Hier ist die Beziehung zwischen der Länge der ersten Anschlussflächen 31, der Länge der zweiten Anschlussflächen 32 und der Länge der Endabschnitte 12a der Signalanschlüsse 12 nicht auf die in 2A und 2B gezeigte beschränkt. Zum Beispiel kann die Länge der zweiten Anschlussflächen 32 so kurz sein, dass keine hintere Ausrundung 15 gebildet wird, solange der Endabschnitt 12a des Signalanschlusses 12 und die zweite Anschlussfläche 32 auf jeden Fall in eine elektrische Verbindung gelangen.
  • Zudem legen die ersten Anschlussflächen 31 in einer Anschlussflächenreihe Wert auf die Verbindungsstärke, und erstreckt sich daher die proximale Endseite 31b weiter als die proximale Endseite (rechte Seite des rechten Pfeilsymbols in 2A) des Endabschnitts 12a des Signalanschlusses 12 zu der Mitte des angebrachten elektronischen Teils.
  • Die distale Endseite 31a der ersten Anschlussfläche 31 ist die Seite, die sich nahe an der Endseite 12' des Endabschnitts 12a des an die erste Anschlussfläche 31 gelöteten Signalanschlusses 12 befindet, und die proximale Endseite 31b ist jene Seite, die sich nahe an dem Basisabschnitt 12c des Signalanschlusses 12 an der zu dem Endabschnitt 12a entgegengesetzten Seite befindet. Die distale Endseite 31a und die proximale Endseite 31b der ersten Anschlussfläche 31 können jeweils auch als die Außenseite und die Innenseite der ersten Anschlussfläche 31 bezeichnet werden. Ebenso können die distale Endseite 32a und die proximale Endseite 32b der zweiten Anschlussfläche 32 jeweils als die Außenseite und die Innenseite der zweiten Anschlussfläche 32 bezeichnet werden. In diesem Fall lässt sich sagen, dass die zweiten Anschlussflächen 32, die um die Länge des innenseitigen Abschnitts kürzer als die ersten Anschlussflächen 31 sind, auf der Leiterplatte 30 angeordnet sind.
  • Auf der Leiterplatte 30 wird ein elektronisches Teil 10 angebracht. Die jeweiligen Signalanschlüsse 12 in einer Signalanschlussreihe 13 werden an die Anschlussflächen in der entsprechenden Anschlussflächenreihe 33 (erste Anschlussflächen 31 und zweite Anschlussflächen 32) gelötet. 2A zeigt einen Fall, in dem ein Signalanschluss 12 an eine erste Anschlussfläche 31 gelötet ist. Dies ist der gleiche Zustand wie in 8, in dem eine hintere Ausrundung 14 gebildet ist. Im Gegensatz dazu ist an einer zweiten Anschlussfläche 32 an der proximalen Endseite 32b eine hintere Ausrundung 15 gebildet, wenn ein Signalanschluss 12 an die zweite Anschlussfläche 32 gelötet ist. Die so gebildete hintere Ausrundung 15 ist kleiner als die hintere Ausrundung 14 im Fall von 2A.
  • Da die hintere Ausrundung 15 eine geringere Größe als die hintere Ausrundung 14 aufweist, ist die Menge des Lötmaterials, das zu der hinteren Ausrundung an der zweiten Anschlussfläche 32 geliefert wird, geringer als jene auf der ersten Anschlussfläche 31. Hier ist die Menge des Lötmaterials, das den zweiten Anschlussflächen 32 pro Einheitsfläche der Anschlussfläche geliefert wird, nicht geringer als jene, die den ersten Anschlussflächen 31 geliefert wird, gestaltet, um eine Zunahme der Anzahl offener Defekte zu verhindern.
  • Da die Menge des Lötmaterials, das zu der hinteren Ausrundung an den zweiten Anschlussflächen 32 geliefert wird, geringer ist, können benachbarte Lötmaterialstücke verglichen mit einem Fall, in dem erste Anschlussflächen 31 zueinander benachbart sind, schwerer miteinander in Kontakt gelangen. Als Ergebnis wird verhindert, dass zwischen einer ersten Anschlussfläche 31 und einer zweiten Anschlussfläche 32 eine Lötmaterialbrücke gebildet wird.
  • 1 zeigt einen Fall, in dem die Anzahl der Anschlussflächen in einer Anschlussflächenreihe eine ungerade Zahl ist, und 3 zeigt einen Fall, in dem die Anzahl der Anschlussflächen in einer Anschlussflächenreihe eine gerade Zahl ist. 3 ist ein Diagramm, das eine Ausführungsform veranschaulicht, bei der erste Anschlussflächen und zweite Anschlussflächen in einer Anschlussflächenreihe abwechselnd angeordnet sind. Die Ausführungsform ist dadurch gekennzeichnet, dass die ersten Anschlussflächen 31 und die zweiten Anschlussflächen 32 in einer Anschlussflächenreihe 33 abwechselnd angeordnet sind.
  • 4 ist ein Diagramm, das eine Ausführungsform veranschaulicht, bei der die Anzahl der Anschlussflächen in einer Anschlussflächenreihe eine gerade Zahl ist, und an den beiden Enden der Anschlussflächenreihe erste Anschlussflächen angeordnet sind. Die Anschlussflächen an den beiden Enden einer Anschlussflächenreihe sind für eine Beschädigung infolge des Temperaturzyklus anfällig, und daher werden für die Anschlussflächen an den beiden Enden der Anschlussflächenreihe 33 erste Anschlussflächen 31 mit einer höheren Verbindungsstärke gewählt, damit die Lötfestigkeit sichergestellt werden kann, wenn ein elektronisches Teil angebracht wird.
  • In 5 weisen die Anschlussflächenreihen 33 erste Anschlussflächen und zweite Anschlussflächen 32 auf, wobei keine der ersten Anschlussflächen 31 zu einer anderen Anschlussfläche 31 benachbart sind, und erste Anschlussflächen 31 als die Anschlussflächen an den beiden Enden einer Anschlussflächenreihe 33 gewählt sind, damit die Lötfestigkeit sichergestellt werden kann, wenn ein elektronisches Teil angebracht wird.
  • Die oben beschriebene Ausführungsform der vorliegenden Erfindung bietet einen Fall, in dem ein elektronisches Teil mit Signalanschlussreihen entlang aller vier Seiten um den Hauptkörper des Packages auf einer Leiterplatte angebracht wird. Doch die Erfindung ist nicht auf diese Ausführungsform beschränkt, und eine andere Ausführungsform der vorliegenden Erfindung stellt eine Leiterplatte bereit, auf der ein elektronisches Teil mit einer Signalanschlussreihe entlang einer Seite des Hauptkörpers des Packages angebracht wird. Zudem stellen andere Ausführungsformen der vorliegenden Erfindung eine Leiterplatte bereit, auf der ein elektronisches Teil mit Signalanschlussreihen entlang zwei gegenüberliegenden Seiten oder zwei aneinander angrenzenden Seiten des Hauptkörpers des Packages angebracht wird.
  • Ebenso stellt noch eine andere Ausführungsform eine Leiterplatte bereit, auf der ein elektronisches Teil mit Signalanschlüssen entlang von drei Seiten des Hauptkörpers des Packages angebracht wird.
  • Obwohl im Vorhergehenden Ausführungsformen der vorliegenden Erfindung beschrieben wurden, ist die vorliegende Erfindung nicht auf diese Ausführungsformen beschränkt, sondern kann sie durch Anwenden passender Abwandlungen auf andere Weisen ausgeführt werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2007-258524 [0010, 0010, 0028]

Claims (3)

  1. Leiterplatte, auf der ein elektronisches Teil mit mehreren Signalanschlüssen, die als Anschlussreihe entlang zumindest einer Seite seines Packages angeordnet sind, angebracht werden soll, umfassend: Anschlussflächen, die als eine Anschlussflächenreihe, die der Anschlussreihe entspricht, angeordnet sind, wobei die Anschlussflächenreihe zumindest eine erste Anschlussfläche und zumindest eine zweite Anschlussfläche, deren Länge kürzer als jene der ersten ist, aufweist, wobei die ersten und die zweiten Anschlussflächen auf eine solche Weise angeordnet sind, dass die distalen Endseiten der Anschlussflächen, die sich an den Endabschnitten der Anschlüsse befinden sollen, wenn das elektronische Teil angebracht ist, auf einer Linie angeordnet sind, und keine der ersten Anschlussflächen zueinander benachbart sind.
  2. Leiterplatte nach Anspruch 1, wobei die ersten Anschlussflächen und die zweiten Anschlussflächen in der Anschlussflächenreihe abwechselnd angeordnet sind.
  3. Leiterplatte nach Anspruch 1 oder 2, wobei die ersten Anschlussflächen an den beiden Enden der Anschlussflächenreihe angeordnet sind.
DE102016118090.4A 2015-09-29 2016-09-26 Leiterplatte Withdrawn DE102016118090A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015191605A JP2017069333A (ja) 2015-09-29 2015-09-29 プリント基板
JP2015-191605 2015-09-29

Publications (1)

Publication Number Publication Date
DE102016118090A1 true DE102016118090A1 (de) 2017-03-30

Family

ID=58282023

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016118090.4A Withdrawn DE102016118090A1 (de) 2015-09-29 2016-09-26 Leiterplatte

Country Status (4)

Country Link
US (1) US20170094788A1 (de)
JP (1) JP2017069333A (de)
CN (1) CN106559953A (de)
DE (1) DE102016118090A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6956552B2 (ja) * 2017-07-19 2021-11-02 株式会社小糸製作所 車載用電子回路実装基板
JP7363332B2 (ja) * 2019-10-10 2023-10-18 セイコーエプソン株式会社 電気光学装置、電子機器および実装状態評価方法
CN113556867B (zh) * 2021-06-21 2023-06-27 昆山工研院新型平板显示技术中心有限公司 柔性电路板、显示面板以及显示面板的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258524A (ja) 2006-03-24 2007-10-04 Matsushita Electric Ind Co Ltd プリント基板および半導体装置の実装方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4465898A (en) * 1981-07-27 1984-08-14 Texas Instruments Incorporated Carrier for integrated circuit
JPS6112267U (ja) * 1984-06-25 1986-01-24 松下電工株式会社 プリント配線基板
US4855866A (en) * 1987-06-06 1989-08-08 Murata Manufacturing Co., Ltd. Capacitor network
JPH0295271U (de) * 1989-01-17 1990-07-30
US4989069A (en) * 1990-01-29 1991-01-29 Motorola, Inc. Semiconductor package having leads that break-away from supports
JPH03229486A (ja) * 1990-02-05 1991-10-11 Matsushita Electric Ind Co Ltd 印刷配線板
JPH04180290A (ja) * 1990-11-15 1992-06-26 Canon Inc プリント配線基板
JPH0533570U (ja) * 1991-10-04 1993-04-30 新潟日本電気株式会社 印刷回路
US5420758A (en) * 1992-09-10 1995-05-30 Vlsi Technology, Inc. Integrated circuit package using a multi-layer PCB in a plastic package
JPH06169153A (ja) * 1992-11-30 1994-06-14 Ibiden Co Ltd プリント配線板
US6246587B1 (en) * 1998-12-03 2001-06-12 Intermedics Inc. Surface mounted device with grooves on a termination lead and methods of assembly
US6198163B1 (en) * 1999-10-18 2001-03-06 Amkor Technology, Inc. Thin leadframe-type semiconductor package having heat sink with recess and exposed surface
US6994563B2 (en) * 2003-12-19 2006-02-07 Lenovo (Singapore) Pte. Ltd. Signal channel configuration providing increased capacitance at a card edge connection
WO2005065000A1 (en) * 2003-12-24 2005-07-14 Molex Incorporated Electromagnetically shielded slot transmission line
US7044794B2 (en) * 2004-07-14 2006-05-16 Tyco Electronics Corporation Electrical connector with ESD protection
JP2009224564A (ja) * 2008-03-17 2009-10-01 Panasonic Corp 配線基板とそれを用いた電子機器とそれらの誤接続検出装置
US8115321B2 (en) * 2009-04-30 2012-02-14 Lsi Corporation Separate probe and bond regions of an integrated circuit
TWI493803B (zh) * 2009-10-15 2015-07-21 A Data Technology Co Ltd 儲存裝置組件
CN201657501U (zh) * 2010-01-29 2010-11-24 比亚迪股份有限公司 一种线路板金手指

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258524A (ja) 2006-03-24 2007-10-04 Matsushita Electric Ind Co Ltd プリント基板および半導体装置の実装方法

Also Published As

Publication number Publication date
CN106559953A (zh) 2017-04-05
US20170094788A1 (en) 2017-03-30
JP2017069333A (ja) 2017-04-06

Similar Documents

Publication Publication Date Title
DE112011101412T5 (de) Verdrahtungsglied
DE69905337T2 (de) Elektrische Filterverbindergruppe mit einem Kontakt und einer Filterschaltungsgruppe
DE102012020477A1 (de) Gedruckte Schaltung und elektronische Vorrichtung mit der gedruckten Schaltung
DE102016118090A1 (de) Leiterplatte
DE2547323C3 (de) Trägerplatte für wenigstens eine integrierte Halbleitershaltung
DE202016105563U1 (de) Leiterplattenanordnung
DE112014004358T5 (de) Jumper- oder Stromdetektionswiderstandselement
DE60128537T2 (de) Zusammenbau zur verbindung von mindestens zwei gedruckten schaltungen
DE112015002878T5 (de) Stromdetektierwiderstand
DE112016000586T5 (de) Schaltungsanordnung
DE102016219238A1 (de) Leiterplatte und Stromversorgungseinrichtung
DE112013001719T5 (de) Struktur zum Anbringen von Anschluss an Leiterplatte
DE1276159B (de) Stoepselplatte mit einer isolierenden Basis und Verfahren zu ihrer Herstellung
DE102015102505B4 (de) Leiterplatte
DE112015003374T5 (de) Schaltungsanordnung
DE2655841C3 (de) Integrierter Widerstandsbaustein zum Einlöten in eine Flachbaugruppe
DE10318589A1 (de) Leiterplattenanordnung
DE102014107271B4 (de) Halbleitermodul
DE2232794B1 (de) Plättchenförmiges elektronisches Bauelement
DE102019128517A1 (de) Mit Anschlussnuten versehene elektronische Vorrichtung und Verfahren zum Herstellen derselben
DE112020006695T5 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung
DE2165611B2 (de) Isolierende Verdrahtungsplatte mit stiftförmigen Verbindungsgliedern und Verfahren zum Montieren von Bauteilen auf einer solchen Verdrahtungsplatte
DE102018122231A1 (de) Plattenbefestigungsanschluss
DE102016001218A1 (de) Leiterplatte mit der Fähigkeit, einen Montagefehler eines oberflächenmontierten Bauteils zum Schwalllöten zu unterdrücken
DE102018219340A1 (de) Aus harz geformtes substrat und montagestruktur für einen kondensator

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: HASELTINE LAKE KEMPNER LLP, DE

Representative=s name: HASELTINE LAKE LLP, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee