JP2017063192A5

JP2017063192A5 - 半導体装置の作製方法、電子機器の作製方法、半導体装置、及び電子機器

Info

Publication number: JP2017063192A5
Application number: JP2016181423A
Authority: JP
Filing date: 2016-09-16
Publication date: 2019-10-24
Anticipated expiration: 2036-09-16

Claims

第１の酸化物層を成膜し、
前記第１の酸化物層を選択的に加工して第２の酸化物層を形成し、
前記第２の酸化物層上に第１の絶縁層を成膜し、
前記第１の絶縁層上に第１の犠牲層を成膜し、
前記第１の絶縁層および前記第１の犠牲層を選択的に加工して第２の絶縁層および第２の犠牲層を形成し、
前記第２の酸化物層、前記第２の絶縁層および前記第２の犠牲層上に導電層を成膜し、
前記導電層を成膜した後に加熱処理を行うことにより、前記第２の酸化物層において、前記導電層と接する領域に第１の混合層を形成し、前記第２の犠牲層において、前記導電層と接する領域に第２の混合層を形成する半導体装置の作製方法であって、
前記第１の混合層は、前記導電層の有する元素のうち一以上を有し、
前記第２の混合層は、前記導電層の有する元素のうち一以上を有し、
前記導電層は、アルミニウム、モリブデン、チタン、タンタル、タングステン、ニッケル、コバルトまたは白金のいずれか一以上を有し、
前記第１の混合層の抵抗値は、前記第２の酸化物層の抵抗値より小さく、
前記第２の犠牲層および前記第２の混合層は、ゲート電極として機能する半導体装置の作製方法。
第１の酸化物層を成膜し、
前記第１の酸化物層を選択的に加工して第２の酸化物層を形成し、
前記第２の酸化物層上に第１の絶縁層を成膜し、
前記第１の絶縁層上に第１の犠牲層を成膜し、
前記第１の絶縁層および前記第１の犠牲層を選択的に加工して第２の絶縁層および第２の犠牲層を形成し、
前記第２の酸化物層、前記第２の絶縁層および前記第２の犠牲層上に第１の導電層を成膜し、
前記第１の導電層を成膜した後に加熱処理を行うことにより、前記第２の酸化物層において、前記第１の導電層と接する領域に混合層を形成し、
前記混合層および前記第２の犠牲層上に第３の絶縁層を成膜し、
前記第３の絶縁層の一部を除去して前記第２の犠牲層の上面を露出させ、
前記第２の犠牲層を除去し、
前記第２の絶縁層上に第２の導電層を形成する半導体装置の作製方法であって、
前記混合層は、前記第１の導電層の有する元素のうち一以上を有し、
前記第１の導電層は、アルミニウム、モリブデン、チタン、タンタル、タングステン、ニッケル、コバルトまたは白金のいずれか一以上を有し、
前記混合層の抵抗値は、前記第２の酸化物層の抵抗値より小さい半導体装置の作製方法。
第１の酸化物層を成膜し、
前記第１の酸化物層を選択的に加工して第２の酸化物層を形成し、
前記第２の酸化物層上に第１の導電層を成膜し、
前記第１の導電層を成膜した後に加熱処理を行うことにより、前記第２の酸化物層において、前記第１の導電層と接する領域に混合層を形成し、
前記混合層上に第１の絶縁層を成膜し、
前記第１の絶縁層、前記混合層および前記第２の酸化物層の一部を除去して第３の酸化物層を形成し、
前記第３の酸化物層上に第２の絶縁層を成膜し、
前記第２の絶縁層上に第２の導電層を成膜する半導体装置の作製方法であって、
前記混合層は、前記第１の導電層の有する元素のうち一以上を有し、
前記第１の導電層は、アルミニウム、モリブデン、チタン、タンタル、タングステン、ニッケル、コバルトまたは白金のいずれか一以上を有し、
前記混合層の抵抗値は、前記第２の酸化物層の抵抗値より小さい半導体装置の作製方法。
電子機器の作製方法であって、
前記電子機器は、半導体装置と、筐体と、表示装置またはスピーカーと、を有し、
前記半導体装置は、請求項１乃至３のいずれか一に記載の半導体装置の作製方法を用いて作製されている電子機器の作製方法。
酸化物層と、
前記酸化物層上の第１の混合層と、
前記酸化物層上の絶縁層と、
前記絶縁層上の導電層と、
前記導電層上の第２の混合層と、を有し、
前記第１の混合層は、前記酸化物層が有する元素のうち一以上を有し、
前記酸化物層は、インジウム、ガリウムまたは亜鉛のいずれか一以上を有し、
前記第１の混合層または前記第２の混合層は、アルミニウム、モリブデン、チタン、タンタル、タングステン、ニッケル、コバルトまたは白金のいずれか一以上を有する半導体装置。
請求項５に記載の半導体装置と、
筐体と、
表示装置またはスピーカーと、を有する電子機器。