JP2017037954A - リードフレーム集合基板及び半導体装置集合体、並びにリードフレーム集合基板及び半導体装置の製造方法 - Google Patents

リードフレーム集合基板及び半導体装置集合体、並びにリードフレーム集合基板及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2017037954A
JP2017037954A JP2015158125A JP2015158125A JP2017037954A JP 2017037954 A JP2017037954 A JP 2017037954A JP 2015158125 A JP2015158125 A JP 2015158125A JP 2015158125 A JP2015158125 A JP 2015158125A JP 2017037954 A JP2017037954 A JP 2017037954A
Authority
JP
Japan
Prior art keywords
plating
lead frame
lead
semiconductor element
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015158125A
Other languages
English (en)
Other versions
JP6476492B2 (ja
Inventor
忠臣 高岡
Tatatomi Takaoka
忠臣 高岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SH Materials Co Ltd
Original Assignee
SH Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SH Materials Co Ltd filed Critical SH Materials Co Ltd
Priority to JP2015158125A priority Critical patent/JP6476492B2/ja
Publication of JP2017037954A publication Critical patent/JP2017037954A/ja
Application granted granted Critical
Publication of JP6476492B2 publication Critical patent/JP6476492B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】本発明は、半導体素子を搭載後、樹脂封止し導電性基板を除去して完成する半導体装置において、複数の素子を一括して樹脂封止を行う際、封止樹脂の収縮等による反りに起因する封止樹脂と基材との剥がれを防止し、かつ、高い生産性を維持できるリードフレーム集合基板及び半導体装置集合体、並びにリードフレーム集合基板及び半導体装置の製造方法を提供することを目的とする。【解決手段】半導体素子110を搭載可能な半導体素子搭載領域21と、該半導体素子搭載領域の周辺に設けられたリード部22とを有するリードフレーム50が導電性基板10内に複数隣接して配置され、一体的に樹脂封止可能に構成されたリードフレームブロック60を含むリードフレーム集合基板100であって、該リードフレームブロックよりも外側であって、かつ前記樹脂封止が一体的に行われる樹脂封止領域70内に設けられた補強めっき部30を有する。【選択図】図1

Description

本発明は、リードフレーム集合基板及び半導体装置集合体、並びにリードフレーム集合基板及び半導体装置の製造方法に関する。
近年、携帯電話に代表されるように、電子機器の小型化・軽量化が急速に進み、それら電子機器に用いられる半導体装置も小型化・軽量化・高機能化が要求されている。特に、半導体装置の厚みについて、薄型化が要求されている。かかる要求に応えるため、QFP(Quad Flat Package)等の金属材料を加工したリードフレームを用いた半導体装置から、導電性基板を最終的に除去する態様の半導体装置が開発されてきている。
具体的には、導電性を有する基板の一面側に、所定のパターニングを施したレジストマスクを形成する。レジストマスクから露出した導電性基板に金属をめっきし、半導体素子搭載用のダイパッド部と外部と接続するためのリード部とを形成した後、レジストマスクを除去することにより、半導体素子搭載用基板を形成する。形成した半導体素子搭載用基板に半導体素子を搭載し、ワイヤーボンディングした後に樹脂封止を行い、導電性基板を除去してダイパッド部やリード部を露出させ、半導体装置を完成させる(例えば、特許文献1参照)。
また、半導体装置の製造において、生産性向上のため、一つの基板上に複数の半導体素子を搭載し、一括して樹脂封止を行った後、ダイシングを行い個片化して半導体装置を完成させる方法が採られるようになってきた(例えば、特許文献2参照)。
特開平10−116935号公報 特開2012−195330号公報
しかしながら、特許文献2に記載の一括樹脂封止方式を採用した場合、封止樹脂の収縮等で樹脂封止体が反り、一括樹脂封止した後の樹脂と基材とが剥がれる不具合が発生する場合がある。特に、半導体素子が基板の片面側に搭載され、かつその面側にのみ樹脂封止が行われる場合には、かかる不具合が顕著に発生する。このため、特許文献2では、基板の枠部の基板長手方向にスリットを設け、このスリットより反対面側にも封止樹脂を形成し、封止樹脂による反りに起因する封止樹脂と基材との剥がれを防止している。
また、特許文献1に記載したような、半導体素子を搭載後、樹脂封止してから導電性基板を除去して完成する半導体装置についても、特許文献2のように、導電性基板に複数の半導体素子を搭載する一括樹脂封止方式が採用されるようになってきた。この場合、樹脂封止後に導電性基板を除去するため、特許文献2のように、スリットより反対面側に封止樹脂を形成することは難しい。よって、一般的には、スリットの代りに凹部を作製し、そこに封止樹脂を充填し封止樹脂と導電性基板の密着性を強化して反りによる封止樹脂と基材との剥がれを防止する方法がとられている。しかし、この方法を行う場合には、導電性基板に凹部を形成するため、エッチング液を使用したエッチング工程を追加する必要がある。
そこで、本発明は、半導体素子を搭載後、樹脂封止し導電性基板を除去して完成する半導体装置において、複数の素子を一括して樹脂封止を行う際、封止樹脂の収縮等による反りに起因する封止樹脂と基材との剥がれを防止し、かつ、高い生産性を維持できるリードフレーム集合基板及び半導体装置集合体、並びにリードフレーム集合基板及び半導体装置の製造方法を提供することを目的とする。
上記目的を達成するため、本発明の一態様に係るリードフレーム集合基板は、半導体素子を搭載可能な半導体素子搭載領域と、該半導体素子搭載領域の周辺に設けられたリード部とを有するリードフレームが導電性基板内に複数隣接して配置され、一体的に樹脂封止可能に構成されたリードフレームブロックを含むリードフレーム集合基板であって、
該リードフレームブロックよりも外側であって、かつ前記樹脂封止が一体的に行われる樹脂封止領域内に設けられた補強めっき部を有する。
本発明の他の態様に係る半導体装置集合体は、半導体素子搭載領域と、
該半導体素子搭載領域の周囲に配置されたリード部と、
前記半導体素子搭載領域上に搭載された半導体素子と、
該半導体素子の電極と前記リード部とを電気的に接続するボンディングワイヤーと、
少なくとも前記リード部の底面が露出するように前記半導体素子搭載領域、前記リード部、前記半導体素子及び前記ボンディングワイヤーを封止する封止樹脂と、を有する半導体装置が複数隣接して配置され、該封止樹脂により一体的に樹脂封止された半導体装置集合体であって、
外周部の少なくとも一部に、補強めっき部を有する。
本発明の他の態様に係るリードフレーム集合基板の製造方法は、導電性基板上に、半導体素子領域と、該半導体素子領域の周囲に配置されたリード部とを有するリードフレームが複数隣接して配置されたリードフレーム集合体を形成するリードフレーム集合体形成パターンと、前記リードフレーム集合体の少なくとも一部を囲む補強めっき部を形成する補強めっき部形成パターンを含むめっきマスクを形成するめっきマスク形成工程と、
該めっきマスクを被せた状態で前記導電性基板上にめっきを施すめっき工程と、
前記めっきマスクを除去するめっきマスク除去工程と、を有する。
本発明の他の態様に係る半導体装置の製造方法は、前記リードフレーム集合基板の製造方法により製造されたリードフレーム集合基板の各リードフレームの半導体素子搭載領域上に、半導体素子を搭載する工程と、
各リードフレームの前記半導体素子搭載領域上に搭載された前記半導体素子の電極を、各リードフレームのリード部にボンディングワイヤーを介して電気的に接続する工程と、
前記リードフレーム集合基板の表面上を一体的に樹脂封止する工程と、
樹脂封止部分から導電性基板を除去し、半導体装置集合体を形成する工程と、
前記半導体装置集合体を切断し、個々の半導体装置に個片化する工程と、を有する。
本発明によれば、複数の素子を一括して樹脂封止を行う際、封止樹脂の収縮等による反りに起因する封止樹脂と基材との剥がれを防止し、かつ、高い生産性を維持することができる。
本発明の実施形態に係るリードフレーム集合基板の一例を示す断面図である。 本発明の実施形態に係る半導体装置集合体の一例の断面図である。 本発明の実施形態に係るリードフレーム集合基板に補強めっき部を配置した一例を示した平面図である。 二重の枠状の平面形状を有する補強めっき部の一例を示した図である。 屈曲部及びエッジ部を有する補強めっき部の第1の態様を示した図である。 屈曲部及びエッジ部を有する補強めっき部の第2の態様を示した図である。 屈曲部及びエッジ部を有する補強めっき部の第3の態様を示した図である。 雷文形状を有する補強めっき部の一例を示した図である。 方形波形状を有する補強めっき部の一例を示した図である。 本発明の実施形態に係るリードフレーム集合基板の製造方法の一例の一連の工程を示した図である。図10(a)は、基板用意工程の一例を示した図である。図10(b)は、レジスト被覆工程の一例を示した図である。図10(c)は、露光・現像工程の一例を示した図である。図10(d)は、めっき工程の一例を示した図である。図10(e)は、レジスト剥離工程の一例を示した図である。 本発明の実施形態に係る半導体装置の製造方法の一例の一連の工程を示した図である。図11(a)は、半導体素子搭載工程の一例を示した図である。図11(b)は、ワイヤーボンディング工程の一例を示した図である。図11(c)は、樹脂封止工程の一例を示した図である。図11(d)は、導電性基板除去工程の一例を示した図である。図11(e)は、切断工程の一例を示した図である。
以下、図面を参照して、本発明を実施するための形態の説明を行う。
[リードフレーム集合基板及び半導体装置集合体]
図1は、本発明の実施形態に係るリードフレーム集合基板の一例を示す断面図である。本実施形態に係るリードフレーム集合基板100は、導電性基板10と、その表面11上に配置された半導体素子搭載用のダイパッド部21と外部機器と接続するためのリード部22とで構成されている。リード部22は、半導体素子搭載領域であるダイパッド部21の周囲に配置される。
また、パターンによっては、半導体素子搭載領域を確保した上で、ダイパッド部21を作製しないパターンもある。つまり、本実施形態において、ダイパッド部21を設けることは必須ではなく、半導体素子を搭載可能な半導体素子搭載領域が確保されていればよい。但し、以下の説明においては、半導体素子搭載領域として、ダイパッド部21が設けられている場合について説明する。なお、ダイパッド部21が設けられる場合、ダイパッド部21とリード部22は、同一のめっき層20で構成されてもよい。
導電性基板10は、表面11上にめっき層20が形成される基板であり、電気めっきによりめっき層20を形成することが可能なように、導電性を有する材料から構成される。使用する導電性基板10の材質は、導電性が得られれば特に限定はないが、一般的には金属材料が用いられ、例えば、CuまたはCu合金等が使用される。
ダイパッド部21やリード部22は、導電性基板10の片面(表面11)にめっき加工により形成されためっき層20である。
ダイパッド部21やリード部22の断面形状は、特に限定しないが、例えば、矩形、上部に張り出し形状を有する矩形、または逆台形であってもよい。樹脂封止部からの抜け防止の観点からは、上部に張り出し形状を有する矩形、又は逆台形の形状が好ましい。
また、樹脂封止が予定される領域の端部には、補強めっき部30が形成されている。この補強めっき部30については、後述する。なお、図1においては、紙面の都合上、リードフレーム集合基板100のうち、1つのリードフレーム50のみが示されているが、実際には、紙面右側には更にダイパッド部21及びリード部22を有するリードフレームが連続的に設けられている。この場合であっても、補強めっき部30は、紙面右側に連続して延びるリードフレーム50には設けられないが、この点の詳細についても後述する。
次に、図2を用いて、本発明の実施形態に係るリードフレーム集合基板を用いた半導体装置集合体の一例について説明する。図2は、本発明の実施形態に係る半導体装置集合体の一例の断面図である。
図2に示すように、本発明の実施形態に係る半導体装置集合体200は、ダイパッド部21に半導体素子110が搭載され、半導体素子110の電極111とリード部22とをボンディングワイヤー120等を介して接続されている。また、半導体素子110及びボンディングワイヤー120等の接続部を含めて全体が封止樹脂130により樹脂封止されている。ダイパッド部21及びリード部22は、上面23及び側面24は封止樹脂130により覆われているが、底面25は露出している。また、図1で存在していた導電性基板10は存在しない。導電性基板10は、封止樹脂130により樹脂封止が行われた後、溶解除去されている。つまり、図1で示したリードフレーム集合基板100のダイパッド部21上に半導体素子110が搭載され、半導体素子110の電極111とリード部22とがワイヤーボンディングによりボンディングワイヤー120を介して接続された後、リードフレーム集合基板100上で封止樹脂130により樹脂封止が行われる。樹脂封止の後、導電性基板10が除去されることにより、図2に示すような半導体装置集合体200が作製される。導電性基板10の除去により露出したリード部22の底面25は、外部機器とのはんだ接合するための外部接続端子となる。また、樹脂封止がなされた領域の端部には、補強めっき部30が形成されている。なお、上述の半導体装置集合体200を所定の寸法に切断することにより、半導体装置150が完成するが、この時、補強めっき部30は切断され除去される。
なお、図2においても、半導体装置150は1個しか示されていないが、紙面右側に、補強めっき部30を除く構造体が連続的に構成配置されている。
次に、図3を用いて、本発明の実施形態に係るリードフレーム集合基板100の特徴である、補強めっき部30について説明する。
図3は、本発明の実施形態に係るリードフレーム集合基板100に補強めっき部30を配置した一例を示した平面図である。
図3に示されるように、本発明の実施形態に係るリードフレーム集合基板100は、リードフレーム50を複数配置できるようにリードフレームブロック領域60を有し、最終的には、一体的に樹脂封止して1つの樹脂封止ブロック領域70を形成している。樹脂封止ブロック領域70は、樹脂封止を一体的に行う樹脂封止の単位領域である。補強めっき部30は、この樹脂封止を行う1つの樹脂封止ブロック領域70内の外周部近辺に、リードフレーム50を配置したリードフレームブロック領域60の外側に配置する。
複数のリードフレーム50は、一体的に樹脂封止が可能なように、間隔を有せず互いに隣接して配置され、リードフレームブロック領域60を構成する。図3においては、格子状に、4×4の略正方形状に複数のリードフレーム50が互いに隣接して配置され、リードフレームブロック領域60を構成している。スループットの観点からも、リードフレーム50間同士で切り代以外の間隔を有さず、隣接して配置されることが好ましい。なお、隣接するリードフレーム50同士は、仮想的な境界線40により区切られている。最終的には、境界線40に沿ってリードフレーム50は切断され、個々の半導体装置150として完成することになる。境界線40は、半導体装置150を個片化する切断の際の切り代の幅も考慮され、適切な幅を有して設けられる。
図3においては、16個のリードフレーム50で1個のリードフレームブロック領域60を構成し、リードフレームブロック領域60を包含する樹脂封止ブロック領域70が設けられている。そして、リードフレームブロック領域60の外側で、かつ樹脂封止ブロック領域70内に補強めっき部30が設けられている。言い換えれば、リードフレームブロック領域60と樹脂封止ブロック領域70の外周との間に補強めっき部30が設けられている。かかる構成により、樹脂封止ブロック領域70全体を一体的に樹脂封止した際、リードフレームブロック領域60全体の封止樹脂130との密着性を高めることができる。
補強めっき部30の高さは、リードフレーム50のダイパッド部21やリード部22の厚さより厚く設定することが好ましい。リードフレーム50のダイパッド部21やリード部22は、導電性基板10上にめっき加工により形成されているが、補強めっき部30も、ダイパッド部21やリード部22と同時にめっき加工で形成している。めっき加工は、一般的にエッジ効果によりパターンの端部に電流が集中しめっきが厚くなる傾向がある。本実施形態では、このエッジ効果を利用して補強めっき部30を形成し、封止樹脂130と導電性基板10の密着性を向上させる。
樹脂封止を行う1つのリードフレームブロック領域60内には、複数のリードフレーム50が配置されており、半導体装置集合体200を作製した後、これを個別に切断する。補強めっき部30は、リードフレームブロック領域60の最外側にある切断ライン40より、0.1mm以上外側に配置する。また、補強めっき部30は、樹脂封止される1つの樹脂封止ブロック領域70のモールドラインより、少なくとも0.3mm以上内側に配置することが好ましい。
なお、図3においては、1つのリードフレームブロック領域60及び樹脂封止ブロック領域70しか示されていないが、これらのブロック60、70が導電性基板10の長手方向に沿って複数形成されていてよい。
補強めっき部30は、樹脂封止される1ブロックのリードフレームブロック領域60の外周形状に沿う形で配置する。補強めっき部30は、リードフレームブロック領域60の少なくとも一部を囲むように設けられれば、封止樹脂130との密着性を向上させることができるので、リードフレームブロック領域60の外周に沿って、一部の箇所にのみ補強めっき部30を設けるようにしてもよい。しかしながら、外周形状に沿う形で、かつリードフレームブロック領域60の全周を囲むように全体を連結させ、枠状に補強めっき部30を配置することがより好ましい。連結して全体を枠状にすることで、補強めっき部30の全体のめっき厚みを安定させることが出来る。
図4〜9は、補強めっき部30の平面形状の種々の態様例を示した図である。
図4は、二重の枠状の平面形状を有する補強めっき部の一例を示した図である。図4に示すように、補強めっき部31は、リードフレームブロック領域60を二重に囲う枠状に設定してもよい。補強めっき部31を二重の枠状に構成することで、内側の補強めっき部31aと外側の補強めっき部31bとの間に封止樹脂130(図4には示さず、図2参照)が充填され、密着強度を向上させることが出来る。
図5乃至図7は、屈曲部及びエッジ部を有する補強めっき部を示した図である。図5及び図6に示すように、補強めっき部32、33に屈曲部32d、33d及びエッジ部32e、33eを設けた形状にすることも有効である。屈曲部32d、33dを設けるためには、内側の補強めっき部32a、33aと外側の補強めっき部32b、33bとをこれに交わる接続線32c、33cで結び、内側の補強めっき部32a、33aと接続線32c、33cとの交点及び外側の補強めっき部32b、33bと接続線32c、33cとの交点に屈曲部32d、33dを形成する。また、内側の補強めっき部32a、33aは連続した枠状に構成するが、外側の補強めっき部32b、33bを不連続な、枠の途中で切り欠きを設けたような形状とすることにより、エッジ部32e、33eを形成することができる。エッジ部32e、33eには、エッジ効果により、めっき厚が厚く形成しやすく、より密着力を高められる。なお、図5及び図6において、接続部32c、33cは、互いに平行に延在する内側の補強めっき部32a、33a及び外側の補強めっき部32b、33bに垂直に交わっているが、必ずしも垂直に交わる必要は無い。但し、加工の容易さや形状の安定性を考慮すると、垂直に交わるように構成するのが良い。
図7に示すように、内側の補強めっき部34a及び外側の補強めっき部34bの双方がリードフレームブロック領域60の外周形状に沿って不連続に延在して形成されるとともに、内側の補強めっき部34aと外側の補強めっき部34bとが接続部34cで接続され、複数の屈曲部34d及びエッジ部34eを持つ形状であってもよい。
図8は、雷文形状を有する補強めっき部の一例を示した図である。図8に示すように、補強めっき部35は、雷文形状を有して構成されてもよい。
図9は、方形波形状を有する補強めっき部の一例を示した図である。図9に示すように、補強めっき部36は、連続した方形波パルスのような凹凸形状を有して構成されてもよい。
図3〜9において、複数のパターンの補強めっき部30〜36を示したが、補強めっき部30〜36は、封止樹脂130との密着性を向上することが目的でありかつ、品質の安定性を考慮すれば、屈曲部32d、33d、34dを有し、エッジ部32e、33e、34eが複数あり、かつ、1ブロックのリードフレームブロック領域60の外周形状に沿って連結する形状がより好ましい。例えば図5や図6に示した補強めっき部32、33が該当する。エッジ部32e、33e、34eは、エッジ効果によりめっきが厚くなるため、封止樹脂130との密着性が向上し、リードフレームブロック領域60の外周形状に沿い連結することでめっき厚のばらつきを安定させることが出来る。図8に示す補強めっき部35は、パターンが複雑であり、封止樹脂130との密着性は良いものの、個々のめっき厚さにばらつきが生じやすいので、その点には注意が必要ある。
補強めっき部30〜36の各めっき幅は、0.1〜0.3mmである。また、各補強めっき部31〜36の内側と外側との間の距離は0.1〜0.3mmである。必要に応じて適宜調整は可能である。
補強めっき部30〜36の高さは、特に限定するものではないが、半導体装置150のダイパッド部21やリード部22の厚さより0.01mm〜0.1mm厚く設定する。上述のように、補強めっき部30〜36は、複数の半導体装置150からなる半導体装置集合体200の周辺に配置されているため、めっき加工を行った時、エッジ効果でめっきが厚く施される。なお、このエッジ効果は、めっきの条件や半導体装置150のダイパッド部21やリード部22からの補強めっき部30〜36の位置、補強めっき部30〜36のパターンに影響を受ける。補強めっき部30〜36の高さは、これらめっき条件や補強めっきパターン等を考慮し、設定した高さとなるように調整する。
補強めっき部30〜36は、封止樹脂130との密着性を向上することが目的であるので、補強めっき部30〜36の高さは高い方が効果は大きい。好ましくは、補強めっき部30〜36は、ダイパッド部21及びリード部22よりも0.03mm〜0.05mm厚く構成する。エッジ部32e、33e、34eは、部分的にダイパッド部21及びリード部22よりも0.05mmを超えて厚く構成される場合がある。
また、補強めっき部30〜36は、レジストを超えてめっき加工を行っても良い。めっき層の上端部がレジスト層を超えることで庇形状が形成される。この庇形状により、封止樹脂との抜け止め効果をもたらし、密着性をより向上されることが出来る。
補強めっき部30〜36のめっきの種類は特に限定は無い。補強めっき部30〜36は、ダイパッド部21やリード部22と同時にめっきが行われ形成されることより、ダイパッド部21とリード部22のめっき構成と同等なる。一般的には、導電性基板10の表面から、Auめっき、Pdめっき、Niめっき、Pdめっきを順に行う積層めっきや、Auめっき、Pdめっき、Niめっき、Pdめっき、Auめっきを順に行う積層めっき等が考えられる。
また、補強めっき部30〜36の屈曲部32d、33d、34d及びエッジ部32e、33e、34eの形状を利用して、1ブロック内での複数組の半導体装置150を個別に切断する時の切断ライン40を示すマークとして活用することもできる。例えば、図5や図6のエッジ部32e、33e間の空間を、切断ライン40を示すマークとして活用することもできる。
[リードフレーム集合基板の製造方法]
次に、図10を参照して本発明の実施形態に係るリードフレーム集合基板の製造方法について説明する。図10は、本発明の実施形態に係るリードフレーム集合基板の製造方法の一例の一連の工程を示した図である。
図10(a)は、基板用意工程の一例を示した図である。図10(a)に示されるように、本発明の実施形態に係るリードフレーム集合基板100を製造するに当たり、まずは導電性基板10を用意する。使用する導電性基板10の材質は、導電性が得られるものであれば特に限定はないが、一般的には金属材料が用いられ、例えば、CuまたはCu合金等が使用される。
図10(b)は、レジスト被覆工程の一例を示した図である。レジスト被覆工程では、導電性基板10の表・裏面全体を、レジスト210で被う。使用するレジスト210としては、ドライフィルムレジストのラミネート、又は液状レジストの塗布及び乾燥によるレジスト層の被覆等、従来からの公知の方法を用いて行うことができる。
図10(c)は、露光・現像工程の一例を示した図である。露光工程では、前のレジスト被覆工程で導電性基板10の表・裏面にレジスト210を被覆した後、そのレジスト210上に表面は所望のダイパッド部21やリード部22を組とした複数の組と1ブロックの樹脂封止ブロック領域70内の外周近辺に補強めっき部30〜36を配置したパターン、裏面は全面を覆うパターンが形成されたマスク(紫外光遮蔽ガラスマスク)を被せ、露光を行う。
現像工程では、マスクを除去してレジスト210を現像することにより、表面にめっき層20を形成する部分(未硬化部分)を除去して開口211を形成し、導電性基板10の表面を露出させる。これにより、硬化して残留したレジスト210と開口部211からなるめっきマスク212が形成される。
図10(d)は、めっき工程の一例を示した図である。めっき工程では、めっきマスク212を用い、開口211が形成された導電性基板10の露出部分にめっきを施して、めっき層20、30を形成する。めっきの種類は、特に限定は無い。例えば、導電性基板10の表面上に、Auめっき層、第2のPdめっき層、Niめっき層、Pdめっきを順に層状に積み重ねる4層めっき、あるいは、更にAuめっきを行う5層めっき等を行う。ダイパッド部21やリード部22のめっき厚さも、特に限定は無いが、一般的に0.005mm〜0.08mm程度である。補強めっき部30の高さは、エッジ効果によりダイパッド部21やリード部22の厚さより0.01mm〜0.10mm厚く設定する。なお、補強めっき部30の高さは、めっきの条件や半導体装置150のダイパッド部21やリード部22からの補強めっき部30の位置、補強めっき部30のパターンに影響を受けるため、所定の高さになるように適宜調整する。
また、補強めっき部30の上端部に庇形状を作製する場合は、ダイパッド部21やリード部22のめっき厚さとレジストの厚さ等を考慮し、補強めっき部30の厚さがレジスト210を超えてめっきできるように補強めっき部30の高さを調整する。
図10(e)は、レジスト剥離工程の一例を示した図である。レジスト剥離工程では、硬化しているレジスト210を剥離する。これにより、めっき層20からなるダイパッド部21、リード部22及び補強めっき部30を形成する。
ダイパッド部21、リード部22及び補強めっき部30が形成された導電性基板10を、必要に応じて所望の寸法に切断することにより、本発明の実施形態に係るリードフレーム集合基板100が得られる。
このように、上述の各工程を順に経ることにより、本発明の実施形態に係るリードフレーム集合基板100及びリードフレーム50が作製される。
[半導体装置の製造方法]
次に、図11を用いて、上述の製造方法によって作製されたリードフレーム集合基板100を用いて半導体装置150を製造する半導体装置150の製造方法の一例について説明する。図11は、本発明の実施形態に係る半導体装置の製造方法の一例の一連の工程を示した図である。
図11(a)は、半導体素子搭載工程の一例を示した図である。半導体素子搭載工程においては、リードフレーム集合基板100のダイパッド部21上に半導体素子110を搭載する。その際、半導体素子110は、ダイパッド部21上に、例えば、銀ペーストや接着剤等を用いて接着固定されてもよい。
図11(b)は、ワイヤーボンディング工程の一例を示した図である。ワイヤーボンディング工程では、ワイヤーボンディングにより、ボンディングワイヤー120を用いて半導体素子110の電極111とリード部22とを電気的に接続して配線を形成する。
図11(c)は、樹脂封止工程の一例を示した図である。樹脂封止工程では、リードフレーム集合基板100の半導体素子110を搭載した面全体を封止樹脂130により樹脂封止する。
この樹脂封止工程で、補強めっき部30の各隙間に封止樹脂130が充填され、封止樹脂130と導電性基板10の密着力が向上する。よって、従来、封止樹脂130の収縮等による反りを生じ、樹脂封止後、1ブロックの樹脂封止ブロック領域70の一部が剥がれる不具合が発生したが、これを防止できる。
図11(d)は、導電性基板除去工程の一例を示した図である。導電性基板除去工程では、樹脂封止部分から、導電性基板10を除去する。導電性基板10の除去は、溶解液を用いて、導電性基板10を溶解除去する。これにより、中間部品又は半製品となる半導体装置集合体200が完成する。
図11(e)は、切断工程の一例を示した図である。最後に、所定の半導体装置150の寸法になるように切断し、半導体装置を150完成させる。なお、この切断時、補強めっき部30は、導電性基板10が除去されているため、封止樹脂130より補強めっき部30の底面が露出しており、補強めっき部30のエッジ部等を切断マークになるように配置した場合、補強めっき部は切断マークとしても活用できる。
このように、補強めっき部30を追加することで、封止樹脂130と導電性基板10の密着性を強化することが出来る。また、従来は、導電性基板10の表面からのエッチング加工により、導電性基板10の表面に凹部を設けて密着性を確保していたが、このエッチング加工を上述の補強めっき部30の形成に変更することができる。また、基板の搬送や各工程での位置決めに使用される位置決め穴等をプレス加工で形成することで、リードフレーム集合基板製造工程において、エッチング加工自体を削除することができる。これにより、エッチング用レジストの形成に係るレジスト被覆工程と露光工程と現像工程から凹部を形成するエッチング工程、エッチング用レジスト剥離工程等一連のエッチング加工に関する複数の工程を削除し、工程の短縮化と生産性向上が可能となる。
以下、本発明の実施形態に係るリードフレーム集合基板、半導体装置集合体及び半導体装置を作製して実施した実施例について説明する。
[実施例1]
導電性基材として板厚0.2mmのCu板(古河電気工業株式会社製:EFTEC64−T)を幅140mmの長尺板状に加工し、次に厚み0.04mmの感光性ドライフィルムレジスト(旭化成イーマテリアルズ社製AQ−4096)をラミネートロールで、導電性基材の両面に貼り付けた。
次に、半導体素子搭載用のダイパッド部と外部と接続するためのリード部の所望のパターン及び補強めっき部のパターンを形成したガラスマスクをドライフィルムレジストの上に被せ、紫外光で露光した。補強めっき部のパターンは、半導体装置の外枠の切断ラインより0.1mm外側に、1ブロックのモールドラインより0.3mm内側に設定した。
補強めっき部のパターンは、図6に示すパターンで、ラインの幅を0.1mm、内側と外側のラインの隙間の距離を0.2mmに設定し、1ブロックの外周に沿う様に設定した。また、複数の屈曲部を設けた。
その後、炭酸ナトリウム溶液を用いて、紫外光の照射が遮られて感光しなかった未硬化のドライフィルムレジストを溶かす現像処理を行った。
次に、レジスト層が除去された開口部の導電性基材の露出部表面に電気めっきを行った。ダイパッド部及びリード部に、Auめっきを約0.02μm、第Pdめっきを0.02μm、Niめっきを20μm、Pdめっきを0.05μm順次施した。補強めっき部は、エッジ効果によりダイパッド部やリード部より0.03mm以上めっき厚が厚くなるようにめっき条件等を調整した。
最後に、水酸化ナトリウム溶液でドライフィルムレジストを剥離して、導電性基板上にダイパッド部、リード部及び補強めっき部を形成した。
その後、所定寸法に切断することにより、本発明の実施例1に係るリードフレーム集合基板を得た。
次いで、作製したリードフレーム集合基板に半導体素子を搭載し、半導体素子とリード部をワイヤーボンディングで接続し、半導体素子が搭載されている面を樹脂封止した後、樹脂封止部分から導電性基材を除去した。これにより、半導体装置集合体を得た。最後に、所定の半導体装置の寸法になるように切断し、半導体装置を完成させた。
[実施例2]
実施例2は、実施例1において補強めっき部のパターンを図4の態様とし、補強めっき部は1ブロックのリードフレームブロック領域の外周を2重に囲う様に設定した。各補強めっき部の幅は0.1mmとし、補強めっき部間の距離は0.2mmとした。また、補強めっき部のめっき厚さは、レジスト層より厚くなるようにし、補強めっき部の上面が庇形状になるように設定した。その他は、実施例1と同様とした。
[比較例]
比較例は、実施例1において補強めっき部を形成しないパターンとした。その他は、実施例1と同様とした。
[評価]
実施例1、実施例2及び比較例については、以下の方法で評価を行った。
半導体装置の製造工程の樹脂封止工程で、リードフレーム集合基板の半導体素子を搭載した面全体を封止樹脂により樹脂封止後、封止樹脂と導電性基板との間で、剥がれ等不具合がないか顕微鏡等で観察を行った。この結果、実施例1及び実施例2では封止樹脂と導電性基板との間で剥がれ等がなく良好であった。比較例1では、一部箇所で、1ブロックの封止樹脂の角部に導電性基板との剥がれが生じた。
これより、実施例1、2によれば、補強めっき部を設けることにより、封止樹脂の収縮等により樹脂封止後1ブロックの封止樹脂と導電性基板の一部が剥がれる等の従来の不具合等を防止できることが示された。
以上、本発明の好ましい実施形態及び実施例について詳説したが、本発明は、上述した実施形態及び実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施形態及び実施例に種々の変形及び置換を加えることができる。
10 導電性基板
20 めっき層
21 ダイパッド部
22 リード部
30〜36 補強めっき部
50 リードフレーム
60 リードフレームブロック領域
70 樹脂封止ブロック領域
100 リードフレーム集合基板
110 半導体素子
111 電極
120 ボンディングワイヤー
130 封止樹脂
150 半導体装置
200 半導体装置集合体

Claims (18)

  1. 半導体素子を搭載可能な半導体素子搭載領域と、該半導体素子搭載領域の周辺に設けられたリード部とを有するリードフレームが導電性基板内に複数隣接して配置され、一体的に樹脂封止可能に構成されたリードフレームブロックを含むリードフレーム集合基板であって、
    該リードフレームブロックよりも外側であって、かつ前記樹脂封止が一体的に行われる樹脂封止領域内に設けられた補強めっき部を有するリードフレーム集合基板。
  2. 前記リード部は、前記導電性基板上に形成されためっき層からなり、
    前記補強めっき部の厚さは、前記リード部の前記めっき層よりも厚い請求項1に記載のリードフレーム集合基板。
  3. 前記補強めっき部は、前記リードフレームブロックを枠状に囲むように設けられた請求項1又は2に記載のリードフレーム集合基板。
  4. 前記補強めっき部は、上面視して複数列が平行に延びる箇所を含む請求項1乃至3のいずれか一項に記載のリードフレーム集合基板。
  5. 前記補強めっき部は、上面視して前記複数列が平行に延びる箇所同士を接続するように延びる屈曲箇所を複数含む請求項4に記載のリードフレーム集合基板。
  6. 前記補強めっき部は、前記リードフレームを個別に切断する際の切断ラインのマークとなるように配置された請求項5に記載のリードフレーム集合基板。
  7. 前記補強めっき部は、上端部に庇形状を有する請求項1乃至6のいずれか一項に記載のリードフレーム集合基板。
  8. 半導体素子搭載領域と、
    該半導体素子搭載領域の周囲に配置されたリード部と、
    前記半導体素子搭載領域上に搭載された半導体素子と、
    該半導体素子の電極と前記リード部とを電気的に接続するボンディングワイヤーと、
    少なくとも前記リード部の底面が露出するように前記半導体素子搭載領域、前記リード部、前記半導体素子及び前記ボンディングワイヤーを封止する封止樹脂と、を有する半導体装置が複数隣接して配置され、該封止樹脂により一体的に樹脂封止された半導体装置集合体であって、
    外周部の少なくとも一部に、補強めっき部を有する半導体装置集合体。
  9. 前記リード部はめっき層からなり、
    前記補強めっき部は、前記リード部よりも厚さが厚い請求項8に記載の半導体装置集合体。
  10. 前記補強めっき部は、前記外周部を総て枠状に覆う請求項8又は9に記載の半導体装置集合体。
  11. 前記補強めっき部は、上面視して複数列が平行に延びる箇所を含む請求項8乃至10のいずれか一項に記載の半導体装置集合体。
  12. 前記補強めっき部は、上面視して前記複数列が平行に延びる箇所同士を接続するように延びる屈曲箇所を複数含む請求項11に記載の半導体装置集合体。
  13. 前記補強めっき部は、前記半導体装置を個別に切断する際の切断ラインのマークとなるように配置された請求項12に記載の半導体装置集合体。
  14. 前記補強めっき部は、上端部に庇形状を有する請求項8乃至13のいずれか一項に記載の半導体装置集合体。
  15. 導電性基板上に、半導体素子搭載領域と、該半導体素子搭載領域の周囲に配置されたリード部とを有するリードフレームが複数隣接して配置されたリードフレーム集合体を形成するリードフレーム集合体形成パターンと、前記リードフレーム集合体の少なくとも一部を囲む補強めっき部を形成する補強めっき部形成パターンを含むめっきマスクを形成するめっきマスク形成工程と、
    該めっきマスクを被せた状態で前記導電性基板上にめっきを施すめっき工程と、
    前記めっきマスクを除去するめっきマスク除去工程と、を有するリードフレーム集合基板の製造方法。
  16. 前記めっき工程は、前記補強めっき部のめっき厚さが少なくとも前記リード部のめっき厚さよりも厚くなるようにめっきを行う請求項15に記載のリードフレーム集合基板の製造方法。
  17. 前記めっき工程は、前記補強めっき部のめっき厚さが、前記めっきマスクよりも厚くなり、前記めっきマスク上にはみ出して庇が形成されるようにめっきを行う請求項16に記載のリードフレーム集合基板の製造方法。
  18. 請求項15乃至17のいずれか一項に記載のリードフレーム集合基板の製造方法により製造されたリードフレーム集合基板の各リードフレームの半導体素子搭載領域上に、半導体素子を搭載する工程と、
    各リードフレームの前記半導体素子搭載領域上に搭載された前記半導体素子の電極を、各リードフレームのリード部にボンディングワイヤーを介して電気的に接続する工程と、
    前記リードフレーム集合基板の表面上を一体的に樹脂封止する工程と、
    樹脂封止部分から導電性基板を除去し、半導体装置集合体を形成する工程と、
    前記半導体装置集合体を切断し、個々の半導体装置に個片化する工程と、を有する半導体装置の製造方法。
JP2015158125A 2015-08-10 2015-08-10 リードフレーム集合基板及び半導体装置集合体、並びにリードフレーム集合基板及び半導体装置の製造方法 Active JP6476492B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015158125A JP6476492B2 (ja) 2015-08-10 2015-08-10 リードフレーム集合基板及び半導体装置集合体、並びにリードフレーム集合基板及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015158125A JP6476492B2 (ja) 2015-08-10 2015-08-10 リードフレーム集合基板及び半導体装置集合体、並びにリードフレーム集合基板及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017037954A true JP2017037954A (ja) 2017-02-16
JP6476492B2 JP6476492B2 (ja) 2019-03-06

Family

ID=58047408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015158125A Active JP6476492B2 (ja) 2015-08-10 2015-08-10 リードフレーム集合基板及び半導体装置集合体、並びにリードフレーム集合基板及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6476492B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051577A (ja) * 2002-07-16 2003-02-21 Sanyo Electric Co Ltd 回路装置の製造方法
JP2011100899A (ja) * 2009-11-06 2011-05-19 Mitsui High Tec Inc リードフレーム及び半導体装置の中間製品
JP2014135509A (ja) * 2014-03-19 2014-07-24 Hitachi Maxell Ltd 半導体装置用の中間成形品及び半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051577A (ja) * 2002-07-16 2003-02-21 Sanyo Electric Co Ltd 回路装置の製造方法
JP2011100899A (ja) * 2009-11-06 2011-05-19 Mitsui High Tec Inc リードフレーム及び半導体装置の中間製品
JP2014135509A (ja) * 2014-03-19 2014-07-24 Hitachi Maxell Ltd 半導体装置用の中間成形品及び半導体装置

Also Published As

Publication number Publication date
JP6476492B2 (ja) 2019-03-06

Similar Documents

Publication Publication Date Title
JP5951863B2 (ja) 電子部品モジュール及びその製造方法
JP2011003626A (ja) 実装基板およびそれを用いた薄型発光装置の製造方法
CN108074903B (zh) 引线框架和电子元件装置
CN108701658B (zh) 半导体元件承载用基板、半导体装置及光半导体装置及其制造方法
JP2020053420A (ja) リードフレーム及びリードフレームの製造方法
US8258608B2 (en) Lead frame and intermediate product of semiconductor device
JP2019057587A (ja) 半導体素子搭載用基板及びその製造方法
JP6524526B2 (ja) 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法
JP6476492B2 (ja) リードフレーム集合基板及び半導体装置集合体、並びにリードフレーム集合基板及び半導体装置の製造方法
JP6676854B2 (ja) リードフレーム、並びにリードフレーム及び半導体装置の製造方法
JP2017163106A (ja) リードフレーム集合基板及び半導体装置集合体
CN107658286B (zh) 半导体元件安装用基板、半导体装置及它们的制造方法
JP6489615B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
JP6780903B2 (ja) リードフレーム
JP2017162946A (ja) リードフレーム集合基板及び半導体装置集合体
JP6615654B2 (ja) 半導体素子搭載用基板、半導体装置、半導体素子搭載用基板の製造方法、及び半導体装置の製造方法
JP5618285B2 (ja) リードレス表面実装型の半導体装置の製造に用いる半導体素子搭載用基板
US10181436B2 (en) Lead frame and method of manufacturing the same
JP2014086685A (ja) 半導体素子搭載用基板及びその製造方法
JP6460407B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
JP7145414B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP5554543B2 (ja) リードフレーム及び半導体装置の中間製品
JP2023092969A (ja) リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法
JP6380805B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
JP2016225430A (ja) 半導体装置用基板及びその製造方法、半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180124

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20180315

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190117

R150 Certificate of patent or registration of utility model

Ref document number: 6476492

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250