JP2017037954A - リードフレーム集合基板及び半導体装置集合体、並びにリードフレーム集合基板及び半導体装置の製造方法 - Google Patents
リードフレーム集合基板及び半導体装置集合体、並びにリードフレーム集合基板及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2017037954A JP2017037954A JP2015158125A JP2015158125A JP2017037954A JP 2017037954 A JP2017037954 A JP 2017037954A JP 2015158125 A JP2015158125 A JP 2015158125A JP 2015158125 A JP2015158125 A JP 2015158125A JP 2017037954 A JP2017037954 A JP 2017037954A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- lead frame
- lead
- semiconductor element
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 143
- 239000000758 substrate Substances 0.000 title claims abstract description 118
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000007747 plating Methods 0.000 claims abstract description 211
- 238000007789 sealing Methods 0.000 claims abstract description 93
- 239000011347 resin Substances 0.000 claims abstract description 91
- 229920005989 resin Polymers 0.000 claims abstract description 91
- 230000003014 reinforcing effect Effects 0.000 claims description 111
- 238000000034 method Methods 0.000 claims description 46
- 238000005520 cutting process Methods 0.000 claims description 18
- 230000002093 peripheral effect Effects 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000037303 wrinkles Effects 0.000 claims 1
- 230000002787 reinforcement Effects 0.000 abstract description 13
- 239000000463 material Substances 0.000 abstract description 10
- 238000000926 separation method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 21
- 230000000694 effects Effects 0.000 description 10
- 238000005530 etching Methods 0.000 description 8
- 238000000576 coating method Methods 0.000 description 6
- 238000011161 development Methods 0.000 description 6
- 238000005452 bending Methods 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000011265 semifinished product Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000029 sodium carbonate Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
該リードフレームブロックよりも外側であって、かつ前記樹脂封止が一体的に行われる樹脂封止領域内に設けられた補強めっき部を有する。
該半導体素子搭載領域の周囲に配置されたリード部と、
前記半導体素子搭載領域上に搭載された半導体素子と、
該半導体素子の電極と前記リード部とを電気的に接続するボンディングワイヤーと、
少なくとも前記リード部の底面が露出するように前記半導体素子搭載領域、前記リード部、前記半導体素子及び前記ボンディングワイヤーを封止する封止樹脂と、を有する半導体装置が複数隣接して配置され、該封止樹脂により一体的に樹脂封止された半導体装置集合体であって、
外周部の少なくとも一部に、補強めっき部を有する。
該めっきマスクを被せた状態で前記導電性基板上にめっきを施すめっき工程と、
前記めっきマスクを除去するめっきマスク除去工程と、を有する。
各リードフレームの前記半導体素子搭載領域上に搭載された前記半導体素子の電極を、各リードフレームのリード部にボンディングワイヤーを介して電気的に接続する工程と、
前記リードフレーム集合基板の表面上を一体的に樹脂封止する工程と、
樹脂封止部分から導電性基板を除去し、半導体装置集合体を形成する工程と、
前記半導体装置集合体を切断し、個々の半導体装置に個片化する工程と、を有する。
図1は、本発明の実施形態に係るリードフレーム集合基板の一例を示す断面図である。本実施形態に係るリードフレーム集合基板100は、導電性基板10と、その表面11上に配置された半導体素子搭載用のダイパッド部21と外部機器と接続するためのリード部22とで構成されている。リード部22は、半導体素子搭載領域であるダイパッド部21の周囲に配置される。
次に、図10を参照して本発明の実施形態に係るリードフレーム集合基板の製造方法について説明する。図10は、本発明の実施形態に係るリードフレーム集合基板の製造方法の一例の一連の工程を示した図である。
次に、図11を用いて、上述の製造方法によって作製されたリードフレーム集合基板100を用いて半導体装置150を製造する半導体装置150の製造方法の一例について説明する。図11は、本発明の実施形態に係る半導体装置の製造方法の一例の一連の工程を示した図である。
導電性基材として板厚0.2mmのCu板(古河電気工業株式会社製:EFTEC64−T)を幅140mmの長尺板状に加工し、次に厚み0.04mmの感光性ドライフィルムレジスト(旭化成イーマテリアルズ社製AQ−4096)をラミネートロールで、導電性基材の両面に貼り付けた。
補強めっき部のパターンは、図6に示すパターンで、ラインの幅を0.1mm、内側と外側のラインの隙間の距離を0.2mmに設定し、1ブロックの外周に沿う様に設定した。また、複数の屈曲部を設けた。
実施例2は、実施例1において補強めっき部のパターンを図4の態様とし、補強めっき部は1ブロックのリードフレームブロック領域の外周を2重に囲う様に設定した。各補強めっき部の幅は0.1mmとし、補強めっき部間の距離は0.2mmとした。また、補強めっき部のめっき厚さは、レジスト層より厚くなるようにし、補強めっき部の上面が庇形状になるように設定した。その他は、実施例1と同様とした。
比較例は、実施例1において補強めっき部を形成しないパターンとした。その他は、実施例1と同様とした。
実施例1、実施例2及び比較例については、以下の方法で評価を行った。
20 めっき層
21 ダイパッド部
22 リード部
30〜36 補強めっき部
50 リードフレーム
60 リードフレームブロック領域
70 樹脂封止ブロック領域
100 リードフレーム集合基板
110 半導体素子
111 電極
120 ボンディングワイヤー
130 封止樹脂
150 半導体装置
200 半導体装置集合体
Claims (18)
- 半導体素子を搭載可能な半導体素子搭載領域と、該半導体素子搭載領域の周辺に設けられたリード部とを有するリードフレームが導電性基板内に複数隣接して配置され、一体的に樹脂封止可能に構成されたリードフレームブロックを含むリードフレーム集合基板であって、
該リードフレームブロックよりも外側であって、かつ前記樹脂封止が一体的に行われる樹脂封止領域内に設けられた補強めっき部を有するリードフレーム集合基板。 - 前記リード部は、前記導電性基板上に形成されためっき層からなり、
前記補強めっき部の厚さは、前記リード部の前記めっき層よりも厚い請求項1に記載のリードフレーム集合基板。 - 前記補強めっき部は、前記リードフレームブロックを枠状に囲むように設けられた請求項1又は2に記載のリードフレーム集合基板。
- 前記補強めっき部は、上面視して複数列が平行に延びる箇所を含む請求項1乃至3のいずれか一項に記載のリードフレーム集合基板。
- 前記補強めっき部は、上面視して前記複数列が平行に延びる箇所同士を接続するように延びる屈曲箇所を複数含む請求項4に記載のリードフレーム集合基板。
- 前記補強めっき部は、前記リードフレームを個別に切断する際の切断ラインのマークとなるように配置された請求項5に記載のリードフレーム集合基板。
- 前記補強めっき部は、上端部に庇形状を有する請求項1乃至6のいずれか一項に記載のリードフレーム集合基板。
- 半導体素子搭載領域と、
該半導体素子搭載領域の周囲に配置されたリード部と、
前記半導体素子搭載領域上に搭載された半導体素子と、
該半導体素子の電極と前記リード部とを電気的に接続するボンディングワイヤーと、
少なくとも前記リード部の底面が露出するように前記半導体素子搭載領域、前記リード部、前記半導体素子及び前記ボンディングワイヤーを封止する封止樹脂と、を有する半導体装置が複数隣接して配置され、該封止樹脂により一体的に樹脂封止された半導体装置集合体であって、
外周部の少なくとも一部に、補強めっき部を有する半導体装置集合体。 - 前記リード部はめっき層からなり、
前記補強めっき部は、前記リード部よりも厚さが厚い請求項8に記載の半導体装置集合体。 - 前記補強めっき部は、前記外周部を総て枠状に覆う請求項8又は9に記載の半導体装置集合体。
- 前記補強めっき部は、上面視して複数列が平行に延びる箇所を含む請求項8乃至10のいずれか一項に記載の半導体装置集合体。
- 前記補強めっき部は、上面視して前記複数列が平行に延びる箇所同士を接続するように延びる屈曲箇所を複数含む請求項11に記載の半導体装置集合体。
- 前記補強めっき部は、前記半導体装置を個別に切断する際の切断ラインのマークとなるように配置された請求項12に記載の半導体装置集合体。
- 前記補強めっき部は、上端部に庇形状を有する請求項8乃至13のいずれか一項に記載の半導体装置集合体。
- 導電性基板上に、半導体素子搭載領域と、該半導体素子搭載領域の周囲に配置されたリード部とを有するリードフレームが複数隣接して配置されたリードフレーム集合体を形成するリードフレーム集合体形成パターンと、前記リードフレーム集合体の少なくとも一部を囲む補強めっき部を形成する補強めっき部形成パターンを含むめっきマスクを形成するめっきマスク形成工程と、
該めっきマスクを被せた状態で前記導電性基板上にめっきを施すめっき工程と、
前記めっきマスクを除去するめっきマスク除去工程と、を有するリードフレーム集合基板の製造方法。 - 前記めっき工程は、前記補強めっき部のめっき厚さが少なくとも前記リード部のめっき厚さよりも厚くなるようにめっきを行う請求項15に記載のリードフレーム集合基板の製造方法。
- 前記めっき工程は、前記補強めっき部のめっき厚さが、前記めっきマスクよりも厚くなり、前記めっきマスク上にはみ出して庇が形成されるようにめっきを行う請求項16に記載のリードフレーム集合基板の製造方法。
- 請求項15乃至17のいずれか一項に記載のリードフレーム集合基板の製造方法により製造されたリードフレーム集合基板の各リードフレームの半導体素子搭載領域上に、半導体素子を搭載する工程と、
各リードフレームの前記半導体素子搭載領域上に搭載された前記半導体素子の電極を、各リードフレームのリード部にボンディングワイヤーを介して電気的に接続する工程と、
前記リードフレーム集合基板の表面上を一体的に樹脂封止する工程と、
樹脂封止部分から導電性基板を除去し、半導体装置集合体を形成する工程と、
前記半導体装置集合体を切断し、個々の半導体装置に個片化する工程と、を有する半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015158125A JP6476492B2 (ja) | 2015-08-10 | 2015-08-10 | リードフレーム集合基板及び半導体装置集合体、並びにリードフレーム集合基板及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015158125A JP6476492B2 (ja) | 2015-08-10 | 2015-08-10 | リードフレーム集合基板及び半導体装置集合体、並びにリードフレーム集合基板及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017037954A true JP2017037954A (ja) | 2017-02-16 |
JP6476492B2 JP6476492B2 (ja) | 2019-03-06 |
Family
ID=58047408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015158125A Active JP6476492B2 (ja) | 2015-08-10 | 2015-08-10 | リードフレーム集合基板及び半導体装置集合体、並びにリードフレーム集合基板及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6476492B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003051577A (ja) * | 2002-07-16 | 2003-02-21 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
JP2011100899A (ja) * | 2009-11-06 | 2011-05-19 | Mitsui High Tec Inc | リードフレーム及び半導体装置の中間製品 |
JP2014135509A (ja) * | 2014-03-19 | 2014-07-24 | Hitachi Maxell Ltd | 半導体装置用の中間成形品及び半導体装置 |
-
2015
- 2015-08-10 JP JP2015158125A patent/JP6476492B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003051577A (ja) * | 2002-07-16 | 2003-02-21 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
JP2011100899A (ja) * | 2009-11-06 | 2011-05-19 | Mitsui High Tec Inc | リードフレーム及び半導体装置の中間製品 |
JP2014135509A (ja) * | 2014-03-19 | 2014-07-24 | Hitachi Maxell Ltd | 半導体装置用の中間成形品及び半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6476492B2 (ja) | 2019-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5951863B2 (ja) | 電子部品モジュール及びその製造方法 | |
CN108701658B (zh) | 半导体元件承载用基板、半导体装置及光半导体装置及其制造方法 | |
JP2011003626A (ja) | 実装基板およびそれを用いた薄型発光装置の製造方法 | |
CN108074903B (zh) | 引线框架和电子元件装置 | |
JP2020053420A (ja) | リードフレーム及びリードフレームの製造方法 | |
US8258608B2 (en) | Lead frame and intermediate product of semiconductor device | |
JP2019057587A (ja) | 半導体素子搭載用基板及びその製造方法 | |
JP6524526B2 (ja) | 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法 | |
JP6476492B2 (ja) | リードフレーム集合基板及び半導体装置集合体、並びにリードフレーム集合基板及び半導体装置の製造方法 | |
JP6676854B2 (ja) | リードフレーム、並びにリードフレーム及び半導体装置の製造方法 | |
JP2017163106A (ja) | リードフレーム集合基板及び半導体装置集合体 | |
CN107658286B (zh) | 半导体元件安装用基板、半导体装置及它们的制造方法 | |
JP6489615B2 (ja) | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 | |
JP6780903B2 (ja) | リードフレーム | |
JP2017162946A (ja) | リードフレーム集合基板及び半導体装置集合体 | |
JP6615654B2 (ja) | 半導体素子搭載用基板、半導体装置、半導体素子搭載用基板の製造方法、及び半導体装置の製造方法 | |
JP5618285B2 (ja) | リードレス表面実装型の半導体装置の製造に用いる半導体素子搭載用基板 | |
US10181436B2 (en) | Lead frame and method of manufacturing the same | |
JP2014086685A (ja) | 半導体素子搭載用基板及びその製造方法 | |
JP6460407B2 (ja) | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 | |
JP7145414B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP5554543B2 (ja) | リードフレーム及び半導体装置の中間製品 | |
JP2023092969A (ja) | リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法 | |
JP6380805B2 (ja) | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 | |
JP2016225430A (ja) | 半導体装置用基板及びその製造方法、半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180124 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20180315 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20180426 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180911 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190117 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6476492 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |