JP2016532292A - 分離されたキャパシタを有する非対称高密度不揮発性メモリ - Google Patents
分離されたキャパシタを有する非対称高密度不揮発性メモリ Download PDFInfo
- Publication number
- JP2016532292A JP2016532292A JP2016531734A JP2016531734A JP2016532292A JP 2016532292 A JP2016532292 A JP 2016532292A JP 2016531734 A JP2016531734 A JP 2016531734A JP 2016531734 A JP2016531734 A JP 2016531734A JP 2016532292 A JP2016532292 A JP 2016532292A
- Authority
- JP
- Japan
- Prior art keywords
- active region
- bit cell
- floating gate
- memory bit
- volatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
Description
NVMビットセルの全体構造
非対称トランジスタの例示的な構造及び動作
FNトンネリング装置の例示的な構造及び動作
キャパシタの例示的な構造及び動作
ビットセル間で共有される金属ライン及び金属コンタクト
NVMビットセルの動作
ダイオードブレークダウン挙動に対するフォトレジストスケーリングの効果
ビットセル挙動に対するキャパシタの長さCの効果
その他の実施形態
追加考察
Claims (40)
- 以下を含む不揮発性メモリビットセル:
以下を含むトンネリング装置
基板の第1活性領域上にあってフローティングゲートの第1部分、
前記フローティングゲートの前記第1部分の下にあって前記第1活性領域の一部分、
前記第1活性領域の前記一部分と前記フローティングゲートの前記第1部分の間の第1絶縁層、
前記トンネリング装置は、前記第1活性領域に印加されている電圧に応じて前記第1活性領域と前記フローティングゲートの前記第1部分の間で電荷キャリアを遷移させるように構成されている;
ソースと、ドレインと、前記基板の第2活性領域上にあって前記フローティングゲートの第2部分と、を含み、前記ソース及び前記ドレインは、前記第2活性領域に形成され、前記ソース及び前記ドレインの各々は、互いに異なるドーピングを有しているトランジスタ;
第1プレートと、第2プレートと、前記第1及び第2プレートの間の第2絶縁層を含み、前記第1プレートは、前記基板の第3活性領域上にあって前記フローティングゲートの第3部分を含み、前記第2プレートは、前記フローティングゲートの前記第3部分の下にあって前記第3活性領域の一部分を含んでいるキャパシタ。 - 請求項1に記載の不揮発性メモリビットセル、ここで、前記トンネリング装置は、ファウラーノルトハイム(FN)トンネリング装置である。
- 請求項1に記載の不揮発性メモリビットセル、ここで、電子は、前記トランジスタの前記ソース、前記トランジスタの前記ドレイン及び前記第3活性領域への第1セットの電圧の印加に応じて前記ビットセルをプログラムさせるように前記第2活性領域から前記フローティングゲートの前記第2部分に移動する。
- 請求項3に記載の不揮発性メモリビットセル、ここで、前記フローティングゲートの電荷量は、前記トランジスタの前記ソース、前記トランジスタの前記ドレイン及び前記第3活性領域への第2セットの電圧の印加に応じて読み出される。
- 請求項1に記載の不揮発性メモリビットセル、ここで、前記第1活性領域、前記第2活性領域及び前記第3活性領域は、互いに電気的に絶縁されている。
- 請求項5に記載の不揮発性メモリビットセル、ここで、前記第1活性領域、前記第2活性領域及び前記第3活性領域は、シャロートレンチアイソレーションズを用いて分離されている。
- 請求項1に記載の不揮発性メモリビットセル、ここで、前記第1活性領域は、前記フローティングゲートの堆積前の初期のウェハからドープされていない真性領域である。
- 請求項1に記載の不揮発性メモリビットセル、ここで、前記第1活性領域は、前記フローティングゲートの前記第1部分の下で延びる電荷キャリアインプラントを含んでいる。
- 請求項1に記載の不揮発性メモリビットセル、ここで、前記第1活性領域上にあって前記フローティングゲートの前記第1部分の幅は、0.04と0.2ミクロンの間にある。
- 請求項1に記載の不揮発性メモリビットセル、ここで、前記トンネリング装置は、前記第1活性領域が10ボルトに上昇した場合に前記第1活性領域内でダイオードブレークダウン挙動を起こさないように構成されている。
- 請求項1に記載の不揮発性メモリビットセル、ここで、前記第2活性領域は、電荷キャリアのウェルインプラントを含んでいる。
- 請求項1に記載の不揮発名メモリビットセル、ここで、前記トランジスタの前記ソース及び前記ドレインの前記ドーピングは、極性、電荷キャリア濃度及び前記基板内における物理的範囲の少なくとも一つについて異なっている。
- 請求項1に記載の不揮発性メモリビットセル、ここで、前記ソースは、P型haloインプラントと、N型lightly doped drain(LDD)インプラント又はソース−ドレイン(S/D)エクステンションインプラントのいずれか一方と、を含んでいる。
- 請求項13に記載の不揮発性メモリビットセル、ここで、前記ソースは、P型LDDインプラントをさらに含んでいる。
- 請求項1に記載の不揮発性メモリビットセル、ここで、前記ドレインは、N型LDDインプラントを含んでいる。
- 請求項1に記載の不揮発性メモリビットセル、ここで、前記第3活性領域は、初期のウェハからドープされていない真性領域である。
- 請求項1に記載の不揮発性メモリビットセル、ここで、前記第3活性領域上にあって前記フローティングゲートの前記一部分は、矩形である。
- 請求項1に記載の不揮発性メモリビットセル、ここで、前記第3活性領域は、電荷キャリアのウェルインプラントを含んでいる。
- 請求項1に記載の不揮発性メモリビットセル、ここで、前記第3活性領域上にあって前記フローティングゲートの前記一部分は、環状である。
- 請求項1に記載の不揮発性メモリビットセル、ここで、インプラント電荷キャリアは、前記フローティングゲートの前記第3部分の全体の下で延びている。
- 請求項1に記載の不揮発性メモリビットセル、ここで、前記第3活性領域は、5ボルトN型LDDインプラントである。
- 請求項1に記載の不揮発性メモリビットセル、ここで、前記フローティングゲートの前記第1、第2及び第3部分は、互いに電気的に接続している。
- 請求項1に記載の不揮発性メモリビットセル、ここで、前記第3活性領域は、複数の他のビットセルと共有されている、ここで、前記他のビットセルは、金属コンタクトを共有している。
- 請求項1に記載の不揮発性メモリビットセル、ここで、前記第1活性領域は、複数の他のビットセルと共有されている、ここで、前記他のビットセルは、金属コンタクトを共有している。
- 請求項1に記載の不揮発性メモリビットセル、ここで、前記ビットセルは、標準の相補型金属酸化膜半導体(CMOS)ロジックプロセスを用いて作製されている。
- 請求項1に記載の不揮発性メモリビットセル、ここで、前記第1活性領域は、基板のうち1016atoms/cm3未満のドーパント濃度を有する領域内に形成されている。
- 請求項1に記載の不揮発性メモリビットセル、ここで、前記第3活性領域は、基板のうち1016atoms/cm3未満のドーパント濃度を有する領域内に形成されている。
- 請求項1に記載の不揮発性メモリビットセル、ここで、前記第1活性領域は、他のビットセルの他のトンネリング装置と共有されている。
- 請求項1に記載の不揮発性メモリビットセル、ここで、前記第3活性領域は、他のビットセルの他のキャパシタと共有されている。
- 請求項1に記載の不揮発性メモリビットセル、ここで、前記第1活性領域は、第1軸に沿って、前記第1軸に直交する第2軸に沿った第2長よりも長い第1長を有するフォトレジストを用いてウェル注入を遮ることにより形成されている。
- 請求項1に記載の不揮発性メモリビットセル、ここで、前記第3活性領域は、第1軸に沿って、前記第1軸に直交する第2軸に沿った第2長よりも長い第1長を有するフォトレジストを用いてウェル注入を遮ることにより形成されている。
- 請求項1に記載の不揮発性メモリビットセル、ここで、前記第1活性領域は、前記第3活性領域のものよりも広い非活性真性領域によって囲まれている。
- 請求項1に記載の不揮発性メモリビットセル、ここで、前記第1活性領域は、基板のうちシャロウウェルインプラントを含む領域に形成されている。
- 請求項1に記載の不揮発性メモリビットセル、ここで、前記第3活性領域は、基板のうちシャロウウェルインプラントを含む領域に形成されている。
- 請求項1に記載の不揮発性メモリビットセル、ここで、前記第1活性領域は、LDDインプラント及びVT調整インプラントを含んでいる、両インプラントは、その装置において同一の極性を有している。
- 請求項1に記載の不揮発性メモリビットセル、ここで、前記第3活性領域は、LDDインプラント及びVT調整インプラントを含んでいる、両インプラントは、同一の極性を有している。
- 以下を含む不揮発性メモリ装置:
基板により形成された複数の不揮発性メモリビットセル、前記ビットセルは複数の行及び列に沿って配置されている、各ビットセルは以下を含んでいる:
基板内に位置しており、前記基板上のフローティングゲートの第1部分を含むトンネリング装置、
前記基板内に位置しており、前記フローティングゲートの第2部分を含むトランジスタ、
前記基板内に位置しており、前記フローティングゲートの第3部分を含むキャパシタ;
前記行の一つに沿った前記ビットセルの前記トンネリング装置を電気的に接続するための第1金属ライン、前記複数の不揮発性メモリビットセルのトンネリング装置は、第1共有金属コンタクトを介して前記第1金属ラインに電気的に接続している;
前記行の一つに沿った前記ビットセルの前記キャパシタを電気的に接続するための第2金属ライン、前記キャパシタは、第2共有金属コンタクトを介して前記第2金属ラインに電気的に接続している。 - 請求項37に記載の不揮発性メモリビットセル、前記行の一つに沿った前記ビットセルの前記トランジスタの複数のソースを電気的に接続するための第3金属ラインをさらに含んでいる。
- 請求項37に記載の不揮発性メモリビットセル、前記列の一つに沿った前記ビットセルの前記トランジスタの複数のドレインを電気的に接続するための第4金属ラインをさらに含んでいる。
- 以下を含む不揮発性メモリビットセルを表すデータを記憶する非一時的機械可読媒体:
以下を含むトンネリング装置
基板の第1活性領域上にあってフローティングゲートの第1部分、
前記フローティングゲートの前記第1部分の下にあって前記第1活性領域の一部分、
前記第1活性領域の前記一部分と前記フローティングゲートの前記第1部分の間の第1絶縁層、
前記トンネリング装置は、前記第1活性領域に印加されている電圧に応じて前記第1活性領域と前記フローティングゲートの前記第1部分の間で電荷キャリアを遷移させるように構成されている;
ソースと、ドレインと、前記基板の第2活性領域上にあって前記フローティングゲートの第2部分と、を含み、前記ソース及び前記ドレインは、前記第2活性領域に形成され、前記ソース及び前記ドレインの各々は、互いに異なるドーピングを有しているトランジスタ;
第1プレートと、第2プレートと、前記第1及び第2プレートの間の第2絶縁層を含み、前記第1プレートは、前記基板の第3活性領域上にあって前記フローティングゲートの第3部分を含み、前記第2プレートは、前記フローティングゲートの前記第3部分の下にあって前記第3活性領域の一部分を含んでいるキャパシタ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/954,383 | 2013-07-30 | ||
US13/954,383 US9520404B2 (en) | 2013-07-30 | 2013-07-30 | Asymmetric dense floating gate nonvolatile memory with decoupled capacitor |
PCT/US2014/046721 WO2015017126A1 (en) | 2013-07-30 | 2014-07-15 | Asymmetric dense nonvolatile memory with decoupled capacitor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016532292A true JP2016532292A (ja) | 2016-10-13 |
JP6192834B2 JP6192834B2 (ja) | 2017-09-06 |
Family
ID=52426811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016531734A Active JP6192834B2 (ja) | 2013-07-30 | 2014-07-15 | 分離されたキャパシタを有する非対称高密度不揮発性メモリ |
Country Status (6)
Country | Link |
---|---|
US (1) | US9520404B2 (ja) |
JP (1) | JP6192834B2 (ja) |
CN (1) | CN105474383B (ja) |
DE (1) | DE112014004243B4 (ja) |
TW (1) | TWI543341B (ja) |
WO (1) | WO2015017126A1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016533088A (ja) * | 2013-08-06 | 2016-10-20 | ソニー株式会社 | 通信システム、インフラ機器および方法 |
JP2018064080A (ja) * | 2015-10-16 | 2018-04-19 | 力旺電子股▲ふん▼有限公司eMemory Technology Inc. | 単一ポリ不揮発性メモリデバイス |
JP2018101767A (ja) * | 2016-01-19 | 2018-06-28 | 力旺電子股▲ふん▼有限公司eMemory Technology Inc. | 消去デバイスを有する単一ポリ不揮発性メモリセルの構造 |
JP2019121802A (ja) * | 2018-01-10 | 2019-07-22 | 力旺電子股▲ふん▼有限公司eMemory Technology Inc. | シングルポリ不揮発性メモリユニット |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9553207B2 (en) | 2013-09-25 | 2017-01-24 | Synopsys, Inc. | NVM device using FN tunneling with parallel powered source and drain |
KR102399023B1 (ko) * | 2015-06-22 | 2022-05-16 | 삼성전자주식회사 | 반도체 장치 |
KR102568776B1 (ko) * | 2016-03-28 | 2023-08-22 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
FR3053834B1 (fr) | 2016-07-05 | 2020-06-12 | Stmicroelectronics Sa | Structure de transistor |
US10340370B2 (en) | 2016-12-07 | 2019-07-02 | Qualcomm Incorporated | Asymmetric gated fin field effect transistor (FET) (finFET) diodes |
US10916652B2 (en) * | 2016-12-28 | 2021-02-09 | Intel Corporation | Asymmetric transistors and related devices and methods |
US10062745B2 (en) * | 2017-01-09 | 2018-08-28 | Micron Technology, Inc. | Methods of forming an array of capacitors, methods of forming an array of memory cells individually comprising a capacitor and a transistor, arrays of capacitors, and arrays of memory cells individually comprising a capacitor and a transistor |
JP6885779B2 (ja) * | 2017-04-28 | 2021-06-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US11387242B2 (en) * | 2020-03-03 | 2022-07-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Non-volatile memory (NVM) cell structure to increase reliability |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4847280A (ja) * | 1971-10-15 | 1973-07-05 | ||
JPH04318964A (ja) * | 1991-04-18 | 1992-11-10 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JP2000306390A (ja) * | 1999-02-19 | 2000-11-02 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置ならびにその駆動方法、動作方法および製造方法 |
US20070097743A1 (en) * | 2005-10-28 | 2007-05-03 | Monolithic System Technology, Inc. | Non-volatile memory in CMOS logic process |
JP2008004718A (ja) * | 2006-06-22 | 2008-01-10 | Renesas Technology Corp | 半導体装置 |
JP2009081181A (ja) * | 2007-09-25 | 2009-04-16 | Renesas Technology Corp | 半導体装置 |
JP2010192895A (ja) * | 2009-02-13 | 2010-09-02 | Magnachip Semiconductor Ltd | 不揮発性メモリセル及びその製造方法 |
JP2011187870A (ja) * | 2010-03-11 | 2011-09-22 | Panasonic Corp | 不揮発性半導体記憶装置 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6631087B2 (en) | 2000-06-23 | 2003-10-07 | Gennum Corporation | Low voltage single poly deep sub-micron flash eeprom |
US6788574B1 (en) * | 2001-12-06 | 2004-09-07 | Virage Logic Corporation | Electrically-alterable non-volatile memory cell |
US7130213B1 (en) | 2001-12-06 | 2006-10-31 | Virage Logic Corporation | Methods and apparatuses for a dual-polarity non-volatile memory cell |
US7294882B2 (en) * | 2004-09-28 | 2007-11-13 | Sandisk Corporation | Non-volatile memory with asymmetrical doping profile |
JP4548603B2 (ja) | 2005-06-08 | 2010-09-22 | セイコーエプソン株式会社 | 半導体装置 |
US7471570B2 (en) | 2005-09-19 | 2008-12-30 | Texas Instruments Incorporated | Embedded EEPROM array techniques for higher density |
US20070241392A1 (en) | 2006-04-14 | 2007-10-18 | Hsin-Chang Lin | Non-volatile flash memory structure and method for operating the same |
US7983093B2 (en) * | 2006-08-24 | 2011-07-19 | Synopsys, Inc. | Non-volatile memory cell with BTBT programming |
US7508719B2 (en) | 2006-08-24 | 2009-03-24 | Virage Logic Corporation | Non-volatile memory cell circuit with programming through band-to-band tunneling and impact ionization gate current |
US7939861B2 (en) | 2007-02-02 | 2011-05-10 | Synopsys, Inc. | Non-volatile memory devices having floating-gates FETs with different source-gate and drain-gate border lengths |
US7558095B2 (en) * | 2007-05-02 | 2009-07-07 | Agere Systems Inc. | Memory cell for content-addressable memory |
US8580622B2 (en) | 2007-11-14 | 2013-11-12 | Invensas Corporation | Method of making integrated circuit embedded with non-volatile programmable memory having variable coupling |
US7800156B2 (en) | 2008-02-25 | 2010-09-21 | Tower Semiconductor Ltd. | Asymmetric single poly NMOS non-volatile memory cell |
US7859043B2 (en) | 2008-02-25 | 2010-12-28 | Tower Semiconductor Ltd. | Three-terminal single poly NMOS non-volatile memory cell |
US8344443B2 (en) | 2008-04-25 | 2013-01-01 | Freescale Semiconductor, Inc. | Single poly NVM devices and arrays |
US8946805B2 (en) | 2008-08-07 | 2015-02-03 | Texas Instruments Incorporated | Reduced area single poly EEPROM |
US8053749B2 (en) * | 2008-11-07 | 2011-11-08 | Seagate Technology Llc | Mirrored-gate cell for non-volatile memory |
US8304835B2 (en) * | 2009-03-27 | 2012-11-06 | National Semiconductor Corporation | Configuration and fabrication of semiconductor structure using empty and filled wells |
US8598642B2 (en) | 2011-02-14 | 2013-12-03 | Synopsys, Inc. | Very dense NVM bitcell |
US8829588B2 (en) | 2011-07-26 | 2014-09-09 | Synopsys, Inc. | NVM bitcell with a replacement control gate and additional floating gate |
US8674422B2 (en) | 2012-01-30 | 2014-03-18 | Synopsys, Inc. | Asymmetric dense floating gate nonvolatile memory with decoupled capacitor |
US8853761B2 (en) | 2012-01-30 | 2014-10-07 | Synopsys, Inc. | Asymmetric dense floating gate nonvolatile memory with decoupled capacitor |
-
2013
- 2013-07-30 US US13/954,383 patent/US9520404B2/en active Active
-
2014
- 2014-07-15 WO PCT/US2014/046721 patent/WO2015017126A1/en active Application Filing
- 2014-07-15 CN CN201480042080.5A patent/CN105474383B/zh active Active
- 2014-07-15 JP JP2016531734A patent/JP6192834B2/ja active Active
- 2014-07-15 DE DE112014004243.9T patent/DE112014004243B4/de active Active
- 2014-07-29 TW TW103125891A patent/TWI543341B/zh active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4847280A (ja) * | 1971-10-15 | 1973-07-05 | ||
JPH04318964A (ja) * | 1991-04-18 | 1992-11-10 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JP2000306390A (ja) * | 1999-02-19 | 2000-11-02 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置ならびにその駆動方法、動作方法および製造方法 |
US20070097743A1 (en) * | 2005-10-28 | 2007-05-03 | Monolithic System Technology, Inc. | Non-volatile memory in CMOS logic process |
JP2008004718A (ja) * | 2006-06-22 | 2008-01-10 | Renesas Technology Corp | 半導体装置 |
JP2009081181A (ja) * | 2007-09-25 | 2009-04-16 | Renesas Technology Corp | 半導体装置 |
JP2010192895A (ja) * | 2009-02-13 | 2010-09-02 | Magnachip Semiconductor Ltd | 不揮発性メモリセル及びその製造方法 |
JP2011187870A (ja) * | 2010-03-11 | 2011-09-22 | Panasonic Corp | 不揮発性半導体記憶装置 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016533088A (ja) * | 2013-08-06 | 2016-10-20 | ソニー株式会社 | 通信システム、インフラ機器および方法 |
US10404415B2 (en) | 2013-08-06 | 2019-09-03 | Sony Corporation | Communications system, infrastructure equipment and method |
US10666396B2 (en) | 2013-08-06 | 2020-05-26 | Sony Corporation | Communications system, infrastructure equipment and method |
JP2018064080A (ja) * | 2015-10-16 | 2018-04-19 | 力旺電子股▲ふん▼有限公司eMemory Technology Inc. | 単一ポリ不揮発性メモリデバイス |
US10083757B2 (en) | 2015-10-16 | 2018-09-25 | Ememory Technology Inc. | Single poly nonvolatile memory device |
JP2018101767A (ja) * | 2016-01-19 | 2018-06-28 | 力旺電子股▲ふん▼有限公司eMemory Technology Inc. | 消去デバイスを有する単一ポリ不揮発性メモリセルの構造 |
US10038003B2 (en) | 2016-01-19 | 2018-07-31 | Ememory Technology Inc. | Single-poly nonvolatile memory cell structure having an erase device |
JP2019121802A (ja) * | 2018-01-10 | 2019-07-22 | 力旺電子股▲ふん▼有限公司eMemory Technology Inc. | シングルポリ不揮発性メモリユニット |
US10797063B2 (en) | 2018-01-10 | 2020-10-06 | Ememory Technology Inc. | Single-poly nonvolatile memory unit |
Also Published As
Publication number | Publication date |
---|---|
JP6192834B2 (ja) | 2017-09-06 |
US9520404B2 (en) | 2016-12-13 |
CN105474383A (zh) | 2016-04-06 |
DE112014004243B4 (de) | 2019-08-14 |
TWI543341B (zh) | 2016-07-21 |
DE112014004243T5 (de) | 2016-06-09 |
TW201513312A (zh) | 2015-04-01 |
WO2015017126A1 (en) | 2015-02-05 |
US20150034909A1 (en) | 2015-02-05 |
CN105474383B (zh) | 2018-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6192834B2 (ja) | 分離されたキャパシタを有する非対称高密度不揮発性メモリ | |
US9508868B2 (en) | Asymmetric dense floating gate nonvolatile memory with decoupled capacitor | |
US10468426B2 (en) | Asymmetric dense floating gate nonvolatile memory with decoupled capacitor | |
US7227781B2 (en) | Semiconductor device provided with NAND strings and select gates having different gate lengths | |
US9331204B2 (en) | High voltage field effect transistors and circuits utilizing the same | |
US9312014B2 (en) | Single-layer gate EEPROM cell, cell array including the same, and method of operating the cell array | |
KR20080032025A (ko) | 고이동성의 골진 채널을 갖는 티에프티 전하 저장 메모리셀 | |
TWI588975B (zh) | 使用fn穿隧具有平行供電之源極及汲極之非揮發性記憶體裝置 | |
CN111508541A (zh) | 非易失性存储器的非对称传输场效应晶体管 | |
US9355728B2 (en) | Very dense nonvolatile memory bitcell | |
US9001580B1 (en) | Asymmetric dense floating gate nonvolatile memory with decoupled capacitor | |
US20220352146A1 (en) | Memory devices with discharging circuits | |
KR101585972B1 (ko) | 싱글 게이트 구조의 반도체 메모리 소자 및 싱글 게이트 구조의 반도체 메모리 소자 어레이 | |
US20210035997A1 (en) | Isolation structures for integrated circuit devices | |
KR101598075B1 (ko) | 싱글 게이트 구조의 반도체 메모리 소자 및 싱글 게이트 구조의 반도체 메모리 소자 어레이 | |
JP6232200B2 (ja) | 不揮発性半導体記憶装置 | |
TWI489593B (zh) | 反及閘快閃記憶體之熱載子程式化 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170307 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20170607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170619 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170711 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170808 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6192834 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |