実施形態は、以下の3つの装置を備えた不揮発性メモリ(「NVM」)ビットセル(又はビット、すなわちビットセル)に関する:非対称トランジスタ、キャパシタ及びファウラーノルトハイム(FN)トンネリング装置。ビットセルにおいて、3つの装置は単一のフローティングゲートで関連付けられている。一実装において、ビットセルは、FNトンネリング装置を用いて消去され、非対称トランジスタを用いて読み出され及びプログラムされる。与えられたいずれのタイミングにおいてどの動作を実施するかは、非対称トランジスタのソース及びドレインの電圧、FNトンネリング装置の活性領域における電圧及びキャパシタの1プレートとして機能する活性領域における電圧に基づいて決定される。
NVMメモリ装置は、このようなビットセル(又はビット)を多数備えるように製造することができる。一実施形態において、NVMメモリ装置は、12k〜512kビットを有し、NVMメモリ装置の寿命期間中1〜1000回の書き込みのうちのいずれかの長さの書き込みサイクル寿命に好適な適用例において確実に用いることができる。
NVMメモリ装置及び内部のNVMビットセルは、既存のNVM、FLASH及びEEPROMのソリューションを超える利点を有する。NMVメモリ装置は、既存のEEPROMより高いビットセル密度を有する。NVMメモリ装置は、どのビットを消去し又は読み出すかを選択する別の選択(例えば、論理、トランジスタ)装置を必要とすることなく、既存のNVMに比べてより高い単位面積/単位体積当たりのビットセル密度を達成する。その代り、NVMメモリ装置は、非対称トランジスタ及びキャパシタに電圧を印加して、NVMメモリ装置中のどのビットセルを、与えられたいずれのタイミングにおいて読み出し及びプログラムするか、又は読み出すかを選択する。NVMメモリ装置はまた、各ビットセルのFNトンネリング装置が同一行の他のビットセルのFNトンネリング装置と電源コンタクトを共有するため、消去動作及び試験を簡易化する。これにより、ビットセルの省スペース化が図られ、さらに、その行のコンタクトを共有するすべてのビットセルの同時消去を可能とすることでNVMメモリ装置の機能に関する試験を著しく早める。個々のビットセットレベルでは、NVMメモリ装置のビットセルは、個別の平面型EEPROMビットより小さく、且つFLASHビットで必要とされるより簡易なプロセスを用いる。FNトンネリングは、その低電力要件により、BTBT、CHEI又はCHISELより好ましい。消去時間を短縮するため、FNトンネリングは、多数のビットに対して同時に実施することができる。例えば、FNトンネリングでは、一度の動作で512Kビットの全アレイを消去することができる。これにより、メモリアレイの高速且つ安価な試験を可能にする。
NVMメモリ装置はまた、当分野でよく理解されている標準の相補型金属酸化膜半導体ロジックプロセス(「標準CMOSロジックプロセス」)を用いて製造することができるため、FLASH装置に比べて製造コストが低い。従って、NVMメモリ装置は、FLASH型装置の作製における標準CMOSロジックプロセスの他にはプロセスステップを必要としない。それ故、NVMメモリ装置は、結果として、製造コストの増加をもたらすことはない。
NVMビットセルの全体構造
図1Aは、一実施形態に係るNVMビットセル100の上面図である。例示のため、すべての例はフローティングゲート金属酸化膜半導体電界効果トランジスタ(MOSFET)についてのものであるとする。しかしながら、ビットセル100は、P型MOSFETとして実装されてもよい。ビットセル100は、3つの別の装置、すなわちキャパシタ110、非対称トランジスタ(AT)120及びファウラーノルトハイム(FN)トンネリング装置130を横断するフローティングゲート106を備える。これらの装置は各々、基板の別の活性領域114a、114b又は114cを備え、特定の装置の活性領域は、NVMメモリ装置内の他のビットセル(図示せず)の同様の装置と共有されていてもよい。活性領域114a、114b及び114cは、1つ以上の非導電領域によって互いに絶縁される。非導電領域は、シャロートレンチアイソレーションズ(STI)又はその他同様の機構を用いて構築することができる。
一般に、フローティングゲート106は、導電材料層である。フローティングゲート106は、基板の上面に形成された平面層とすることができる。或いは、フローティングゲート106は、フィン電界効果トランジスタ(すなわちFinFET)(図示せず)等、マルチゲートトランジスタとして実装されてもよい。FinFETは、フローティングゲートがソース及びドレイン間の導電チャネルを包囲することで、「フィン」状の構成を成すという点で普通のFETとは異なる。同一又は別の実施形態において、活性領域が形成される基板は、約5nmの厚さを有する超薄型シリコンオンインシュレータ(UTB−SOI)であってもよい。このような設計で、ゲート容量をチャネル全体にさらに接近させることにより、短チャネル効果を低減し、漏れを抑制する。
上方から眺めると、これらの装置は、AT120がキャパシタ110とFNトンネリング装置130の間に配置されるように、フローティングゲートに対して配置されている。NVMメモリ装置では、これにより、FN装置130の第1活性領域114aを他のビットセルの他のFN装置との間で共有させることができるようになる。同様に、これにより、キャパシタ110の第3活性領域114cを他のビットセルの他のキャパシタとの間で共有させることができるようになる。これにより、NVMメモリ装置のビットセル密度が増加する。
AT120に関して、第2活性領域114bは、ATのソース102及びドレイン104の双方を備える。ソース102及びドレイン104は、第2活性領域114bに重なるフローティングゲート106の部分の下側のチャネル領域108によって分離されている。ソース102及びドレイン104は、第2活性領域114bに重なるフローティングゲート106の部分の縁部周辺に延びる第2活性領域114bの部分に形成されている。第2活性領域114bは、フローティングゲート106の下側のPウェルドーピングを有し、またソース102及びドレイン104の間で異なる非対称ドーピングも有している。図1Bを参照し、ATのドーピング及び断面構造を以下でさらに説明する。
キャパシタ110は、2つのプレートによって規定され、第1プレートは第3活性領域114cであり、第2プレートは第3活性領域114cの上方で延びるフローティングゲート106の部分である。キャパシタ110は、実装に応じて、非ドープP−sub領域116(真性領域とも称する)に形成されてもよく、ドープされたPウェル領域に形成されてもよく、又はシャローウェルに形成されてもよい。キャパシタ110が真性領域に形成されている場合、残余のビットセルにおいて基板をドープするのに用いられるインプラントは、作製プロセス中、第3活性領域114cを被覆する1つ以上のマスク116bを用いて遮蔽される。これは、他のドーピング(AT120のPウェルドーピング等)からの電荷キャリアが第3活性領域114cに侵入するのを確実に防ぐよう役立つ。図7を参照して、真性領域の生成に用いられるマスク116を以下でさらに説明する。図1Cを参照して、キャパシタ110のドーピング及び断面構造を以下でさらに説明する。
真性領域は、フローティングゲートの堆積に先立って、製造者による注文状態からドープされていない基板又はウェハの部分である。通常、ウェハは、特定の電荷キャリア密度(例えば、1015cc/cm3)を有するものが購入される。その他すべてのドーピング、例えば、Pウェル118、N+102、104、162、N−LDD152、160、P−halo156、P−LDD264は、その領域の電荷キャリア密度を真性領域の本来の密度から変更している。プロセスによっては、真性領域を1016cc/cm3以下の電荷キャリア密度を有する非常に低濃度にドープされた領域と置き換えられる。真性領域の形成にマスク116a及び116bが用いられ、実際にはマスク下方の基板のエリアは、以下でさらに説明するとおり、他のビットセルを包囲するように縦方向又は横方向に延びていてもよい。
マスク116の範囲により、真性領域のサイズが決定される。マスク116が第1活性領域114a及び第3活性領域114cの縁部を越えて延びるため、活性領域の一部でない真性領域としての基板の領域が存在する(別途表記せず)。これらの領域は、非活性真性領域又は絶縁領域と称される。第1活性領域114a及び第3活性領域114c等の真性領域である活性領域の縁部と、マスク116a又は116bで決定される非活性真性領域の縁部との間の距離は、第1活性領域114a及び第3活性領域114cをドープされた第2活性領域114bから電気的に絶縁するよう機能する。第1活性領域114a及び第3活性領域114cについて、図1Aでは、これらの距離を、それぞれ、距離A及びBとして示している。これらの非活性真性領域によって得られた電気的絶縁により、この絶縁を与えるための基板スペースを追加で取ってしまう代償として、第1活性領域114a及び第3活性領域114cの性能を改善する。例えば、ダイオードブレークダウンを引き起こすことなく、第1活性領域114a及び第3活性領域114に印加され得る電圧に基づき、性能を測定してもよい。例えば、絶縁を増加すること(例えば、非活性領域距離A又はBを延ばすこと)により、ダイオードブレークダウンを引き起こすことなく、電圧を高くすることができる。製造中、いずれかの非活性真性領域のサイズと装置の所望の性能との間でトレードオフが生じる。一実施形態において、第1活性領域114aは、第3活性領域114cのものより広い非活性領域で囲まれ、例えば、距離Aが距離Bより長い。
他の実施形態において、FNトンネリング装置130及びキャパシタ110は、読み出された装置のウェルと反対のドーピング極性のシャローウェルに載置される。シャローウェルは、注入されたウェルの底が絶縁誘電体(通常、シャロートレンチアイソレーション、すなわちSTI)の底よりも高い位置にあるウェルである。STIに注入されるドーパントはいずれも、STIに封じ込められ、いずれの装置にも影響を及ぼすことはないため、注入されたシャローウェルの底をSTIの底よりも高い位置に位置させることで、インプラントはSTIに対して効果的に自己整合される。シャローウェルは、他のウェルの上部に対して、シャローウェルのドーパント濃度が当該ウェルに比べて著しく高く、それがカウンタドーピングである限り、注入することができる。
FNトンネリング装置130は、第1活性領域114a及びフローティングゲート106で形成されている。FNトンネリング装置130は、第1活性領域114aの真性領域に形成されている。キャパシタ110と同様に、フローティングゲート106は、少なくとも部分的に第1活性領域114aの上方で延びている。しかしながら、一方で、第1活性領域114aの上方のフローティングゲート106の部分は、面積について、第3活性領域114cの上方のフローティングゲートの部分より狭く、且つ小さい。結果として、フローティングゲート106のこの部分の下側の第1活性領域114aのドーピングによって、フローティングゲート106の両側の第1活性領域114aが電気的に短絡する。この電気的短絡により、FNトンネリングを引き起こすために第1活性領域114aに印加される電圧の範囲を広げることができ、且つ、1つほどの少ない電気コンタクトを用いて他のビットセルのFNトンネリング装置との間で第1活性領域114aを共有させることができる。FNトンネリング装置130は、ゲート106の両側の活性領域間で電気的短絡を生じさせ、かつダイオードブレークダウン挙動を引き起すことなく活性領域114aに印加可能な電圧を挙げるように、マスク116aを用いて真性領域内に形成される。図1Dを参照して、FNトンネリング装置130の断面構造を以下でさらに説明する。
ビットセル100は、ビットセル100に電圧/電流を印加することのできる少なくとも4つの分離した電気コンタクトに関連付けられることにより、フローティングゲート106への電圧レベル及び電荷量に影響を及ぼす。ソース102は、第1コンタクトと電気的に接続され、ドレイン104は、第2コンタクトと電気的に接続され、キャパシタ110は、第3コンタクトと電気的に接続され、FNトンネリング装置は、第4コンタクトと電気的に接続されている。第3コンタクトは、複数のビットセルの複数のキャパシタ間で共有することができ、第4コンタクトは、複数のビットセルの複数のFNトンネリング装置間で共有することができる。これらのコンタクトは、明確に説明するために別々に表記せず、図9A及び図9Bを参照してさらに説明する。
図1Eは、一実施形態に係るNVMビットセルの断面図である。図1Eは、3つの活性領域114a〜114cすべてを横切る図1AのJ−K線に沿った図である。活性領域114は、1つ以上の非導電領域112によって分離されている。ビットセル100において、キャパシタ110及びFNトンネリング装置130はともに真性領域132に形成されている。真性領域132を用いることにより、異なる装置及びビットセル間の基板を介した電気的接続を低減する。後にインプラントが真性領域132に侵入する可能性があるため、ビットセル100は、第1活性領域114a及び第3活性領域114cの範囲を超えて非導電領域112内に延びる1つ以上のマスク116を用いて形成される。第3活性領域114cは、以下でさらに説明するとおり、他のビットセル(図示せず)のキャパシタ(図示せず)と共有されてもよいため、第3活性領域114cの縁部は図示していない。一部の実施形態において、FNトンネリング装置130の上方のフローティングゲートの部分は、STI領域112の上部まで延びる。
非対称トランジスタの例示的な構造及び動作
非対称トランジスタ120は、ソース102及びドレイン104に異なるドーピングを有することにより、AT120を、キャパシタ110との連携で、読み出し装置及びプログラミング装置の双方として用いることができるようにする。図1Bは、一実施形態に係る、第2活性領域114bにおける図1AのX−Y線に沿ったNVMビットセルの非対称トランジスタの断面図である。フローティングゲート106は、ゲート酸化物150の上部に据え付けられている。フローティングゲート106は、1つ以上のスペーサ158に取り囲まれている。スペーサは、酸化物又はその他の非導電性材料によって作製することができる。ゲート酸化物150は、第2活性領域114bの上部に置かれる。活性領域114は、シリコン基板又はシリコンオンインシュレータ(SOI)型基板にすることができる。
第2活性領域は、フローティングゲート106の下方に立方センチメートル(cm3)当たり約1017の電荷キャリア(cc)を有するPウェル118を作製するようドープされている。ソース102及びドレイン104は、Pウェル118を取り囲み、各々別の電気コンタクト(図示せず)に取り付けられている。適切なバイアス電圧がソース102及びドレイン104に印加されると(例えば、AT120が「オン」されると)、電荷キャリアのチャネル108がフローティングゲート106の下側のPウェル118の表面付近に形成される。電荷キャリアフローは、例えば、ソース102及びドレイン104に掛かる電圧、フローティングゲート106への電荷キャリア(例えば、電子、正孔)の数、キャパシタ110への電圧、ソース102及びドレイン104のドーピング、Pウェル118のドーピング、ゲート酸化物150の厚さ、並びに使用される種々の成分及び材料の寸法等のビットセル100の他の特性を含む多数の因子によって決定付けられる。
以上の導入どおり、トランジスタ120は、ソース102及びドレイン104が互いに異なる電荷キャリアのドーピング(又はインプラント)を有し、非対称である。しかしながら、これらドーピング間には共通性がある。ソース102及びドレイン104はともに、約1020cc/cm3の類似のN+ドーピングを含み、このN+ドーピングは少なくともスペーサ158下の中途まで延びている。ドーピング間の相違に関して、図1A〜図1Eに示す実施形態は、ハイブリッド1.8V/5Vビットセルに関するものである。これは、プロセス中の一部の装置が、1.8V動作を支持すべく、フローティングゲート及び基板の間に適切な厚さのゲート酸化物を有し、一方で他の装置が、5V動作をサポートすべく、フローティングゲート及び基板の間に適切な厚さのゲート酸化物を有してもよいことを意味する。1.8V装置及び5V装置はまた、異なるLDDインプラントも用いる。具体的には、AT120は、フローティングゲートの所望の保持電荷をサポートするのに十分なゲート酸化物の厚さを有するように、5V実装から得られるゲート酸化物を用いる。通常、1.8Vゲート酸化物は、直接トンネリングが発生し得るように薄いため、許容範囲を超えるゲート漏れを生じてしまう。
この非対称実装のため、ソース102は、1.8V NMOSインプラントを含む。1.8V NMOSインプラントは、通常、2つのインプラント、つまりlightly doped drain(LDD)又はソース−ドレインエクステンション(S/D)インプラントの一方及びhaloインプラントを含んでいる。LDD及びS/Dエクステンションインプラントは同一のインプラントであり、このインプラントは、電荷キャリア濃度が1019cc/cm3であった場合、LDDインプラントと称され、電荷キャリア濃度が1020cc/cm3であった場合、この電荷キャリア濃度はソース102及びドレイン104領域と同様であるため、S/Dエクステンションインプラントと称される。haloインプラントは、通常、LDD又はS/Dエクステンションインプラントと反対の極性を有する。haloインプラントは、通常、1018cc/cm3の電荷キャリア濃度を有し、基板内でソース102及びドレイン104の領域周辺に「halo」を形成するように、より高いエネルギーで、且つ僅かな角度に注入される。N−LDD(又はN−S/Dエクステンション)及びP−haloインプラントの組み合わせにより、高濃度ドープ接合を提供し、CHEI又はCHISEL注入(以下で詳述)を向上させる。ドレイン領域104は、5V N−LDDインプラントを含む。5V N−LDDインプラントは、1.8V接合より高い電圧に対応するよう設計されている。5V N−LDDは、1019cc/cm3の電荷キャリア濃度を有し、より高いエネルギー及び角度を有して注入されるか、或いは接合に傾斜を付与する加熱ステップで拡散することにより、より高い電圧を可能にする。5V N−LDDインプラントは、1.8V LDD(又はS/D)インプラントに比して、第2活性領域内のフローティングゲートの下方でさらに延びる。図示の実施形態は1.8V/5Vビットセルに関するものであるが、その他一般的な電圧の組み合わせには、1.8V/3.3V、1.2V/2.5V、1.2V/3.3V、1V/2.5V、1V/3.3V及びその他多くの組み合わせが含まれる。 AT120をソース102及びドレイン104にて異なる電圧で動作させるべく、ゲート酸化物の厚さ、インプラント種別及び注入技術を構成し、組み合わせるという以上に述べた概念は、AT120を搭載するその他多くの種別のビットセルにおいて用いることができる。
ソース102及びドレイン104上の異なるインプラントは、AT120が順方向バイアス条件及び逆方向バイアス条件下で異なる動作挙動を有するように、AT120の閾値電圧VTに影響を及ぼす。これにより、別の選択装置(例えば、他のトランジスタ)を必要とすることなく、AT120を読み出し装置及びプログラム装置の双方として用いることができるようになる。ビットセル100の残りの部分との連携によるAT120の動作については、以下で述べる。
AT120の他の実装は、ソース及びドレインで異なるドーピングを有していてもよい。例えば、図2は、一実施形態に係るNVMビットセル200のAT220の他の構成を示す断面図である。AT120のソース102と同様に、AT220のソース202は、1.8V N−LDD252及び1.8V P−halo254を備えている。さらにソース202はまた、5V P−LDD264インプラントを含んでいる。ドレイン204は、ドレイン104と同様であり、5V N−LDD260を含んでいる。AT220は、Pウェル218内に形成され、チャネル領域208を有する。さらに他の実装によると、トランジスタのソース及びドレインに対称ドーピングを用いることで、機能的ではあるものの効率の劣るNVMビットセルを構成することができる。ドーピングが対称であるため、このトランジスタは「非対称トランジスタ」と称されるものでないが、本明細書で指摘するのと同一の機能をすべて実施するものである。
AT120の他の実装は、Pウェル118が異なっている。例えば、ビットセルは、Pウェル118のドーピング濃度がより高い場合、より効率的に動作してもよい。Pウェルドーピング濃度は、5V NMOS装置には通常用いられない追加及び/又は異種のP型インプラントを添加することによって増加されてもよい。例えば、Pウェルは、5V及び1.8V Pインプラントの双方を含むようにドープされてもよい。他の例によると、Pウェル118は、上述のように、5Vインプラントでなく1.8Vインプラントを用いて形成されていてもよい。他の例によると、Pウェル118の一部が1.8Vインプラントを用いて形成され、Pウェル118の他の一部が5Vインプラントで形成されていてもよい。他の例によると、PウェルはVT調整インプラントを含んでいてもよい。
FNトンネリング装置の例示的な構造及び動作
FNトンネリング装置により、NVMメモリ装置全体を速やかに、且つ低電流消費で消去することができるようになる。図1Dは、一実施形態に係る、第1活性領域114aにおける図1AのQ−R線に沿ったNVMビットセル100のFNトンネリング装置130の断面図である。基板上方において、ビットセルは、フローティングゲート106の幅を除いてこの断面に沿って図1Bと同一である。第1活性領域114a内において、装置が異なる。第1活性領域114aは、スペーサ158の下側の中途まで延びるN+インプラント162及びフローティングゲート106の下側いっぱいに延びる5V N−LDDインプラント160を含んでおり、インプラント160は、フローティングゲート106の下側で自身と重なる程度に延びている。他の実施形態において、FNトンネリング装置130下方のドープされた領域は、シャローウェルインプラントを用いて形成される。
第1活性領域114aは、真性領域132a内に形成されている。FNトンネリング装置130を真性領域132a内に形成することにより、フローティングゲート106の下側でダイオード状接合が作製され、高電圧に対応することができる。FNトンネリングは、大きな正電圧(例えば、9〜15V)を第1活性領域114aに印加することにより、FNトンネリング装置130内で起動する。より具体的には、フローティングゲート106を消去するために必要な電圧は、ゲート酸化物の厚さ及び所望の消去時間に依存する。約125オングストロームの厚さを有する5Vゲート酸化物の場合、FNトンネリングは、13V〜17Vの範囲内で発生することが予測される。約75オングストロームの厚さを有する3.3Vゲート酸化物の場合、FNトンネリングは、8V〜10Vの範囲内で発生することが予測される。本実装において、FNトンネリングは、フローティングゲートから第1活性領域114aへの電子のトンネルを誘発し、フローティングゲートへの電圧を増加することにより、フローティングゲートに記憶されたデータを消去する。コンタクトへの電圧量がFNトンネリングの発生程度を決定付けるため、コンタクトへの電圧を変化させることにより、FNトンネリングの量及び割合を制御することができる。
一実施形態において、消去動作はバルク動作、つまり1パスで多くのビットに実施される動作として実施される一方で、プログラム(又は書き込み)動作はビット単位で実施される。例えば、消去動作では、FNトンネリング装置130等の装置におけるFNトンネリングを誘発し、それらすべての装置を「オン」状態(例えば、フローティングゲート電圧が高い)にすることにより、ページ(例えば、1000ビット)を消去することとなる。そしてプログラム動作では、いずれか単一のフローティングゲートを「オフ」状態(例えば、フローティングゲート電圧が低い)に設定するよう選択的にプログラムすることができる。
いずれかの正電圧が第1活性領域114aに印加されると、電子はドープされた領域160から欠乏し、フローティングゲートの下側に空乏領域を生成する。ビットセルの構造に応じて、これらの空乏領域が十分に大きく成長する場合(例えば、十分な正電圧が印加される場合)、空乏領域は真性領域からフローティングゲート106の直下のチャネルの高さまで上昇し、最終的にフローティングゲート106下方の第1活性領域114aのチャネル全長Lに亘って延びることになる。この状況において、フローティングゲート106下方の短絡が打ち切られ、FNトンネリングが妨げられる。
フローティングゲート106の下側で5V N−LDDインプラントを重ねた場合、より多くの電荷キャリアを欠乏対象領域に単に存在させることによって、より高電圧の空乏領域が成長することを遅延させ、これによってFNトンネリングの実施に用いる電圧範囲をより広くする。真性領域にFNトンネリング装置130を形成した場合、N−LDDインプラント160の重複に干渉し、空乏領域の成長を加速し、FNトンネリングを抑制し得るカウンタドープ電荷キャリア(例えば、正孔)を比較的僅かに設けることで、このような効果を向上させる。
高電圧下でのFNトンネリングをさらに容易にするために、FNトンネリング装置130は、狭いチャネル(長さL)を有する第1活性領域114a上方に設けられた狭いフローティングゲート106を有するように構成される。フローティングゲート106の幅がより広ければ(例えば、チャネル長Lが増加した場合)、FNトンネリングはより低い電圧(例えば、14V未満)で中断される。FNトンネリング装置は、キャパシタ110より高い電圧下で動作するよう構成されているため、フローティングゲート下方の真性領域132aの部分周辺の真性領域132aは、キャパシタのそれに比べて面積が大きくなるように構成されてもよい。フローティングゲートを(上方から見たとき)包囲する、又は少なくとも部分的に取り囲む真性領域132aが大きいほど、その接合部のダイオードブレークダウンも高くなる。
図3は、FNトンネリング装置330の短絡が実現不能なFNトンネリング装置330の他の構成を示す上面図である。一部の実装では、図1Dに示す実装で行ったように、フローティングゲート下方の第1活性領域においてFNトンネリング装置の短絡が実現不能である。これは、ビットセルのいずれかの装置における最高電圧インプラントが2.5Vである実装で発生する問題である。これは、特定の注入プロセスで発生するケースであり、例えば、2.5V N−LDDインプラントがフローティングゲート下方でそれ自体に重なり合うように十分到達するよう注入ができないプロセスで発生するケースである。これにも関わらず、機能的NVMビットセルは、図3を参照して本明細書に説明するとおり構成可能である。
図3に示す実装において、第1活性領域314a上方のフローティングゲート306の部分は、図1Aに示すFNトンネリング装置130に対して拡張された外周部を有している。フローティングゲート306の外周部は、長さ306bの2倍+長さ306aの2倍+長さ306cの2倍−長さ306dである。他のフローティイングゲート形状(図示せず)に基づく他の外周部も採用可能である。FNトンネリング装置330のフローティングゲート306の外周が拡張されることにより、2.5V N−LDDインプラント等のインプラントが侵入するフローティングゲート306の下側の面積が拡大する。これにより、第1活性領域314aにおけるLDDインプラントとゲートとの重複面積をより大きくすることができるようになる。フローティングゲート306は、Q−R線に直交する方向において、第1活性領域314aの全体を横断しない。これにより、LDDがゲート下方で短絡しなかったとしても、NVMメモリ装置の多数のビットセルの多数のFNトンネリング装置間で第1活性領域114aを共有できるようになる。
キャパシタの例示的な構造及び動作
図1Cは、一実施形態に係るNVMビットセルのキャパシタを示す断面図である。図1Cは、第3活性領域114cにおける図1AのM/N軸に沿った図である。第3活性領域114cの上方のキャパシタ110の部分は、フローティングゲート106の幅を除いて、この断面に沿った図1B及び図1Dと同一である。第3活性領域114c内において、装置はサイズ及びドーピングが異なる。第3活性領域114cは、すべての側方においてスペーサ158の下側の中途まで延びるN+インプラント162を含んでいる。第3活性領域114cはまた、キャパシタを読み出し装置に接続するためにフローティングゲートを用いていることを除いて、すべての側方においてフローティングゲート106の下側の中途まで延びる、又はフローティングゲート106の下側いっぱいに延びる5V N−LDDインプラント160も含んでいる。
フローティングゲート106と第3活性領域114cとの間にあるキャパシタ110のキャパシタ110の容量は、フローティングゲート106と第3活性領域114cとの重複程度によって決定される。第3活性領域114cの上方で延びたフローティングゲート106の部分は、第3活性領域114c内への電荷キャリアのドーピングがフローティングゲート106の当該部分の下側に侵入できるような形状にされる。5V LDDインプラント160の範囲を増加させずに第3活性領域114c上のフローティングゲートのサイズを増加させても、容量結合が測定可能な程に増加することはない。従って、インプラント160及びフローティングゲート106は、ビットセルサイズを小さくするため、LDDインプラント160がフローティングゲート106全体の下側いっぱいに亘って延びる程度とまではいかなくとも、フローティングゲート106の下方で可能な限り延びるように構成される。理想的には、LDDの縁がゲート下で繋がるようにする。
以上に導入のとおり、第3活性領域114cは、真性領域132b又はPウェル領域として形成されてもよい。第3活性領域114cに正電圧が印加されると、空乏領域は、第3活性領域114c内に形成され、そのサイズは電圧が上がるに連れて大きくなる。空乏領域が基板表面に達する場合、キャパシタの当該部分はもはや、空乏領域内の電荷チャージの欠如により、フローティングゲート106に容量結合されない。従って、空乏によって容量結合が減退するまでにどのくらい高い電圧を第3活性領域114cに与えることができるかには制限がある。これは、引いては、印加電圧によってフローティングゲート106を容量結合することのできる電圧をどのくらい高くすることができるかの制限になる。
真性領域にはカウンタドープ電荷キャリアが欠如しているため、真性領域にキャパシタ110を形成することにより、容量面積をより大きくすることができ、有利である。上述のFNトンネリング装置130と同様に、カウンタドープ電荷キャリアが僅かでもあると、印加電圧下で空乏領域の成長が食い止められる。従って、第3活性領域114cの上方のフローティングゲートの部分は、高電圧で機能的容量結合を依然として提供しつつ、比較的大きくすることができる。一方、Pウェル領域にキャパシタを形成することにより、多数のカウンタドープ電荷キャリアが提供され、印加電圧の存在下において空乏領域の成長を促進する。同等に機能的なキャパシタを形成するため、フローティングゲート106の幅は対応真性領域に対して狭められ、狭められたフローティングゲート106の下方いっぱいに追加の5V N−LDD電荷キャリアを注入し、Pウェルカウンタドーパントに対抗作用するようにする。
図4A及び図4Bは、真性領域でなく、Pウェル領域418にキャパシタ410が形成されるビットセル400の実装を示している。図4Aは、ビットセル400の上面図である。空乏領域の成長を促進するPウェル418内の追加カウンタドーパント(例えば、正孔)に対抗作用するため、第3活性領域上方のフローティングゲート406の部分は、5V N−LDDインプラントの電子がフローティングゲート406の当該部分の下方いっぱいに侵入するようなある幅を下回るように構成される。これは、印加電圧下で追加正孔の存在に対抗作用し、高電圧(例えば、7〜10Vの範囲)が印加されたとしても容量結合を維持する。例えば、フローティングゲート406は、外部の幅406a及び長さ406bを有し、幅406c及び長さ406dの間隔を有している。キャパシタ410がキャパシタ110の面積(引いては容量)に合致するように、活性領域414cは活性領域114cより大きいことが予期される。図4Aの実施形態は、図1Aの実装に対するトレードオフを示している。ここで、キャパシタ410は真性領域には形成されず、スペースを占有する非活性真性領域の電気的絶縁がないため、省スペース化を実現する。しかしながら、この省スペース化は、C/D軸に沿ったキャパシタ410の垂直方向範囲が増すことによって抑制され、図1Aに示す対応110に比して追加スペースを占める。
図4Bは、一実施形態に係る、C線に沿ったビットセル400の断面図である。ドーパントがFNトンネリング装置430の真性領域432に注入されることを防ぐため、製造プロセス中、マスク416が用いられる。本実装においては、キャパシタ410が代わりにPウェル418内に形成されるため、マスク416内にキャパシタ410用の別の閉塞物が無いことに留意されたい。中でも特に、第2活性領域414bと第3活性領域414cとの間の距離をビットセル100の第2活性領域114bと第3活性領域114aとの間の距離に比して短くすることができるという理由から、Pウェル領域内にキャパシタ410を形成することには利点があり、NVMメモリ装置内で著しい省スペース化が実現される。この距離の差は、図1及び図4内には明示的に図示されていない。一方、キャパシタ110が真性領域に形成される場合、第2活性領域114b及び第3活性領域114cは、特定の最短距離、離間している(表記せず)。
マスクの不整合やレジスト開口サイズの変化により、製造中、真性領域の載置に変化が生じる。真性領域のキャパシタの最小包囲は、不整合又は開口サイズの変化の最悪のシナリオであっても追加サイズで最小包囲が確保されるため、最小サイズが大きくなる。同様に、Pウェルインプラントもまた読み出し装置の活性領域の最小包囲を有し、装置が正確にドープされるようにする。Pウェルレジスト壁部が読み出し装置に接近し過ぎた場合、近接効果注入電荷キャリアが存在し得る。
ビットセル間で共有される金属ライン及び金属コンタクト
図8A及び図8Bは、NVMのビットセルの個々の装置(例えば、AT、キャパシタ、FNトンネリング装置)を電源に電気的に接続するNVMメモリ装置800の金属ライン及び金属コンタクトを示す。種々の金属ライン及び金属コンタクトがいかに重複するかを理解する際、明らかとなるように、一例としてのビットセルの装置を示す。図8A及び図8Bの双方において、2つの完全なビットセルを示す:第1ビットセルは、キャパシタ810aと、AT820aと、FN830aとを有し、第2ビットセルは、キャパシタ810dと、AT820dと、FN830dとを有する。NVMメモリ装置における他のビットセルの部分も示すが、これにはFNトンネリング装置830b及び830cが含まれ、各々異なるビットセルに関連付けられ、キャパシタ810e及び810fも含まれ、これらも各々異なるビットセルに関連付けられている。図8A及び図8Bには、水平金属ライン884及び890と垂直金属ライン886の一部のみを示す。いかに複数のビットセルがNVMメモリ装置内に配置できるかを示す際、明らかとなるように、一部のビットセルと金属ラインを示す。実際には、NVMメモリ装置には、行及び列毎に多くの完全なビットセルが含まれること、これらのビットセルに重なる金属ラインが、少なくともビットセルの列又は行の端部まで延びることが推定される。
以上に導入のとおり、各NVMビットセルは、少なくとも4つの電気コンタクトを有している:1つはATのソース用であり、1つはATのドレイン用であり、1つはFNトンネリング装置用であり、1つはキャパシタ用である。NVMメモリ装置において、ビットセルは、行及び列に配置されている。行及び列の配置により、個別のビットセルを読み出し及び書き込みを選択することができるようになる。消去は、行単位で実施される。
単一の行に沿って設けられる複数のビットセルのソースが共通の電源を共有し、各電源が別々の金属コンタクトを介してビットセルに接続されている。図8Aにおいて、金属ライン884は、金属コンタクト882を用いてここのソースに電気的に接続されている。例えば単一の行に沿って、金属ライン884aは、AT820a及びAT820dを金属コンタクト882a及び882bに接続している。異なる行に沿って、層884b及び884cは、不図示のATを金属コンタクト882c等の金属コンタクトに接続している。
単一の列に沿って設けられた複数のビットセルのドレインが共通の電源を共有し、各ドレインが別々の金属コンタクトを介して電源に接続されている。図8Aにおいて、金属コンタクト882d及び882eは、それぞれ、AT820a及びAT820dを図8Bに示す別々の金属ラインに接続している。図8Bは、これらの金属ライン886を示し、金属ライン886aは金属コンタクト882dに接続され、金属ライン886bは金属コンタクト882eに接続されている。図8A及び図8Bの金属ラインは、異なる垂直平面上にある。図8Aは、金属ライン884及びコンタクト882を有する比較的低い平面を示し、図8Bは、図8Aの平面の上方にある垂直面を示す。金属コンタクト882d及び882eは、それぞれ、垂直電気接続、垂直相互接続(VIA)又はその他同様の電気的接続機構等、シリコン貫通ビアを用いて上方平面の金属ライン886a及び886Bに接続されている。
第3金属層889は、ビアを介してAT820a及び820dのソースを電気的に接続している。この金属層889により、金属の幅を広げて、ビットセルが、例えば、多数のビットを同時にプログラムする際に印加され得る非常に高い電流に対応することができるようにする。
単一の行に沿って設けられた複数のビットセルのキャパシタは、共通の電源を共有している。明確にするために述べると、キャパシタ、FNトンネリング装置及びソースの行は互いに異なっており、特定の行は、複数のビットセルに関連付けられるものの、これらのビットセルから単一種別の装置(例えば、キャパシタ、FNトンネリング装置又はATソースのいずれか)にのみ関連付けられるようになっている。しかしながら、ソース及びドレインとは対照的に、一行のキャパシタも金属コンタクトを共有している。従って、その行の各ビットセルの各キャパシタは、その行の他のキャパシタとその金属コンタクトを共有している。より具体的に述べると、その行のビットセルの第3活性領域が金属コンタクトを共有している。これは、第3活性領域自体がその行のビットセル間で共有されるために実現可能である。従って、その行のすべてのビットセルは、キャパシタの1プレートを共有している。キャパシタの他のプレートはフローティングゲートであるため、他のプレートは各ビットセルに特有である。
図8A及び図8Bには、一行の第3活性領域のための金属コンタクトは示していない、なぜなら、図8A及び図8Bの例示的な実施形態において、これらは、ビットセルの行の一方又は双方の端部に配置されるためである。金属コンタクトが行の両端に配置される場合、金属ライン884cは、その行のキャパシタの上方で延び、両端で金属コンタクトを電気的に接続する。一行のキャパシタに対して金属コンタクトが1つだけであってもよい。ただし、NVMメモリ装置のレイアウトに基づき、より多くの金属コンタクトが用いられてもよい。例えば、確実な接続を実現するため、その行のいずれかの端部に2つの金属コンタクトが用いられてもよく、確実な接続をさらに実現するため、整数倍(1より多い)のビットセル間隔で追加金属コンタクトを配置してもよい。
単一の行に沿って設けられる複数のビットセルのFNトンネリング装置は共通の電源を共有し、キャパシタと同様に、FNトンネリング装置も金属コンタクトを共有している。従って、一行の各ビットセルの各FNトンネリング装置は、その行の他のFNトンネリング装置とその金属コンタクトを共有している。より具体的に述べると、その行のビットセルの第1活性領域は、金属コンタクトを共有している。これは、ビットセル自体の第1活性領域がその行のビットセル間で共有されるため、実現可能である。FNトンネリング装置の金属コンタクトは、図8A及び図8Bには示していない、なぜなら、これらの金属コンタクトは、通常、行の一方又は双方の端部に載置されるため図面の範囲外であるためである。金属コンタクトはまた、ビットセルの整数倍の(1より多い)間隔で載置されていてもよく、これにより一行のビットセル間で確実な電気的接続を実現してもよい。金属ライン890は、その行の金属コンタクトを接続している。
フローティングゲートが第1活性領域全体を被覆する実装において、第1活性領域のドーピングは、すべての動作電圧に対して(例えば、消去が行われる間及び消去が行われない間)フローティングゲート下方で短絡が生じるように構成される。結果として、第1活性領域の全部(例えば、一行のすべてのビットセルに亘って)が同一電圧となる。フローティングゲートが第1活性領域全体を被覆しない実装においては、行のFNトンネリング装置へと流れる電流のための少なくとも何らかの非遮断通路が設けられることになり、確実な電気的接続が実現されるようになる。
NVMビットセルの動作
ビットセル100の構造により、いかにビットセル100が動作するかを厳密に制御することができるようになる。ビットセル100は、フローティングゲートの消去にFNトンネリング装置130上のFNトンネリングを用い、フローティングゲートのプログラムにAT120上のチャネルホット電子注入(CHEI)又はチャネル励起二次電子注入(CHISEI)を用いる。PMOS実装においては、フローティングゲートのプログラムに、衝突電離ホット電子注入(IHEI)が代わりに用いられてもよい。ビットセルは、AT120を起動することによって読み出される。以下の説明は、プログラムのためにCHISELを用いるN型ビットセル100の動作について述べるものである。しかしながら、N型CHEI又はP型ビットセルIHEI実装にも同一の原理が同様に適用される。
ビットセル100の多くの利点のうちの1つとして、キャパシタ110がソース102及びドレイン104の双方から分離されているため、ソース102又はドレイン104の電圧に影響を及ぼすことなく、キャパシタ110をフローティングゲート106の電圧調整に用いることができるという点が挙げられる。フローティングゲート106と第3活性領域114cとの間の容量により、フローティングゲート106の電圧は、第3活性領域114cに印加されるどのような電圧にも比例することになる。例えば、フローティングゲート106と第3活性領域114cとの間に50%の容量結合が存在する場合、フローティングゲート106の電圧は、第3活性領域114c(すなわち、第3活性領域114cに電気的に接続された金属コンタクトにおいて に印加される電圧変化の50%で接続されることになる。ソース102の電圧又はドレイン104に影響を及ぼすことなく、フローティングゲートに電圧を印加する能力により、読み出し及びCHISEL/CHEI/IHEI動作の効率を向上し、FN動作の制御を向上する。
以下に示す表1は、例示的なN型ビットセルの実施形態における読み出し、書き込み及び消去動作を示している。
フローティイングゲート106を消去するために、第1活性領域114aは高い正電圧(例えば、14V)に設定される。この大きな正電圧は、電子(e−)にフローティングゲートから第1活性領域114aへとトンネル(FNトンネリングを介して)させるのに十分なものである。消去中、他のすべてのコンタクトは0ボルト又はほぼ0ボルトに維持される。FNトンネリングは、数々の理由の中でも、バンド間トンネリング(BTBT)等の他の効果に比べて必要とする電流が著しく低いという理由で有利である。比較として、FNトンネリングでは、通常、1ビットの消去に約1ナノアンペア(nA)を必要とするが、BTBTでは、同一の消去時間で1ビットを消去するのに約1マイクロアンペア(μA)を必要とする。それ故、電流の能力が限定的なBTBTに対して、FNトンネリングでは1000倍ものビットを消去することができる。結果として、512Kビット以下の製品において、FNトンネリングでは同時にすべての行の消去が可能である。全装置の単一消去動作は非常に速やかに実施可能であり、ビットセルの消去に要する時間を著しく短縮する。通常、ビットセルを迅速に消去できることは有利である。NVMメモリ装置の試験中には迅速な消去が重要となる、なぜなら、NVM構造のスケールは小さいためにすべてのNVMメモリ装置が正確に動作するわけではないためである。試験中、迅速に消去を行えることにより、試験者はより速やかに特定のNVMメモリ装置が正確に動作するか否かを検証することができるようになる。
CHISEL及びCHEIは、CHISELでは一次電子の代わりに二次電子を用いることを除き、同様に機能する。CHISELを介してフローティングゲート106をプログラムするために、ソース102及びドレイン104の電圧は、ソース102及びドレイン104の間の電圧降下を生じるように別々に調整される。ソースは、例えば7Vなどの高い電圧に設定され、ドレインは例えば2Vなどの低い電圧に設定される。電圧降下により、チャネル領域108に亘ってソース102とドレイン104との間に高強度の電界が生じる。この電界により、電子をソース102からドレイン104へ向かって加速させる。二次電子の一部は、フローティングゲート106に注入されるのに十分なエネルギーを有することになる。プログラムされていない行のビットセルについて、これらのドレインは代わりに、ソースの電圧と同様の電圧(例えば、7V又はそれにかなり近い電圧)に保持される。プログラム中のビットセルとは対照的に、これらのビットセルのソースとドレイン間には高強度の電界が生成されないため、電子は通常、フローティングゲートへの注入に必要なエネルギーを得ることはない。
プログラム中、フローティングゲートは高電圧に接続される。電圧が高いほど、誘発される垂直電界は強度を増し、結果的に電荷キャリアの注入がより効率的になる。同時に、第1活性領域114aは、例えば5Vなどの穏やかな電圧に保持される。第1活性領域114aは、通常、多数の行間で電気的に接続される。行をともにグループ化することにより、単一の動作でより多くのビットを消去することができる。これにより、独立の行又は行のセットをともに接続するのに必要とされるトンネル接合行論理スイッチの数を低減することもできる。これにより、結果として、ビット毎の消去時間と、ビットセルを制御する制御論理装置のサイズとの双方を減らす。行が共有されるため、トンネル接合連結行は、未選択の行でFNトンネリングが発生するほど高い電圧まで上昇させることができない。さらに、第3活性領域114cは、例えば9Vなどの高い電圧に保持される。N+インプラント160とP−Sub132a領域との間のダイオード状接合におけるダイオードブレークダウンの発生により、第3活性領域114cの電圧が制限される。図4Aに示すビットセルに対しては9Vが通常の電圧であり、ここではN+インプラント102とPウェル118領域との間のダイオード状接合におけるダイオードブレークダウンポイントが〜9Vである。図1Aのように第3活性領域114cが真性領域内にあるビットセルでは、ダイオードブレークダウン挙動を発生させることなく、キャパシタを9Vを上回る電圧まで上昇させることができる。
これにより、容量結合を介して、フローティングゲート106の電圧を上昇させ、例えば50%の容量結合が存在する場合、これによってフローティングゲート106の電圧を4.5Vまで上昇させる。キャパシタとの容量結合を介してフローティングゲートの電圧を独立に上昇させることにより、CHISEL(及びCHEI)の効率が向上する。CHISELの効率を高く維持することにより、CHISELを実施することでフローティングゲート106のプログラムを実施する際にビットセルが必要とする電流量を減らす。プログラム動作の実施に必要とされる電流量を減らすということは、CHISELにより、CHISELを実施するのに十分高い電流を生成する電荷ポンプのサイズを小さくすることができるという意味である。さらに、一部の実施形態において、(例えば、キャパシタ及びATトランジスタではなく)ビットセルのキャパシタを駆動するためにのみ、電荷ポンプを用いてもよい。これにより、ビットセルをプログラムする際に必要とされる電流量を減らし、比較的(例えば、キャパシタ及びトランジスタの例で必要とされる電荷ポンプのサイズに比べて)小さな電荷ポンプを使用することができるようになる。
キャパシタ114cは、フローティングゲート106の電圧を読み出すため、ATのVT、一実施形態においては3〜5Vの範囲を著しく上回り、消去されるビット(例えば、十分に正の電荷を有するビット)のフローティングゲートを接続するのに十分な電圧にされる。選択された行について、ドレインからソースのVdsは、消去されるビットがAT120に接続されたセンス増幅器が特定時間内にフローティングゲートの論理状態(又はデータ状態)を読み出すのに十分な電流を生成するように設定される。一実施形態において、ドレイン104は、0V等の低い電圧に設定され、ソースは1.8V等のより高い電圧に設定される。他の実施形態において、ドレインは1.8Vに設定され、ソースは0Vに設定される。消去されるビットがプログラムされたゲートに比して十分高い(例えば、より正の)電圧を有するために、周辺回路は、消去されるビットをプログラムされるビットと区別し、正確に0又は1のデータ状態を読み出すことができなければならない。未選択の行について、キャパシタ110は接地に保持され、結果としてAT120は、消去されるビット及びプログラムされるビットの双方に対してオフされる(すなわち、VTを下回る)。
例えば、ビットセル100が0.5Vの閾値電圧VTを有し、AT120がオンの際に閾値電圧VTがフローティングゲート106の電圧であり、チャネル108のソース及びドレインの間に電流を流すとする(ソース及びドレインの間には十分な電圧差、例えば、1.8Vを超える差があるとする)。0の論理状態は、フローティングゲート106の電圧が0Vであることによって表されてもよい(ソース102、ドレイン104及びキャパシタ110が0Vバイアスに設定されるとする)。一方、1の論理状態は、フローティングゲート106の電圧が−1Vであることによって表されてもよい。
本例において、読み出し動作が実施される際、ソース102及びキャパシタ1110は、それぞれ、1.8V及び3V等の正電圧に上昇させられる。ビットセル100が0の論理状態を有する場合、容量結合のために、フローティングゲート106の電圧は0Cから1Vへと上昇することになり、0.5Vの閾値電圧VTを上回る。結果として、AT120がオンになり、電流がチャネル108を通ってソース102からドレイン104へと流れる。一方、ビットセルが1の論理状態を有する場合、容量結合に関わらず、フローティングゲート106の電圧は−1Vから上昇した後も0Vに留まるのみとなり、0.5Vの閾値電圧VTを上回らない。結果として、AT120はオンされず、電圧はチャネル108を介してソース102からドレイン104へと流れることはない。
ビットセル100は、プロセス・電圧・温度(PVT)のばらつきを補償するために、キャパシタ110の電圧を調整する適応読み出し方式も使用する。PVTのばらつきは、読み出しを行う際に付与する電流量に影響を及ぼし得る。循環(プログラム及び消去)を繰り返すことにより、結果として、チャネル108とゲート酸化物150との間の界面に電荷トラップを生じ得る。電荷トラップにより、ビットセルの閾値電圧VTに推移を生じ、ビットセルの性能に影響を及ぼし得る。PVT又は電荷トラップによるビットセル性能の誤りを補償するために適応読み出し方式を用いてもよい。一実施形態において、適応読み出し方式は、1の論理状態にプログラムされた参照ビットセルを用いて実装し、既知の読み出し電流が付与されるようにバイアス条件を設定するようする。参照ビットセルの読み出し電流は、ビットセルの読み出しに用いられる種々の電圧を調整するために用いられることができる。参照ビットセルは、種々のPVT条件下においてビットセルと同様に挙動しなければならない。そして適応読み出し方式では、PVTのばらつきによるビットセルの閾値電圧のあらゆる変化を補償するようにキャパシタ110の電圧を調整することができる。一実施形態において、参照ビットセルは、ビットセルアレイの行に対して繰り返されており、電荷トラップ挙動をよりよく模倣するようにし、これにより適応読み出し方式をよりよく制御するようにしている。
ダイオードブレークダウン挙動に対するフォトレジストスケーリングの効果
図1A及び図1Dを参照して上述したとおり、一部の実装において、FNトンネリング装置(例えば、FNトンネリング装置130)は、当初の製造者からのウェハ(又は基板)の受領後、追加インプラントによってドープされていない真性領域に形成される。NVMビットセルの製造中、ドーパント注入は、ドーパントが基板への侵入を許容されない位置を規定するマスクを用いて制御される。マスクは、基板の特定領域におけるドーパントの注入を防ぐようにドーパントソースと基板との間に一時的に配置されるフォトレジストブロックを含んでいてもよい。マスクは、NVMビットセルの一部もを含んでいてもよく、例えば、ビットセル150の酸化物150及びスペーサ158は、フローティングゲートの部分の下方にドーパントが侵入することを防ぐマスクとして振る舞う。
ドーパントを基板に注入する際に用いられる注入方法により、マスクによって遮断されていた基板の領域にドーパントが侵入してしまうことがしばしば起こる。このような挙動は予期され、実際には多くの例で意図され、例えば、インプラント152、156、160及び162は、マスクによって規定された基板の領域を超えてドーパントを注入するように設計されている。これらの注入プロセスにより、機能面でビットセルの真性領域が望まれるという問題を発生し得る。
インプラントプロセスが真性ウェルの問題を生じ得る一例を図5A及び図5Bに示す。標準CMOSロジックプロセスは、拡散又は活性ステップを含んでいる。このステップにより、基板のどの部分がSTI領域及び活性/拡散領域に形成されるかが決定される。このステップが比較的重要であるため、通常薄型の高品質フォトレジスト520aを「ハードマスク」(通常、窒化物層)とともに用いて、STIの形成されない基板の部分を規定するようにする。フォトレジスタの厚さ、フォトレジストの品質及びプロセスの特性により、マスクされた領域の「丸まり」は最小限となる。丸まりとは、マスク上に規定された領域と、ウェハ上のフォトレジストの形状においてそれが最終的にどのようになるかとの差である。露光中、光がフォトレジストと相互作用するため、マスクによって規定されたとおりに精密に製造されず、規定された領域の非線形境界で丸まりが生じる。「丸まり」という用語は、フォトレジストにおいて方向が急激に変化している部分が実際には丸くなる傾向をいう。
標準CMOSロジックプロセスは、Pウェル118等のPウェルを形成するためのPウェルフォトレジストステップも含んでいる。Pウェルフォトレジストステップでは、非常に厚いフォトレジスト510aを用いる。厚いフォトレジストは、深いウェルインプラントを遮断するために必要となる。厚いフォトレジストにより、フォトプロセスでフォトレジストの厚さ全体を露光するのに多くの光及び露光量を用いなければならなくなる。露光量が増えるに連れて、角部の丸まりも増加する。図5A及び図5Bは、2種のフォトレジスト510a及び520aの間における丸まりの差を示しており、図5Aは、計画上のフォトレジストを示し、図5Bは、出来上がった実際上のプロセス中のフォトレジスト510b及び520bを示す。図5Bでは、領域B−Cにおいて、領域Aに比して少ないPウェルフォトレジスト510bで拡散520bが包囲されている。
ドーパント注入中の丸まりにより、追加ドーパントを有することが意図されていない領域(真性領域等)に不要なドーパントが注入されてしまう。図6A及び図6Bは、一実施形態に係るビットセル100の生成に用いるための、例示的な計画上のフォトレジスト610a及び620a及び実際のフォトレジスト610b及び620bを示している。フォトレジスト610aのサイズは、一の軸に沿ったフォトレジストのサイズを他の軸に対して大きくすることにより発生することが予期される丸まりを形成するように構成されている。図6Aにおいて、Pウェル610a及び拡散620aフォトレジストは、例示のみを目的として、矩形状を有するものとして示されている。実際には他の形状を用いてもよく、図示の例は、2つの座標軸のうちの1つに沿う長さの差を強調することが意図されている。
図6Aにおいて、フォトレジスト610aは、垂直軸に沿って、拡散620aより距離Aだけ長く、この距離は図5aの長さの差Aと同一である。しかしながら、水平軸に沿うフォトレジスト610aの幅は、フォトレジスト510aと同一の幅Aではなく、この幅より数倍大きいスカラー(例えば、AのD倍のスカラー)である。より一般的には、フォトレジスト610aは、拡散620aから一の軸に沿って他の軸に比してさらに延びている。図6Bは、丸まり及びドーパントの注入に対してフォトレジスト610bが実際にいかに振る舞うかを示している。フォトレジスト510bの結果としての丸まりB−Cとは対照的に、フォトレジスト610bは代わりに、丸まりE−Fの結果となる。距離E−Fは、距離B−Cより大きい。
図6A及び図6Bに示すフォトレジストを用いて真性領域への注入を防ぐことで、ダイオードブレークダウン挙動をより高い電圧に遅延させることにより、出来上がった装置におけるダイオードブレークダウン挙動を改善する。これにより、上述のとおり、FNトンネリング等の効果を導入するための高電圧印加のダイナミックレンジが広がる。NVMビットセル(例えば、NVMビットセル100)において、ドープ領域と真性領域との間の最短距離に沿って、まず(例えば、印加電圧が最低となるとき)ダイオードブレークダウン挙動が発生する。図5Bの例において、この最短距離は距離B−Cである。しかしながら、マスク610a及び610bを用いてビットセル100を構築する場合、AのD倍の拡張及び距離E−Fが距離Aより大きいため、距離Aを介してダイオードブレークダウン挙動が代わりに発生する。このように、因子DだけPウェルフォトレジスト610bを拡張することでダイオードブレークダウン挙動をより高い電圧まで遅延させる、なぜなら、ダイオードブレークダウン挙動の発生する最短距離は距離Aとなり、より短い距離B−Cでないためである。
図7Aは、一実施形態に係る、種々の異なるPウェルレイアウトオプションを用いて形成されたFNトンネリング装置のダイオードブレークダウン電圧をプロットしたグラフである。マスク=0は、真性が存在しないことを示す。2つの数を添えた線については、第1の数が垂直方向の拡張を示し、第2の数が水平方向の拡張を示す。例えば、マスク=0.3/0.3は、両方向に同一量拡張した例示的なケースであり、マスク=0.45/0.75は、水平方向の拡張である0.75に対して、垂直方向には0.45の倍数のみ拡張した例示的なケースである。
通常、これらのプロットは、両方向におけるPウェルマスクの拡張により、ダイオードブレークダウン挙動をより高い電圧まで通常向上(例えば、遅延)させることを示す。さらにこれらのプロットは、他の軸でなく1つの軸に沿ったPウェルマスクの拡張により、ダイオードブレークダウン挙動も向上させる。もしビットセルのスペースが拘束されており、可能なすべての箇所でビットセル100によって占有されるスペースを低減することが望ましいとすると、Pウェルマスクが他の軸でなく1つの軸に沿って拡張する実施形態により、ビットセルの面積増加に合わせて線形に拡大するダイオードブレークダウン挙動の改善という魅力的なトレードオフを提供する。これは、両方の軸に沿って同時に拡張するよりは増しであり、ビットセルの面積のN2の拡大を代償にダイオードブレークダウン挙動を改善する。いずれにしても、双方のオプションは、ダイオードブレークダウン挙動を改善する実行可能な機構を提供し、機能的なNVMビットセルが製造されるようになる。
ビットセル挙動に対するキャパシタの長さCの効果
実装間で変化してもよいNVMビットセルの他の特性には、キャパシタ110のチャネル長Cがある。図7B及び図7Cのグラフは、この特徴の変化がビットセルの性能にいかに影響を及ぼすかを示している。
図7Bは、一実施形態に係る、ビットセルキャパシタの種々のチャネル長に対するドレイン電圧の関数としてパンチスルー電圧をプロットしたグラフである。この試験の目的で、キャパシタ110の2か所を別のソース及びドレインの電気コンタクトに取り付けるように構成する。ドレイン電圧が変化すると、フローティングゲート、ソース及び真性領域は0Vに保持される。動作温度は、摂氏約25度(°C)に維持した。(例えば、フローティングゲート106の下方のチャネルC内に)形成された「トランジスタ」がそのオフ状態にバイアスされていても、キャパシタが著しいドレイン−ソース電流を誘発するドレイン電圧を有する場合、パンチスルーが生じる。より短い長さCは、フローティングゲートの下側に侵入している5Vドーピングによって発生する短絡により、非常に低いドレイン電圧であっても、パンチスルーを有する。このパンチスルー挙動は望ましい、なぜなら、それは、第3活性領域114cとフローティングゲート106との間の容量結合が印加電圧の高い状態であっても維持されることを示すためである。長さCが長くなるに連れて、パンチスルーの誘発はより困難になる。これは、より高い印加電圧下において第3活性領域114cから空乏領域が出現することによって容量結合を維持する条件が悪化することと相関している。
パンチスルー挙動はまた、FNトンネリング装置130とも関連している。普通、0.18μmのCMOSロジックプロセスを用いて製造する際、5Vドーピングのために構成可能な最短のチャネル長L又はCは、ドーピングの重複が予期されるため、0.6μmである。しかしながら、FNトンネリング装置130は、この0.6μmの最短距離を下回って0.18μm(適当なウェル及びLDDインプラントを備えた1.8V装置の最短長さL)に製造することができる。具体的には、いかなる様態のビットセル100であっても、0.18μmのチャネル長(例えば、L又はC)まで落として製造することができる。キャパシタ110にはこのように狭いゲートは不要であるが、このように短いチャネル長Lを備えたFNトンネリング装置130を作製すると、結果として、5Vドーピングがフローティングゲート106の下側に侵入し、それ自体と重複することにより、第1活性領域が短絡することになる。この重複が大きくなるほど、ドーピングによって発生する短絡を喪失することなく、第1活性領域114aの電圧をより高くすることができる(すなわち、短絡を喪失することなく、印加可能な電圧の「ダイナミックレンジ」がより広くなる)。ダイナミックレンジが広くなることにより、FNトンネルングの発生又は容量結合に用いられる、例えば、それぞれ、FNトンネリング装置130及びキャパシタ110で用いられる電圧範囲が広くなる。
しかしながら、0.4μmより長い長さL及びCを備えたビットセル100であっても機能的である。通常、チャネルが短いほど、ドーピングの交差/重複がより好適となり、より低い電圧でFNトンネルング及び容量結合がより容易に実施される装置を結果として得られるため、チャネルは短いほど好適である。チャネル長が長くなるほど、ドーピングの交差/重複が減り、ドーピングで誘発する短絡がロバストでなくなり、結果としてこれらの効果の実施がより困難になる。
図7Cは、一実施形態に係る、Pウェルドープ基板内のビットセルキャパシタの種々のチャネル長Cに対するゲート電圧の関数としてシート抵抗Rshをプロットしたグラフである。図7Cは、Pウェルにおける5V NMOS装置を示すものである。図7Cは、0.21μmのチャネル長Cが望ましいことを示している。図4Cに示すビットセルにおいては、C=0.21が使用されるであろう。すべてのプロットについて、フローティングゲートの電圧が変化すると、ソース電圧は7Vに保持され、ドレイン電圧は7.1Vに保持され、Pウェルは0Vに保持される(バルクに対するVb参照のこと。このバルクはPウェルである。すべてのチャネル長Cについて、ゲート電圧が低下すると、テストトランジスタの基板におけるシート抵抗Rshが上昇する。Pウェル内に構築されたテストトランジスタにより、特定の電圧において、シート抵抗Rshは長さCに応じて著しく上昇する。シート抵抗の著しい上昇は、Pウェル内の空乏領域が基板の表面まで上昇し、テストトランジスタ内のソース及びドレイン間の基板表面上のチャネルに干渉するために生じる。通常、長さCが短いほど、より低いゲート電圧でシート抵抗が迅速になる。これは、より短い長さCのチャネルに亘ってドーピングがより良好に重複した結果である。
図7Dは、ゲート電圧の関数として、シート抵抗をプロットしたグラフであるが、図7CのPウェルキャパシタとは対照的に、図7Dのキャパシタは代わりに真性領域内に形成されている。図7Cと同様に、ゲート電圧が小さいほど、結果としてシート抵抗Rshが高くなる。しかしながら、真性領域に形成されたキャパシタでは、シート抵抗がPウェルキャパシタにおいて上昇するように劇的には上昇しない。これは、真性領域内のカウンタドープ電荷キャリア(例えば、正孔)が欠如しているため、空乏領域が基板表面に上昇してキャパシタのソース及びドレイン間のチャネルに干渉するのがより困難になるからである。図7C及び図7Dは、図7Bと同様の点を示しており、通常、シート抵抗Rs及びパンチスルーの双方について、チャネルCが短いほどより好適な容量結合を与えることを示している。
図7C及び図7Dはまた、キャパシタ110のPウェルにおける形成と真性領域における形成との間のトレードオフも示している。Pウェルの実装において、同様の容量結合を維持しつつ、Pウェルキャパシタのシート抵抗を弱めるために、キャパシタは、フローティングゲート106の下側に比較的より多くのドーパントが確実に存在するように構成される。これは、通常、周辺距離がより長く、より狭いフローティングゲート106(例えば、チャネル長Cが狭い)を構築することと、下方に供給されるドーパントにより多くの縁部を付与することとに関与する。これらの追加ドーパントにより、Pウェルのカウンタドーパントを弱め、シート抵抗の上昇を未然に防ぎ、より低い印加電圧でより好適な容量結合を提供する。この実装の例は、図4A及び図4Bに示されている。
しかしながら、キャパシタ周辺部が大きくなると、通常、基板の面積が増え、ビットセル密度が低下する。一方、ビットセルを真性領域に形成すると、キャパシタの形成に必要なスペースを削減する。しかしながら、この削減によって利得が得られるにも関わらず、真性領域にキャパシタを形成すると、第2活性領域114bのPウェルドーパントが第3活性領域114cに注入されないように用いられる第2活性領域114b及び第3活性領域114c間の分離の点で、スペースを消費してしまう。マスク116bはこれらのドーパントの大部分を遮断するものの、ウェル近接効果により一部のドーパントがマスク116bに関係なく注入され得る。第2活性領域114b及び第3活性領域114c間に追加スペースを設けることにより、2つの領域間の距離の増加と、引いてはビットセルサイズの増加を代償に、この形態の第3活性領域114cへの注入を防ぐことができる。それ故、一の実装を用いた一の領域の省スペース化は、他の実装においては、結果として、スペースの消費をもたらす。双方のアプローチが実行可能であり、これらは単に異なる要件間のトレードオフである。第3のアプローチとして、追加のプロセスステップを加えることが挙げられる。例えば、シャローNウェルをプロセスに加えることができる。プロセスによっては、シャローNウェルは、高密度SRAMセルを作製するために用いられてもよい。シャローNウェルがプロセスの一部である場合、それは、ビットセルの装置の所望の挙動を補強するようにNVMビットセル内で用いることができる。プロセスによっては、VT調整フォト/インプラントステップが含まれる。適切な極性のVT調整インプラントは、FNトンネリング装置又はキャパシタの下方の短絡を補強するために用いられることができる。
その他の実施形態
NVMビットセル100の種々の実施形態について5V CMOSロジックプロセスを参照して述べたが、他の実施形態において、NVMビットセル100は、3.3V、2.5V又は1.8VのCMOSロジックプロセスに応じて構築されてもよい。FNトンネリング装置における短絡のチャネル長L、ドーパント及びNVMビットセルのその他の仕様は、これら他のCMOSロジックプロセスでは変化することが予期されるが、ビットセルの機能及び特徴は実装が変わっても同じである。
NVMビットセルは、異なるCMOSロジックプロセスを用いて構築されるのに加え、ATに異なるインプラントを用いて構築されてもよい。表2は、種々の実施形態に係るNVMビットセルの機能的ATを作製するために用いることのできるインプラントの組み合わせの例をいくつか示している。
電子設計自動設計フローの概略
図9は、一実施形態に係る、NVMビットセルを含む集積回路等の設計及び作製における種々の動作を示すフローチャートである。このプロセスは、製品アイデア910から開始するが、これは、electronic design automation(EDA)ソフトウェア912を用いた設計プロセスにおいて実現される。設計が終わると、テープアウト934される。テープアウト後、半導体ダイを作成936し、集積回路設計に種々の対象物(例えば、ゲート、金属ライン、ビアを含むビットセル)を形成する。パッケージ及び組み立てプロセス938を実施し、結果として完成チップが得られる940。
EDAソフトウェア912は、メモリを備えた1つ以上の演算装置に実装させることができる。メモリの一例は、非一時的コンピュータ可読記憶媒体である。例えば、EDAソフトウェア912は、以下に示す設計フローの動作914〜932を実施するようプロセッサによって実行される指示としてコンピュータ可読記憶媒体に記憶されている。この設計フローは、例示を目的として説明する。特に、この説明は本開示を限定することを意味するものでない。例えば、実際の集積回路設計には、設計者が本明細書に記載のシーケンスとは異なるシーケンスで設計動作を実施する必要があってもよい。
上述の1つ以上のNVMビットセル又は回路を収めたセルライブラリがメモリに記憶されてもよい。セルライブラリは、NVMビットセル又は回路を収めた回路又は電子機器を作製するにあたってEDAソフトウェア912に参照されてもよい。
システム設計914を行う際、設計者は、実装される機能を記述する。また設計者は、機能を改良し、コストをチェックするために仮計画を実施することもできる。ハードウェア−ソフトウェアのアーキテクチャ分離はこの段階で発生し得ることに留意されたい。論理設計及び機能検証916を行う際、回路のモジュールのVHDL又はVerilogコードが書き込まれ、機能の精密度について設計がチェックされる。より具体的には、正しいアウトプットを生成することができるかどうかについて、設計をチェックする。試験用の合成及び設計918を行う際、VHDL/Verilogはネットリストに翻訳される。このネットリストは、対象とする技術に合わせて最適化することができる。さらに、完成したチップをチェックするため、試験を設計及び実施することができる。ネットリスト検証920を行う際、ネットリストは、タイミング制限の順守とVHDL/Verilogソースコードへの対応についてチェックされる。
設計計画922を行う際、チップの全体フロアプランを構築し、タイミング及びトップレベルルーティングについて分析される。一例として、この段階で用いることのできる、カリフォルニア州マウンテンビューのSynopsys社のEDAソフトウェア製品には、Astro(登録商標)及びIC Compiler(登録商標)といった製品が含まれる。フィジカルインプリメンテーション924を行う際、載置(回路要素の配置)及びルーティング(回路要素の接続)が発生する。分析及び抽出926を行う際、トランジスタレベルで回路機能を検証することにより、改良を可能にする。フィジカル検証928を行う際、設計をチェックして、以下の正確さを確かなものにする:製造、電気的側面、リソグラフの側面及び回路。解像度向上930を行う際、レイアウトの幾何学的操作を実施し、設計の製造性を向上させる。マスクデータ準備932を行う際、完成品としてのチップを作成するためのマスク作製用「テープアウト」データを提供する。
本開示の実施形態は、以上に述べた段階のうちの1つ以上を行う際に用いることができる。具体的には、一部の実施形態では、設計計画922とフィジカルインプリメンテーション224との間の動作を含むEDAソフトウェア912において本開示を用いることができる。
追加考察
本開示を読解するにあたり、読者は本開示の原則を通じてさらに他の構造的設計及び機能的設計に思い至るであろう。従って、特定の実施形態及び適用例を図示及び説明したが、本開示の実施形態は本明細書に開示の精密な構成及び要素に限定されるものでないことを理解されなければならない。添付の請求項に規定の精神及び範囲から逸脱することなく、本開示の方法及び装置の配置、動作及び詳細には、当業者にとって明らかな種々の修正、変更及び変形が加えられてもよい。