JP2018064080A - 単一ポリ不揮発性メモリデバイス - Google Patents
単一ポリ不揮発性メモリデバイス Download PDFInfo
- Publication number
- JP2018064080A JP2018064080A JP2016210162A JP2016210162A JP2018064080A JP 2018064080 A JP2018064080 A JP 2018064080A JP 2016210162 A JP2016210162 A JP 2016210162A JP 2016210162 A JP2016210162 A JP 2016210162A JP 2018064080 A JP2018064080 A JP 2018064080A
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- doping region
- floating gate
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 125000006850 spacer group Chemical group 0.000 claims abstract description 66
- 239000010410 layer Substances 0.000 claims description 188
- 239000000758 substrate Substances 0.000 claims description 41
- 239000004065 semiconductor Substances 0.000 claims description 38
- 150000002500 ions Chemical class 0.000 claims description 17
- 229910021332 silicide Inorganic materials 0.000 claims description 15
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 15
- 239000011229 interlayer Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 238000000034 method Methods 0.000 description 15
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000006870 function Effects 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000010893 electron trap Methods 0.000 description 4
- 230000014759 maintenance of location Effects 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/452—Ohmic electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
- H01L29/7885—Hot carrier injection from the channel
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 本発明は、改良された単一ポリ不揮発性メモリセル構造に向上したプログラム効率を提供する。
【解決手段】 単一ポリNVMセルは、選択トランジスタと、選択トランジスタに直列接続されるフローティングゲートトランジスタとを含む。選択トランジスタは、選択ゲートと、選択ゲート酸化層と、ソースドーピング領域と、ソースドーピング領域と合併される第1LDD領域と、共有ドーピング領域と、共有ドーピング領域と合併される第2LDD領域とを含む。フローティングゲートトランジスタは、フローティングゲートと、フローティングゲート酸化層と、共有ドーピング領域と、共有ドーピング領域と合併される第3LDD領域と、ドレインドーピング領域とを含む。ドレイン側延伸改質領域は、スペーサの下で、かつ、ドレインドーピング領域に近接して配置される。
【選択図】 図1
【解決手段】 単一ポリNVMセルは、選択トランジスタと、選択トランジスタに直列接続されるフローティングゲートトランジスタとを含む。選択トランジスタは、選択ゲートと、選択ゲート酸化層と、ソースドーピング領域と、ソースドーピング領域と合併される第1LDD領域と、共有ドーピング領域と、共有ドーピング領域と合併される第2LDD領域とを含む。フローティングゲートトランジスタは、フローティングゲートと、フローティングゲート酸化層と、共有ドーピング領域と、共有ドーピング領域と合併される第3LDD領域と、ドレインドーピング領域とを含む。ドレイン側延伸改質領域は、スペーサの下で、かつ、ドレインドーピング領域に近接して配置される。
【選択図】 図1
Description
本発明は、概して、不揮発性メモリデバイスの分野に関する。特に、本発明は、改良されたプログラム性能を有する単一ポリ不揮発性メモリセル構造(single‐poly nonvolatile memory cell structure)に関する。
半導体メモリデバイスは、さまざまな電子デバイスでの使用のため、より一般的になってきている。例えば、不揮発性メモリ(NVM:non‐volatile memory)は、携帯電話、デジタルカメラ、パーソナルデジタルアシスタント、モバイルコンピューティングデバイス及び他のデバイスで広く使用されている。
一般的に、NVMは、マルチタイムプログラマブル(MTP:multi‐time programmable)メモリとワンタイムプログラマブル(OTP:one‐time programmable)メモリとに分けることができる。MTPメモリは、多重読み出し可能、かつ、多重書き込み可能である。例えば、EEPROM及びフラッシュメモリは、一部の対応する電子回路を設計上具備して、プログラミング、消去及び読み出しなどの異なる動作をサポートする。OTPは、単なるプログラミング及び読み出し機能を有する電子回路と共に完璧に機能する。動作を消去するための電子回路は、OTPには必要ない。
追加的な処理費用を削減する単一ポリNVM設計が提案されてきた。単一ポリNVMは、単一層のポリシリコンと共に電荷蓄積フローティングゲート(charge‐storage floating gate)を形成する。単一ポリNVMが一般的なCMOSプロセスと互換性があるので、埋め込みメモリ、混合モード回路内の埋め込み不揮発性メモリ及びマイクロコントローラ(System on Chip:SOCなど)の分野で適用される。
米国特許第6,678,190号明細書には、2つの直列接続されたPMOSトランジスタを有する単一ポリNVMが開示され、プログラミングモードの間、フローティングゲートに適用するためにバイアスが必要ないので、コントロールゲートは、レイアウト上、構造において省略される。第1PMOSトランジスタは、選択トランジスタとして動作する。第2PMOSトランジスタは、第1PMOSトランジスタに接続される。第2PMOSトランジスタのゲートは、フローティングゲートとして機能する。フローティングゲートは、所定の電荷を蓄積するように選択的にプログラムされるか、あるいは、消去される。
高いプログラム性能と共に、プログラミング中の低電圧動作及び低電力消費の特徴をNVM構造に提供することが常に望ましい。
本発明の目的の1つは、改良された単一ポリ不揮発性メモリセル構造に向上したプログラム効率を提供することである。
第1の実施形態によると、単一ポリ不揮発性メモリ(NVM)セルは、半導体基板と、半導体基板内のイオンウェル(ion well)と、イオンウェル上の選択トランジスタと、選択トランジスタに直列接続されるフローティングゲートトランジスタ(floating gate transistor)とを含む。シリサイドブロック(SAB:silicide block)層は、フローティングゲートを覆う。コンタクトエッチストップ層(contact etch stop layer)は、SAB層上に配置される。層間誘電体(ILD:inter‐layer dielectric)層は、コンタクトエッチストップ層上に堆積される。
選択トランジスタは、選択ゲートと、選択ゲートと半導体基板との間の選択ゲート酸化層と、イオンウェル内のソースドーピング領域と、ソースドーピング領域と合併される(merged with)第1低濃度ドープドレイン(LDD:lightly doped drain)領域と、ソースドーピング領域から離間される共有ドーピング領域(commonly shared doping region)
と、共有ドーピング領域と合併される第2LDD領域とを含む。
と、共有ドーピング領域と合併される第2LDD領域とを含む。
フローティングゲートトランジスタは、フローティングゲートと、フローティングゲートと半導体基板との間のフローティングゲート酸化層と、共有ドーピング領域と、共有ドーピング領域と合併される第3LDD領域と、共有ドーピング領域から離間されるドレインドーピング領域とを含む。LDD領域が、ドレインドーピング領域と合併されない。
第1側壁スペーサは、選択ゲートのいずれかの側壁上に設けられ、第2側壁スペーサは、フローティングゲートのいずれかの側壁上に設けられる。第1サリサイド層(first salicide layer)は、ソースドーピング領域上に配置される。第1サリサイド層は、側壁スペーサの底部の縁部に延伸する。
第2サリサイド層は、共有ドーピング領域上に配置される。第2サリサイド層は、第1側壁スペーサの底部の縁部と連続するが、第2側壁スペーサの底部の縁部から所定の距離を保つ。
第3サリサイド層は、ドレインドーピング領域上に配置される。第3サリサイド層は、第2側壁スペーサの底部の縁部から所定の距離を保つ。
第2の実施形態によると、単一ポリNVMセルは、半導体基板と、半導体基板内のイオンウェルと、イオンウェル上の選択トランジスタと、選択トランジスタに直列接続されるフローティングゲートトランジスタとを含む。SAB層は、フローティングゲートを覆う。コンタクトエッチストップ層は、SAB層上に配置される。ILD層は、コンタクトエッチストップ層上に堆積される。
選択トランジスタは、選択ゲートと、選択ゲートと半導体基板との間の選択ゲート酸化層と、イオンウェル内のソースドーピング領域と、ソースドーピング領域と合併される第1LDD領域と、ソースドーピング領域から離間される共有ドーピング領域と、共有ドーピング領域と合併される第2LDD領域とを含む。
フローティングゲートトランジスタは、フローティングゲートと、フローティングゲートと半導体基板との間のフローティングゲート酸化層と、共有ドーピング領域と、共有ドーピング領域から離間されるドレインドーピング領域とを含む。LDD領域が、ドレインドーピング領域と合併されない。
第1側壁スペーサは、選択ゲートのいずれかの側壁上に設けられ、第2側壁スペーサは、フローティングゲートのいずれかの側壁上に設けられる。LDD領域が、第2側壁スペーサの直下の共有ドーピング領域と合併されない。
第3の実施形態によると、単一ポリNVMセルは、半導体基板と、半導体基板内のイオンウェルと、イオンウェル上の選択トランジスタと、選択トランジスタに直列接続されるフローティングゲートトランジスタとを含む。SAB層は、フローティングゲートを覆う。コンタクトエッチストップ層は、SAB層上に配置される。ILD層は、コンタクトエッチストップ層上に堆積される。
選択トランジスタは、選択ゲートと、選択ゲートと半導体基板との間の選択ゲート酸化層と、イオンウェル内のソースドーピング領域と、ソースドーピング領域と合併される第1LDD領域と、ソースドーピング領域から離間される共有ドーピング領域と、共有ドーピング領域と合併される第2LDD領域とを含む。
フローティングゲートトランジスタは、フローティングゲートと、フローティングゲートと半導体基板との間のフローティングゲート酸化層と、共有ドーピング領域と、共有ドーピング領域と合併される第3PLDD領域と、共有ドーピング領域から離間されるドレインドーピング領域と、ドレインドーピング領域と合併されるN型LDD(NLDD:N‐type LDD)領域とを含む。
第4の実施形態によると、単一ポリNVMセルは、半導体基板と、半導体基板内のイオンウェルと、イオンウェル上の選択トランジスタと、選択トランジスタに直列接続されるフローティングゲートトランジスタとを含む。SAB層は、フローティングゲートを覆う。コンタクトエッチストップ層は、SAB層上に配置される。ILD層は、コンタクトエッチストップ層上に堆積される。
選択トランジスタは、選択ゲートと、選択ゲートと半導体基板との間の選択ゲート酸化層と、イオンウェル内のソースドーピング領域と、ソースドーピング領域と合併される第1LDD領域と、ソースドーピング領域から離間される共有ドーピング領域と、共有ドーピング領域と合併される第2LDD領域とを含む。
フローティングゲートトランジスタは、フローティングゲートと、フローティングゲートと半導体基板との間のフローティングゲート酸化層と、共有ドーピング領域と、共有ドーピング領域と合併される第3PLDD領域と、共有ドーピング領域から離間されるドレインドーピング領域と、ドレインドーピング領域と合併されるP−LDD領域とを含む。P−LDD領域は、第3PLDD領域のドーピング濃度よりも低いドーピング濃度を有する。
本発明の上記及びその他の目的が、種々の図形及び図面に図示される好ましい実施形態の以下の詳細な説明を読むと、当業者に明白になることは言うまでもない。
添付図面は、実施形態の更なる理解を提供するために含まれ、本明細書に組み込まれるとともに、本明細書の一部を構成する。図面は、実施形態の一部を例示し、記述と共にそれらの原理を説明するのに役立つ。各図面は下記の通りである。
図1は、本発明の第1の実施形態に従った、単一ポリ不揮発性メモリデバイスのユニットセルを示す概略的な、断面図である。
図2は、本発明の第2の実施形態に従った、単一ポリ不揮発性メモリデバイスのユニットセルを示す概略的な、断面図である。
図3は、本発明の第3の実施形態に従った、単一ポリ不揮発性メモリデバイスのユニットセルを示す概略的な、断面図である。
図4は、本発明の第4の実施形態に従った、単一ポリ不揮発性メモリデバイスのユニットセルを示す概略的な、断面図である。
図5は、他の実施形態に従った、シリサイドブロック(SAB)層が選択ゲートの上面に延伸することを示す概略的な、断面図である。
留意すべきことは、全ての図は、概略的であるということである。図面の部分の相対的な寸法及び比率は、明瞭さ及び利便性のために、大きさを誇張又は縮小してある。同一の符号は、一般的に、修正された実施形態及び異なる実施形態における、対応する特徴又は類似する特徴を参照するために使用される。
以下の記載において、多くの特定の詳細が発明の完全な理解を提供するように与えられる。しかし、当業者にとって、これらの特定の詳細なしに発明を実施できることは明らかである。更に、一部の周知のシステム構成及びプロセス工程は、当業者にとって周知であるため、詳細に開示されていない。他の実施形態を利用することができ、かつ、本発明の範囲から逸脱することなく構造的、論理的及び電気的な変更を行うことができる。
同様に、装置の実施形態を示している図面は、準概略的であり、縮尺通りではなく、一部の寸法は、説明を明確にするために図中で誇張されている。また、複数の実施形態が一部の共通の特徴、同様又は類似の特徴を有するように開示され、かつ、記載されている場合には、その例示及び説明を容易にするために、同様又は類似の特徴は、同様の参照番号で通常説明されている。
図1を参照されたい。図1は、本発明の第1の実施形態に従った、単一ポリ不揮発性メモリデバイスの概略的な断面図である。
図1で示すように、ユニットセル1は、選択トランジスタSTと、選択トランジスタSTに直列接続されるフローティングゲートトランジスタFTとを含む。本発明の第1の実施形態によると、選択トランジスタST及びフローティングゲートトランジスタFTは、P型シリコン基板などの半導体基板100上に配置され得る。Nウェル(NW:N well)110は、半導体基板100に配置され得る。本発明の第1の実施形態によると、選択トランジスタST及びフローティングゲートトランジスタFTは、PMOSトランジスタでよい。
選択トランジスタSTは、選択ゲート(SG:select gate)12と、選択ゲート(SG)12と半導体基板100との間の選択ゲート酸化層120と、選択ゲート(SG)12の各側壁上に設けられる側壁スペーサ122と、Nウェル(NW)110内のP+ソースドーピング領域112と、P+ソースドーピング領域112と合併されるP型低濃度ドープドレイン(PLDD:p‐type lightly doped drain)領域112aと、P+ソースドーピング領域112から離間されるP+ドーピング領域114と、P+ドーピング領域114と合併されるPLDD領域114aとを含む。動作中、P型チャネルは、選択ゲート(SG)12下部のPLDD領域114aとPLDD領域112aとの間に形成され得る。
フローティングゲートトランジスタFTは、フローティングゲート(FG:floating gate)14と、フローティングゲート(FG)14と半導体基板100との間のフローティングゲート酸化層140と、フローティングゲート(FG)14のいずれかの側壁上の側壁スペーサ142と、P+ドーピング領域114と、P+ドーピング領域114と合併されるPLDD領域114bと、P+ドーピング領域114から離間されるP+ドレインドーピング領域116とを含む。P+ドーピング領域114は、選択トランジスタST及びフローティングゲートトランジスタFTによって共有される。第1の実施形態によると、選択ゲート(SG)12及びフローティングゲート(FG)14は、単一層ポリシリコンから作られ、これは、ロジックプロセスと完全な互換性がある。
本発明の第1の実施形態によると、ドレイン側延伸改質領域(drain‐side extension modified region)60は、ユニットセル1のドレイン側における側壁スペーサ142の直下に配置される。ドレイン側延伸改質領域60は、P+ドレインドーピング領域116に近接している。PLDD領域が、P+ドレインドーピング領域116とは合併されず、それにより、P+ドーピング領域114とP+ドレインドーピング領域116との間に非対称的なLDD構成を形成する。ドレイン側延伸改質領域60のドーピング濃度は、Nウェル(NW)110のドーピング濃度と同じである。
そのような構成を提供することによって、より多くの電子及び正孔の対がプログラミング動作中に誘導され得る。より多くの電子は、プログラミング動作中にフローティングゲート(FG)14内に注入され得る。代替的に、破壊(breakdown)を回避するように、特に、160アングストローム超(Gox>160Å)の物理的ゲート酸化膜厚を有するメモリセルのために、ユニットセル1のプログラム電圧は低減され得る。
自己整列したシリサイド(サリサイド)層(self‐alighned silicide layer)212は、P+ソースドーピング領域112上に設けられる。サリサイド層212は、側壁スペーサ122の底部の縁部に延伸することができる。選択ゲート(SG)12の反対側において、サリサイド層214は、P+ドーピング領域114上に設けられる。サリサイド層214は、側壁スペーサ122の底部の縁部と連続するが、側壁スペーサ142の底部の縁部から所定の距離を保つ。つまり、サリサイド層212は、P+ソースドーピング領域112の全表面領域を覆うことができる一方で、サリサイド層214は、P+ドーピング領域114の表面領域を部分的にのみ覆うことができる。本発明の第1の実施形態によると、サリサイド層214は、スペーサ142の縁部から離間されている。
同様に、フローティングゲート(FG)14の反対側において、サリサイド層216は、P+ドレインドーピング領域116上に設けられる。サリサイド層216は、スペーサ142の底部の縁部から所定の距離を保つ。本発明の第1の実施形態によると、サリサイド層210は、選択ゲート(SG)12の上面上に設けられ得る。
特筆すべきことは、シリサイド層が、フローティングゲート(FG)14の上面上には形成されないということである。サリサイドブロック(SAB:salicide block)層300は、フローティングゲート(FG)14を覆うように設けられ得る。第1の実施形態によると、SAB層300は、酸化ケイ素を含むことができるが、それに限らない。
本発明の第1の実施形態によると、SAB層300は、フローティングゲート(FG)14の上面、スペーサ142の表面、P+ドーピング領域114の表面の一部及びP+ドレインドーピング領域116の一部を覆う。上述のサリサイド層214及び216は、SAB層300によって覆われていない領域114及び116の表面領域上のみに形成される。
別の実施形態において、図5に示すように、SAB層300は、選択ゲート12の上面に延伸することができ、かつ、選択ゲート12の上面を部分的に覆うことができる。
スペーサ142とサリサイド層214との間のP+ドーピング領域114内の非サリサイド化領域(non‐salicided region)と、スペーサ142とサリサイド層216との間のP+ドレインドーピング領域116内の非サリサイド化領域とは、欠陥誘発BTB(BTB:band‐to‐band)トンネリング外乱(tunneling disturbance)を減らすことができる。
一部の場合において、全P+ドーピング領域114をSAB層300で覆うことができるので、P+ドーピング領域114上にはシリサイドが形成されないということが理解される。
選択的に、コンフォーマルコンタクトエッチストップ層(CESL:conformal contact etch stop layer)312は、SAB層300上方に堆積されて選択ゲート(SG)12、フローティングゲート(FG)14、サリサイド層212、214及び216を覆うことができる。第1の実施形態によると、コンフォーマルなCESL312は、窒化シリコン層でよく、かつ、化学気相成長プロセスを用いることによって堆積され得る。
コンフォーマルなCESL312におけるケイ素対窒素の割合は、その電子トラップ機能を低下させるように(例えば、反応チャンバ内のSiH4/NH3の割合を調整することによって)調整され得る。特筆すべきことは、CESL312は、SAB層300のため、フローティングゲート(FG)14又はスペーサ142と直接接触しないということである。フローティングゲート(FG)14をSAB層300と共にCESL312から分離することによって、単一ポリNVMのデータ保持特性は向上する。
層間誘電体(ILD)層320は、CESL312上に堆積され得る。ILD層320は、CESL312よりも厚く、かつ、選択ゲート(SG)12とフローティングゲート(FG)14との間の空間を完全に埋めるように堆積される。必要であれば、化学機械研磨(CMP:chemical mechanical polishing)プロセスを行ってILD層320の上面を平坦化することができる。ソースラインコンタクト321及びビットラインコンタクト322が、ILD層320に形成される。ソースライン(SL:source line)及びビットライン(BL:bit line)は、第1金属層内で画定されてソースラインコンタクト321及びビットラインコンタクト322にそれぞれ
接続することができる。
接続することができる。
図2を参照されたい。図2は、本発明の第2の実施形態に従った単一ポリ不揮発性メモリデバイスのユニットセルを示す概略的な断面図である。
図2に示すように、同様に、ユニットセル2は、選択トランジスタSTと、選択トランジスタSTに直列接続されるフローティングゲートトランジスタFTとを含む。本発明の第2の実施形態によると、選択トランジスタST及びフローティングゲートトランジスタFTは、P型シリコン基板などの半導体基板100上に配置され得る。Nウェル(NW)110は、半導体基板100に形成され得る。
選択トランジスタSTは、選択ゲート(SG)12と、選択ゲート(SG)12と半導体基板100との間の選択ゲート酸化層120と、選択ゲート(SG)12のいずれかの側壁上に設けられる側壁スペーサ122と、Nウェル(NW)110内のP+ソースドーピング領域112と、P+ソースドーピング領域112と合併されるP型低濃度ドープドレイン(PLDD)領域112aと、P+ソースドーピング領域112から離間されるP+ドーピング領域114と、P+ドーピング領域114と合併されるPLDD領域114aとを含む。動作中、P型チャネルは、選択ゲート(SG)12下部のPLDD領域114aとPLDD領域112aとの間に形成され得る。
フローティングゲートトランジスタFTは、フローティングゲート(FG)14と、フローティングゲート(FG)14と半導体基板100との間のフローティングゲート酸化層140と、フローティングゲート(FG)14のいずれかの側壁上の側壁スペーサ142と、P+ドーピング領域114と、P+ドーピング領域114から離間されるP+ドレインドーピング領域116とを含む。P+ドーピング領域114は、選択トランジスタST及びフローティングゲートトランジスタFTによって共有される。第2の実施形態によると、選択ゲート(SG)12及びフローティングゲート(FG)14は、単一層ポリシリコンから作られ、これは、ロジックプロセスと完全な互換性がある。
本発明の第2の実施形態によると、ドレイン側延伸改質領域60は、ユニットセル2のドレイン側において側壁スペーサ142直下に配置される。ドレイン側延伸改質領域60は、P+ドレインドーピング領域116に近接する。延伸改質領域62は、側壁スペーサ142直下に配置される。延伸改質領域62は、P+ドーピング領域114に近接する。PLDD領域が、P+ドレインドーピング領域116と合併されず、PLDD領域が、スペーサ142の下でP+ドーピング領域114と合併されず、それにより、P+ドーピング領域114とP+ドレインドーピング領域116との間に非LDD構成を形成する。
自己整列したシリサイド(サリサイド)層212は、P+ソースドーピング領域112上に設けられる。サリサイド層212は、側壁スペーサ122の底部の縁部に延伸することができる。選択ゲート(SG)12の反対側において、サリサイド層214は、P+ドーピング領域114上に設けられる。サリサイド層214は、側壁スペーサ122の底部の縁部と連続するが、側壁スペーサ142の底部の縁部から所定の距離を保つ。つまり、サリサイド層212は、P+ソースドーピング領域112の全表面領域を覆うことができる一方で、サリサイド層214は、P+ドーピング領域114の表面領域を部分的にのみ覆うことができる。本発明の第2の実施形態によると、サリサイド層214は、スペーサ142の縁部から離間される。
同様に、フローティングゲート(FG)14の反対側において、サリサイド層216は、P+ドレインドーピング領域116上に設けられる。サリサイド層216は、スペーサ142の底部の縁部から所定の距離を保つ。本発明の第2の実施形態によると、サリサイド層210は、選択ゲート(SG)12の上面上に設けられ得る。
特筆すべきことは、シリサイド層が、フローティングゲート(FG)14の上面上には形成されないということである。サリサイドブロック(SAB)層300は、フローティングゲート(FG)14を覆うように設けられ得る。第2の実施形態によると、SAB層300は、酸化ケイ素を含むことができるが、それに限らない。
本発明の第2の実施形態によると、SAB層300は、フローティングゲート(FG)14の上面、スペーサ142の表面、P+ドーピング領域114の表面の一部及びP+ドレインドーピング領域116の一部を覆う。上述のサリサイド層214及び216は、SAB層300によって覆われていない領域114及び116の表面領域上のみに形成される。図5に図示するように、SAB層300は、選択ゲート12の上面に延伸することができ、かつ、選択ゲート12の上面を部分的に覆うことができる。
選択的に、コンフォーマルコンタクトエッチストップ層(CESL)312は、SAB層300上方に堆積されて選択ゲート(SG)12、フローティングゲート(FG)14、サリサイド層212、214及び216を覆うことができる。第2の実施形態によると、コンフォーマルなCESL312は、窒化シリコン層でよく、かつ、化学気相成長プロセスを用いることによって堆積され得る。
コンフォーマルなCESL312におけるケイ素対窒素の割合は、その電子トラップ機能を低下させるように(例えば、反応チャンバ内のSiH4/NH3の割合を調整することによって)調整され得る。特筆すべきことは、CESL312は、SAB層300のため、フローティングゲート(FG)14又はスペーサ142と直接接触しないということである。フローティングゲート(FG)14をSAB層300と共にCESL312から分離することによって、単一ポリNVMのデータ保持特性は向上する。
層間誘電体(ILD)層320は、CESL312上に堆積され得る。ILD層320は、CESL312よりも厚く、かつ、選択ゲート(SG)12とフローティングゲート(FG)14との間の空間を完全に埋めるように堆積される。必要であれば、化学機械研磨(CMP)プロセスを行ってILD層320の上面を平坦化することができる。ソースラインコンタクト321及びビットラインコンタクト322がILD層320に形成される。ソースライン(SL)及びビットライン(BL)は、第1金属層内で画定されてソースラインコンタクト321及びビットラインコンタクト322にそれぞれ
接続することができる。
接続することができる。
図3を参照されたい。図3は、本発明の第3の実施形態に従った単一ポリ不揮発性メモリデバイスのユニットセルを示す概略的な断面図である。
図3に示すように、同様に、ユニットセル3は、選択トランジスタSTと、選択トランジスタSTに直列接続されるフローティングゲートトランジスタFTとを含む。本発明の第3の実施形態によると、選択トランジスタST及びフローティングゲートトランジスタFTは、P型シリコン基板などの半導体基板100上に配置され得る。Nウェル(NW)110は、半導体基板100に形成され得る。
選択トランジスタSTは、選択ゲート(SG)12と、選択ゲート(SG)12と半導体基板100との間の選択ゲート酸化層120と、選択ゲート(SG)12のいずれかの側壁上に設けられる側壁スペーサ122と、Nウェル(NW)110内のP+ソースドーピング領域112と、P+ソースドーピング領域112と合併されるP型低濃度ドープドレイン(PLDD)領域112aと、P+ソースドーピング領域112から離間されるP+ドーピング領域114と、P+ドーピング領域114と合併されるPLDD領域114aとを含む。動作中、P型チャネルは、選択ゲート(SG)12下部のPLDD領域114aとPLDD領域112aとの間に形成され得る。
フローティングゲートトランジスタFTは、フローティングゲート(FG)14と、フローティングゲート(FG)14と半導体基板100との間のフローティングゲート酸化層140と、フローティングゲート(FG)14のいずれかの側壁上の側壁スペーサ142と、P+ドーピング領域114と、P+ドーピング領域114と合併されるPLDD領域114bと、P+ドーピング領域114から離間されるP+ドレインドーピング領域116とを含む。ドレイン側延伸改質領域60は、ユニットセル3のドレイン側において側壁スペーサ142直下に配置される。ドレイン側延伸改質領域60は、P+ドレインドーピング領域116に近接する。本発明の第3の実施形態によると、ドレイン側延伸改質領域60は、P+ドレインドーピング領域116の導電性タイプとは異なる導電性タイプを有する。
本発明の第3の実施形態によると、N型低濃度ドープドレイン(NLDD)領域116aは、ドレイン側延伸改質領域60内に形成される。N型低濃度ドープドレイン(NLDD)領域116aは、スペーサ142直下でP+ドレインドーピング領域116と合併される。P+ドーピング領域114は、選択トランジスタST及びフローティングゲートトランジスタFTによって共有される。第3の実施形態によると、選択ゲート(SG)12及びフローティングゲート(FG)14は、単一層ポリシリコンから作られ、これは、ロジックプロセスと完全な互換性がある。
自己整列したシリサイド(サリサイド)層212は、P+ソースドーピング領域112上に設けられる。サリサイド層212は、側壁スペーサ122の底部の縁部に延伸することができる。選択ゲート(SG)12の反対側において、サリサイド層214は、P+ドーピング領域114上に設けられる。サリサイド層214は、側壁スペーサ122の底部の縁部と連続するが、側壁スペーサ142の底部の縁部から所定の距離を保つ。つまり、サリサイド層212は、P+ソースドーピング領域112の全表面領域を覆うことができる一方で、サリサイド層214は、P+ドーピング領域114の表面領域を部分的にのみ覆うことができる。本発明の第3の実施形態によると、サリサイド層214は、スペーサ142の縁部から離間される。
同様に、フローティングゲート(FG)14の反対側において、サリサイド層216は、P+ドレインドーピング領域116上に設けられる。サリサイド層216は、スペーサ142の底部の縁部から所定の距離を保つ。本発明の第3の実施形態によると、サリサイド層210は、選択ゲート(SG)12の上面上に設けられ得る。
特筆すべきことは、シリサイド層が、フローティングゲート(FG)14の上面上には形成されないということである。サリサイドブロック(SAB)層300は、フローティングゲート(FG)14を覆うように設けられ得る。第3の実施形態によると、SAB層300は、酸化ケイ素を含むことができるが、それに限らない。
本発明の第3の実施形態によると、SAB層300は、フローティングゲート(FG)14の上面、スペーサ142の表面、P+ドーピング領域114の表面の一部及びP+ドレインドーピング領域116の一部を覆う。図5に図示するように、SAB層300は、選択ゲート12の上面に延伸することができ、かつ、選択ゲート12の上面を部分的に覆うことができる。上述のサリサイド層214及び216は、SAB層300によって覆われていない領域114及び116の表面領域上のみに形成される。
選択的に、コンフォーマルコンタクトエッチストップ層(CESL)312は、SAB層300上方に堆積されて選択ゲート(SG)12、フローティングゲート(FG)14、サリサイド層212、214及び216を覆うことができる。第3の実施形態によると、コンフォーマルなCESL312は、窒化シリコン層でよく、かつ、化学気相成長プロセスを用いることによって堆積され得る。
コンフォーマルなCESL312におけるケイ素対窒素の割合は、その電子トラップ機能を低下させるように(例えば、反応チャンバ内のSiH4/NH3の割合を調整することによって)調整され得る。特筆すべきことは、CESL312は、SAB層300のため、フローティングゲート(FG)14又はスペーサ142と直接接触しないということである。フローティングゲート(FG)14をSAB層300と共にCESL312から分離することによって、単一ポリNVMのデータ保持特性は向上する。
層間誘電体(ILD)層320は、CESL312上に堆積され得る。ILD層320は、CESL312よりも厚く、かつ、選択ゲート(SG)12とフローティングゲート(FG)14との間の空間を完全に埋めるように堆積される。必要であれば、化学機械研磨(CMP)プロセスを行ってILD層320の上面を平坦化することができる。ソースラインコンタクト321及びビットラインコンタクト322がILD層320に形成される。ソースライン(SL)及びビットライン(BL)は、第3金属層内で画定されてソースラインコンタクト321及びビットラインコンタクト322にそれぞれ
接続することができる。
接続することができる。
図4を参照されたい。図4は、本発明の第4の実施形態に従った単一ポリ不揮発性メモリデバイスのユニットセルを示す概略的な断面図である。
図4に示すように、同様に、ユニットセル4は、選択トランジスタSTと、選択トランジスタSTに直列接続されるフローティングゲートトランジスタFTとを含む。本発明の第4の実施形態によると、選択トランジスタST及びフローティングゲートトランジスタFTは、P型シリコン基板などの半導体基板100上に配置され得る。Nウェル(NW)110は、半導体基板100に形成され得る。
選択トランジスタSTは、選択ゲート(SG)12と、選択ゲート(SG)12と半導体基板100との間の選択ゲート酸化層120と、選択ゲート(SG)12のいずれかの側壁上に設けられる側壁スペーサ122と、Nウェル(NW)110内のP+ソースドーピング領域112と、P+ソースドーピング領域112と合併されるP型低濃度ドープドレイン(PLDD)領域112aと、P+ソースドーピング領域112から離間されるP+ドーピング領域114と、P+ドーピング領域114と合併されるPLDD領域114aとを含む。動作中、P型チャネルは、選択ゲート(SG)12下部のPLDD領域114aとPLDD領域112aとの間に形成され得る。
フローティングゲートトランジスタFTは、フローティングゲート(FG)14と、フローティングゲート(FG)14と半導体基板100との間のフローティングゲート酸化層140と、フローティングゲート(FG)14のいずれかの側壁上の側壁スペーサ142と、P+ドーピング領域114と、P+ドーピング領域114と合併されるPLDD領域114bと、P+ドーピング領域114から離間されるP+ドレインドーピング領域116とを含む。ドレイン側延伸改質領域60は、ユニットセル4のドレイン側において側壁スペーサ142直下に配置される。ドレイン側延伸改質領域60は、P+ドレインドーピング領域116に近接する。
P−LDD領域116bは、ドレイン側延伸改質領域60内に形成される。P−LDD領域116bは、スペーサ142直下でP+ドレインドーピング領域116と合併される。P−LDD領域116bは、PLDD領域114b及びP+ドレインドーピング領域116のドーピング濃度よりも低いドーピング濃度を有する。P+ドーピング領域114は、選択トランジスタST及びフローティングゲートトランジスタFTによって共有される。第4の実施形態によると、選択ゲート(SG)12及びフローティングゲート(FG)14は、単一層ポリシリコンから作られ、これは、ロジックプロセスと完全な互換性がある。
自己整列したシリサイド(サリサイド)層212は、P+ソースドーピング領域112上に設けられる。サリサイド層212は、側壁スペーサ122の底部の縁部に延伸することができる。選択ゲート(SG)12の反対側において、サリサイド層214は、P+ドーピング領域114上に設けられる。サリサイド層214は、側壁スペーサ122の底部の縁部と連続するが、側壁スペーサ142の底部の縁部から所定の距離を保つ。つまり、サリサイド層212は、P+ソースドーピング領域112の全表面領域を覆うことができる一方で、サリサイド層214は、P+ドーピング領域114の表面領域を部分的にのみ覆うことができる。本発明の第4の実施形態によると、サリサイド層214は、スペーサ142の縁部から離間される。
同様に、フローティングゲート(FG)14の反対側において、サリサイド層216は、P+ドレインドーピング領域116上に設けられる。サリサイド層216は、スペーサ142の底部の縁部から所定の距離を保つ。本発明の第4の実施形態によると、サリサイド層210は、選択ゲート(SG)12の上面上に設けられ得る。
特筆すべきことは、シリサイド層が、フローティングゲート(FG)14の上面上には形成されないということである。サリサイドブロック(SAB)層300は、フローティングゲート(FG)14を覆うように設けられ得る。第4の実施形態によると、SAB層300は、酸化ケイ素を含むことができるが、それに限らない。
本発明の第4の実施形態によると、SAB層300は、フローティングゲート(FG)14の上面、スペーサ142の表面、P+ドーピング領域114の表面の一部及びP+ドレインドーピング領域116の一部を覆う。図5に図示するように、SAB層300は、選択ゲート12の上面に延伸することができ、かつ、選択ゲート12の上面を部分的に覆うことができる。上述のサリサイド層214及び216は、SAB層300によって覆われていない領域114及び116の表面領域上のみに形成される。
選択的に、コンフォーマルコンタクトエッチストップ層(CESL)312は、SAB層300上方に堆積されて選択ゲート(SG)12、フローティングゲート(FG)14、サリサイド層212、214及び216を覆うことができる。第4の実施形態によると、コンフォーマルなCESL312は、窒化シリコン層でよく、かつ、化学気相成長プロセスを用いることによって堆積され得る。
コンフォーマルなCESL312におけるケイ素対窒素の割合は、その電子トラップ機能を低下させるように(例えば、反応チャンバ内のSiH4/NH3の割合を調整することによって)調整され得る。特筆すべきことは、CESL312は、SAB層300のため、フローティングゲート(FG)14又はスペーサ142と直接接触しないということである。フローティングゲート(FG)14をSAB層300と共にCESL312から分離することによって、単一ポリNVMのデータ保持特性は向上する。
層間誘電体(ILD)層320は、CESL312上に堆積され得る。ILD層320は、CESL312よりも厚く、かつ、選択ゲート(SG)12とフローティングゲート(FG)14との間の空間を完全に埋めるように堆積される。必要であれば、化学機械研磨(CMP)プロセスを行ってILD層320の上面を平坦化することができる。ソースラインコンタクト321及びビットラインコンタクト322がILD層320に形成される。ソースライン(SL)及びビットライン(BL)は、第4金属層内で画定されてソースラインコンタクト321及びビットラインコンタクト322にそれぞれ
接続することができる。
接続することができる。
上記の実施形態におけるPLDD領域114bはまた、NLDD領域又はP−LDD領域と入れ替えることができるか、あるいは、省略さえできる。
当業者であれば、本発明の教示を維持しながら、装置及び方法の多くの変更及び代替が行われ得ることを容易に気付くだろう。従って、上記の開示は、添付した請求項の境界及び範囲(metes and bounds)によってのみ限定されるものとして理解されるべきである。
1 ユニットセル
2 ユニットセル
3 ユニットセル
4 ユニットセル
12 選択ゲート(SG)
14 フローティングゲート(FG)
60 ドレイン側延伸改質領域
62 延伸改質領域
100 半導体基板
110 Nウェル(NW)
112 P+ソースドーピング領域
112a P型低濃度ドープドレイン(PLDD)領域
114 P+ドーピング領域
114a PLDD領域
114b PLDD領域
116 P+ドレインドーピング領域
116a N型低濃度ドープドレイン(NLDD)領域
116b P−LDD領域
120 選択ゲート酸化層
122 側壁スペーサ
140 フローティングゲート酸化層
142 側壁スペーサ
210 サリサイド層
212 シリサイド層又はサリサイド層
214 シリサイド層又はサリサイド層
216 サリサイド層
300 サリサイドブロック(SAB)層
312 コンフォーマルコンタクトエッチストップ層(CESL)
320 層間誘電体(ILD)層
321 ソースラインコンタクト
322 ビットラインコンタクト
BL ビットライン
FT フローティングゲートトランジスタ
NLDD N型低濃度ドープドレイン
NW Nウェル
SG 選択ゲート
SL ソースライン
ST 選択トランジスタ
2 ユニットセル
3 ユニットセル
4 ユニットセル
12 選択ゲート(SG)
14 フローティングゲート(FG)
60 ドレイン側延伸改質領域
62 延伸改質領域
100 半導体基板
110 Nウェル(NW)
112 P+ソースドーピング領域
112a P型低濃度ドープドレイン(PLDD)領域
114 P+ドーピング領域
114a PLDD領域
114b PLDD領域
116 P+ドレインドーピング領域
116a N型低濃度ドープドレイン(NLDD)領域
116b P−LDD領域
120 選択ゲート酸化層
122 側壁スペーサ
140 フローティングゲート酸化層
142 側壁スペーサ
210 サリサイド層
212 シリサイド層又はサリサイド層
214 シリサイド層又はサリサイド層
216 サリサイド層
300 サリサイドブロック(SAB)層
312 コンフォーマルコンタクトエッチストップ層(CESL)
320 層間誘電体(ILD)層
321 ソースラインコンタクト
322 ビットラインコンタクト
BL ビットライン
FT フローティングゲートトランジスタ
NLDD N型低濃度ドープドレイン
NW Nウェル
SG 選択ゲート
SL ソースライン
ST 選択トランジスタ
Claims (17)
- 単一ポリ不揮発性メモリ(NVM)セルであって、
半導体基板と、
前記半導体基板内のイオンウェルと、
前記イオンウェル上の選択トランジスタであり、前記選択トランジスタは、選択ゲートと、前記選択ゲートと前記半導体基板との間の選択ゲート酸化層と、前記イオンウェル内のソースドーピング領域と、前記ソースドーピング領域と合併される第1低濃度ドープドレイン(LDD)領域と、前記ソースドーピング領域から離間される共有ドーピング領域と、前記共有ドーピング領域と合併される第2LDD領域とを備える、選択トランジスタと、
前記選択トランジスタに直列接続されるフローティングゲートトランジスタであり、前記フローティングゲートトランジスタは、フローティングゲートと、前記フローティングゲートと前記半導体基板との間のフローティングゲート酸化層と、前記共有ドーピング領域と、前記共有ドーピング領域と合併される第3LDD領域と、前記共有ドーピング領域から離間されるドレインドーピング領域とを備える、フローティングゲートトランジスタと、
スペーサの下で、かつ、前記ドレインドーピング領域に近接するドレイン側延伸改質領域と、
前記ソースドーピング領域上の第1サリサイド層と、
前記フローティングゲートを覆い、かつ、前記フローティングゲートと直接接触しているシリサイドブロック(SAB)層と、
を含む、
単一ポリNVMセル。 - 前記ドレイン側延伸改質領域のドーピング濃度は、前記イオンウェルのドーピング濃度と同じである、請求項1に記載の単一ポリNVMセル。
- 前記ドレイン側延伸改質領域は、前記ドレインドーピング領域の導電性タイプとは異なる導電性タイプを有する、請求項1に記載の単一ポリNVMセル。
- 前記ドレイン側延伸改質領域のドーピング濃度は、前記ドレインドーピング領域のドーピング濃度よりも低い、請求項1に記載の単一ポリNVMセル。
- 前記SAB層上にコンタクトエッチストップ層を更に含み、前記フローティングゲートは、前記SAB層によって前記コンタクトエッチストップ層から分離される、請求項1に記載の単一ポリNVMセル。
- 前記コンタクトエッチストップ層上に層間誘電体(ILD)層を更に含む、請求項5に記載の単一ポリNVMセル。
- 前記選択ゲートの各側壁上に設けられる第1側壁スペーサと、前記フローティングゲートの各側壁上に設けられる第2側壁スペーサとを更に含む、請求項1に記載の単一ポリNVMセル。
- 前記第1サリサイド層は、前記第1側壁スペーサの底部の縁部に延伸する、請求項7に記載の単一ポリNVMセル。
- 前記共有ドーピング領域上に第2サリサイド層を更に含み、前記第2サリサイド層は、前記第1側壁スペーサの底部の縁部と連続するが、前記第2側壁スペーサの底部の縁部から所定の距離を保つ、請求項8に記載の単一ポリNVMセル。
- 前記ドレインドーピング領域上に第3サリサイド層を更に含み、前記第3サリサイド層は、前記第2側壁スペーサの底部の縁部から所定の距離を保つ、請求項9に記載の単一ポリNVMセル。
- 前記選択ゲートの上面上に第4サリサイド層を更に含む、請求項10に記載の単一ポリNVMセル。
- シリサイド層が、前記フローティングゲートの上面上に形成されない、請求項1に記載の単一ポリNVMセル。
- 前記SAB層は、酸化ケイ素を含む、請求項1に記載の単一ポリNVMセル。
- 前記SAB層は、前記フローティングゲートの上面、前記第2側壁スペーサの表面、前記共有ドーピング領域の一部のみ及び前記ドレインドーピング領域の一部のみを覆い、かつ、それらと直接接触している、請求項7に記載の単一ポリNVMセル。
- 前記選択トランジスタ及び前記フローティングゲートトランジスタは、両方ともPMOSトランジスタである、請求項1に記載の単一ポリNVMセル。
- 前記イオンウェルは、Nウェルであり、前記ソースドーピング領域、前記共有ドーピング領域及び前記ドレインドーピング領域は、P+ドーピング領域である、請求項15に記載の単一ポリNVMセル。
- 前記第1LDD領域、前記第2LDD領域及び前記第3LDD領域は、PLDD領域である、請求項16に記載の単一ポリNVMセル。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201562242310P | 2015-10-16 | 2015-10-16 | |
US15/293,299 US10083757B2 (en) | 2015-10-16 | 2016-10-14 | Single poly nonvolatile memory device |
US15/293,299 | 2016-10-14 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018153110A Division JP6681954B2 (ja) | 2015-10-16 | 2018-08-16 | 単一ポリ不揮発性メモリデバイス |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018064080A true JP2018064080A (ja) | 2018-04-19 |
Family
ID=58523092
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016210162A Pending JP2018064080A (ja) | 2015-10-16 | 2016-10-27 | 単一ポリ不揮発性メモリデバイス |
JP2018153110A Active JP6681954B2 (ja) | 2015-10-16 | 2018-08-16 | 単一ポリ不揮発性メモリデバイス |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018153110A Active JP6681954B2 (ja) | 2015-10-16 | 2018-08-16 | 単一ポリ不揮発性メモリデバイス |
Country Status (4)
Country | Link |
---|---|
US (2) | US9805806B2 (ja) |
JP (2) | JP2018064080A (ja) |
CN (2) | CN107871745B (ja) |
TW (2) | TWI613655B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021020082A1 (ja) * | 2019-08-01 | 2021-02-04 | ローム株式会社 | 不揮発性半導体記憶装置 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102143260B1 (ko) | 2016-01-15 | 2020-08-11 | 매그나칩 반도체 유한회사 | 싱글 폴리 비휘발성 기억소자, 이의 제조 방법 및 싱글 폴리 비휘발성 기억소자 어레이 |
US10505521B2 (en) * | 2018-01-10 | 2019-12-10 | Ememory Technology Inc. | High voltage driver capable of preventing high voltage stress on transistors |
US10797063B2 (en) | 2018-01-10 | 2020-10-06 | Ememory Technology Inc. | Single-poly nonvolatile memory unit |
KR102460296B1 (ko) * | 2018-01-30 | 2022-10-31 | 주식회사 키파운드리 | 싱글 폴리 mtp 셀 및 그의 동작 방법 |
TWI698003B (zh) * | 2018-06-15 | 2020-07-01 | 卡比科技有限公司 | 非揮發性記憶體裝置 |
US10734398B2 (en) * | 2018-08-29 | 2020-08-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Flash memory structure with enhanced floating gate |
US11164881B2 (en) * | 2018-09-11 | 2021-11-02 | Globalfoundries Singapore Pte. Ltd. | Transistor device, memory arrays, and methods of forming the same |
US10763212B1 (en) * | 2019-04-18 | 2020-09-01 | Nanya Technology Corporation | Semiconductor structure |
US11508719B2 (en) * | 2019-05-13 | 2022-11-22 | Ememory Technology Inc. | Electrostatic discharge circuit |
CN112397516A (zh) * | 2019-08-13 | 2021-02-23 | 长鑫存储技术有限公司 | 反熔丝存储单元及其制作方法 |
CN112447739B (zh) * | 2019-09-02 | 2023-09-19 | 联芯集成电路制造(厦门)有限公司 | 半导体存储装置 |
US11605438B2 (en) | 2020-11-16 | 2023-03-14 | Ememory Technology Inc. | Memory device for improving weak-program or stuck bit |
US20220415914A1 (en) * | 2021-06-25 | 2022-12-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method to improve data retention of non-volatile memory in logic processes |
US11818887B2 (en) | 2021-10-14 | 2023-11-14 | Ememory Technology Inc. | Erasable programmable single-poly non-volatile memory cell and associated array structure |
TWI826258B (zh) * | 2023-02-10 | 2023-12-11 | 力晶積成電子製造股份有限公司 | 電晶體元件及其製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007142398A (ja) * | 2005-11-17 | 2007-06-07 | Ememory Technology Inc | 単層ポリシリコン不揮発性メモリーセルの駆動方法 |
JP2008071454A (ja) * | 2006-09-15 | 2008-03-27 | Sharp Corp | 半導体記憶装置およびその書き込み方法 |
JP2015128083A (ja) * | 2013-12-27 | 2015-07-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2015211138A (ja) * | 2014-04-25 | 2015-11-24 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2016143856A (ja) * | 2015-02-05 | 2016-08-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2016532292A (ja) * | 2013-07-30 | 2016-10-13 | シノプシス, インコーポレイテッドSyn0Psys, Inc. | 分離されたキャパシタを有する非対称高密度不揮発性メモリ |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5777361A (en) | 1996-06-03 | 1998-07-07 | Motorola, Inc. | Single gate nonvolatile memory cell and method for accessing the same |
US6660585B1 (en) * | 2000-03-21 | 2003-12-09 | Aplus Flash Technology, Inc. | Stacked gate flash memory cell with reduced disturb conditions |
CN1258218C (zh) * | 2001-11-20 | 2006-05-31 | 旺宏电子股份有限公司 | 一种系统整合芯片的制作方法 |
KR20050002507A (ko) * | 2003-06-30 | 2005-01-07 | 주식회사 하이닉스반도체 | 플래쉬 메모리셀 제조 방법 |
KR100539247B1 (ko) * | 2004-02-04 | 2005-12-27 | 삼성전자주식회사 | 스플릿 게이트형 비휘발성 반도체 메모리 소자 및 그제조방법 |
US7078761B2 (en) * | 2004-03-05 | 2006-07-18 | Chingis Technology Corporation | Nonvolatile memory solution using single-poly pFlash technology |
TWI285944B (en) | 2005-01-13 | 2007-08-21 | Powerchip Semiconductor Corp | Method for manufacturing non-volatile memory |
TWI287868B (en) * | 2005-11-17 | 2007-10-01 | Ememory Technology Inc | Single-poly non-volatile memory device |
JP2007250854A (ja) * | 2006-03-16 | 2007-09-27 | Nec Electronics Corp | 半導体記憶装置およびその製造方法 |
US7514740B2 (en) * | 2006-07-10 | 2009-04-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Logic compatible storage device |
US7440311B2 (en) | 2006-09-28 | 2008-10-21 | Novelics, Llc | Single-poly non-volatile memory cell |
US7889553B2 (en) | 2007-04-24 | 2011-02-15 | Novelics, Llc. | Single-poly non-volatile memory cell |
JP5129541B2 (ja) * | 2007-10-15 | 2013-01-30 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US9484435B2 (en) | 2007-12-19 | 2016-11-01 | Texas Instruments Incorporated | MOS transistor with varying channel width |
WO2009122560A1 (ja) | 2008-03-31 | 2009-10-08 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置 |
US7923328B2 (en) * | 2008-04-15 | 2011-04-12 | Freescale Semiconductor, Inc. | Split gate non-volatile memory cell with improved endurance and method therefor |
US8344443B2 (en) | 2008-04-25 | 2013-01-01 | Freescale Semiconductor, Inc. | Single poly NVM devices and arrays |
US8592886B2 (en) | 2012-03-08 | 2013-11-26 | Ememory Technology Inc. | Erasable programmable single-ploy nonvolatile memory |
US9018691B2 (en) * | 2012-12-27 | 2015-04-28 | Ememory Technology Inc. | Nonvolatile memory structure and fabrication method thereof |
US9362374B2 (en) * | 2013-06-27 | 2016-06-07 | Globalfoundries Singapore Pte. Ltd. | Simple and cost-free MTP structure |
US9275864B2 (en) * | 2013-08-22 | 2016-03-01 | Freescale Semiconductor,Inc. | Method to form a polysilicon nanocrystal thin film storage bitcell within a high k metal gate platform technology using a gate last process to form transistor gates |
US9236453B2 (en) | 2013-09-27 | 2016-01-12 | Ememory Technology Inc. | Nonvolatile memory structure and fabrication method thereof |
KR101668839B1 (ko) * | 2014-12-12 | 2016-10-24 | 주식회사 윙코 | 듀얼 폴리 비휘발성 메모리 |
-
2016
- 2016-09-25 US US15/275,454 patent/US9805806B2/en active Active
- 2016-10-14 US US15/293,299 patent/US10083757B2/en active Active
- 2016-10-27 JP JP2016210162A patent/JP2018064080A/ja active Pending
- 2016-11-22 TW TW105138210A patent/TWI613655B/zh active
- 2016-11-24 CN CN201611045249.XA patent/CN107871745B/zh active Active
-
2017
- 2017-01-12 TW TW106100945A patent/TWI613797B/zh active
- 2017-02-14 CN CN201710078633.8A patent/CN107978600B/zh active Active
-
2018
- 2018-08-16 JP JP2018153110A patent/JP6681954B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007142398A (ja) * | 2005-11-17 | 2007-06-07 | Ememory Technology Inc | 単層ポリシリコン不揮発性メモリーセルの駆動方法 |
JP2008071454A (ja) * | 2006-09-15 | 2008-03-27 | Sharp Corp | 半導体記憶装置およびその書き込み方法 |
JP2016532292A (ja) * | 2013-07-30 | 2016-10-13 | シノプシス, インコーポレイテッドSyn0Psys, Inc. | 分離されたキャパシタを有する非対称高密度不揮発性メモリ |
JP2015128083A (ja) * | 2013-12-27 | 2015-07-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2015211138A (ja) * | 2014-04-25 | 2015-11-24 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2016143856A (ja) * | 2015-02-05 | 2016-08-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021020082A1 (ja) * | 2019-08-01 | 2021-02-04 | ローム株式会社 | 不揮発性半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
US10083757B2 (en) | 2018-09-25 |
CN107978600A (zh) | 2018-05-01 |
CN107978600B (zh) | 2021-04-20 |
US20170110467A1 (en) | 2017-04-20 |
US9805806B2 (en) | 2017-10-31 |
TW201812774A (zh) | 2018-04-01 |
US20170110195A1 (en) | 2017-04-20 |
CN107871745A (zh) | 2018-04-03 |
TWI613797B (zh) | 2018-02-01 |
JP6681954B2 (ja) | 2020-04-15 |
JP2018182349A (ja) | 2018-11-15 |
TW201814890A (zh) | 2018-04-16 |
CN107871745B (zh) | 2020-04-24 |
TWI613655B (zh) | 2018-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6681954B2 (ja) | 単一ポリ不揮発性メモリデバイス | |
JP6066958B2 (ja) | 不揮発性メモリ構造 | |
US9640262B2 (en) | Highly scalable single-poly non-volatile memory cell | |
US8956941B2 (en) | Manufacturing method of semiconductor device | |
US10103157B2 (en) | Nonvolatile memory having a shallow junction diffusion region | |
US10083976B2 (en) | Nonvolatile memory with erase gate region | |
US9245899B2 (en) | Semiconductor devices and methods of fabricating the same | |
US20160064507A1 (en) | Semiconductor device and method of manufacturing same | |
US10128259B1 (en) | Method for manufacturing embedded memory using high-K-metal-gate (HKMG) technology | |
US9837427B2 (en) | Semiconductor device and method of manufacturing the same | |
US20120091462A1 (en) | Tft monos or sonos memory cell structures | |
US11659709B2 (en) | Single well one transistor and one capacitor nonvolatile memory device and integration schemes | |
US10388660B2 (en) | Semiconductor device and method for manufacturing the same | |
JP2004266203A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180417 |