JP2016519642A - 半導体基板中の制御可能な酸素濃度 - Google Patents

半導体基板中の制御可能な酸素濃度 Download PDF

Info

Publication number
JP2016519642A
JP2016519642A JP2016504434A JP2016504434A JP2016519642A JP 2016519642 A JP2016519642 A JP 2016519642A JP 2016504434 A JP2016504434 A JP 2016504434A JP 2016504434 A JP2016504434 A JP 2016504434A JP 2016519642 A JP2016519642 A JP 2016519642A
Authority
JP
Japan
Prior art keywords
container
oxygen concentration
iii
crystal substrates
supplying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016504434A
Other languages
English (en)
Other versions
JP6330899B2 (ja
Inventor
ヤング、モリス
ザン、デイヴィス
ウェンセン リュー、ヴィンセント
ウェンセン リュー、ヴィンセント
ワン、ユアンリー
Original Assignee
ベイジン トンメイ クリスタル テクノロジー カンパニー リミテッド
ベイジン トンメイ クリスタル テクノロジー カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ベイジン トンメイ クリスタル テクノロジー カンパニー リミテッド, ベイジン トンメイ クリスタル テクノロジー カンパニー リミテッド filed Critical ベイジン トンメイ クリスタル テクノロジー カンパニー リミテッド
Publication of JP2016519642A publication Critical patent/JP2016519642A/ja
Application granted granted Critical
Publication of JP6330899B2 publication Critical patent/JP6330899B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • C30B11/003Heating or cooling of the melt or the crystallised material
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • C30B11/006Controlling or regulating
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • C30B11/14Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method characterised by the seed, e.g. its crystallographic orientation
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/42Gallium arsenide
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/44Gallium phosphide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3228Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of AIIIBV compounds, e.g. to make them semi-insulating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

III−V族の化合物半導体基板中の酸素濃度を制御する方法は、複数のIII−V族の結晶基板を容器の中に供給する段階と、所定量の材料を該容器の中に供給する段階とを備える。所定量の材料の原子は、酸素原子との高化学反応性を有する。方法は、容器内を所定の圧力に保持する段階と、結晶基板中に酸素濃度をもたらす目的で、複数のIII−V族の結晶基板をアニールする段階とを更に備える。酸素濃度は、所定量の材料と関連している。

Description

本発明の複数の例示的な実施形態は、一般的に、半導体製造に関し、より具体的にはIII−V族の化合物半導体基板中の酸素濃度を制御する方法に関する。
ガリウムヒ素(GaAs)、インジウムリン(InP)、及びガリウムリン(GaP)などのIII−V族の半導体化合物の群は、マイクロ波周波数集積回路、赤外発光ダイオード、レーザダイオード、太陽電池、高出力高周波の電子機器、及び光学システムなどのデバイス製造に広く用いられている。多くの製品のデバイス歩留まり及び性能特性は、製造に用いられる半導体プロセスガス中の微量不純物の存在によって決まる。結果として、不純物は、単結晶基板中にドープされ得る。努力、創意、技術革新を注ぎ込むことによって、そのようなシステム及び方法を向上させる解決法が実現され、本発明の複数の実施形態に関連して、説明される。
本発明の1つの例示的な実施形態に係る、III−V族の化合物半導体基板中の酸素濃度を制御する方法は、複数のIII−V族の結晶基板を容器に供給する段階と、所定量の材料を該容器に提供する段階とを備える。所定量の材料の原子は、容器内の酸素原子との高化学反応性を有する。方法は、容器内を所定の圧力に保持する段階と、結晶基板中に酸素濃度をもたらす目的で、複数のIII−V族の結晶基板をアニールする段階とを更に備える。酸素濃度は、所定量の材料と関連している。
本発明の1つの例示的な実施形態に係る、III−V族の化合物半導体基板は、制御可能な酸素濃度を有する。酸素濃度は、複数のIII−V族の結晶基板を容器に供給し、所定量の材料を該容器に供給して、該容器内を所定の圧力に保持し、結晶基板中に酸素濃度をもたらすべく、複数のIII−V族の結晶基板をアニールすることによって、制御される。III−V族の結晶基板の酸素濃度は、所定量の材料と関連している。
本発明の1つの例示的な実施形態に係る、コンピュータプログラム製品は、非一時的なコンピュータ可読記憶媒体と、その中に格納される複数のコンピュータプログラム命令を含む。複数のコンピュータプログラム命令は、複数のIII−V族の結晶基板を容器の中に供給し、所定量の材料を該容器の中に供給するように構成された、複数のプログラム命令を含む。所定量の材料の原子は、酸素原子との高化学反応性を有する。複数のコンピュータプログラム可能な命令は、容器内を所定の圧力に保持する段階と、単結晶基板中に酸素濃度をもたらすべく、複数のIII−V族の結晶基板をアニールする段階とを更に含む。III−V族の結晶基板の酸素濃度は、所定量の材料と関連している。
こうして本発明の複数の例示的な実施形態を一般的な用語で説明したが、次に参照が複数の添付図面に対してなされる。複数の添付図面は、必ずしも縮尺通りには描かれていない。
いくつかの例示的な実施形態に従い、半導体基板中の酸素濃度を制御する方法を示す。
いくつかの例示的な実施形態に従い、複数の結晶基板、及び酸素原子との高化学反応性を有する所定量の材料を含んだ、密閉容器を示す。
酸素と炭素重量との間の例示的な関係を説明する表を示す。
いくつかの例示的な実施形態に従い、酸素と炭素重量との間の例示的な関係を示すグラフを示す。
いくつかの実施形態に従い、システムを制御するように構成され得る回路の概略ブロック図を示す。
次に、本開示が、複数の添付図面を参照してより完全に説明される。その中には、本開示のいくつかの実施形態が示されるが、すべての実施形態が示されるとは限らない。この開示は、多くの異なる形態で具現化されてよく、記載された複数の実施形態に限定されるものとして、解釈されるべきではない。むしろ、これらの複数の例示的な実施形態は、この開示が、十分かつ完全であり、また本開示の範囲を当業者に十分に伝えるように、提供される。全体にわたって、同様の数字は、同様の要素を指す。
図1は、III−V族の化合物半導体基板中の酸素濃度を制御する、例示的な方法を示す(本明細書に用いられる「例」、「例示的」などの用語は、「例、事例、説明図として役割を果たす」ことを指す)。本発明の説明を容易にする目的で、説明は、特定のIII−V族の化合物半導体材料のガリウムヒ素(「GaAs」)に注目するが、方法(及び/又は、その態様)は、例えばインジウムリン(InP)、ガリウムリン(GaP)、及び/又は、半導体基板の製造及び/又は任意の他の目的に用いられる他の複数の材料などの他の複数の化学物質に、容易に適用又は適合され得る。例えば、いくつかの実施形態は、製造されているGaAs基板中の酸素濃度を制御する能力を実現する目的で、GaAs結晶成長プロセス(より詳細に後述される例)及びアニールプロセス(より詳細に後述される)の両方を含み得る。
図1を参照すると、段階S102において、垂直温度勾配凝固法、垂直ブリッジマン法、液体封止チョコラルスキー法、任意の他の適切な結晶成長プロセス、又は複数の結晶成長プロセスの組み合わせなどの任意の適切な結晶成長方法を用いて、1又は複数の半絶縁性のGaAs単結晶インゴットを成長させる目的で、いくつかの実施形態に従い、結晶成長炉が用いられ得る。成長した各GaAs単結晶インゴットを、円筒形状及び/又は任意の他の形状にする目的で、研削装置が、研削プロセスを実行し得る。例えば、S102において成長した結晶インゴットは、直径6インチ(150ミリメートル)で任意の適切な長さを有する円筒形に形成され得る。このため、少なくとも1つの結晶成長炉は、例えば、スライスされ、及び/又は別のやり方で所望の厚さ、テーパー、たわみなどを有するように修正され得るIII−V族の単結晶をもたらす任意の適切な手法を用いて、S102に関連した少なくともいくつかの機能を実行するように構成され得る。
S104において、いくつかの実施形態に従い、様々な切断技術を用いて、各GaAs単結晶インゴットを複数の基板にスライスする目的で、内径ソー・スライスマシンなどのスライスマシンが、用いられ得る。切断技術は、例えば、ワイヤソー技術(例えば、スラリーワイヤスライス、ダイヤモンドワイヤスライス)、研磨液切断技術、内径ソー・スライス、及び/又は任意の他の適切な切断技術を含み得る。
S106において、エッジ研削機及び/又は他の適切な機械を用いて、1又は複数の基板の1又は複数の縁部が面取りされ得る、及び/又はそうでなければ丸みをつけられ得る。研削することも丸めることもしていない縁部は、S104のスライスプロセス中に形成された、面パターンを典型的に示す。面の複数のくぼみは、粒子や不純物をトラップし得る。これらの粒子は、基板面に広がり、基板のチッピングの恐れを増やし得る。このため、縁部に丸みをつけて、それにより面の凹凸を最小化し、複数の基板の1又は複数の縁部のチッピング、フラグメンティング、及び/又は、そうでなければ基板の縁部が次のプロセスで損傷を受けることを防止する目的で、エッジ研削機及び/又は他の適切な機械が、用いられ得る。
S108において、1又は複数の研磨装置は、各基板の1又は複数の面を研磨する目的で、研磨プロセスを実行するように構成され得る。研磨プロセスは、複数の基板の面損傷を除去する目的のラフ研磨プロセス、及び各基板の面を平坦にする目的の仕上げ研磨プロセス(例えば、化学機械的研磨)を実行することを含み得る。研磨プロセスは、1又は複数の基板面から少なくとも一部の残留粒子及び残留物を洗浄する洗浄プロセスを実行するように構成された、洗浄装置を用いることを更に含み得る。例えば、洗浄装置は、ドライ化学洗浄プロセス、ウェット化学洗浄プロセス、及び/又は任意の他のタイプの洗浄プロセスなどの、洗浄プロセスを実行するように構成され得る。GaAs基板の製造中にウェット化学洗浄プロセスが実行される場合、化学溶液が用いられ得る。例えば、GaAs基板は洗浄溶液(例えば、NHOH:H:HOが1:2:9の比率の混合液など)の中に浸され、そこから1又は複数の回数だけ移動され得る。次に、GaAs基板は、例えば脱イオン水を用いる水洗システムで水洗され得る。
S110において、スライスした基板を基板ホルダにロードし、次に容器にロードする目的で、ピンセットのようなコンポーネントを有する機械、及び/又は他の機械などの移載機が用いられる。例えば、図2は、スライスした基板202、基板ホルダ204、及び容器200を示す。いくつかの実施形態において、基板ホルダ204は、石英ボートを含み得る。容器200は、石英管、アンプル、又は任意の他の適切な容器であってよい。
S112において、GaAs及び/又は他のタイプの1又は複数の基板中に異なる水準の酸素濃度をもたらす目的で、材料210として図2に示される、酸素原子との高化学反応性を有する所定量の材料が、容器200の中に供給され得る。所定量の材料は、酸素原子に対して、例えば、−98.4KJ/molという大きな負の反応エンタルピーを有し得る。材料210は、−98.4KJ/molの反応エンタルピーを持つ炭素、−273.4KJ/molの反応エンタルピーを持つアルミニウム、−228.2KJ/molの反応エンタルピーを持つチタン、−210.6KJ/molの反応エンタルピーを持つホウ素、及び/又は酸素原子に対して大きな負の反応エンタルピーを有する任意の他の1又は複数の材料のうち、少なくとも1つを含み得る。基板がGaAsである事例において、図2にソース208として示される所定量の固体ヒ素が、容器200として示される容器の中に供給され得る。例えば、ソース208は、35グラムの固体ヒ素ソース208を有し、S112において容器200の中に配置され得る。材料210も、又は代わりに、S112において、様々な量を含み得る所定量で供給され得る。例えば、所定量の材料210は、0〜約160グラムの間の任意の量であってよい。S112において導入される材料210の量は、1又は複数のアニール段階中に、特定の所定の範囲の酸素濃度を実現することに役立ち得る。
S114において、容器200の中の空気及び他の複数のガスが、排気システムによって、所定の水準の圧力まで排気され得る。排気システムは、真空システム、ポンプ、及び/又は所定の圧力に達するまで容器200からガスを排気し得る任意の他の装置であってよい。S116において、所定の圧力(約10Torr(1333Pa)未満)に達すると、S118において、所定の圧力を保持する目的で、容器200は密閉され得る。
次に、S120において、容器200ならびにスライスしたGaAs基板202、固体ヒ素ソース208、及び材料210を含む容器200の内容物は、アニールを行うアニール炉の中に配置され得る。アニール炉は、横型アニール炉、縦型アニール炉、及び/又は任意の他のタイプのアニール装置であってよい。
アニールプロセスは、制御可能な酸素濃度を実現する目的で、特に昇温速度、プラットフォーム温度、及び/又は降温速度に対して最適化され得る。例えば、容器は、100℃/時未満の昇温速度で昇温され得る。所定のプラットフォーム温度(例えば、1000〜1100℃)に達すると、いくつかの実施形態に従い、プラットフォーム温度は、10〜20時間、一定に保持され得る。次に、温度は下げられ得て、容器は室温(及び/又は任意の他の適切な温度)まで、例えば100℃/時未満の降温速度で、降温することが可能になり得る。いくつかの実施形態において、昇降温は、低速で実行され得て、そうでなければ結晶基板内の熱勾配及び/又は熱弾性応力から生じ得る、ワープ/クラックを回避する。また、昇降温プロセスは、結晶と容器との間の境界面での、及び/又は複数の基板の複数の面上での結晶構造の摩擦による欠陥を防止し、そうでなければ欠陥の低減に役立ち得る。
基板は一度アニールされると、所望の水準の酸素濃度が実現され得る。各基板中の酸素濃度は、S112において導入された酸素親和性材料210の量によって、変動し得る。例えば、図3は、酸素親和性材料210として炭素が供給される例を示し、異なる量の炭素を供給することによって、異なる水準の酸素濃度が基板中に実現される。図3に示されるように、炭素が供給されない場合、基板中の酸素濃度は、約55×1016atoms/cm−3であることがわかる。材料210として、S112において加えられる炭素の量(重量)を増やすことで、図2のシステムにおいて図1の方法によって生成される酸素濃度は、減少し得る。別の例のように、約76.2グラムの炭素が、酸素親和性材料として供給されると、基板中の酸素濃度は、約1.4×1016atoms/cm−3になる。
アニールプロセスの結果として、基板は、0.25/cm2未満の低い輝点欠陥密度を有する。アニールプロセス前の結晶インゴットと比べて、輝点欠陥密度は、大きく減少する。超清浄基板の輝点欠陥は、例えば、KLA−Tencor6220によって検出され得る。
図4は、図3に基づく、酸素濃度と炭素重量の対数との間の関係を示すグラフを例示する。図4に示されるように、酸素濃度は、材料210として用いられるときの炭素重量とともに、変わり得る。例えば、材料210として異なる量の炭素を供給することによって、異なる水準の酸素濃度が、基板中に実現される。図3は、本明細書で説明される複数の他の図面のように、複数の例示的な実施形態に従う。これらの例示的な実施形態において、炭素は、酸素親和性材料として用いられるが、酸素親和性材料は炭素に限定されず、複数の他の酸素親和性材料が、材料210として用いられ得る。更に、材料210の炭素重量は、異なる水準の酸素濃度を生じ得る範囲内で、変わり得る。
図5は、回路500の概略ブロック図を示す。その一部又はすべては、例えば、結晶成長炉、スライスマシン、研削装置、研磨装置、ローディングステーション、排気システム、及び/又はアニール炉に含まれ得る。図5に示されるように、いくつかの例示的な実施形態に従い、回路500は、1又は複数のプロセッサ502、メモリ504、通信モジュール506、入力モジュール508、及び/又は出力モジュール510などの様々な手段を含み得る。
本明細書で参照されるように、「モジュール」は、1又は複数の特定の機能を実行するように構成されたハードウェア、ソフトウェア、及び/又はファームウェアを含む。これに関連して、本明細書で説明されるような回路500の手段は、例えば、回路、複数のハードウェア要素(例えば、適切にプログラムされたプロセッサ、組み合わせロジック回路、及び/又は同様のもの)、非一時的コンピュータ可読媒体に格納され、適切に構成された処理デバイス(例えば、プロセッサ502)によって実行可能な、複数のコンピュータ可読プログラム命令を含むコンピュータプログラム製品(例えば、メモリ504)、又はそれらのいくつかの組み合わせとして、具現化され得る。
プロセッサ502は、付随する1又は複数のデジタル信号プロセッサを有する1又は複数のマイクロプロセッサ、付随するデジタル信号プロセッサのない1又は複数のプロセッサ、1又は複数のコプロセッサ、1又は複数のマルチコアプロセッサ、1又は複数のコントローラ、処理回路、1又は複数のコンピュータ、例えばASIC(特定用途向け集積回路)もしくはFPGA(フィールドプログラマブルゲートアレイ)などの集積回路を含む様々な他の処理要素、又はそれらのいくつかの組み合わせを含む様々な手段として、例えば、具現化され得る。従って、プロセッサ502は、単一プロセッサとして図5に示されるが、いくつかの実施形態において、複数のプロセッサを含む。複数のプロセッサは、単一のコンピューティングデバイス上に具現化され得る、又は回路500として機能するように集合的に構成された複数のコンピューティングデバイスにわたって、分散され得る。複数のプロセッサは、互いに動作可能な通信を行い得て、本明細書に説明されるように、回路500の1又は複数の機能を実行するように集合的に構成され得る。例示的な実施形態において、プロセッサ502は、メモリ504に格納された、そうでなければ、プロセッサ502にアクセス可能な複数の命令を実行するように構成される。これらの命令は、プロセッサ502によって実行されると、本明細書に説明されるように、回路500に回路500の1又は複数の機能を実行させ得る。
プロセッサ502は、ハードウェア、ファームウェア/ソフトウェアの方法によって構成されても、それらの組み合わせによって構成されても、本発明の複数の実施形態に係る複数の動作を実行可能なエンティティを含み得るとともに、適宜構成され得る。こうして、例えば、プロセッサ502が、ASIC、FPGA、又は同様のものとして具現化されると、プロセッサ502は、本明細書に説明される1又は複数の動作を行う目的で具体的に構成されたハードウェアを含み得る。別の例として、プロセッサ502が、メモリ504に格納され得るなどの複数の命令を実行するものとして具現化されると、複数の命令は、具体的にプロセッサ502を、図1に関連して説明されるものなど、本明細書に説明されている1又は複数の動作を実行するように構成された機器を実行及び/又は制御するように構成し得る。
メモリ504は、例えば、揮発性メモリ、不揮発性メモリ、又はそれらのいくつかの組み合わせを含み得る。メモリ504は、単一メモリとして図5に示されるが、複数のメモリコンポーネントを含み得る。複数のメモリコンポーネントは、単一のコンピューティングデバイス上に具現化され得る、又は複数のコンピューティングデバイスにわたって分散され得る。様々な実施形態において、メモリ504は、例えば、ハードディスク、ランダムアクセスメモリ、キャッシュメモリ、フラッシュメモリ、コンパクトディスクリードオンリメモリ(CD−ROM)、デジタル多用途ディスクリードオンリメモリ(DVD−ROM)、光ディスク、情報を格納するように構成された回路、又はそれらのいくつかの組み合わせを含み得る。メモリ504は、情報(どれだけの材料210が用いられるべきかなど)、アプリケーション、命令(図1に関連して説明された様々な機械との通信方法、及び/又は、そうでなければそれらの制御方法など)、又は回路500が本発明の複数の例示的な実施形態に従い、様々な機能を実行することを可能にする同様なものを格納するように構成され得る。例えば、少なくともいくつかの実施形態において、メモリ504は、プロセッサ502で処理するための入力データを、バッファに入れるように構成される。更に、又は代替的に、少なくともいくつかの実施形態において、メモリ504は、プロセッサ502で実行するためのプログラム命令を、格納するように構成される。メモリ504は、静的及び/又は動的情報の形態で、情報を格納し得る。この格納された情報は、回路500によって、その複数の機能を実行する過程の間に、格納及び/又は用いられる。
通信モジュール506は、ハードウェア、ファームウェア、ソフトウェア、又はそれらの組み合わせを含み、例えば、回路500、図1に関連して説明された複数の機械、及び/又は同様のものなどの別のデバイスとの間でデータを送信及び/又は受信するように構成される、任意のデバイス又は他のタイプの手段として、具現化され得る。いくつかの実施形態において、(本明細書で説明された複数の他のコンポーネントのように)通信モジュール506は、少なくとも部分的にプロセッサ502として具現化され得る、そうでなければプロセッサ502によって制御され得る。これに関連して、通信モジュール506は、バスを介するなどして、プロセッサ502と通信を行い得る。通信モジュール506は、例えば、アンテナ、送信機、受信機、送受信機、ネットワークインタフェースカード、及び/又は、別のコンピューティングデバイスとの通信を可能にする支援ハードウェア及び/又はファームウェア/ソフトウェアを含み得る。通信モジュール506は、コンピューティングデバイス間の通信に用いられ得る任意のプロトコルを用いて、メモリ504に格納され得る任意のデータを受信及び/又は送信するように構成され得る。通信モジュール506は、更に、又は代替的に、バスを介するなどして、メモリ504、入力モジュール508及び出力モジュール510、及び/又は回路500の任意の他のコンポーネントと通信を行い得る。
入力モジュール508は、可聴、可視、機械的、又は他の環境上の複数の刺激によって、センサコンポーネントから複数の命令を受信する目的で、プロセッサ502と通信を行い得る。入力モジュール508は、例えば、キーボード、マウス、ジョイスティック、ディスプレイ、温度計、圧力センサ、化学センサ、光センサ、タッチスクリーンディスプレイ、マイク、スピーカ、RFIDリーダ、バーコードリーダ、生体スキャナ、及び/又は他の複数の入力装置のためのサポートを含み得る。いくつかの実施形態において、(本明細書で説明された複数の他のコンポーネントのように)入力モジュール508は、複数の物理現象の複数の変化に応答して、複数の信号を受信し得る。例えば、アニール炉において具現化されるような入力モジュール508は、複数の温度センサから複数の温度変化を示す複数の信号を受信し、次に該複数の信号をプロセッサ502に送信し得る。入力モジュール508は、バスを介するなどして、メモリ504、通信モジュール506、及び/又は任意の他の1又は複数のコンポーネントと通信を行い得る。1つより多くの入力モジュール、及び/又は他のコンポーネントが、回路500に含まれ得るが、(本明細書で説明された複数の他のコンポーネントのように)図面を複雑にし過ぎることを回避する目的で、1つのみが図5に示されている。
出力モジュール510は、プロセッサ502によって発行され、メモリ504に格納された複数の命令を実行する目的で、プロセッサ502と通信を行い得る。出力モジュール510は、図1に示された方法の任意の段階又はすべての段階を実行する目的で、複数の信号、例えば、位置、温度、圧力、及び/又は他の関連した複数の信号を送信し得る。複数の例示的な実施形態に従い、通信モジュール506を利用するよりはむしろ、出力モジュール510が、結晶成長炉、スライスマシン、研削装置、研磨装置、ローディングステーション、排気システム、アニール炉、及び/又は図1に説明された方法の実行を容易にする複数の他の装置のうちの少なくとも1つの物理現象を示す、温度、位置、圧力、及び/又は任意の他の複数の信号を制御し得る。
理解されるように、任意のそのような複数のコンピュータプログラム命令、及び/又は他のタイプのコードは、機械を製造する目的で、コンピュータ、プロセッサ、又は他のプログラム可能な装置の回路にロードされ得る。その結果、装置上のコードを実行するコンピュータ、プロセッサ、他のプログラム可能な回路は、本明細書に説明されたものを含む様々な機能を実装する手段を生み出す。
本明細書に記載された多くの修正及び他の複数の例示的な実施形態が、当業者に思い浮かぶであろう。当業者には、これらの例示的な実施形態は、上述の説明及び関連図面に提示された教示から利益を得ることに関係している。従って、複数の実施形態は、開示された特定のものに限定されず、複数の修正及び他の複数の実施形態が、添付の特許請求の範囲に含まれることを意図されていると理解されるべきである。更に、上述の説明及び関連図面は、複数の要素及び/又は機能の特定の組み合わせ例の文脈において、例示的な実施形態を説明しているが、複数の要素及び/又は機能の異なる組み合わせが、添付の特許請求の範囲から逸脱することなく、代替的な実施形態によって提供され得ることが理解されるべきである。これに関連して、例えば、明示的に上述されたもの以外の複数の要素及び/又は機能の異なる組み合わせも、添付の特許請求のいくつかに記載され得るように、意図されている。本明細書に特定の複数の用語が使用されるが、それらは、一般的かつ説明的な意味でのみ用いられ、限定の目的で用いられてはいない。

Claims (17)

  1. III−V族の化合物半導体基板中の酸素濃度を制御する方法であって、
    複数のIII−V族の結晶基板を容器の中に供給する段階と、
    酸素原子との高化学反応性を有する所定量の材料を、前記容器の中に供給する段階と、
    前記容器の中を所定の圧力に保持する段階と、
    前記複数のIII−V族の結晶基板中に酸素濃度をもたらす目的で、前記複数のIII−V族の結晶基板をアニールする段階とを備え、
    前記酸素濃度は、酸素原子との高化学反応性を有する前記所定量の材料と関連している、方法。
  2. 前記アニールする段階は、前記容器を1000〜1100℃の間のプラットフォーム温度に、100℃/時未満の所定の昇温速度で、昇温する段階を更に有する、請求項1に記載の方法。
  3. 前記アニールする段階は、前記プラットフォーム温度を10〜20時間、保持する段階を更に有する、請求項2に記載の方法。
  4. 前記アニールする段階は、前記容器を100℃/時未満の所定の降温速度で、降温する段階を更に有する、請求項1から3の何れか一項に記載の方法。
  5. 所定量のソース材料を前記容器の中に供給する段階を更に備える、請求項1から4の何れか一項に記載の方法。
  6. 所定量の固体ヒ素ソースを前記容器の中に供給する段階を更に備える、請求項1から5の何れか一項に記載の方法。
  7. III−V族の結晶インゴットを成長させる目的で、垂直温度勾配凝固法を実行する段階を更に備える、請求項1から6の何れか一項に記載の方法。
  8. 前記複数のIII−V族の結晶基板の縁部を丸める段階を更に備える、請求項1から7の何れか一項に記載の方法。
  9. 前記複数のIII−V族の結晶基板を前記容器の中に供給する段階は、前記複数のIII−V族の結晶基板を基板ホルダにロードし、前記基板ホルダを前記容器の中にロードする段階を更に有する、請求項1から8の何れか一項に記載の方法。
  10. 前記容器を前記所定の圧力に保持する段階は、前記容器を排気する段階と、前記容器を約10Torr(1333Pa)未満の圧力に保持する目的で、前記容器を密閉する段階とを更に有する、請求項1から9の何れか一項に記載の方法。
  11. III−V族の結晶インゴットを前記複数のIII−V族の結晶基板にスライスする段階を更に備える、請求項1から10の何れか一項に記載の方法。
  12. 前記複数のIII−V族の結晶基板を洗浄装置によって洗浄する段階を更に備える、請求項1から11の何れか一項に記載の方法。
  13. 酸素濃度を含むIII−V族の半導体基板であって、
    前記酸素濃度の水準は、酸素原子との高化学反応性を有する材料を供給することによって制御可能であり、
    前記酸素濃度は、1.2×1016〜6×1017atoms/cm−3の範囲に制御される、III−V族の半導体基板。
  14. 酸素原子との高化学反応性を有する前記材料は、炭素、アルミニウム、チタン、及びホウ素のうちの少なくとも1つを含む、請求項13に記載のIII−V族の半導体基板。
  15. 前記基板は、GaAs、InP、GaPのうちの1つを含む、請求項13に記載のIII−V族の半導体基板。
  16. 制御可能な酸素濃度を有するIII−V族の化合物半導体基板であって、
    前記酸素濃度は、
    複数のIII−V族の結晶基板を容器の中に供給することと、
    所定量の材料を前記容器の中に供給することであって、前記所定量の材料の原子が酸素原子との高化学反応性を有する、供給することと、
    前記容器内を所定の圧力に保持することと、
    前記複数のIII−V族の結晶基板中に酸素濃度をもたらす目的で、前記複数のIII−V族の結晶基板をアニールすることと、によって制御され、
    前記酸素濃度は、高化学反応性を有する前記所定量の材料と関連している、III−V族の化合物半導体基板。
  17. 複数のIII−V族の結晶基板を容器の中に供給する手順と、
    所定量の材料を容器の中に供給する手順であって、前記所定量の材料の原子が酸素原子との高化学反応性を有する、供給する手順と、
    前記容器内を所定の圧力に保持する手順と、
    前記複数のIII−V族の結晶基板中に酸素濃度をもたらす目的で、前記複数のIII−V族の結晶基板をアニールする手順とを、コンピュータに実行させるプログラムであって、
    前記酸素濃度は、高化学反応性を有する前記所定量の材料と関連している、プログラム。
JP2016504434A 2013-03-27 2013-03-27 半導体基板中の制御可能な酸素濃度 Active JP6330899B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2013/073260 WO2014153734A1 (en) 2013-03-27 2013-03-27 Controllable oxygen concentration in semiconductor substrate

Publications (2)

Publication Number Publication Date
JP2016519642A true JP2016519642A (ja) 2016-07-07
JP6330899B2 JP6330899B2 (ja) 2018-05-30

Family

ID=51622372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016504434A Active JP6330899B2 (ja) 2013-03-27 2013-03-27 半導体基板中の制御可能な酸素濃度

Country Status (5)

Country Link
US (1) US20160053404A1 (ja)
EP (1) EP2978882B1 (ja)
JP (1) JP6330899B2 (ja)
CN (2) CN105408528A (ja)
WO (1) WO2014153734A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6439898B1 (ja) * 2017-07-04 2018-12-19 住友電気工業株式会社 リン化インジウム単結晶体およびリン化インジウム単結晶基板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113215662A (zh) * 2017-07-04 2021-08-06 住友电气工业株式会社 砷化镓晶体和砷化镓晶体基板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4935021B1 (ja) * 1970-12-29 1974-09-19
JPH02157198A (ja) * 1988-12-08 1990-06-15 Nec Corp ガリウム砒素化合物半導体単結晶
JPH03271199A (ja) * 1990-03-20 1991-12-03 Mitsubishi Materials Corp GaAs単結晶ウエハーの熱処理方法
JPH06279198A (ja) * 1993-03-24 1994-10-04 Asahi Glass Co Ltd 半絶縁性ガリウム砒素化合物半導体単結晶の製造方法
JP2007103877A (ja) * 2005-10-07 2007-04-19 Hitachi Cable Ltd 半絶縁性GaAsウエハ製造方法
JP2010526755A (ja) * 2007-05-09 2010-08-05 エーエックスティー,インコーポレーテッド エッチピット密度(epd)が低い半絶縁性のiii−v族ウェハ

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2800954B2 (ja) * 1991-07-29 1998-09-21 信越半導体 株式会社 化合物半導体単結晶
JPH06305900A (ja) * 1993-04-23 1994-11-01 Japan Energy Corp 化合物半導体の熱処理方法
JP3346939B2 (ja) * 1995-03-15 2002-11-18 ティーディーケイ株式会社 Si基板およびその表面処理方法
JPH09194300A (ja) * 1995-11-14 1997-07-29 Japan Energy Corp GaAs基板の製造方法
JPH11116373A (ja) * 1997-10-21 1999-04-27 Kobe Steel Ltd 低転位密度の化合物半導体単結晶及びその製造方法並びに製造装置
TW428331B (en) * 1998-05-28 2001-04-01 Sumitomo Electric Industries Gallium nitride single crystal substrate and method of producing the same
JP3899725B2 (ja) * 1998-09-30 2007-03-28 株式会社Sumco 単結晶体の欠陥除去方法
JP2002013966A (ja) * 2000-06-28 2002-01-18 Shin Etsu Handotai Co Ltd 融液面位置測定方法及び装置並びに単結晶製造方法及び装置
WO2003036697A2 (en) * 2001-10-22 2003-05-01 Yale University Methods of hyperdoping semiconductor materials and hyperdoped semiconductor materials and devices
CN1265444C (zh) * 2002-11-11 2006-07-19 中国科学院半导体研究所 退火非掺杂磷化铟制备半绝缘衬底的方法
US9279193B2 (en) * 2002-12-27 2016-03-08 Momentive Performance Materials Inc. Method of making a gallium nitride crystalline composition having a low dislocation density
CN100387761C (zh) * 2005-09-22 2008-05-14 中国科学院半导体研究所 InP单晶锭退火处理方法
JP2007106669A (ja) * 2006-10-24 2007-04-26 Sumitomo Electric Ind Ltd 半絶縁性GaAs単結晶の製造方法
US8361225B2 (en) * 2007-05-09 2013-01-29 Axt, Inc. Low etch pit density (EPD) semi-insulating III-V wafers
JP5018423B2 (ja) * 2007-11-20 2012-09-05 住友電気工業株式会社 Iii族窒化物半導体結晶基板および半導体デバイス
JP5729182B2 (ja) * 2010-08-31 2015-06-03 株式会社リコー n型III族窒化物単結晶の製造方法、n型III族窒化物単結晶および結晶基板
CN102586886A (zh) * 2012-03-10 2012-07-18 天津市环欧半导体材料技术有限公司 一种用于去除硅晶片表面氧沉积物的硅晶片退火方法
US9691617B2 (en) * 2012-03-26 2017-06-27 Beijing Tongmei Xtal Technology Co., Ltd. IIIA-VA group semiconductor single crystal substrate and method for preparing same
CN103361735B (zh) * 2012-03-26 2017-07-28 北京通美晶体技术有限公司 一种iiia‑va族半导体单晶衬底及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4935021B1 (ja) * 1970-12-29 1974-09-19
JPH02157198A (ja) * 1988-12-08 1990-06-15 Nec Corp ガリウム砒素化合物半導体単結晶
JPH03271199A (ja) * 1990-03-20 1991-12-03 Mitsubishi Materials Corp GaAs単結晶ウエハーの熱処理方法
JPH06279198A (ja) * 1993-03-24 1994-10-04 Asahi Glass Co Ltd 半絶縁性ガリウム砒素化合物半導体単結晶の製造方法
JP2007103877A (ja) * 2005-10-07 2007-04-19 Hitachi Cable Ltd 半絶縁性GaAsウエハ製造方法
JP2010526755A (ja) * 2007-05-09 2010-08-05 エーエックスティー,インコーポレーテッド エッチピット密度(epd)が低い半絶縁性のiii−v族ウェハ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6439898B1 (ja) * 2017-07-04 2018-12-19 住友電気工業株式会社 リン化インジウム単結晶体およびリン化インジウム単結晶基板
WO2019009306A1 (ja) * 2017-07-04 2019-01-10 住友電気工業株式会社 リン化インジウム単結晶体およびリン化インジウム単結晶基板
WO2019008662A1 (ja) * 2017-07-04 2019-01-10 住友電気工業株式会社 リン化インジウム単結晶体およびリン化インジウム単結晶基板
US11313050B2 (en) 2017-07-04 2022-04-26 Sumitomo Electric Industries, Ltd. Indium phosphide single-crystal body and indium phosphide single-crystal substrate

Also Published As

Publication number Publication date
JP6330899B2 (ja) 2018-05-30
US20160053404A1 (en) 2016-02-25
CN105408528A (zh) 2016-03-16
CN111455451B (zh) 2022-02-11
EP2978882A4 (en) 2016-11-30
WO2014153734A1 (en) 2014-10-02
EP2978882A1 (en) 2016-02-03
EP2978882B1 (en) 2020-06-24
CN111455451A (zh) 2020-07-28

Similar Documents

Publication Publication Date Title
KR101144825B1 (ko) 실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 에피택셜 웨이퍼
CN107210222B (zh) 外延涂布的半导体晶圆和生产外延涂布的半导体晶圆的方法
JP6330899B2 (ja) 半導体基板中の制御可能な酸素濃度
JP2007273911A (ja) シリコンウェーハの製造方法
CN104934499A (zh) 用于加工和检测合成石英玻璃衬底的方法
US9064823B2 (en) Method for qualifying a semiconductor wafer for subsequent processing
KR20150128574A (ko) 실리콘으로 구성된 반도체 웨이퍼 및 그 제조 방법
KR102165589B1 (ko) 실리콘 웨이퍼 연마 방법, 실리콘 웨이퍼 제조 방법 및 실리콘 웨이퍼
JP6981505B2 (ja) 炭化珪素エピタキシャル基板の製造方法
KR102080964B1 (ko) 반도체 장치의 제조 방법
JP5742742B2 (ja) 金属汚染評価方法
JP2009004675A (ja) シリコンウエーハのエッチング方法及び装置
JP2005333090A (ja) P型シリコンウェーハおよびその熱処理方法
CN111279461B (zh) 由单晶硅组成的半导体晶片
JP6964388B2 (ja) 炭化珪素エピタキシャル基板
JP7484825B2 (ja) 洗浄工程及び乾燥工程の評価方法
KR102508209B1 (ko) 실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 에피택셜 웨이퍼
JP7063259B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP5621733B2 (ja) シリコン基板の再結合ライフタイムの測定方法
JP6575931B2 (ja) エピタキシャルウェーハの製造方法
JP2005292054A (ja) シリコン単結晶ウェーハの評価方法およびこれを用いたシリコン単結晶ウェーハ
US20100000384A1 (en) Method for cutting large-size wafer and apparatus for the same
US20090304490A1 (en) Method for holding silicon wafer
JP5828307B2 (ja) シリコン基板の再結合ライフタイム測定の前処理方法
JP2016098139A (ja) サファイアウエハー、サファイアウエハーの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170704

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180105

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180327

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180409

R150 Certificate of patent or registration of utility model

Ref document number: 6330899

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250