JP2016503255A - Memsデバイスおよびmemsデバイスのカプセル化方法 - Google Patents

Memsデバイスおよびmemsデバイスのカプセル化方法 Download PDF

Info

Publication number
JP2016503255A
JP2016503255A JP2015546902A JP2015546902A JP2016503255A JP 2016503255 A JP2016503255 A JP 2016503255A JP 2015546902 A JP2015546902 A JP 2015546902A JP 2015546902 A JP2015546902 A JP 2015546902A JP 2016503255 A JP2016503255 A JP 2016503255A
Authority
JP
Japan
Prior art keywords
pattern
layer
metal
resist layer
carrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015546902A
Other languages
English (en)
Other versions
JP6176803B2 (ja
Inventor
ハンス クリューガー,
ハンス クリューガー,
アロイス シュテルツル,
アロイス シュテルツル,
クリスチャン バウアー,
クリスチャン バウアー,
ユルゲン ポルトマン,
ユルゲン ポルトマン,
ヴォルフガング パウル,
ヴォルフガング パウル,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of JP2016503255A publication Critical patent/JP2016503255A/ja
Application granted granted Critical
Publication of JP6176803B2 publication Critical patent/JP6176803B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/02Forming enclosures or casings
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032Packages or encapsulation
    • B81B7/0035Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032Packages or encapsulation
    • B81B7/007Interconnections between the MEMS and external electrical signals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/0538Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0557Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement the other elements being buried in the substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/05Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/06Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/063Forming interconnections, e.g. connection electrodes of multilayered piezoelectric or electrostrictive parts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/06Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/067Forming single-layered electrodes of multilayered piezoelectric or electrostrictive parts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/30Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors
    • H10N30/302Sensors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/50Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/88Mounts; Supports; Enclosures; Casings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/88Mounts; Supports; Enclosures; Casings
    • H10N30/883Additional insulation means preventing electrical, physical or chemical damage, e.g. protective coatings
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00Microstructural systems or auxiliary parts thereof
    • B81B2207/09Packages
    • B81B2207/091Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094Feed-through, via
    • B81B2207/095Feed-through, via through the lid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Micromachines (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

1つの基板上にデバイスパターン,このデバイスパターンと接続されたコンタクト面,このコンタクト面上に戴置された金属の柱状パターン,およびこのデバイスパターンを包囲する金属の枠パターンを備えたMEMSデバイスが提示される。硬化されたレジスト層は、基板,枠パターン,およびレジスト層の間に1つの空洞が封止されるように、枠パターンおよび柱状パターン上に戴置される。このレジスト層上またはこのレジスト層上に戴置されたの1つの担体層上に、1つのパターニングされたメタライジング部が設けられ、このメタライジング部は、少なくともこのデバイスの外側コンタクト部を含み、かつこのデバイスの金属パターンとも、またデバイスパターンの近コンタクト面とも電気的に導通して接続されている。【選択図】 図7B

Description

本発明は、MEMSデバイスおよびMEMSデバイスのカプセル化方法に関する。
気密に封止されたハウジングを有する電子デバイスおよびその製造は、たとえば特許文献1に示されている。カプセル化するための方法は、ウェーハレベルで実施することができる。このためデバイスウェーハ上で、まず多数の電子デバイスのデバイスパターンが同時に生成される。このウェーハ上で各々のデバイスのデバイスパターンの周りには、このデバイスパターンを包囲する金属枠が生成される。ここでこの金属枠上には、少なくとも1つの金属層を含むカバーシートが戴置され、この金属枠にはんだ付けされて固定される。
ドイツ国特許出願公開公報第102008025202A号明細書
本発明の課題は、MEMSデバイスおよびMEMSデバイス(複数)のカプセル化の方法を提供することであり、このMEMSデバイス単純化された構造を備え、容易に製造することができる。
この課題は、請求項1に記載の特徴を有するMEMSデバイスによって解決される。本発明の有利な構成およびこのMEMSデバイスのカプセル化の方法はさらなる請求項に示される。
このMEMSデバイスは、1つの活性な表面を有する基板を備え、この活性表面上に電子デバイスパターン(複数)およびこれらのデバイスパターンの電気的コンタクトのためのコンタクト面が配設されている。追加的に、この基板の活性表面上に、柱状パターン(複数)の形態の金属パターン(複数)および枠パターンが配設されている。これらの金属の柱状パターンは上記のコンタクト面上に立っており、上記のデバイスパターンを越えて突出している。上記の金属の枠パターンは、上記の基板の表面上のデバイスパターンを包囲している。
上記のデバイスパターン(複数)は、上記の柱状パターンの一部と共に、上記の枠パターンおよび柱状パターンの上に戴置されている硬化されたレジスト層とで形成されて封止されている空洞に配設されている。ここでこのレジスト層はUV硬化されていてよく、または熱的硬化されていてよい。ここで上記の金属パターンの少なくとも一部、すなわち上記の柱状パターンおよび枠パターンの少なくとも一部は、上記の基板に向いていない上記の金属パターンの表面が上記のレジスト層の外側に向いた表面と接続するように、このレジスト層を貫通している。この基板に向いていないレジスト層の表面の上側または、このレジスト層の上に直に配設されたもう1つのパターン形成層(Praegeschicht)にはパターニングされたメタライジング部が設けられている。このようにして少なくともこのMEMSデバイスの接続のための接続面が形成されている。したがって上記のパターニングされたメタライジング部は、上記のレジスト層を貫通する柱状パターンと電気的に導通して接続しており、これによってデバイスパターンとも接続している。
上記のMEMSデバイスは容易に製造することができる。用いられる材料のおかげでこのMEMSデバイスは安価でもある。
上記の空洞の封止は、硬化されたレジスト層によって行われ、はんだによっては行われず、したがってこの空洞のシーリングには、はんだを融解するのに必要な高い温度は要求されない。UV硬化するレジストの使用の際の極めて小さな熱的負荷が達成される。とりわけMEMSデバイスは熱機械的に生成されるストレスに対してそのデバイス特性の変化によって敏感に反応するので、低いプロセス温度で製造されたデバイスは高い製造信頼性で製造可能である。この製造方法は少ない不良品を生成し、これによってさらにこのデバイスのコストを低減する。
MEMSデバイスは機械的に壊れやすいデバイスパターン(複数)を備えており、これらは安定した稼働のために、本発明が提供するような空洞ハウジングを必要とする。これらのデバイスパターンは、可動部分を備え、その動作は振動であってもよい。好ましくは気密な空洞ハウジングを必要とするMEMSデバイスの種類は、音響波で動作するデバイスである。これは音響表面波で動作するSAWデバイス(SAW=surface acoustic wave)であってよい。またこのMEMSデバイスは、FBAR共鳴器(FBAR=thin film acoustic resonator)またはFBARフィルタとして形成されていてもよく、そのデバイスパターンは音響体積波で動作する共鳴器を含む。また種々のセンサをMEMSデバイスの形態で形成することができる。
1つの実施形態においては、上記のレジスト層の上に1つの担体層が配設される。この担体層の上記の基板には向いていない側の表面上には、次に外部コンタクト部(複数)を有するパターニングされたメタライジング部が配設される。この担体層を貫通して貫通接続部(複数)が設けられ、これらは上記の外部コンタクト部を上記の金属パターンと接続している。ここで個々の柱状パターンへの電気的に導通した接続部がすべての柱状パターンに、あるいは任意で上記の枠パターンにも設けられていてよい。
1つの簡単な第1の実施例においては、上記の硬化されたレジスト層は、単体で上記の空洞ハウジングのカバー層として用いられる。もう1つの実施形態によれば、その上に配設された担体層と共に、この硬化されたレジスト層は結合層およびシーリング層として用いられる。この空洞ハウジングあるいはその蓋部の機械的強度は、この担体層のみによって保証され得る。したがってこれに対応してこのレジスト層は薄く実装されてもよい。しかしながらこのレジスト層は適宜厚く実装されてもよく、その機械的強度は、適合した寸法および互いに調整されたレジスト層と担体層との組み合わせによって保証することもできる。
MEMSデバイスの1つの実施例においては、このデバイスの活性表面に対向している上記の基板の裏面上に、このデバイスを上記の担体層に対してシーリングする1つの気密層が配設されている。このため好ましくはこの気密層は無機層を含み、たとえば厚い酸化層または窒化層または特に金属層を含む。
上記の担体層が気密であり、ガス,湿気,または液体を含むものに対する透過性がないかあるいは僅かであり、気密なハウジングが得られる。これらのガス,湿気,または液体を含むものは上記のデバイスパターンを脅かすあるいは腐食する可能性があり、あるいはこれらはこのMEMSデバイスの稼働を妨げる可能性がある。
さらにもう1つの可能性は、上記の担体層の裏面をもう1つの気密層でシーリングすることであり、たとえば上記のコンタクトパターンの上に配設されたパターニングされたパッシベーション層で封止することである。このパッシベーション層には上記の外部コンタクト部が露出している。
1つの実施形態においては、上記の基板は圧電体ウェーハであり、上記のデバイスパターンは、インターデジタル変換器を含む。好ましくは上記の担体層はガラスシートとして形成されている。これに合わせて、上記の気密層は、金属層として形成されていてよい。
以上のように形成されたMEMSデバイスは、1つのSAWデバイスを備え、このSAWデバイスは、担体層としてのガラスシートを有し、結合層としてのレジスト層を有して製造することができる。気密層としての金属層を用いて、一方では侵食性の外部環境に対する気密性と、他方では電磁放射に対するシールドが得られ、こうしてこのデバイスパターンの外界との電磁相互作用が防がれる。
ウェーハの1つの活性な表面上に電子デバイスパターン(複数)、およびこれらに接続されたコンタクト面(複数)が生成されるMEMSデバイスが製造される。さらに、この活性表面上に、金属パターン(複数)が生成され、これらは上記のコンタクト面上にある柱状パターン(複数)および1つのデバイスパターンを包囲する枠パターンを備え、ここでこの枠パターンも同様に上記のウェーハの活性表面上に取り付けられている。さらなるステップにおいて、これらの金属パターンの表面が、適合した処理を用いて、たとえばグラインディングまたはフライス加工によって平坦化される。
続いて、UV硬化されるレジスト層を利用して1つの担体層がこれらの金属パターン上に取り付けられ、これらの金属パターンにしっかりと結合され、ここでこのレジスト層はUV光を用いて硬化される。UV硬化されるレジスト層を利用したこの担体層の接着によって、本発明によるMEMSデバイスのための空洞ハウジングの容易な製造方法が提供され、この製造方法はウェーハレベルで実施することができる。
このUV照射は、室温で行うことができ、この際デバイスの強い加熱を確実に防ぐことができる。こうしてこのデバイスおよびそのカプセル化の全ての製造ステップは、実質的に外部環境温度で実施することができ、これよりこの際に異なって膨張するハウジング部分間での熱的ストレスが発生すること無しに、このハウジングを封止することができる。ストレスの無いハウジングは、このハウジングによってしっかりと結合されたデバイスをストレス無しの状態とすることを保証する。このようなデバイスは、一方では損傷を蒙ることが少なく、また他方ではその熱機械的特性および最終的にはこの機械的張力に伴う電気的特性の変化もない。
1つの実施形態においては、上記の金属パターン(複数)の一部の上に、平坦化の後にもう1つの金属層が取り付けられる。この後再び平坦化ステップが実施されてよい。結果として、基板の表面の上に2つの異なる高さを有する金属パターン(複数)が得られる。それぞれの金属層の金属パターンの上側端部はそれぞれ1つのレベル面(Ebene)内にある。
上記の担体層は、好ましくは全面的にレジスト層でコーティングされ、次にこれらの上に金属パターンが取り付けられ、この金属パターンの、上記のもう1つの金属層でコーティングされた部分は、これが担体層の表面とコンタクトするまでレジスト層を貫通している。ここでこのレジスト層の厚さは、他の金属層の高さより大きく設定されている。これは、全部の金属パターンの表面がこのレジスト層の中に埋設されていることを保証し、ここでこの金属パターンの第2の金属層が設けられた部分のみが担体層まで達している。
この実施形態は、異なる高さで形成された金属パターンのために、コンタクト処理において大きな高さを有するパターンのみを容易にコンタクトさせるという利点を有する。
もう1つの実施形態においては、上記の担体層に盲穴(複数)が生成され、これらの盲穴は、この担体層を貫通しており、これらの盲穴において、少なくとも上記の第2の金属層で厚くされた金属パターンの表面が露出されている。全ての金属パターンが同じ高さを備えている場合、これらの盲穴の中に露出される金属パターンは自由に選択することができる。
ここでこの担体層の、基板/ウェーハに向いていない側の表面上に、パターニングされたコンタクトパターンが、上記の盲穴の中に露出された金属パターンと電気的に接続されるように取り付けられる。このため、これらの盲穴の中に導電性のコンタクト層を生成/堆積するいずれかの取付処理が選択される。しかしながら、これらの盲穴は、まず導電性材料によって充填され、続いてコンタクト層またはコンタクトパターンの取り付け処理を選択することも可能である。このコンタクト層またはコンタクトパターンの取り付け処理は平坦な表面上で行うことができる。
このコンタクトパターンは、直接パターニングされて生成されてもよく、またはまず全面的にコンタクト層が取り付けられ、これに続いてパターニングされてもよい。
このコンタクトパターンは、配線パターンであってもよく、この配線パターンでは、盲穴に露出された、異なる金属パターン間の電気的に導通する接続部が生成される。しかしながら、これらの盲穴の上に直に配設された外部コンタクト部、具体的には、対応する金属パターンと電気的に導通するコンタクトとなっている、はんだ付け可能な金属面を備えたコンタクトパターンも可能である。全ての実施形態において、上記の基板は、これらの金属パターンとコンタクトパターンとの間の電気的な絶縁中間層として用いられる。さらにこの担体層は、充分な気密性を有する1つの材料からなってよい。
1つの実施形態においては、上記のUV硬化されるレジスト層は上記の担体層上に全面的に取り付けられている。続いてこの担体層は、上記の金属パターン上に、少なくともこの金属パターンの一部が、この担体層の表面とコンタクトするまでこのレジスト層を貫通する。金属パターン全体が同じ高さを有している場合、全ての金属パターンは、これらが担体層の表面とコンタクトするまでこのレジスト層の中に入り込む。
続いてこのレジスト層は、UV照射によって硬化される。レジスト層が硬化した後に、担体層はこのレジスト層から除去される。空洞はそのままであり、この空洞には上記の枠パターンによって包囲されたデバイスパターンが、レジスト層とウェーハとの間に封止されている。
次のステップで、パターニングされたコンタクトパターンは、このコンタクトパターンがこのレジスト層を貫通して露出している金属パターンと電気的に導通して接続されるように、ウェーハに向いていない側のレジスト層の表面上に取り付けられる。
この実施形態は、コンタクトのために盲穴を全く必要としないが、これは金属族パターンの表面がレジスト層上に露出しているからである。金属パターンとレジスト層の外側に向いた表面との間に残っている残層の厚さを除去するため、均一に層除去するステップが適宜実施されてよい。このため、たとえば、レジストのエッチングに適した短時間のプラズマ処理が実施されてよい。
たとえば酸素プラズマが用いられてよい。
もう1つの実施形態においては、全面的なレジスト層は全く用いられない。むしろレジスト層は、上記の金属パターンの表面上に選択的に塗布される。このようにしてレジスト層が設けられた金属パターン上に、続いて1つの担体層が接着され、ここでこのレジスト層は、接着剤として利用される。
このレジスト層は、接着には適しているが、空洞のシーリングには適していないので、担体層はこの構造体上に残っている。このため次のステップにおいては、ここでも盲穴が生成され、この中に上記の金属パターンの表面が露出している。続いて1つのパターニングされたコンタクトパターンが、盲穴の中に露出している金属パターンとのこのコンタクトパターンの電気的導通したコンタクトが生成されるように、ウェーハ側に向いていない担体層の表面上に取り付けられる。
この実施形態においては、上記の盲穴の生成の際に、横方向の許容誤差を守ることによって、この盲穴のパターン幅が上記の金属パターンのパターン幅より小さくなり、こうして担体層とウェーハとの間に封止された空洞が開放され得ないことを確実にすることができる。
これらの盲穴のエッチング深さを制御する方法を用いれば、異なる高さの金属パターンを有する上述の変形実施例をより大きな横方向の許容誤差で実施することができる。しかしながらこの場合、ここでもレジスト層とウェーハとの間の空洞が開放されることを避けるために、これらの盲穴の深さが、上記のレジスト層の層厚を越えないように注意しなければならない。
この最後に説明した方法変形実施例は、盲穴の生成の際に高いパターニング精度を必要とするが、しかしながらこの方法が盲穴の深さに関して容易に制御可能であるという利点を有する。これは上記の金属パターンの表面が停止部(Anschlag)あるいはエッチストップ部(Aetzstopp)として機能し得るからである。
全ての方法変形実施例においては、ウェーハの活性な表面において、レジスト層および担体層との結合の前に、それによって複数のデバイス領域が互いに分離されるように溝パターンが生成されてよい。それぞれのデバイス領域において、それぞれのデバイスに付随するデバイスパターンが配設されている。続いてレジスト層および担体層が取り付けられ、このレジスト層は硬化される。
続いてこの処理ステップの後の任意のステップで、このウェーハは、この溝パターンが露出するまで裏側からシニング(geduennt)されてよい。これによってそれぞれのデバイス領域が、他のデバイス領域から完全に分離された1つの基板部分を備えることになる。
個々の基板への分離の他に、このウェーハのシニングは、デバイスの全厚が低減され、この際レジスト層と担体層との結合が保証され、したがってこのデバイスはなお機械的に堅固であり、このため損傷に対してもまた変形に対しても強い、という利点を有する。このウェーハのシニング(Duennen)は、好ましくは機械的方法によって実施され、たとえばグラインディング処理またはフライス加工処理によって行われる。
もう1つの方法変形実施例においては、ウェーハあるいは分離された個々の基板は、裏面から気密層を用いて、担体層に対してまたはレジスト層に対してシーリングされる。このためこの気密層は、少なくともこのウェーハの裏面上に取り付けられ、かつ担体層または露出したレジスト層上に取り付けられる。
1つの方法変形実施例においては、気密層の異方性堆積がエッジ被覆ももたらし、こうしてこの気密層は、全てのデバイスの裏面および側面を覆う。
1つの方法変形実施例においては、気密層は、既存のハウジングの気密性が強化されなければならない部位に取り付けられてよい。これは具体的には、枠パターンおよび担体層に対するレジスト層の表面およびその他の露出した界面である。この場合、気密層の生成のために、正確な場所にパターニングされた気密層が生成され得る方法が用いられる。この方法の実施には、具体的にはナノジェットが適しており、ここで好ましくは金属インクが印刷/ジェット印刷(aufgejettet)される。しかしながら、この気密層を他の方法で印刷またはスパッタリングすることも可能である。この取り付けられたパターンまたは全面的に取り付けられた層は、任意に後で電解めっきまたは無電解めっきによっても強化することができる。これらの気密層の異なる製造方法は、組み合わされてもよい。
この気密層によるより良好な気密性シーリングは、レジスト層の露出した表面が事前に広く除去されて場合に達成される。これは上記の溝パターンがウェーハのシニングによって露出された後に行うことができる。適合したエッチング方法を用いて、開放された溝パターンを通り、担体層の表面がそこに存在するレジスト層から取り除かれる。ここでこの方法は、金属パターンと担体層との間の接着剤として機能しているレジスト層の領域がこのエッチング方法によって損傷されないように調整することができる。硬化したレジストのエッチングには、たとえば酸素を含むプラズマが適している。
このUV硬化されるレジスト層は、UV光に対して透明な担体層が用いられる場合には、担体層を通ってUV照射することによって容易に硬化することができる。
しかしながら、追加的にまたは代替として、UV光に対して透明なウェーハを用いることも可能である。音響波で動作するデバイスには、圧電基板が適しており、この圧電基板は基本的にUV光に対し透過性がある。担体層の変形実施例としては、熱的に硬化するレジストを使用することが可能であり、したがってここでウェーハはこれに対応して全体が高い温度にされ、たとえばオーブンに投入される。しかしながらこの担体層を有する構造体を、ヒートプレート上に戴置して、局部的に加熱することも可能である。
上記の担体層は、任意の薄さのシートであってよい。このシートはガラスから成っているか、または1つのガラス層を含んでよい。このシートはプラスチックシートであってよい。このシートは、少なくとも1つのプラスチック層と金属層とを備える複合シートであってよい。1つの実施形態の層においては、上記の担体層は1つの金属ライニング(Metallkaschierung)、たとえば銅ライニングが設けられており、1つのプラスチックシートを備えている。このような金属がライニングされた担体層から、エッチングによるパターニングを用いて容易にコンタクトパターンを生成することができる。このコンタクトパターンは、パターニング後に適宜金属を堆積することによって補強することができる。しかしながら、パターニングを行い、これに続いて露出された領域においてこの層の補強を行うために、この金属ライニングされた表面上に1つのレジストを取り付けることも可能である。このレジストを取り除いた後、残っている薄いライニングは、エッチングによって取り除くことができる。ここで盲穴(複数)を開けることは、この金属ライニングのパターニングの前または後で行ってよい。しかしながらどちらの場合でも、これらの盲穴の中の金属パターンとこの金属ライニングとの間の電気的に導通したコンタクトが生成されるように注意しなければならない。これはたとえばこれらの盲穴を導電性の材料で充填することによって行うことができる。
最後のステップにおいて、これらのデバイスは個々に分離され、ここで個々のデバイスの間の担体層および/またはレジスト層が切断される。これは好ましくはソーイングステップ(Saegeschritt)によって行われる。しかしながら、この個別デバイスへの分離は、レーザー法を用いて行うことも可能である。
以下では、実施形態例とこれに付随する図を参照して、本発明を説明する。これらの図は、概略的にのみ作成されており、本発明の良好な理解にのみ用いられるものである。このため個々の部分は拡大または縮小されて示されている。このためこれらの図において、絶対的な寸法も相対的な寸法も用いることはできない。
1つの担体層と結合した後の1つの処理段階でのMEMSデバイスを概略断面で示す図である。 1つの処理変形例における同じ段階での、MEMSデバイスを示す図である。 1つの代替の製造方法における異なる処理段階を示す図である。 1つの代替の製造方法における異なる処理段階を示す図である。 1つの代替の製造方法における異なる処理段階を示す図である。 もう1つの実施形態のMEMSデバイスの製造方法における2つの処理段階の1つを示す図である。 もう1つの実施形態のMEMSデバイスの製造方法における2つの処理段階のもう1つを示す図である。 もう1つの方法変形実施例の異なる処理段階での概略断面を示す図である。 もう1つの方法変形実施例の異なる処理段階での概略断面を示す図である。 もう1つの方法変形実施例の異なる処理段階での概略断面を示す図である。 もう1つの方法変形実施例の異なる処理段階での概略断面を示す図である。 1つのMEMSデバイスの製造方法における気密性シーリングの方法の異なる処理段階での概略断面を示す図である。 1つのMEMSデバイスの製造方法における気密性シーリングの方法の異なる処理段階での概略断面を示す図である。 1つのMEMSデバイスの製造方法における気密性シーリングの方法の異なる処理段階での概略断面を示す図である。 パターニングされたメタライジング部およびパッシベーション層の生成の異なる処理段階を示す図である。 パターニングされたメタライジング部およびパッシベーション層の生成の異なる処理段階を示す図である。 パターニングされたメタライジング部およびパッシベーション層の生成の異なる処理段階を示す図である。 パターニングされたメタライジング部の生成における異なる処理段階を示す図である。 パターニングされたメタライジング部の生成における異なる処理段階示す図である。 パターニングされたメタライジング部の生成における異なる処理段階を示す図である。 変形実施例のメタライジングパターンの生成における2つの処理段階を示す図である。 変形実施例のメタライジングパターンの生成における2つの処理段階を示す図である。 活性なデバイスパターン,コンタクト面,および枠パターンを有する基板の活性表面の上面図である。
図1は、レジスト層RLを用いて基板SUが担体層TSと結合されるステップでの1つのMEMSデバイスの1つの単一の基板を概略断面で示す。基板SUは、その活性な表面AS上に、デバイスパターンBESを備える。このデバイスパターンは、コンタクト面(複数)(不図示)も含み、これらのコンタクト面上には、金属の柱状パターン(複数)PSが戴置されている。さらに上記の活性表面AS上には、好ましくはこの柱状パターンPSと同じ材料からなる、1つの枠パターンRSが取り付けられている。この枠パターンは、この表面上で、少なくとも上記の活性なデバイスパターンBESを包囲している。これらのコンタクト面および柱状パターンは、この枠パターンRSの内側に配設されている。しかしながら、これらのコンタクト面およびこれらのコンタクト面上に戴置されている柱状パターンPSの各々を、上記の活性表面AS上の枠パターンの外側に配設することも可能である。
これらの金属パターン、すなわち上記の金属の枠パターンRSおよび金属の柱状パターン(複数)RSを用いて、上記の基板SUは、1つの担体層上に配設されている1つのレジスト層RL上に戴置されている。この際少なくとも、空洞CVが、この枠パターンの内側で基板SUと担体層TSとの間に気密にシーリングされることが確実にされる。これは上記の金属パターン(複数)が少なくともレジスト層RLの中に沈み込むことを前提としている。このレジスト層は、好ましくはUV硬化されるレジスト層である。このレジスト層の厚さは、上記のデバイスパターンと上記の最も高い柱状パターンとの間の高さの差より小さくなるように設定される。
上記の金属パターン(複数)は、これらが担体層TSと接触するように、レジスト層RLの中に深く侵入してよい。
図2は、これらの金属パターンの一部が、殆ど上記の担体層に当たるまでレジスト層RLの中に侵入しているような実施例を示す。深く侵入する金属パターンが追加的な金属層AMによって厚くされており、この追加的な金属層が、その下の第1の金属層に対して異なるようにパターニングされ得るような、これらの金属パターン間の差別化が行われる。1つの図にまとめて図示されているが、図2は、たとえば、さらなる金属層(複数)AM0を示し、これらの金属層はその下にある第1の金属層と同じ断面を有している。さらに、これらのさらなる金属層の断面を、1つの柱状パターンの内側で、この第1の金属層より大きく設定することも可能であり、これが別の金属層(複数)AM1で示されている。第3の変形実施例においては、別の金属層AM2の断面は、その下にある、それぞれの柱状パターンPSの第1の金属層より小さな断面積を備えてよい。
幅広にされた第2の金属層AM1は、これが後に担体層TSを貫通して接続される際に、より高い処理信頼性を保証する。狭小にされた第2の金属層AM2は、これがレジスト層のRLの中に容易に沈み込むという利点を有する。これらの金属パターンで、第2の金属層AMによって厚くされていないものは、したがって上記の厚くされた金属パターンより小さな高さを有し、担体層TSの表面まで侵入することはできない。特に電気的な接続が予定されていない金属パターンは、第2の金属層無しのままであってよい。
図3A〜3Cは、もう1つの変形実施例あるいは実施形態による1つのMEMSデバイスの製造の異なる処理段階を示し、この変形実施例は最終製品で担体層TS無しとなる。図3Aは、レジスト層RLでコーティングされた1つの担体層TSおよび1つの基板SUを示し、この基板は、デバイスパターン(複数),1つの枠パターンRS,および柱状パターンPSを備える。金属パターンは、同じ高さかまたは異なる高さを備えてよい。金属パターンが平坦化処理、たとえばフライス加工またはグラインディングを用いて同じ高さとされる場合、これによってこれらの表面が1つのレベル面に存在し、より良好に平坦な担体層TSによって密封して覆うことができるという利点がある。
図3Bは、戴置された基板SUを示し、ここでは金属パターンは担体基板TSの表面までレジスト層RLの中に侵入している。続いてこのレジスト層RLは硬化されるが、このために好ましくはUV光が照射される。
このようにして行われる硬化によって、このレジスト層がUV硬化されたレジストとなった後は、空洞CVの密封性が保証され、その機械的強度も保証される。ここでこの硬化したレジスト層から担体層TSを剥離することが行われると、これによって硬化したレジスト層RLのみがデバイスに残る。金属パターンの上面は、基板に向いていないレジスト層RLの表面と揃って封止され、こうしてこれらの金属パターンの上面は、露出されており、容易にコンタクトすることができる。図3Cはこの処理段階での構造を示している。
場合によっては金属パターンの端部の上に存在しているレジスト層RLの残層厚は、追加的な処理ステップにおいて機械的,化学的,または他のやり方,たとえばプラズマエッチングで取り除かれてよい。
図4Aおよび4Bは、もう1つの変形実施例による1つのデバイスの製造における2つの処理段階を示す。図1〜3に示す実施例と異なり、ここではレジスト層RLは、担体基板TS上に全面的な層として取り付けられておらず、図4Aによれば選択的に、基板に向いていない側の金属パターンの端部上にのみ取り付けられている。これは、たとえばUV硬化されるレジストの適合した処理、たとえば印刷,塗布(Aufstreichen),またはローラ塗布(Aufrollen)を用いて行うことができる。
図4Bは、レジスト層RLで覆われた金属パターンを担体層TS上に戴置した後の構造を示す。このようにして空洞CVが密封して封止される。しかしながら、この処理変形例では、この空洞CVの密封性を保証するために、金属パターンの全ての端部が上述の平坦化処理を用いて同じレベルにされるという利点がある。
図1〜4は、外部接続の生成および上記の活性デバイスパターンBESの接続のための、パターニングされたメタライジングが取り付けられる前の処理段階(複数)でのデバイスを示している。すべてのこれらの実施例においては、レジスト層RLの最小厚は、空洞CVが密封して封止されるように選択されるが、これは全体としてさらにこの金属パターンおよび担体層TSのパターン精度および平坦度の問題である。この担体層TSが取り除かれる場合の実施例は、さらに、レジスト層RLのより大きな層厚を必要とする。これはこのレジスト層がセルフサポート(frei tragende)のデバイスカバーあるいはハウジングカバーとして取り付けられ、かつこの際このカバーの機械的強度が保証されなければならないからである。図2の変形実施例での典型的な層厚は、たとえば1μmである。図3の変形実施例での適合した層厚は、たとえば10μmである。しかしながら、上述の処理信頼性の前提の中でも、空洞の密封性および良好な接着性のためにこの適合した層厚は、上記の値より上または下にずれてよい。
これらの図1〜4において、デバイスあるいはこのデバイスのために実施される処理が、個々のデバイス基板およびこれに対応した担体層TSの部分を用いて示されているが、これは基本的にウェーハレベルで1つのウェーハ上にある全てのデバイスに対し同時に実施される。
図5A〜5Dは、ウェーハレベルでの製造をさらに詳細に示す。基板SUとして用いられるウェーハは、複数のデバイス用の活性なデバイスパターン(複数)を備える。それぞれのデバイスの活性なデバイスパターンおよび金属パターンは、1つのデバイス領域BB内に配設されており、この基板SUとして用いられるウェーハはこれらの領域BBを複数備えている。活性表面に取り付けられた溝パターンGMは、後のこれらのデバイスの個別分離の際の分離線となる、個々のデバイス領域BBすべてを包囲する溝(複数)を有する。この溝パターンは、この基板SUでその層厚の約50%まで達してよい。この溝パターンGMの最小深さは、後のデバイスに設けられるこの基板のシニング後の最終層厚に対応する。
上記の金属パターンは、好ましくは上記の平坦化処理によって平坦化され、こうしてこの金属パターンの上側端部上に印刷処理を用いて容易にレジスト層を付けることができる。このためレジスト層取り付け装置RAは、ローラーコーティングに用いることができるローラー(Walze)を備えている。レジストはローラーの表面上に付けられて、金属パターン上にローラー塗布される。図5Aは、このレジスト層RLの取り付けの際の構成を示す。
次のステップでは、担体層TSがこのレジストでコーティングされた金属パターン上に戴置される。このため、好ましくは1つの薄くかつ可撓性のシートが用いられ、このシートは1つのプラスチックシート,プラスチックおよび1つの別の材料,特に無機材料から成る複合シート,またはたとえばガラスから成る純粋な無機シートである。好ましくはこれらは気密な材料であり、たとえばガラスである。
次にこの可撓性の担体層TSあるいはこれに用いられるシートは、担体層取り付け装置TAを用いて、ウェーハ全体の金属パターン上にロール掛け(aufgewalzt)またはラミネートされる。適宜押圧することによって、担体層TSと金属パターンとの確実な結合が保証され、これは上記の空洞の確実な封止を保証する。図5Bは、この担体層TSの取り付けの際の構造を示す。
次のステップにおいて、基板SUとして用いられるウェーハの層厚が、裏面から減らされる。これは例えばグラインディングによって行われてよい。このシニングは、基板SUの裏面から上記の溝パターンが露出するまで実施される。このようにして個々の基板が互いに分離され、それぞれのデバイス領域BBが、機械的に隣接したデバイスから分離された基板を備えることになる。図5Cは、この処理段階の構造を示し、しかしながらここでは図5Aおよび5Bと異なり、基板は上側に示されている。
気密な担体層TSが取り付けられると、こうして次の処理段階においてこのデバイスの気密性がさらに高められる。ここでは金属パターン間、具体的には枠パターンと担体層との間の分離ギャップ(Trennfugen)が気密な層で覆われる。このため、上記の溝パターン、あるいは別々のデバイス領域(複数)BBの間にある開裂部を通って、気密な材料が、担体層の露出している表面,レジスト層,および少なくとも枠パターンの一部に取り付けられる。これは、垂直方向またはオーバーハングした表面への層の生成にも適した、等方性の付着処理を用いて行うことができる。しかしながら、パターニング用の異方性の処理、たとえばジェット印刷処理を用いることも可能である。これを用いて、印刷される材料の微細パターンを所望の位置に生成することもできる。
図5Dには、気密層HSの取り付けが矢印によって示されている。気密層としては無機層、特に金属層が用いられる。上記のジェット印刷処理を用いて、金属粒子を含むインクも印刷することができ、連続した密な金属膜を実装することができる。金属ナノ粒子を含むインクは、極めて低い温度で融解することができ、連続した金属層または金属パターンで実装することができる。このようなインクは、具体的には銀粒子を含む。
パターニングされて取り付けられた、あるいは全面的にスパッタリングで取り付けられた気密層HSは、追加的に電解めっき処理または無電解めっき処理によって補強されてよく、これによって密封性が高められる。上記の基板の裏面にも全面的に取り付けられた気密層HSは、追加的に電磁放射に対するシールド効果を呈することができる。
個々の基板間の開裂部を通って、そこに露出したレジスト層RLの領域を、エッチングによって取り除くことができる。これが図6Aに矢印で示されている。図6Bは、この別々のデバイス間のレジストRLを取り除いた後の構造を示し、このようにしてそこで担体層TSの表面が露出される。
これらの領域において、図5について記載したように、1つの気密層が堆積される。この堆積は図6Cに示すように選択的に上記の基板間の領域で行うことができ、または代替として、全構造の上に全面的に、かつこれらの基板SUの裏面(複数)にも行うことができる。
図7A〜7Cは、基板に向いていない側のカバーの表面上にパターニングされたメタライジング部を生成する際の異なる処理段階を示し、これらのパターニングされたメタライジング部はここでは図3に示す処理変形例による純粋なレジスト層RSとして示されている。図7Aは、金属パターンの端部がレジスト層を完全に貫通して、実際に担体層TSとコンタクトするように、全面的にレジスト層で覆われた担体層上に戴置された後のデバイスを示す。このレジスト層を硬化して担体層を剥ぎ取った後には、以上より、このレジスト層RLの外側の表面に上記の金属パターンが露出している。ここでパターニングされたメタライジング部を取り付けることによって、接続配線および外部コンタクト部HKを生成することができる。これには公知のメタライジング処理およびパターニング処理が適している。容易にこのようなコンタクト部がたとえば印刷され、また適宜金属の堆積によって補強されることができる。しかしながらスパッタリングによる金属層成長を用い、かつこれに続いて電解めっきまたは無電解めっきの補強を用いることにより、2段階のメタライジングも可能である。図7Bはこの処理段階での構造を示している。
次のステップにおいて、これらの外部コンタクト部AKが設けられたレジスト層RLの表面には、さらにパッシベーション層PSが設けられてよい。このようなパッシベーション層は、好ましくは無機材料、具体的には酸化物,窒化物,または他の硬く密な材料で生成される。このパッシベーション層PSは、上記のレジスト層の露出された領域および外部コンタクト部の縁部が覆われて、コンタクトに用いられるこれらの外部コンタクト部の領域のみが露出されるようにパターニングされる。図7Cは、パッシベーション層PSが取り付けられかつパターニングされた構造を示す。上記の外部コンタクト部は、ボールグリッドアレイまたはランドグリッドアレイの形態で、公知の方法で生成されてよい。
図8A〜8Cは、担体層TSの外側に向いた下面上での、パターニングされたメタライジング部の生成の際の異なる処理段階を示す。図8Aは、レジスト層RLで覆われた担体層TSをデバイス基板SUの金属パターン上に戴置した後の構造を示す。UV光を用いて硬化して、UV硬化されたレジスト層RLに変化した後に、担体層の下側から、盲穴(複数)が生成され、これらの盲穴ではコンタクトする金属パターンの表面が露出されている。これらの盲穴は、封止された空洞CVが封止されたままとなるように生成され、上記のレジスト層RLはしたがってこの盲穴によって貫通されない。このため異なる方法が適している。
たとえば、層の深さを制御することが可能である。もう1つの方法は、金属パターンの除去が始まることが検出される終点検出を含む。もう1つの可能性は、この盲穴SLの断面をそれぞれコンタクトする金属パターンにセンタリングし、この盲穴の断面を金属パターンの断面より小さく形成することにより、この盲穴SLの底部が完全にこの金属パターンによって形成されるようにすることである。このようにすることにより、この金属パターンの金属は、「自動的」(“natuerlichen”)エッチング停止部となる。
担体層TSの材料によって、これらの盲穴の生成に適した方法を選択することができる。この担体層TSが十分に薄い層厚を有している場合、これらの盲穴SLは、レーザーを用いて生成することができる。これは、レーザーは位置的に正確に適用することができ、かつ追加のレジストマスクは必要でないという利点がある。乾式処理または湿式処理も適しており、これらは適合したレジストマスクを、担体層TSの下面に取り付けてパターニングすることにより、実施できる筈である。
次のステップにおいて1つのパターニングされたメタライジング部MSが、これが上記の盲穴(複数)内に露出された金属パターンと電気的に導通した接続となるように生成される。このためたとえば図8Cに示すように、導電性の材料が、具体的には金属が好ましくは全面的に、たとえばスパッタリングによって堆積され、これらの盲穴の底部で金属パターンとコンタクトするようにされる。続いてパターニングおよび適宜この金属層の補強が、金属堆積処理によって行われてよく、この金属堆積処理は電解または無電解で実施されてよい。このパターニングは、パターニングされたレジストマスクを、全面的に取り付けられた金属層上に取り付けることによって行うことができ、こうしてこのレジストマスクに覆われていない領域でのみ厚膜化が行われる。続いてこのマスクは取り除かれ、補強されない領域における金属層の残渣が取り除かれる。図8Cはこの処理段階での構造を示している。
しかしながら、図9Bに示すように、図8Bに示す処理段階(盲穴SLの生成後)においてまず盲穴の中に導電性の充填材が設けられることも可能である。これは機械的処理、たとえば導電性ペーストの投入によって行うことができる。続いて、層堆積処理によって、充填された盲穴SLが設けられた担体層TSのレベル面の近傍上での層堆積によって、パターニングされたメタライジングが行われてよい。
しかしながら、印刷処理を用いてこのパターニングされたメタライジングを行うことも可能であり、この印刷処理は、金属パターンの接続のために、これらの盲穴の底面にも導入されるように実施することができる。
図9Aは、図8A〜Cで説明した処理の変形例を示し、この変形例では、金属パターンは高さに関して変化した断面で実装されている。ここに示す実施形態においては、金属パターンRS,PSの少なくとも一部で、基板から離れた上側端部が大きな断面積となっており、これらの金属パターンは基板の戴置の際にここで担体層TSとコンタクトするまでレジスト層RLの中に押し込まれる。この金属パターンの大きくされた断面積は、盲穴の生成のためにより大きな面を提供し、これによって封止された空洞が開かれることがない。この金属パターンの大きくされた断面上に確実にセンタリングされた盲穴は、高い処理安全性をもたらす。
この金属パターンの断面積は、この金属パターンの生成の際に、1つの段階で第1および第2の金属層の間で変化される。ここで示す例においては、所定のコンタクトする金属柱状パターンPSの上側で別の金属層AM1は、より大きな断面積で生成される。
図9Bは、1つのパターニングされたメタライジング部を示し、このメタライジング部では、盲穴SLは導電性の塊体CFで封止されている。こうしてこのパターニングされたメタライジング部は、導電性に充填された盲穴と上記の担体層の下面上にこの充填された盲穴を介して取り付けられたメタライジング部とを備え、このメタライジング部は外部コンタクト部AKとなっている。
図10はデバイスパターンBESを有する1つの基板の上面図を示し、これと接続されたコンタクト面KF、あるいはこのコンタクト面上に戴置された金属柱状パターンPSおよびこのデバイスパターンを包囲する枠パターンRSを有する基板を示す。一点鎖線を用いて基板縁部あるいはこのデバイス領域BBの境界が示されており、このデバイス領域は、複数の他のデバイス領域およびこれに付随するパターンと共に、1つの共通のウェーハ上に形成されていてよい。デバイスパターンBESには代表としてインターデジタル変換器が示されており、このインターデジタル変換器はたとえばSAWデバイスにおいて周波数を決定するパターンとして使用される。このデバイスパターンBESは、このインターデジタル変換器の他にさらに別のパターンまたは別のインターデジタル変換器を備えてよい。他のタイプの電気的または電気機械的デバイスは、これらと異なるデバイスパターンを備えてよく、たとえば1つの容量性MEMSデバイスにおいては、可動性メンブレンであってよい。
枠パターンRSは、このデバイスパターンBESを包囲している。しかしながらこれと異なり、コンタクト面KFは、この枠パターンの下に通って延在する配線を用いてこの枠パターンRSで包囲された領域の外側に通じていてもよい。コンタクト面も金属柱状パターンも機械的に壊れやすいパターンではないので、これらは完成したデバイスにおいてこの枠パターンRSで包囲された空洞内に配設される必要はない。
以上に説明あるいは示した実施形態は、個別のデバイスのみが示されているが、以上の方法ステップは全て好ましくはウェーハレベルで実施されることは明らかである。分り易くするために、部分的に本発明を単一のデバイスの個別の基板を参照して示したものである。これらの図に示された個々のパターンは、ここで顕わに記載あるいは示されていない場合でも、他の実施形態にも使用することができる。したがってたとえば、全ての実施形態で、少なくともデバイスの側面を覆いかつ担体層TSに対して封止する、気密な層を設けることも可能である。この気密層HSは、基板SUの裏面全体を覆ってもよい。さらに加えてこの気密層は、対応して配設されているコンタクトホールを介して、この担体層TSの裏面上の外部コンタクト部AKと電気的に導通して接続されてよい。
全ての場合で、この枠パターンRSを電気的に接続してよく、好ましくはグラウンド電位にある外部接続部AKと接続される。この追加的なグラウンド接続を用いて、このデバイスのより良好なシールドが達成され、このシールドはデバイスのノイズフリーの駆動に用いられる。
個々の方法ステップは、所定の公知の方法を参照して説明されているが、しかしながら本方法はこれらの顕わに記載された方法に限定されず、同様な効果の他の方法が知られていれば、これを使用することもできる。
ウェーハレベルで製造された全てのデバイスは、まとめてカプセル化されてよく、こうしてこれらのデバイスは、基本的に最終ステップまたは最後のステップの1つにおいて、担体層の裁断によって分離されることになる。さらにこれらのここのデバイスを既にウェーハレベルで、このデバイスの安全な取扱いを容易とするために、気密層の追加的または代替なものとして、機械的に剛性のある埋め込み用樹脂(Vergussmasse)でカバーすることも可能である。ウェーハレベルで取り付けられた埋め込み用樹脂は、デバイス領域BBを分離する分離線の領域におけるこの埋め込み用樹脂の無視できない層厚を裁断するために、別の分離ステップを必要とする。
本発明は図示されて説明された実施形態に限定されない。むしろ全ての新たな特徴および特徴の組合せ、特に請求項に記載された特徴の組合せが本発明に属するものとして見做すものである。
SU : 基板/ウェーハ
AS : 活性な表面
BES : 電子デバイスパターン
KF : コンタクト面
PS : 金属柱状パターン
RS : 金属枠パターン
RL : レジスト層
CV : 空洞
MS : パターニングされたメタライジング部
TS : 担体層
AK : 外部コンタクト部
HS : 気密層
AM0,AM1,AM2 : 別の金属層
SL : 盲穴
GM : 溝パターン
BB : デバイス領域
RA : レジスト層取り付け装置
TA : 担体層取り付け装置
CF : コンタクトホールにおける導電性充填材

Claims (16)

  1. MEMSデバイスであって、
    1つの活性表面を備え、当該活性表面上に電子デバイスパターン(複数)(BES)および当該電子デバイスパターンとの電気的コンタクトのためのコンタクト面(複数)(KF)が配設されている基板(SU)と、
    前記コンタクト面上に立っており、かつ前記デバイスパターンより突出している金属の柱状パターン(複数)(PS)と、
    前記基板の前記活性表面上に配設されており、かつ前記デバイスパターンを前記柱状パターンと共に包囲する金属の枠パターン(RS)と、
    硬化されたレジスト層(RL)であって、前記枠パターン(RS)および前記柱状パターン(PS)が、基板と,枠パターンと,レジスト層との間に1つの空洞(CV)が封止されるように、当該枠パターン(RS)および前記柱状パターン上に戴置され、前記金属パターン(PS,RS)の少なくとも一部が、柱状パターン(PS)および枠パターン(RS)から選択されて、前記基板に向いていない側の前記金属パターンの表面が前記レジスト層によって覆われないように、前記レジスト層の中に深く貫入されているレジスト層と、
    前記基板に向いていない側の前記レジスト層の表面または前記レジスト層の上に配設された担体層上に配設されている1つのパターニングされたメタライジング部(MS)であって、前記パターニングされたメタライジング部が、少なくとも、前記MEMSデバイスのコンタクトのためのパターニングされた外部コンタクト部(AK)を形成し、かつ前記レジスト層によっておおわれていない金属パターンと電気的に導通して接続されているメタライジング部と、
    を備えることを特徴とするMEMSデバイス。
  2. 請求項1に記載のMEMSデバイスにおいて、
    1つの担体層(TS)が前記レジスト層(RL)の上に配設されており、
    前記パターニングされた外部コンタクト部(AK)が、前記担体層の表面上に配設されており、
    前記担体層を貫通する貫通接続部(複数)が設けられ、当該貫通接続部は前記外部コンタクト部を前記金属パターンと接続している、
    ことを特徴とするMEMSデバイス。
  3. 請求項1または2に記載のMEMSデバイスにおいて、
    1つの気密層が、前記活性表面の反対側にある前記基板の裏面を、前記担体層(TS)に対して密封することを特徴とするMEMSデバイス。
  4. 請求項1乃至3のいずれか1項に記載のMEMSデバイスにおいて、
    前記基板(SU)は1つの圧電ウェーハであり、
    前記デバイスパターン(BES)は1つのインターデジタル変換器を含み、
    前記担体層は1つのガラスシートであり、
    前記気密層は1つの金属層である、
    ことを特徴とするMEMSデバイス。
  5. MEMSデバイスをウェーハレベルでカプセル化する方法であって、
    1つのウェーハの1つの活性表面上に電子デバイスパターン(複数)、および当該電子デバイスパターンに接続されたコンタクト面(複数)が生成され、
    前記コンタクト面上に立っている柱状パターン(複数)と、前記デバイスパターンを包囲する1つの枠パターンとを含む金属パターンを前記活性表面上に生成し、
    前記金属パターンの表面が1つのグラインディング処理またはフライス加工処理で平坦化され、
    1つのレジスト層を用いて1つの担体層が前記金属パターン上に戴置され、
    前記レジスト層が硬化される、
    ことを特徴とする方法。
  6. 請求項5に記載の方法において、
    前記金属パターン(PS,RS)の一部の上に、前記平坦化の後で、1つの別の金属層(AM)が取り付けられ、
    前記担体層(TS)が前記レジスト層(RL)でコーティングされ、前記別の金属層(AM)が取り付けられた前記金属パターンの一部が前記担体層の表面にコンタクトするまで前記レジスト層を貫通するように、前記担体層が前記金属パターン上に戴置される、
    ことを特徴とする方法。
  7. 請求項5または6に記載の方法において、
    前記担体層を通って貫通する盲穴(複数)が生成され、当該盲穴の中に少なくとも前記金属パターンの一部の表面が露出され、
    1つのパターニングされたコンタクトパターンが、前記ウェーハに向いていない側の前記担体層の表面上に、当該パターニングされたコンタクトパターンが前記盲穴の中に露出された金属パターンと電気的に導通して接続されるように、取り付けられる、
    ことを特徴とする方法。
  8. 請求項5または6に記載の方法において、
    前記レジスト層は、前記担体層上に全面的に取り付けられ、
    前記金属パターンの少なくとも一部が前記担体層の表面とコンタクトするまで前記レジスト層を貫通するように、前記担体層が前記金属パターン上に戴置され、
    前記レジスト層の硬化の後に、レジスト層とウェーハとの間で前記枠パターンで包囲された空洞に前記デバイスパターンが封止されるように、前記担体層が前記レジスト層から除去され、
    1つのパターニングされたコンタクトパターンが、前記レジスト層を貫通して、露出した前記金属パターンと電気的に導通して接続されるように、前記ウェーハに向いていない側の前記レジスト層の表面上に取り付けられる、
    ことを特徴とする方法。
  9. 請求項5に記載の方法において、
    選択的に前記金属パターンの表面上に、1つのレジスト層が取り付けられ、かつ前記ウェーハが当該レジストを用いて前記担体層上に接着され、
    前記担体層を通って貫通する前記盲穴が生成され、当該盲穴の中に前記金属パターンの表面が露出され、
    1つのパターニングされたコンタクトパターンが、前記ウェーハに向いていない側の前記担体層の表面上に、当該パターニングされたコンタクトパターンが前記盲穴の中に露出された金属パターンと電気的に導通して接続されるように、取り付けられる、
    ことを特徴とする方法。
  10. 請求項5乃至9のいずれか1項に記載の方法において、
    前記デバイスパターンを担持するウェーハの表面において、それぞれ個別のデバイスに付随する1つのデバイスパターンを有する複数のデバイス領域が1つの溝パターンによって互いに分離されるように、前記レジスト層および前記担体層との結合の前に、当該溝パターンが生成されることを特徴とする方法。
  11. 請求項10に記載の方法において、
    前記ウェーハは、前記担体層との結合後、および前記レジスト層の硬化後、その裏面から、前記溝パターンが裏面から露出するまで、かつ前記個別のデバイスの基板が互いに分離されるまで、シニングされることを特徴とする方法。
  12. 請求項11に記載の方法において、
    前記ウェーハは、その裏面から1つの気密層を用いて、前記担体層または前記レジスト層に対して密封され、
    前記気密層は、スパッタリング,金属インクのナノジェットおよび/または電解めっきまたは無電解めっきによる金属堆積によって生成される、
    ことを特徴とする方法。
  13. 請求項12に記載の方法において、
    前記気密層の取り付けの前に、前記ウェーハの裏面から、当該ウェーハで露出された溝パターンを通ってエッチングによって、金属パターンと前記担体層との接着に利用されていない領域(複数)で、前記レジスト層が取り除かれることを特徴とする方法。
  14. 請求項5乃至13のいずれか1項に記載の方法において、
    UV光に対して透明な1つの担体層が用いられ、
    前記レジスト層の前記硬化は、当該担体層を通るUV照射を用いて行われることを特徴とする方法。
  15. 請求項7乃至14のいずれか1項に記載の方法において、
    担体層として金属ライニングが設けられた1つのプラスチックシートが用いられ、
    前記コンタクトパターンの生成のために前記金属ライニングがパターニングされ、
    前記金属ライニングのパターニングの前または後に、前記盲穴が開放されて、前記金属パターンが前記金属ライニングと電気的に導通して接続される、
    ことを特徴とする方法。
  16. 請求項5乃至15のいずれか1項に記載の方法において、最後に前記デバイスは個々に分離され、ここで個々の前記デバイスの間の前記担体層および/または前記レジスト層が切断されることを特徴とする方法。
JP2015546902A 2012-12-11 2013-10-14 Memsデバイスおよびmemsデバイスのカプセル化方法 Expired - Fee Related JP6176803B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102012112058.7 2012-12-11
DE102012112058.7A DE102012112058B4 (de) 2012-12-11 2012-12-11 MEMS-Bauelement und Verfahren zur Verkapselung von MEMS-Bauelementen
PCT/EP2013/071396 WO2014090438A1 (de) 2012-12-11 2013-10-14 Mems-bauelement und verfahren zur verkapselung von mems-bauelementen

Publications (2)

Publication Number Publication Date
JP2016503255A true JP2016503255A (ja) 2016-02-01
JP6176803B2 JP6176803B2 (ja) 2017-08-09

Family

ID=49356429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015546902A Expired - Fee Related JP6176803B2 (ja) 2012-12-11 2013-10-14 Memsデバイスおよびmemsデバイスのカプセル化方法

Country Status (4)

Country Link
US (2) US9853204B2 (ja)
JP (1) JP6176803B2 (ja)
DE (1) DE102012112058B4 (ja)
WO (1) WO2014090438A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021027320A1 (zh) * 2019-08-15 2021-02-18 天津大学 具有空腔支撑结构的体声波谐振器、滤波器和电子设备
JP2021532223A (ja) * 2018-07-27 2021-11-25 エルジー・ケム・リミテッド 粘着剤組成物、これを含む粘着フィルム、粘着フィルムを含むバックプレートフィルムおよび粘着フィルムを含むプラスチック有機発光ディスプレイ

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6044643B2 (ja) * 2012-12-05 2016-12-14 株式会社村田製作所 弾性波装置の製造方法及び弾性波装置
DE102012112058B4 (de) 2012-12-11 2020-02-27 Snaptrack, Inc. MEMS-Bauelement und Verfahren zur Verkapselung von MEMS-Bauelementen
TWI661494B (zh) 2014-07-31 2019-06-01 美商西凱渥資訊處理科技公司 多層暫態液相接合
US10541152B2 (en) 2014-07-31 2020-01-21 Skyworks Solutions, Inc. Transient liquid phase material bonding and sealing structures and methods of forming same
DE102014118214B4 (de) * 2014-12-09 2024-02-22 Snaptrack, Inc. Einfach herstellbares elektrisches Bauelement und Verfahren zur Herstellung eines elektrischen Bauelements
JP2017022473A (ja) * 2015-07-08 2017-01-26 セイコーエプソン株式会社 振動子及びその製造方法、発振器、電子機器、並びに、移動体
CN105810590A (zh) * 2016-03-18 2016-07-27 中国电子科技集团公司第二十六研究所 声表面波滤波器晶圆键合封装工艺
JP2018113679A (ja) * 2016-12-02 2018-07-19 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. 基板間のキャビティ内に形成されてビアを含む電子デバイスを製造する方法
US10472228B2 (en) * 2017-08-17 2019-11-12 Advanced Semiconductor Engineering, Inc. MEMS device package and method for manufacturing the same
DE102019115971A1 (de) * 2019-06-12 2020-12-17 RF360 Europe GmbH Elektrisches Bauelement, elektrische Vorrichtung undVerfahren zur Herstellung einer Vielzahl von elektrischenBauelementen

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261582A (ja) * 2000-10-04 2002-09-13 Matsushita Electric Ind Co Ltd 弾性表面波デバイスおよびその製造方法ならびにそれを用いた回路モジュール
JP2003032077A (ja) * 2001-07-19 2003-01-31 Toshiba Corp 弾性表面波装置及びその製造方法
JP2003037471A (ja) * 2001-07-23 2003-02-07 Matsushita Electric Ind Co Ltd 弾性表面波装置およびその製造方法、これを用いた複合モジュール
JP2004253937A (ja) * 2003-02-19 2004-09-09 Toyo Commun Equip Co Ltd 弾性表面波フィルタとその製造方法
US20060286718A1 (en) * 2005-06-17 2006-12-21 Alps Electric Co., Ltd. Manufacturing method capable of simultaneously sealing a plurality of electronic parts
JP2010081211A (ja) * 2008-09-25 2010-04-08 Kyocera Corp 弾性表面波装置及びその製造方法
JP2011522409A (ja) * 2008-05-27 2011-07-28 エプコス アクチエンゲゼルシャフト 電子素子のための密閉されたハウジングと製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3196693B2 (ja) * 1997-08-05 2001-08-06 日本電気株式会社 表面弾性波装置およびその製造方法
US6710682B2 (en) 2000-10-04 2004-03-23 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device, method for producing the same, and circuit module using the same
DE10238523B4 (de) * 2002-08-22 2014-10-02 Epcos Ag Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung
US7576426B2 (en) * 2005-04-01 2009-08-18 Skyworks Solutions, Inc. Wafer level package including a device wafer integrated with a passive component
DE102007058951B4 (de) * 2007-12-07 2020-03-26 Snaptrack, Inc. MEMS Package
US7915080B2 (en) * 2008-12-19 2011-03-29 Texas Instruments Incorporated Bonding IC die to TSV wafers
US8134230B2 (en) * 2009-07-24 2012-03-13 Industrial Technology Research Institute Sealed joint structure of device and process using the same
DE102012112058B4 (de) 2012-12-11 2020-02-27 Snaptrack, Inc. MEMS-Bauelement und Verfahren zur Verkapselung von MEMS-Bauelementen

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261582A (ja) * 2000-10-04 2002-09-13 Matsushita Electric Ind Co Ltd 弾性表面波デバイスおよびその製造方法ならびにそれを用いた回路モジュール
JP2003032077A (ja) * 2001-07-19 2003-01-31 Toshiba Corp 弾性表面波装置及びその製造方法
JP2003037471A (ja) * 2001-07-23 2003-02-07 Matsushita Electric Ind Co Ltd 弾性表面波装置およびその製造方法、これを用いた複合モジュール
JP2004253937A (ja) * 2003-02-19 2004-09-09 Toyo Commun Equip Co Ltd 弾性表面波フィルタとその製造方法
US20060286718A1 (en) * 2005-06-17 2006-12-21 Alps Electric Co., Ltd. Manufacturing method capable of simultaneously sealing a plurality of electronic parts
JP2006352617A (ja) * 2005-06-17 2006-12-28 Alps Electric Co Ltd 電子部品の製造方法
JP2011522409A (ja) * 2008-05-27 2011-07-28 エプコス アクチエンゲゼルシャフト 電子素子のための密閉されたハウジングと製造方法
JP2010081211A (ja) * 2008-09-25 2010-04-08 Kyocera Corp 弾性表面波装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021532223A (ja) * 2018-07-27 2021-11-25 エルジー・ケム・リミテッド 粘着剤組成物、これを含む粘着フィルム、粘着フィルムを含むバックプレートフィルムおよび粘着フィルムを含むプラスチック有機発光ディスプレイ
JP7330591B2 (ja) 2018-07-27 2023-08-22 エルジー・ケム・リミテッド 粘着剤組成物、これを含む粘着フィルム、粘着フィルムを含むバックプレートフィルムおよび粘着フィルムを含むプラスチック有機発光ディスプレイ
WO2021027320A1 (zh) * 2019-08-15 2021-02-18 天津大学 具有空腔支撑结构的体声波谐振器、滤波器和电子设备

Also Published As

Publication number Publication date
US10164166B2 (en) 2018-12-25
US9853204B2 (en) 2017-12-26
JP6176803B2 (ja) 2017-08-09
DE102012112058A1 (de) 2014-06-12
US20180097172A1 (en) 2018-04-05
DE102012112058B4 (de) 2020-02-27
US20150325780A1 (en) 2015-11-12
WO2014090438A1 (de) 2014-06-19

Similar Documents

Publication Publication Date Title
JP6176803B2 (ja) Memsデバイスおよびmemsデバイスのカプセル化方法
JP4299126B2 (ja) 構成素子を気密封止するための方法
JP5568786B2 (ja) 半導体パッケージの製造方法及び半導体パッケージ
JP6187684B2 (ja) 部品上にパターン化されたコーティングを形成する方法
US8169041B2 (en) MEMS package and method for the production thereof
JP4588753B2 (ja) 電子素子パッケージの製造方法および電子素子パッケージ
US20070180916A1 (en) Capacitive micromachined ultrasound transducer and methods of making the same
JP5369887B2 (ja) 電子部品用パッケージ、圧電デバイスおよびその製造方法
KR101561316B1 (ko) Mems 소자, mems 소자를 제조하는 방법 및 mems 소자를 처리하는 방법
US20180141806A1 (en) Arrangement with a mems device and method of manufacturing
US7094626B2 (en) Method for encapsulating an electrical component
JP2002532934A (ja) 封入された表面弾性波素子及び集積製造方法
JP2011131309A5 (ja) 半導体パッケージの製造方法及び半導体パッケージ
KR101761967B1 (ko) 평면 형태를 가진 전기 소자 및 그 제조 방법
CN100415634C (zh) 在腔体中具有覆盖层的电子器件及其制造方法
US7829993B2 (en) Semiconductor apparatus
TWI614207B (zh) 電子裝置及電子裝置的製造方法
TWI640161B (zh) 電子裝置及電子裝置的製造方法
US11787689B2 (en) MEMS device with particle filter and method of manufacture
JP2010153977A (ja) 圧電デバイス、およびその製造方法
KR20170024520A (ko) 음향파 디바이스 및 그 제조방법
TW202004927A (zh) 生產至少部分封裝的半導體晶圓的方法
KR100882640B1 (ko) 동시 소성 세라믹 패키지 및 그 제조방법
JP2010124476A (ja) 電子部品用パッケージ、圧電デバイスおよびその製造方法
JP2010153976A (ja) 圧電デバイス、およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160706

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20161005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170614

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170707

R150 Certificate of patent or registration of utility model

Ref document number: 6176803

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees