JP2016213443A - 多層シードパターンインダクタ及びその製造方法 - Google Patents

多層シードパターンインダクタ及びその製造方法 Download PDF

Info

Publication number
JP2016213443A
JP2016213443A JP2016065414A JP2016065414A JP2016213443A JP 2016213443 A JP2016213443 A JP 2016213443A JP 2016065414 A JP2016065414 A JP 2016065414A JP 2016065414 A JP2016065414 A JP 2016065414A JP 2016213443 A JP2016213443 A JP 2016213443A
Authority
JP
Japan
Prior art keywords
seed pattern
plating layer
forming
plating
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016065414A
Other languages
English (en)
Other versions
JP6214704B2 (ja
Inventor
チュル チョ、ウーン
Woon Chul Choi
チュル チョ、ウーン
ジュン パク、ミュン
Myun-Jun Park
ジュン パク、ミュン
ミン バン、ヒエ
Hye Min Bang
ミン バン、ヒエ
灸壽
Jun Ah
サム カン、ミュン
Myung Sam Kang
サム カン、ミュン
ヒュク ジュン、ジュン
Jung Hyuk Jung
ヒュク ジュン、ジュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2016213443A publication Critical patent/JP2016213443A/ja
Application granted granted Critical
Publication of JP6214704B2 publication Critical patent/JP6214704B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/24Magnetic cores
    • H01F27/255Magnetic cores made from particles
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041Printed circuit coils
    • H01F41/046Printed circuit coils structurally combined with ferromagnetic material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

【課題】多層シードパターンインダクタ及びその製造方法を提供する。
【解決手段】多層シールドパターンインダクタ100は、磁性材料を含む磁性体本体50と、磁性体本体50の内部に埋設され、絶縁基板20の一面と他面に配置されたコイル導体41、42が連結されて形成された内部コイル部40と、を含む。コイル導体41、42は、2層以上で形成されたシードパターン61(61a、61b)、シードパターン61を被覆する表面メッキ層62及び表面メッキ層62の上面上に形成された上部メッキ層63を含む。
【選択図】図2

Description

本発明は、多層シードパターンインダクタ及びその製造方法に関する。
チップ電子部品の一つであるインダクタ(inductor)は、抵抗、キャパシタと共に電子回路をなしてノイズ(Noise)を除去する代表的な受動素子である。
薄膜型インダクタは、メッキで内部コイル部を形成した後、磁性体粉末及び樹脂を混合させた磁性体粉末−樹脂複合体を硬化して磁性体本体を製造し、磁性体本体の外側に外部電極を形成して製造される。
特開2006−278479号公報 特開1998−241983号公報
本発明の目的は、内部コイル部の断面積を増加させて直流抵抗(Rdc)を減少させた多層シードパターンインダクタ及びその製造方法を提供することである。
本発明の一実施形態によれば、磁性体本体の内部に埋設され、絶縁基板の一面と他面に配置されたコイル導体が連結されて形成された内部コイル部を含み、上記コイル導体は2層以上で形成されたシードパターン、上記シードパターンを被覆する表面メッキ層、及び上記表面メッキ層の上面上に形成された上部メッキ層を含む多層シードパターンインダクタが提供される。
本発明によれば、内部コイル部の断面積を増加させ、直流抵抗(Rdc)特性を向上させることができる。
本発明の一実施形態による多層シードパターンインダクタの内部コイル部を示す概略斜視図である。 図1のI−I'線に沿う断面図である。 図2の'A'部分の一実施形態を拡大して示す概略図である。 図2の'A'部分の他の実施形態を拡大して示す概略図である。 (a)〜(h)は本発明の一実施形態による多層シードパターンインダクタの製造方法を順次示す図である。 本発明の一実施形態によるシードパターンを形成する工程を順次示す図である。 本発明の一実施形態によるシードパターンを形成する工程を順次示す図である。 本発明の一実施形態によるシードパターンを形成する工程を順次示す図である。 本発明の一実施形態によるシードパターンを形成する工程を順次示す図である。 本発明の一実施形態によるシードパターンを形成する工程を順次示す図である。 本発明の一実施形態によるシードパターンを形成する工程を順次示す図である。 本発明の一実施形態による表面メッキ層を形成する工程を示す図である。 本発明の一実施形態による上部メッキ層を形成する工程を示す図である。
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
多層シードパターンインダクタ
図1は、本発明の一実施形態による多層シードパターンインダクタの内部コイル部を示す概略斜視図である。
図1を参照すると、多層シードパターンインダクタ100の一例として電源供給回路の電源ラインに用いられる薄膜型インダクタが開示される。
本発明の一実施形態による多層シードパターンインダクタ100は、磁性体本体50、上記磁性体本体50の内部に埋設された内部コイル部40、及び上記磁性体本体50の外側に配置されて上記内部コイル部40と電気的に連結された第1及び第2の外部電極81、82を含む。
本発明の一実施形態による多層シードパターンインダクタ100において、「長さ」方向は図1の「L」方向、「幅」方向は「W」方向、「厚さ」方向は「T」方向と定義する。
上記磁性体本体50は、多層シードパターンインダクタ100の外観をなし、磁気特性を示す材料であれば特に制限されず、例えば、フェライト又は金属磁性体粉末が充填されて形成されることができる。
上記フェライトは、例えば、Mn−Zn系フェライト、Ni−Zn系フェライト、Ni−Zn−Cu系フェライト、Mn−Mg系フェライト、Ba系フェライト又はLi系フェライトなどであればよい。
上記金属磁性体粉末は、Fe、Si、Cr、Al及びNiからなる群から選択されたいずれか一つ以上を含み、例えば、Fe−Si−B−Cr系非晶質金属であればよいが、必ずしもこれに制限されるものではない。
上記金属磁性体粉末は、粒径が0.1μm〜30μmであり、エポキシ(epoxy)樹脂又はポリイミド(polyimide)などの熱硬化性樹脂に分散された形で含まれることができる。
上記磁性体本体50の内部に配置された内部コイル部40は、絶縁基板20の一面に形成された第1のコイル導体41と、上記絶縁基板20の一面と対向する他面に形成された第2のコイル導体42が連結されて形成される。
上記第1及び第2のコイル導体41、42は、電気メッキを施して形成されることができるが、必ずしもこれに制限されるものではない。
上記第1及び第2のコイル導体41、42は、絶縁膜(図示せず)で被覆され、磁性体本体50をなす磁性材料と直接接触しない。
上記絶縁基板20は、例えば、ポリプロピレングリコール(PPG)基板、フェライト基板又は金属系軟磁性基板などで形成される。
上記絶縁基板20の中央部は貫通されてホールを形成し、上記ホールは磁性材料で充填されてコア部55を形成する。磁性材料で充填されるコア部55を形成することにより、インダクタンス(Ls)を向上させることができる。
上記第1及び第2のコイル導体41、42のそれぞれは、上記絶縁基板20の同一平面上に形成される平面コイル状であればよい。
上記第1及び第2のコイル導体41、42は、螺旋(spiral)状に形成され、上記絶縁基板20の一面と他面に形成された第1及び第2のコイル導体41、42は、上記絶縁基板20を貫通して形成されるビア(図示せず)を介して電気的に接続される。
上記第1及び第2のコイル導体41、42とビアは、電気伝導性に優れた金属を含んで形成され、例えば、銀(Ag)、パラジウム(Pd)、アルミニウム(Al)、ニッケル(Ni)、チタン(Ti)、金(Au)、銅(Cu)、白金(Pt)又はこれらの合金などで形成されることができる。
インダクタの主な特性の一つである直流抵抗(Rdc)は、内部コイル部を形成するコイル導体の断面積が大きいほど低くなる。また、インダクタのインダクタンスは、磁束が通る磁性体の面積が大きいほど大きくなる。
したがって、直流抵抗(Rdc)を低くし、インダクタンスを向上させるためには、内部コイル部を形成するコイル導体の断面積を増加させ、磁性体が占める体積を増加させることが必要である。
コイル導体の断面積を増加させるための方法としては、コイルの幅を増加させる方法とコイルの厚さを増加させる方法がある。
しかしながら、コイルの幅を増加させる場合は、隣接したコイル間のショート(short)が発生する可能性が非常に大きくなり、具現可能なコイルの巻数の限界が生じ、磁性体の体積が縮小するため、効率が低下し、高容量製品を具現するのに限界がある。
よって、コイルの幅に対してコイルの厚さを増加させて高いアスペクト比(Aspect Ratio、AR)を有する構造のコイル導体が求められている。
コイル導体のアスペクト比(AR)とは、コイルの厚さをコイルの幅で割った値をいう。コイルの幅の増加量よりコイルの厚さの増加量が大きいほど、高いアスペクト比(AR)を具現することができる。
しかしながら、従来のようにメッキレジストを露光及び現像工程を通じてパターニングしメッキするパターンメッキ法を行ってコイル導体を形成する場合、コイルの厚さを厚くするためにはメッキレジストの厚さを厚くしなければならないが、メッキレジストの厚さを厚くするほどメッキレジストの下部の露光が円滑ではないという露光工程の限界があるため、コイルの厚さを増加させるのに困難があった。
また、厚いメッキレジストがその形態を維持するためには一定幅以上を有さなければならないが、メッキレジストを除去した後、そのメッキレジストの幅が隣接したコイル間の間隔となるため、隣接したコイル間の間隔が広くなり、直流抵抗(Rdc)及びインダクタンス(Ls)特性を向上させるのに限界があった。
一方、特許文献2は、レジスト膜の厚さによる露光の限界を解決するために、露光及び現像して第1のレジストパターンを形成した後、第1のメッキ導体パターンを形成し、第1のレジストパターン上に再度露光及び現像して第2のレジストパターンを形成した後、第2のメッキ導体パターンを形成する工程を開示している。
しかしながら、特許文献2のようにパターンメッキ法のみを行って内部コイル部を形成する場合は、内部コイル部の断面積を増加させるのに限界があり、隣接したコイル間の間隔が広くなるため、直流抵抗(Rdc)及びインダクタンス(Ls)特性を向上させるのに困難がある。
よって、本発明の一実施形態では、シードパターンを2層以上で形成し、上記シードパターンを被覆する表面メッキ層を形成し、上記表面メッキ層の上面上に上部メッキ層をさらに形成することにより、高いアスペクト比(AR)を有し、断面積が増加し、隣接したコイル間の間隔を狭くし且つ隣接したコイル間のショート(short)の発生を防止することができるコイル導体を具現することができるようにした。
なお、本発明の一実施形態による第1及び第2のコイル導体41、42の具体的な構造及び製造方法については後述する。
図2は、図1のI−I'線に沿う断面図である。
図2を参照すると、上記第1及び第2のコイル導体41、42は、絶縁基板20上に形成された第1のシードパターン61a、上記第1のシードパターン61aの上面上に形成された第2のシードパターン61b、上記第1及び第2のシードパターン61a、61bを被覆する表面メッキ層62、及び上記表面メッキ層の上面上に形成された上部メッキ層63を含む。
上記絶縁基板20の一面に形成された第1のコイル導体41の一端部は磁性体本体50の長さ(L)方向の一端面に露出し、絶縁基板20の他面に形成された第2のコイル導体42の一端部は磁性体本体50の長さ(L)方向の他端面に露出する。
しかしながら、必ずしもこれに制限されず、上記第1及び第2のコイル導体41、42のそれぞれの一端部は上記磁性体本体50の少なくとも一面に露出してもよい。
上記磁性体本体50の端面に露出する上記第1及び第2のコイル導体41、42のそれぞれと接続するように、上記磁性体本体50の外側に第1及び第2の外部電極81、82が形成される。
図3は、図2の'A'部分の一実施形態を拡大して示す概略図である。
図3を参照すると、本発明の一実施形態によるシードパターン61は第1のシードパターン61a及び上記第1のシードパターン61aの上面上に形成された第2のシードパターン61bを含み、上記シードパターン61は表面メッキ層62で被覆され、上記表面メッキ層62の上面上には上部メッキ層63がさらに形成される。
上記シードパターン61は、絶縁基板20上に露光及び現像工程を通じてパターニングされたメッキレジストを形成し、開口部をメッキによって充填するパターンメッキによって形成されることができる。
本発明の一実施形態によるシードパターン61は、上記第1のシードパターン61aと第2のシードパターン61bを含むように少なくとも2層以上で形成される。
図3には上記シードパターン61が第1及び第2のシードパターン61a、61bを含む2層構造であることを示しているが、必ずしもこれに制限されるものではなく、当業者が活用することができる範囲内で上記シードパターン61を3層以上で形成してもよい。
上記シードパターン61は、全厚さtSPが100μm以上であればよい。
上記シードパターン61を2層以上の構造で形成することにより、メッキレジストの厚さによる露光の限界を克服し、シードパターン61の全厚さtSPを100μm以上にすることができる。上記シードパターン61の全厚さtSPを100μm以上にすることにより、コイル導体41、42の厚さを増加させ、高いアスペクト比(AR)を有するコイル導体41、42を具現することができる。
上記シードパターン61は、厚さ(T)方向の断面が長方形の形状を示すことができる。
上記シードパターン61は、上述したようにパターンメッキによって形成され、断面の形状がまっすぐな長方形である。
上記第1及び第2のコイル導体41、42は、上記シードパターン61の下面に配置された薄膜導体層25をさらに含む。
上記薄膜導体層25は、上記絶縁基板20上に無電解メッキ又はスパッタリング(sputtering)工法を施した後にエッチングされて形成されることができる。
上記薄膜導体層25をシード層として上記薄膜導体層25上に電気メッキを施してシードパターン61が形成される。
上記シードパターン61を被覆する表面メッキ層62は、上記シードパターン61をシード層として電気メッキを施して形成されることができる。
上記シードパターン61を被覆する表面メッキ層62を形成することにより、パターンメッキによってシードパターンのみを形成するときにメッキレジストの幅を狭くするのに限界があり隣接したコイル間の間隔を減らすのが困難であるという問題を解決することができ、コイル導体の断面積をより増加させて直流抵抗(Rdc)及びインダクタンス(Ls)特性を向上させることができる。
図3に示されている本発明の一実施形態による表面メッキ層62は、幅方向の成長の程度WP1と厚さ方向の成長の程度TP1が類似した形状を示す。
このように、シードパターン61を被覆する表面メッキ層62を、幅方向の成長の程度WP1と厚さ方向の成長の程度TP1が類似した等方成長メッキ層で形成することにより、隣接したコイル間の厚さの差を減らして均一な厚さを有するようにし、これにより、直流抵抗(Rdc)のバラツキを減らすことができる。
また、表面メッキ層62を等方成長メッキ層で形成することにより、第1及び第2のコイル導体41、42が曲がらずにまっすぐに形成されるため、隣接したコイル間のショート(short)を防止することができ、第1及び第2のコイル導体41、42の一部分に絶縁膜が形成されない不良を防止することができる。
図3には上記表面メッキ層62が1層であることを示しているが、必ずしもこれに制限されるものではなく、当業者が活用することができる範囲内で上記表面メッキ層62を2層以上で形成してもよい。
上記表面メッキ層62の上面上に形成された上部メッキ層63は、電気メッキを施して形成されることができる。
上記表面メッキ層62上に上部メッキ層63をさらに形成することにより、コイル導体の断面積をより増加させて直流抵抗(Rdc)及びインダクタンス(Ls)特性を向上させることができる。
図3に示されている本発明の一実施形態による上部メッキ層63は、幅方向の成長が抑制され厚さ方向の成長の程度TP2が顕著に大きい形状を示す。
このように、表面メッキ層62上に形成された上部メッキ層63を、幅方向の成長が抑制され厚さ方向の成長の程度TP2が顕著に大きい異方成長メッキ層で形成することにより、隣接したコイル間のショート(short)を防止し且つコイル導体の断面積をより増加させることができる。
異方成長メッキ層である上記上部メッキ層63は、上記表面メッキ層62の上面上に形成され、上記表面メッキ層62の側面を全て被覆しない形状を示す。
このように形成された本発明の一実施形態による第1及び第2のコイル導体41、42のアスペクト比(AR)は3.0以上であればよい。
図4は、図2の'A'部分の他の実施形態を拡大して示す概略図である。
図4を参照すると、本発明の他の実施形態による上部メッキ層63は、上記表面メッキ層62の上面上に形成された第1の上部メッキ層63a、及び上記第1の上部メッキ層63aの上面上に形成された第2の上部メッキ層63bを含む。
上記第1及び第2の上部メッキ層63a、63bは、上述した図3に示されている実施形態と同様に、幅方向の成長が抑制され厚さ方向の成長の程度TP2が顕著に大きい異方成長メッキ層であり、異方成長メッキ層が2層で形成された形状である。
このように、異方成長メッキ層である上部メッキ層63を2層以上で形成することにより、コイル導体の断面積をより増加させて直流抵抗(Rdc)及びインダクタンス(Ls)特性を向上させることができる。
図4には上記上部メッキ層63が2層であることを示しているが、必ずしもこれに制限されるものではなく、当業者が活用することができる範囲内で上記上部メッキ層63を2層以上で形成してもよい。
多層シードパターンインダクタの製造方法
図5は、本発明の一実施形態による多層シードパターンインダクタの製造方法を順次示す図である。
図5(a)を参照すると、絶縁基板20を設け、上記絶縁基板20にビアホール45'を形成する。
上記ビアホール45'は、機械的ドリル又はレーザードリルを用いて形成されることができるが、必ずしもこれに制限されるものではない。
上記レーザードリルは、例えば、COレーザー又はYAGレーザーであればよい。
図5(b)を参照すると、上記絶縁基板20の上面及び下面に全体的に薄膜導体層25'を形成し、シードパターン形成用開口部を有するメッキレジスト71を形成する。
上記メッキレジスト71は、通常の感光性レジストフィルムとしてドライフィルムレジストなどを用いることができるが、必ずしもこれに制限されるものではない。
上記メッキレジスト71を塗布した後、露光及び現像工程を通じてシードパターン形成用開口部を形成することができる。
図5(c)を参照すると、上記シードパターン形成用開口部をメッキによって導電性金属で充填してシードパターン61を形成する。
上記薄膜導体層25'をシード層として上記シードパターン形成用開口部が電気メッキによって導電性金属で充填されてシードパターン61を形成し、上記ビアホール45'が電気メッキによって導電性金属で充填されてビア(図示せず)を形成する。
このとき、本発明の一実施形態では、上記シードパターン61を2層以上で形成することにより、コイル導体41、42が高いアスペクト比(AR)を有するようにする。これに関する具体的な製造方法については後述する。
図5(d)を参照すると、上記メッキレジスト71を除去し、薄膜導体層25'をエッチングして、シードパターン61の下面にのみ薄膜導体層25が形成されるようにする。
図5(e)を参照すると、上記シードパターン61を被覆する表面メッキ層62及び上記表面メッキ層62の上面上に上部メッキ層63を形成する。
上記表面メッキ層62及び上部メッキ層63は、電気メッキによって形成される。
図5(f)を参照すると、絶縁基板20のうち、シードパターン61、表面メッキ層62及び上部メッキ層63を含む第1及び第2のコイル導体41、42が形成された領域を除外した部分を除去する。
上記絶縁基板20の中央部は除去されてコア部ホール55'が形成される。
上記絶縁基板20の除去は、機械的ドリル、レーザードリル、サンドブラスト、パンチング加工などによって行われることができる。
図5(g)を参照すると、上記第1及び第2のコイル導体41、42を被覆する絶縁膜30を形成する。
上記絶縁膜30は、スクリーン印刷法、フォトレジスト(Photo Resist、PR)の露光及び現像工程又はスプレー(spray)塗布工程などの公知の方法で形成されることができる。
図5(h)を参照すると、上記第1及び第2のコイル導体41、42の上部及び下部に磁性体シートを積層、圧着及び硬化して磁性体本体50を形成する。
このとき、上記コア部ホール55'が磁性材料で充填されてコア部55を形成する。
次に、上記磁性体本体50の端面に露出する第1及び第2のコイル導体41、42の端部とそれぞれ接続するように、上記磁性体本体50の外側に第1及び第2の外部電極81、82を形成する。
図6a〜図6fは、本発明の一実施形態によるシードパターンを形成する工程を順次示す図である。
図6aを参照すると、薄膜導体層25'が全体的に形成された絶縁基板20上に第1のシードパターン形成用開口部71a'を有する第1のメッキレジスト71aを形成する。
上記第1のメッキレジスト71aを塗布した後、露光及び現像工程を通じて第1のシードパターン形成用開口部71a'を形成することができる。
上記第1のメッキレジスト71aの厚さは40μm〜60μmであればよい。
図6bを参照すると、上記第1のシードパターン形成用開口部71a'をメッキによって導電性金属で充填して第1のシードパターン61aを形成する。
図6cを参照すると、上記第1のメッキレジスト71a上に第2のシードパターン形成用開口部71b'を有する第2のメッキレジスト71bを形成する。
上記第1のメッキレジスト71a及び第1のシードパターン61a上に上記第2のメッキレジスト71bを塗布した後、露光及び現像工程を通じて上記第1のシードパターン61aを露出させる第2のシードパターン形成用開口部71b'を形成することができる。
上記第2のメッキレジスト71bの厚さは40μm〜60μmであればよい。
図6dを参照すると、上記第2のシードパターン形成用開口部71b'をメッキによって導電性金属で充填して、上記第1のシードパターン61aの上面上に第2のシードパターン61bを形成する。
図6eを参照すると、上記第1及び第2のメッキレジスト71a、71bを除去する。
図6fを参照すると、上記薄膜導体層25'をエッチングして、第1及び第2のシードパターン61a、61bの下面にのみ薄膜導体層25が形成されるようにする。
このように形成されたシードパターン61は、2層構造を示す。
上記シードパターン61の厚さ(T)方向の断面は長方形の形状を示し、シードパターン61の全厚さtSPは100μm以上であればよい。
図6a〜図6fには上記第1及び第2のシードパターン61a、61bを形成する工程のみを示しているが、必ずしもこれに制限されるものではなく、上述した図6c及び図6d工程を繰り返し行うことで、少なくとも一つの内部界面Sifを含む2層以上の構造を有するシードパターンを形成してもよい。
また、2層以上の構造を有するシードパターンを形成する方法は上述した図6a〜図6fの工程に必ずしも制限されるものではなく、メッキレジストの厚さをより厚くした後にメッキ回数を2回以上とすることで、2層以上の構造を有するシードパターンを形成してもよい。
図7は、本発明の一実施形態による表面メッキ層を形成する工程を示す図である。
図7を参照すると、上記シードパターン61を基に電気メッキを施して、上記シードパターン61を被覆する表面メッキ層62を形成する。
このとき、電気メッキ時の電流密度、メッキ液の濃度、メッキ速度などを調節して、図7に示されているように、本発明の一実施形態による表面メッキ層62を、幅方向の成長の程度WP1と厚さ方向の成長の程度TP1が類似した等方成長メッキ層で形成することができる。
このように、シードパターン61を被覆する表面メッキ層62を、幅方向の成長の程度WP1と厚さ方向の成長の程度TP1が類似した等方成長メッキ層で形成することにより、隣接したコイル間の厚さの差を減らして均一な厚さを有するようにし、これにより、直流抵抗(Rdc)のバラツキを減らすことができる。
また、表面メッキ層62を等方成長メッキ層で形成することにより、第1及び第2のコイル導体41、42が曲がらずにまっすぐに形成されるため、隣接したコイル間のショート(short)を防止することができ、第1及び第2のコイル導体41、42の一部分に絶縁膜30が形成されない不良を防止することができる。
図8は、本発明の一実施形態による上部メッキ層を形成する工程を示す図である。
図8を参照すると、上記表面メッキ層62上に電気メッキを施して上部メッキ層63をさらに形成する。
このとき、電気メッキ時の電流密度、メッキ液の濃度、メッキ速度などを調節して、図8に示されているように、本発明の一実施形態による上部メッキ層63を、幅方向の成長が抑制され厚さ方向の成長の程度TP2が顕著に大きい異方成長メッキ層で形成することができる。
上記上部メッキ層63は、上記表面メッキ層62の上面上に第1の上部メッキ層63aを形成し、上記第1の上部メッキ層63aの上面上に第2の上部メッキ層63bを形成することにより、2層で形成されることができる。
このように、異方成長メッキ層である上部メッキ層63を2層以上で形成することにより、コイル導体の断面積をより増加させて直流抵抗(Rdc)及びインダクタンス(Ls)特性を向上させることができる。
なお、上記の説明を除き、上述した本発明の一実施形態による多層シードパターンインダクタの特徴と重複する説明は省略する。
以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
100 多層シードパターンインダクタ
20 絶縁基板
25 薄膜導体層
30 絶縁膜
40 内部コイル部
41、42 第1及び第2のコイル導体
50 磁性体本体
55 コア部
61、61a、61b シードパターン
62 表面メッキ層
63、63a、63b 上部メッキ層
71、71a、71b メッキレジスト

Claims (20)

  1. 磁性材料を含む磁性体本体と、
    前記磁性体本体の内部に埋設され、絶縁基板の一面と他面に配置されたコイル導体が連結されて形成された内部コイル部と、
    を含み、
    前記コイル導体は、2層以上で形成されたシードパターン、前記シードパターンを被覆する表面メッキ層、及び前記表面メッキ層の上面上に形成された上部メッキ層を含む、多層シードパターンインダクタ。
  2. 前記上部メッキ層は、前記表面メッキ層の上面上に形成された第1の上部メッキ層、及び前記第1の上部メッキ層の上面上に形成された第2の上部メッキ層を含む、請求項1に記載の多層シードパターンインダクタ。
  3. 前記シードパターンは全厚さが100μm以上である、請求項1または2に記載の多層シードパターンインダクタ。
  4. 前記シードパターンの厚さ方向の断面は長方形である、請求項1から3のいずれか一項に記載の多層シードパターンインダクタ。
  5. 前記表面メッキ層は幅方向及び厚さ方向に成長した形状である、請求項1から4のいずれか一項に記載の多層シードパターンインダクタ。
  6. 前記上部メッキ層は厚さ方向に成長した形状である、請求項1から5のいずれか一項に記載の多層シードパターンインダクタ。
  7. 前記表面メッキ層は等方成長メッキ層である、請求項1から6のいずれか一項に記載の多層シードパターンインダクタ。
  8. 前記上部メッキ層は異方成長メッキ層である、請求項1から7のいずれか一項に記載の多層シードパターンインダクタ。
  9. 前記シードパターンの下面に薄膜導体層が配置される、請求項1から8のいずれか一項に記載の多層シードパターンインダクタ。
  10. 前記磁性体本体は、金属磁性体粉末及び熱硬化性樹脂を含む、請求項1から9のいずれか一項に記載の多層シードパターンインダクタ。
  11. 絶縁基板の一面と他面にコイル導体を形成して内部コイル部を形成する段階と、
    前記内部コイル部の上部及び下部に磁性体シートを積層して磁性体本体を形成する段階と、
    を含み、
    前記コイル導体を形成する段階は、
    前記絶縁基板上に2層以上のシードパターンを形成する段階、前記シードパターンを被覆する表面メッキ層を形成する段階、及び前記表面メッキ層の上面上に上部メッキ層を形成する段階を含む、多層シードパターンインダクタの製造方法。
  12. 前記上部メッキ層を形成する段階は、前記表面メッキ層の上面上に第1の上部メッキ層を形成し、前記第1の上部メッキ層の上面上に第2の上部メッキ層を形成する段階を含む、請求項11に記載の多層シードパターンインダクタの製造方法。
  13. 前記シードパターンを形成する段階は、
    前記絶縁基板上に第1のシードパターン形成用開口部を有する第1のメッキレジストを形成する段階と、
    前記第1のシードパターン形成用開口部をメッキによって充填して第1のシードパターンを形成する段階と、
    前記第1のメッキレジスト及び第1のシードパターン上に前記第1のシードパターンを露出させる第2のシードパターン形成用開口部を有する第2のメッキレジストを形成する段階と、
    前記第2のシードパターン形成用開口部をメッキによって充填して第2のシードパターンを形成する段階と、
    前記第1及び第2のメッキレジストを除去する段階と、
    を含む、請求項11または12に記載の多層シードパターンインダクタの製造方法。
  14. 前記表面メッキ層は、前記シードパターンを基に電気メッキを施して形成され、且つ前記シードパターンの表面上に幅方向及び厚さ方向に成長するように形成される、請求項11から13のいずれか一項に記載の多層シードパターンインダクタの製造方法。
  15. 前記上部メッキ層は、電気メッキを施して形成され、且つ前記表面メッキ層の上面上に厚さ方向に成長するように形成される、請求項11から14のいずれか一項に記載の多層シードパターンインダクタの製造方法。
  16. 前記シードパターンを形成する段階の後に、
    前記絶縁基板の表面に形成された薄膜導体層をエッチングする段階をさらに含む、請求項11から15のいずれか一項に記載の多層シードパターンインダクタの製造方法。
  17. 前記シードパターンは全厚さが100μm以上である、請求項11から16のいずれか一項に記載の多層シードパターンインダクタの製造方法。
  18. 絶縁基板上にシードパターンを形成する段階と、
    前記シードパターンを被覆する表面メッキ層を形成する段階と、
    前記表面メッキ層の上面上に上部メッキ層を形成する段階と、
    を含み、
    前記シードパターンを形成する段階は、
    前記絶縁基板上に第1のシードパターン形成用開口部を有する第1のメッキレジストを形成する段階と、
    前記第1のシードパターン形成用開口部をメッキによって充填して第1のシードパターンを形成する段階と、
    前記第1のメッキレジスト及び第1のシードパターン上に前記第1のシードパターンを露出させる第2のシードパターン形成用開口部を有する第2のメッキレジストを形成する段階と、
    前記第2のシードパターン形成用開口部をメッキによって充填して第2のシードパターンを形成する段階と、
    前記第1及び第2のメッキレジストを除去する段階と、
    を含む、多層シードパターンインダクタの製造方法。
  19. 前記第1のメッキレジストを形成する段階の前に前記絶縁基板を覆うように薄膜導体層を形成する段階をさらに含み、
    前記第1のメッキレジスト及び前記第1のシードパターンは前記薄膜導体層上に形成され、前記第1及び第2のメッキレジストを除去した後に前記薄膜導体層をエッチングする段階をさらに含む、請求項18に記載の多層シードパターンインダクタの製造方法。
  20. 前記上部メッキ層を形成する段階の後に前記シードパターン、前記表面メッキ層及び前記上部メッキ層を含む領域を除外した絶縁基板部分を除去する段階と、
    前記上部メッキ層を覆うように絶縁膜を形成する段階と、
    前記絶縁基板、前記シードパターン、前記表面メッキ層、前記上部メッキ層及び前記絶縁膜を覆うように磁性体本体を形成する段階と、
    をさらに含む、請求項18または19に記載の多層シードパターンインダクタの製造方法。
JP2016065414A 2015-05-11 2016-03-29 多層導電性パターンインダクタ及びその製造方法 Active JP6214704B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150065320A KR102118490B1 (ko) 2015-05-11 2015-05-11 다층 시드 패턴 인덕터 및 그 제조방법
KR10-2015-0065320 2015-05-11

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017179601A Division JP6562363B2 (ja) 2015-05-11 2017-09-19 多層導電性パターンインダクタ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2016213443A true JP2016213443A (ja) 2016-12-15
JP6214704B2 JP6214704B2 (ja) 2017-10-18

Family

ID=57277773

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016065414A Active JP6214704B2 (ja) 2015-05-11 2016-03-29 多層導電性パターンインダクタ及びその製造方法
JP2017179601A Active JP6562363B2 (ja) 2015-05-11 2017-09-19 多層導電性パターンインダクタ及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2017179601A Active JP6562363B2 (ja) 2015-05-11 2017-09-19 多層導電性パターンインダクタ及びその製造方法

Country Status (4)

Country Link
US (2) US10614943B2 (ja)
JP (2) JP6214704B2 (ja)
KR (1) KR102118490B1 (ja)
CN (2) CN110060836B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019009407A (ja) * 2017-06-23 2019-01-17 サムソン エレクトロ−メカニックス カンパニーリミテッド. 薄膜インダクター
JP2019508906A (ja) * 2016-03-31 2019-03-28 モダ−イノチップス シーオー エルティディー コイルパターン及びその形成方法、並びにこれを備えるチップ素子

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6447369B2 (ja) * 2015-05-29 2019-01-09 Tdk株式会社 コイル部品
KR101892822B1 (ko) * 2016-12-02 2018-08-28 삼성전기주식회사 코일 부품 및 그 제조방법
KR20180068203A (ko) 2016-12-13 2018-06-21 삼성전기주식회사 인덕터
KR101901700B1 (ko) * 2016-12-21 2018-09-27 삼성전기 주식회사 인덕터
KR101862503B1 (ko) 2017-01-06 2018-05-29 삼성전기주식회사 인덕터 및 그의 제조방법
KR20180133153A (ko) * 2017-06-05 2018-12-13 삼성전기주식회사 코일 부품 및 그 제조방법
KR101963287B1 (ko) * 2017-06-28 2019-03-28 삼성전기주식회사 코일 부품 및 그의 제조방법
US10892086B2 (en) 2017-09-26 2021-01-12 Samsung Electro-Mechanics Co., Ltd. Coil electronic component
KR102061510B1 (ko) * 2017-10-25 2020-01-02 삼성전기주식회사 인덕터
US10930425B2 (en) 2017-10-25 2021-02-23 Samsung Electro-Mechanics Co., Ltd. Inductor
KR102052819B1 (ko) * 2018-04-10 2019-12-09 삼성전기주식회사 코일 부품의 제조방법
JP7084807B2 (ja) * 2018-07-10 2022-06-15 オークマ株式会社 電磁誘導型位置センサ用のセンサ基板、および、センサ基板の製造方法
KR102109636B1 (ko) * 2018-07-19 2020-05-12 삼성전기주식회사 칩 인덕터 및 그 제조방법
IT201800009401A1 (it) * 2018-10-12 2020-04-12 St Microelectronics Srl Metodo di fabbricazione di uno strato di protezione per strutture metalliche con elevato aspect-ratio, e componente mems
KR102025709B1 (ko) * 2018-11-26 2019-09-26 삼성전기주식회사 코일 부품
KR20200069803A (ko) * 2018-12-07 2020-06-17 삼성전기주식회사 코일 전자 부품
KR20200070834A (ko) * 2018-12-10 2020-06-18 삼성전기주식회사 코일 전자 부품
KR102609159B1 (ko) * 2019-03-06 2023-12-05 삼성전기주식회사 코일 부품
JP7472490B2 (ja) * 2019-12-24 2024-04-23 Tdk株式会社 コイル装置
KR102381269B1 (ko) * 2020-04-27 2022-03-30 삼성전기주식회사 코일 부품
KR20230014444A (ko) * 2021-07-21 2023-01-30 쓰리엠 이노베이티브 프로퍼티즈 캄파니 코일, 이를 포함하는 전력 시스템 및 코일 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10241983A (ja) * 1997-02-26 1998-09-11 Toshiba Corp 平面インダクタ素子とその製造方法
JP2001267166A (ja) * 2000-03-17 2001-09-28 Tdk Corp 平面コイルの製造方法、平面コイルおよびトランス
JP2002280219A (ja) * 2001-03-16 2002-09-27 Sony Corp インダクタ及び又はその近傍の回路配線及びその製造方法
JP2004253684A (ja) * 2003-02-21 2004-09-09 Tdk Corp 高密度インダクタおよびその製造方法
JP2014080674A (ja) * 2012-09-27 2014-05-08 Tdk Corp 異方性めっき方法および薄膜コイル
US20150035640A1 (en) * 2013-08-02 2015-02-05 Cyntec Co., Ltd. Method of manufacturing multi-layer coil and multi-layer coil device

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5059278A (en) * 1990-09-28 1991-10-22 Seagate Technology Selective chemical removal of coil seed-layer in thin film head magnetic transducer
JP2995170B2 (ja) * 1998-03-12 1999-12-27 ティーディーケイ株式会社 薄膜磁気ヘッドおよびその製造方法
JPH11283215A (ja) * 1998-03-30 1999-10-15 Tdk Corp 薄膜磁気ヘッドおよびその製造方法
US6678942B1 (en) * 1998-03-30 2004-01-20 Tdk Corporation Thin film magnetic head and method of manufacturing the same
US6008102A (en) * 1998-04-09 1999-12-28 Motorola, Inc. Method of forming a three-dimensional integrated inductor
US6114925A (en) * 1998-06-18 2000-09-05 Industrial Technology Research Institute Miniaturized multilayer ceramic filter with high impedance lines connected to parallel coupled lines
US6495019B1 (en) * 2000-04-19 2002-12-17 Agere Systems Inc. Device comprising micromagnetic components for power applications and process for forming device
JP2002050519A (ja) * 2000-08-04 2002-02-15 Sony Corp 高周波コイル装置及びその製造方法
US6507456B1 (en) * 2000-08-30 2003-01-14 International Business Machines Corporation Dual coil and lead connections fabricated by image transfer and selective etch
US6621660B2 (en) * 2001-01-16 2003-09-16 International Business Machines Corporation Thin film magnetic head
US6560864B1 (en) * 2001-11-14 2003-05-13 Headway Technologies, Inc. Process for manufacturing a flat coil
US6977796B2 (en) * 2002-02-08 2005-12-20 Headway Technologies, Inc. Wiring pattern and method of manufacturing the same and thin film magnetic head and method of manufacturing the same
US6861937B1 (en) * 2002-06-25 2005-03-01 Western Digital (Fremont), Inc. Double winding twin coil for thin-film head writer
US6809436B2 (en) * 2003-03-14 2004-10-26 Delphi Technologies, Inc. Microactuator having a ferromagnetic substrate
JP2004319570A (ja) 2003-04-11 2004-11-11 Matsushita Electric Ind Co Ltd 平面コイルの製造方法
JP2005109097A (ja) 2003-09-30 2005-04-21 Murata Mfg Co Ltd インダクタ及びその製造方法
JP2005159222A (ja) * 2003-11-28 2005-06-16 Tdk Corp 薄膜コモンモードフィルタ及び薄膜コモンモードフィルタアレイ
US7322097B2 (en) * 2004-01-16 2008-01-29 Hitachi Global Storage Technologies Netherlands, B.V. Method of manufacturing a magnetic head having short pole yoke length
US7251102B2 (en) * 2004-02-19 2007-07-31 Headway Technologies, Inc. ABS through aggressive stitching
US7280313B2 (en) * 2004-04-30 2007-10-09 Hitachi Global Storage Technologies Netherlands B.V. High aspect ratio co-planar structure fabrication consisting of different materials
US7129177B2 (en) * 2004-10-29 2006-10-31 Hitachi Global Storage Technologies Netherlands B.V. Write head fabrication by inverting order of process steps
KR100665114B1 (ko) * 2005-01-07 2007-01-09 삼성전기주식회사 평면형 자성 인덕터의 제조 방법
JP4769033B2 (ja) 2005-03-23 2011-09-07 スミダコーポレーション株式会社 インダクタ
CN1838349A (zh) * 2005-03-23 2006-09-27 胜美达集团株式会社 电感器
JP2006278479A (ja) 2005-03-28 2006-10-12 Tdk Corp コイル部品
JP2007250924A (ja) * 2006-03-17 2007-09-27 Sony Corp インダクタ素子とその製造方法、並びにインダクタ素子を用いた半導体モジュール
JP4714779B2 (ja) 2009-04-10 2011-06-29 東光株式会社 表面実装インダクタの製造方法とその表面実装インダクタ
WO2012053439A1 (ja) * 2010-10-21 2012-04-26 Tdk株式会社 コイル部品及びその製造方法
US8601673B2 (en) * 2010-11-25 2013-12-10 Cyntec Co., Ltd. Method of producing an inductor with a high inductance
US8717136B2 (en) * 2012-01-10 2014-05-06 International Business Machines Corporation Inductor with laminated yoke
KR101514499B1 (ko) * 2012-03-15 2015-04-22 삼성전기주식회사 공통모드필터 제조방법 및 공통모드필터
JP6060508B2 (ja) 2012-03-26 2017-01-18 Tdk株式会社 平面コイル素子およびその製造方法
CN202855634U (zh) * 2012-05-14 2013-04-03 通用设备和制造公司 磁开关驱动器
KR101506910B1 (ko) 2012-09-27 2015-03-30 티디케이가부시기가이샤 이방성 도금 방법 및 박막 코일
KR20150035280A (ko) * 2013-09-27 2015-04-06 삼성전기주식회사 코일 시트 및 이의 제조방법
KR102145317B1 (ko) * 2014-03-10 2020-08-18 삼성전기주식회사 칩 전자부품 및 그 제조방법
KR102080660B1 (ko) * 2014-03-18 2020-04-14 삼성전기주식회사 칩 전자부품 및 그 제조방법
KR102004791B1 (ko) * 2014-05-21 2019-07-29 삼성전기주식회사 칩 전자부품 및 그 실장기판
KR101598295B1 (ko) * 2014-09-22 2016-02-26 삼성전기주식회사 다층 시드 패턴 인덕터, 그 제조방법 및 그 실장 기판
US11083092B2 (en) * 2015-03-13 2021-08-03 Sumitomo Electric Printed Circuits, Inc. Planar coil element and method for producing planar coil element
KR102260374B1 (ko) * 2015-03-16 2021-06-03 삼성전기주식회사 인덕터 및 인덕터의 제조 방법
KR102145314B1 (ko) * 2015-07-31 2020-08-18 삼성전기주식회사 코일 부품 및 그 제조 방법
KR101832608B1 (ko) * 2016-05-25 2018-02-26 삼성전기주식회사 코일 전자 부품 및 그 제조방법
US9697855B1 (en) * 2016-09-06 2017-07-04 Headway Technologies, Inc. Perpendicular magnetic recording (PMR) write head with multiple layer trailing shield
KR20180068203A (ko) * 2016-12-13 2018-06-21 삼성전기주식회사 인덕터
KR101952873B1 (ko) * 2017-07-05 2019-02-27 삼성전기주식회사 박막형 인덕터
KR102442382B1 (ko) * 2017-07-25 2022-09-14 삼성전기주식회사 인덕터
KR101994757B1 (ko) * 2017-09-29 2019-07-01 삼성전기주식회사 박막형 인덕터
KR102064041B1 (ko) * 2017-12-11 2020-01-08 삼성전기주식회사 코일 부품
KR102464311B1 (ko) * 2018-03-20 2022-11-08 삼성전기주식회사 인덕터 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10241983A (ja) * 1997-02-26 1998-09-11 Toshiba Corp 平面インダクタ素子とその製造方法
JP2001267166A (ja) * 2000-03-17 2001-09-28 Tdk Corp 平面コイルの製造方法、平面コイルおよびトランス
JP2002280219A (ja) * 2001-03-16 2002-09-27 Sony Corp インダクタ及び又はその近傍の回路配線及びその製造方法
JP2004253684A (ja) * 2003-02-21 2004-09-09 Tdk Corp 高密度インダクタおよびその製造方法
JP2014080674A (ja) * 2012-09-27 2014-05-08 Tdk Corp 異方性めっき方法および薄膜コイル
US20150035640A1 (en) * 2013-08-02 2015-02-05 Cyntec Co., Ltd. Method of manufacturing multi-layer coil and multi-layer coil device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019508906A (ja) * 2016-03-31 2019-03-28 モダ−イノチップス シーオー エルティディー コイルパターン及びその形成方法、並びにこれを備えるチップ素子
US11069472B2 (en) 2016-03-31 2021-07-20 Moda-Innochips Co., Ltd. Coil pattern, method for forming same, and chip device including same
JP2019009407A (ja) * 2017-06-23 2019-01-17 サムソン エレクトロ−メカニックス カンパニーリミテッド. 薄膜インダクター
US10707009B2 (en) 2017-06-23 2020-07-07 Samsung Electro-Mechanics Co., Ltd. Thin film-type inductor

Also Published As

Publication number Publication date
JP6214704B2 (ja) 2017-10-18
KR20160132593A (ko) 2016-11-21
JP2017216485A (ja) 2017-12-07
US20200194158A1 (en) 2020-06-18
US11605484B2 (en) 2023-03-14
CN110060836B (zh) 2022-03-18
KR102118490B1 (ko) 2020-06-03
JP6562363B2 (ja) 2019-08-21
CN106158242A (zh) 2016-11-23
CN110060836A (zh) 2019-07-26
US20160336105A1 (en) 2016-11-17
CN106158242B (zh) 2019-05-28
US10614943B2 (en) 2020-04-07

Similar Documents

Publication Publication Date Title
JP6562363B2 (ja) 多層導電性パターンインダクタ及びその製造方法
KR101598295B1 (ko) 다층 시드 패턴 인덕터, 그 제조방법 및 그 실장 기판
JP6207107B2 (ja) コイル電子部品及びその製造方法
KR101659216B1 (ko) 코일 전자부품 및 그 제조방법
KR102122929B1 (ko) 칩 전자부품 및 그 실장기판
JP6361082B2 (ja) コイル部品及びその製造方法
KR102163056B1 (ko) 코일 전자 부품 및 그 제조방법
KR102016490B1 (ko) 코일 부품
US20170345556A1 (en) Coil electronic component and method for manufacturing the same
JP6686101B2 (ja) コイル部品及びその製造方法
KR101823297B1 (ko) 코일 전자 부품 및 그 제조방법
KR102502341B1 (ko) 인덕터 및 그 제조방법
KR102171419B1 (ko) 인덕터 및 그 제조방법
KR102232600B1 (ko) 코일 전자 부품 및 그 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170919

R150 Certificate of patent or registration of utility model

Ref document number: 6214704

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250