JP2016212394A5 - - Google Patents

Claims (9)

1. 表示領域に形成された複数の信号線と、
   前記表示領域で前記複数の信号線に接続されている複数の画素を含む画素アレイと、
   非表示領域に配置され前記複数の信号線に電気的に接続されたスキャン駆動回路およびデータ駆動回路と、
   前記非表示領域に形成され、前記画素アレイの外郭に沿って前記画素アレイと隣接した位置に形成される単一または二つ以上の配線から構成されるダミーパターンを含み、
   前記ダミーパターンは、
   前記非表示領域内の前記画素アレイの縁に位置した第１画素から所定距離離隔した位置で前記第１画素のパターンに平行に形成されることを特徴とする表示装置。
2. 前記ダミーパターンが位置する前記所定距離は、隣接する二対の画素で互いに隣接する画素パターン間の間隔と同一であることを特徴とする請求項１に記載の表示装置。
3. 前記ダミーパターンの厚さは、隣接する二対の画素で互いに隣接する画素パターンの厚さと同一であることを特徴とする請求項１に記載の表示装置。
4. 前記ダミーパターンは、前記画素アレイおよび前記スキャン駆動回路の間の外郭領域に形成される第１ダミーパターンおよび前記画素アレイおよび前記データ駆動回路の間の外郭領域に形成される第２ダミーパターンを含むことを特徴とする請求項１に記載の表示装置。
5. 前記第１ダミーパターンおよび前記第２ダミーパターンは同一層（ｌａｙｅｒ）に形成されることを特徴とする請求項４に記載の表示装置。
6. 前記第１ダミーパターンおよび前記第２ダミーパターンは互いに異なる層に形成されブリッジ（ｂｒｉｄｇｅ）形態に電気的に接続されることを特徴とする請求項４に記載の表示装置。
7. アクティブ層、ゲート層、およびデータ金属層を有し、
   前記第１ダミーパターンおよび前記第２ダミーパターンは前記アクティブ層、前記ゲート層、または前記データ金属層のうちのいずれか一つに形成されることを特徴とする請求項５または６に記載の表示装置。
8. 前記ダミーパターンを構成する配線の両端部を接地配線または電源配線（ＥＬＶＤＤ、ＥＬＶＳＳ）に接続して静電気遮蔽（ｓｈｉｅｌｄｉｎｇ）回路として用いることを特徴とする請求項１に記載の表示装置。
9. 前記ダミーパターンを構成する配線に静電気ダイオード回路を接続することを特徴とする請求項１に記載の表示装置。