JP2016195285A - 低温基板上の薄膜の側方熱処理を提供する方法 - Google Patents

低温基板上の薄膜の側方熱処理を提供する方法 Download PDF

Info

Publication number
JP2016195285A
JP2016195285A JP2016157478A JP2016157478A JP2016195285A JP 2016195285 A JP2016195285 A JP 2016195285A JP 2016157478 A JP2016157478 A JP 2016157478A JP 2016157478 A JP2016157478 A JP 2016157478A JP 2016195285 A JP2016195285 A JP 2016195285A
Authority
JP
Japan
Prior art keywords
thin film
film
traces
substrate
absorption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2016157478A
Other languages
English (en)
Inventor
エー． シュローダー カート
A Schroder Kurt
エー． シュローダー カート
ピー． ウェンツ ロバート
P Wenz Robert
ピー． ウェンツ ロバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NCC Nano LLC
Original Assignee
NCC Nano LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NCC Nano LLC filed Critical NCC Nano LLC
Publication of JP2016195285A publication Critical patent/JP2016195285A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/428—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C35/00—Heating, cooling or curing, e.g. crosslinking or vulcanising; Apparatus therefor
    • B29C35/02—Heating or curing, e.g. crosslinking or vulcanizing during moulding, e.g. in a mould
    • B29C35/0266—Local curing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C35/00—Heating, cooling or curing, e.g. crosslinking or vulcanising; Apparatus therefor
    • B29C35/02—Heating or curing, e.g. crosslinking or vulcanizing during moulding, e.g. in a mould
    • B29C35/0272—Heating or curing, e.g. crosslinking or vulcanizing during moulding, e.g. in a mould using lost heating elements, i.e. heating means incorporated and remaining in the formed article
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C35/00—Heating, cooling or curing, e.g. crosslinking or vulcanising; Apparatus therefor
    • B29C35/02—Heating or curing, e.g. crosslinking or vulcanizing during moulding, e.g. in a mould
    • B29C35/08—Heating or curing, e.g. crosslinking or vulcanizing during moulding, e.g. in a mould by wave energy or particle radiation
    • B29C35/0805—Heating or curing, e.g. crosslinking or vulcanizing during moulding, e.g. in a mould by wave energy or particle radiation using electromagnetic radiation
    • B29C2035/0855—Heating or curing, e.g. crosslinking or vulcanizing during moulding, e.g. in a mould by wave energy or particle radiation using electromagnetic radiation using microwave
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C35/00—Heating, cooling or curing, e.g. crosslinking or vulcanising; Apparatus therefor
    • B29C35/02—Heating or curing, e.g. crosslinking or vulcanizing during moulding, e.g. in a mould
    • B29C35/08—Heating or curing, e.g. crosslinking or vulcanizing during moulding, e.g. in a mould by wave energy or particle radiation
    • B29C35/0866—Heating or curing, e.g. crosslinking or vulcanizing during moulding, e.g. in a mould by wave energy or particle radiation using particle radiation
    • B29C2035/0877—Heating or curing, e.g. crosslinking or vulcanizing during moulding, e.g. in a mould by wave energy or particle radiation using particle radiation using electron radiation, e.g. beta-rays
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C35/00—Heating, cooling or curing, e.g. crosslinking or vulcanising; Apparatus therefor
    • B29C35/02—Heating or curing, e.g. crosslinking or vulcanizing during moulding, e.g. in a mould
    • B29C35/08—Heating or curing, e.g. crosslinking or vulcanizing during moulding, e.g. in a mould by wave energy or particle radiation
    • B29C35/0805—Heating or curing, e.g. crosslinking or vulcanizing during moulding, e.g. in a mould by wave energy or particle radiation using electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Oral & Maxillofacial Surgery (AREA)
  • Thermal Sciences (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

【課題】低温基板上の薄膜の側方熱処理を提供する方法を提供すること【解決手段】選択的様式において、最小吸収薄膜を熱的に処理するための方法が、開示される。２つの近接離間した吸収トレースは、薄膜と熱接触するようにパターン化される。パルス放射源は、２つの吸収トレースを加熱するために使用され、薄膜は、２つの吸収トレース間の伝導性を介して、熱的に処理される。本方法は、薄膜が、半導体であって、吸収体が、ＴＦＴのソースおよびドレインである、薄膜トランジスタ（ＴＦＴ）を加工するために利用することができる。【選択図】なし

Description

優先権の主張
本願は、米国特許法§１１９（ｅ）（１）の下、２０１０年６月２日に出願された米国仮特許出願第６１／３５０，７６５号への優先権を主張し、この米国仮特許出願の内容は、本明細書中に参考として援用される。
発明の背景
１．技術分野
本発明は、概して、基板上の薄膜を硬化させるための方法に関し、具体的には、低温基板上の薄膜を熱的に処理するための方法に関する。
２．先行技術の説明
一般に、熱処理とは、焼結、焼き鈍し、硬化、乾燥、結晶化、重合、化学反応開始および変調、ドーパント送り込み、ガス抜き等を包含する。半導体薄膜の熱処理は、典型的には、高温環境において行なわれる。例えば、非晶質シリコン（ａ−Ｓｉ）は、１１００℃で焼き鈍しされ、シリコンナノ粒子膜は、９００℃で焼結される。したがって、処理半導体薄膜のための高温要件は、多くの場合、半導体薄膜を担持するための選択肢基板として、焼成セラミックまたは石英等、高温基板の使用を余儀なくする。
言うまでもなく、その比較的低コストのため、可能である場合、半導体薄膜を担持するための選択肢基板として、ホウケイ酸塩またはソーダ石灰等の低温基板の使用がより望ましい。さらにより望ましい基板材料は、そのコストがさらに低いため、プラスチック（すなわち、ポリカーボネート、ポリイミド、ＰＥＴ、ＰＥＮ等）または紙であろう。
しかしながら、炉等の平衡プロセスを提供することができる機器の使用は、低温基板上で半導体薄膜を熱的に処理するための実行可能な選択肢ではない。これは、半導体薄膜の全部ではないにしても、大部分を焼き鈍しおよび焼結するために要求される温度が、それぞれ、約４５０℃および１５０℃である、ポリイミドおよびＰＥＴ等の低温基板の最大作業温度より遥かに高いためである。
本開示は、低温基板上で薄膜を熱的に処理するための方法を提供する。
発明の要旨
本発明の好ましい実施形態によると、離間した２つの吸収トレースが、基板の上部に位置する薄膜と接触される。パルス放射が、２つの吸収トレースを加熱するために利用され、２つの吸収トレースからの熱が、続いて、薄膜の平面において、２つの吸収トレース間の薄膜へと伝導され、薄膜を熱的に処理する。
前述のプロセスは、薄膜トランジスタ（ＴＦＴ）を加工するために使用されてもよい。例えば、金属またはセラミックから成り得る、２つの吸収トレースは、ＴＦＴのソースおよびドレインを形成するために使用することができ、半導体薄膜は、ＴＦＴの活性チャネルを形成するために使用することができる。
本発明のすべての特徴および利点は、以下に詳述される説明において、明白となるであろう。
本発明自体、ならびにその好ましい使用形態、さらなる目的、および利点は、付随の図面と併せて熟読されることによって、例証的実施形態の以下の発明を実施するための形態を参照することによって、最も理解されるであろう。
本発明は、例えば、以下を提供する。
（項目１）
超薄膜を熱的に処理するための方法であって、
超薄膜の上部に２つの吸収トレースをパターン化するステップであって、上記薄膜は、基板の上部に位置する、ステップと、
少なくとも１つの電磁パルスで上記２つの吸収トレースを照射し、上記２つの吸収トレースを加熱するステップと、
上記２つの吸収トレースからの熱によって、上記超薄膜を熱的に処理するステップと、
を備える、方法。
（項目２）
上記基板は、４５０℃未満の最大作業温度を有する、項目１に記載の装置。
（項目３）
上記２つの吸収トレースは、上記超薄膜よりも上記電磁パルスに吸収性である材料から作製される、項目１に記載の方法。
（項目４）
上記２つの吸収トレースは、金属から作製される、項目１に記載の装置。
（項目５）
上記２つの吸収トレースは、セラミックから作製される、項目１に記載の方法。
（項目６）
上記超薄膜と上記基板との間に、熱拡散層を提供するステップをさらに含む、項目１に記載の方法。
（項目７）
上記電磁パルスは、閃光灯から提供される、項目１に記載の方法。
（項目８）
上記電磁パルスは、指向性プラズマアークから提供される、項目１に記載の方法。
（項目９）
薄膜トランジスタを加工するための方法であって、
超薄膜に隣接する２つの吸収トレースをパターン化するステップであって、上記薄膜は、基板の上部に位置する、ステップと、
少なくとも１つの電磁パルスで上記２つの吸収トレースを照射し、上記２つの吸収トレースを加熱し、上記２つの吸収トレースからの熱によって、上記超薄膜を熱的に処理するステップと、
上記２つの吸収トレースおよび上記超薄膜上に誘電層を堆積させるステップと、
上記誘電層の上部に伝導性トレースを堆積させることによって、ゲートを形成するステップと、
を備える、方法。
（項目１０）
上記基板は、４５０℃未満の最大作業温度を有する、項目９に記載の方法。
（項目１１）
上記２つの吸収トレースは、上記超薄膜よりも上記電磁パルスに吸収性である材料から作製される、項目９に記載の方法。
（項目１２）
上記２つの吸収トレースは、金属から作製される、項目９に記載の方法。
（項目１３）
上記２つの吸収トレースは、セラミックから作製される、項目９に記載の方法。
（項目１４）
上記超薄膜と上記基板との間に、熱拡散層を提供するステップをさらに含む、項目９に記載の方法。
（項目１５）
上記熱拡散層と上記基板との間に、高温低熱伝導性膜を提供するステップをさらに含む、項目１４に記載の方法。
（項目１６）
上記電磁パルスは、閃光灯から提供される、項目９に記載の方法。
（項目１７）
上記電磁パルスは、指向性プラズマアークから提供される、項目９に記載の方法。
図１ａ〜１ｂは、本発明の一実施形態による、薄膜を熱的に処理するための方法を描写する。 図２ａ〜２ｂは、本発明の別の実施形態による、薄膜を熱的に処理するための方法を描写する。 図３ａ〜３ｂは、本発明の一実施形態による、低温基板上で超薄膜を熱的に処理するための方法を描写する。 図４は、本発明の方法によって製造される、薄膜トランジスタ（ＴＦＴ）を示す。 図５は、パルス放射に暴露される前およびその後のホウケイ酸ガラス上の子ビームでコーティングされた非晶質シリコンのラマンスペクトルを示す。 図６は、本発明のパルス放射側方熱処理（ｌａｔｅｒａｌ ｔｈｅｒｍａｌ ｐｒｏｃｅｓｓｉｎｇ）方法の選択性を示す、グラフである。 図７は、図４からのＴＦＴのためのドレイン電流対ドレイン−ソース電圧を示す、グラフである。
好ましい実施形態の詳細な説明
パルス放射熱処理技法を使用して、基板上の薄膜を熱的に処理する時、閃光灯、指向性プラズマアーク（ＤＰＡ；ｄｉｒｅｃｔｅｄ ｐｌａｓｍａ ａｒｃ）、レーザ、マイクロ波、誘導加熱器、または電子ビームから放出されるパルス放射は、その基板にわたって、薄膜を選択的に加熱する能力を有する。加えて、基板の熱容量は、薄膜のものより遥かに大きく、加熱時間は、基板の熱平衡時間より遥かに短いため、基板は、熱処理直後に薄膜を急速冷却するために、放熱板としての役割を果たすことができる。
パルス放射熱処理は、その基板が、通常、熱平衡時に耐えることができるものより遥かに高い温度まで薄膜を加熱可能にするが、そのような熱処理技法は、概して、薄膜を加熱するために使用される放射を吸収する薄膜の能力に依存する。したがって、薄膜が、非常に薄いおよび／または幾分透明である時、超薄膜は、典型的には、最小放射を吸収するため、パルス放射熱処理技法によって、超薄膜を直接熱的に処理することは、非常に困難である。その結果、改良された方法が、超薄膜を熱的に処理するために要求される。
次に、図面、特に、図１ａ−１ｂを参照すると、本発明の一実施形態による、超薄膜上にパルス放射熱処理を提供するための方法が、描写される。最初に、超薄膜１２が、周知の真空技法を介して、基板１４上に堆積させられる。超薄膜１２はまた、基板１４上にコーティングまたは印刷されてもよい。超薄膜１２は、高密度膜または微粒子膜であることができる。超薄膜１２の厚さは、好ましくは、１０ミクロン未満である。次に、吸収トレース１１が、超薄膜１２上部に堆積させられ、図１ａに示されるように、薄膜積層１０を形成する。吸収トレース１１は、好ましくは、超薄膜１２よりパルス放射の吸収性がある、材料から作製される。吸収トレース１１の例として、金属またはセラミックが挙げられる。
薄膜積層１０が、光源１５によって、過渡的に（すなわち、パルス放射を介して）照射されると、吸収トレース１１は、超薄膜１２の前に、選択的に加熱される。光源１５は、閃光灯、指向性プラズマアーク（ＤＰＡ）、レーザ、マイクロ波発生器、誘導加熱器、または電子ビームであることができる。その結果、吸収トレース１１の真下およびそれに隣接して位置する、超薄膜１２および基板１４内の面積（陰影面積）は、図１ｂに示されるように、加熱された吸収トレース１１によって熱的に処理される。熱的に処理さされる超薄膜１２内の距離ｄ１は、数十ミクロンであり得る。
次に、図２ａ−２ｂを参照すると、本発明の別の実施形態による、超薄膜上にパルス放射熱処理を提供するための方法が、例証される。最初に、超薄膜２３が、周知の真空技法を介して、基板２４上に堆積させられる。超薄膜２３はまた、基板２４上にコーティングまたは印刷することができる。超薄膜２３は、高密度膜または微粒子膜であることができる。超薄膜２３の厚さは、好ましくは、１０ミクロン未満である。次に、吸収トレース２１、２２が、超薄膜２３上に堆積させられ、図２ａに示されるように、薄膜積層２０を形成する。図１ａにおける吸収トレース１１と同様に、吸収トレース２１、２２は、好ましくは、超薄膜２３よりパルス放射の吸収性がある材料から作製される。吸収トレース２１、２２の例として、金属またはセラミックが挙げられる。吸収トレース２１、２２は、超薄膜２３の上部に形成されるように示されるが、吸収トレース２１、２２は、代わりに、超薄膜２３の真下に形成することができる。
光源２５からのパルス放射への暴露に応じて、吸収トレース２１、２２は、超薄膜２３にわたって、選択的に加熱される。吸収トレース２１、２２からの熱は、次いで、図２ｂに示されるように、吸収トレース２１、２２の真下および／またはそれに隣接する超薄膜２３の面積に伝導される。図２ｂでは、吸収トレース２１、２２間に位置する超薄膜２３内の面積ｄ２が、熱的に処理されることになる。吸収トレース２１と２２との間（すなわち、面積ｄ２）で熱的に処理することができる間隙距離は、概して、２つの吸収トレース２１、２２によって伝導される熱の重複があるため、図１ｂからのｄ１より大きく、好ましくは、１００ミクロン未満である。さらに、吸収トレース２１と２２との間に位置する超薄膜２３内の面積は、２つの吸収トレース２１、２２から伝導される熱の重複によって、熱的に処理されるため、超薄膜２３は、１つのみの吸収トレース（図１ｂにおけるように）に隣接する薄膜の面積より均位置に処理される傾向となる。
図１ａ−１ｂにおける基板１４および図２ａ−２ｂにおける基板２４は、好ましくは、高温基板である。しかしながら、超薄膜の熱処理はまた、吸収トレースの適用前または後に、熱拡散膜を適用することによって、低温基板（すなわち、１５０℃以下の最大作業温度）上で行なうことができる。熱拡散膜の熱伝導性は、低温基板のものより高いため、熱は、吸収トレースが加熱された後、低温基板の代わりに、超薄膜および熱拡散膜の平面において、選択的に伝導される。熱拡散膜はまた、低温基板を保護するための熱遮蔽層としても作用する。加えて、超薄膜の平面における熱の選択的伝導は、吸収トレースを相互に載置することができる距離を増加させる。その結果、より低いエネルギー光パルスを使用して、超薄膜を処理することができ、したがって、プロセスは、低温基板により影響を持たなくなる。熱拡散膜は、概して、超薄膜より厚く、概して、吸収トレースを加熱するために使用される光に対して透過性である。
次に、図３ａ−３ｂを参照すると、本発明の一実施形態による、低温基板上で超薄膜を熱的に処理するための方法が、例証される。最初に、熱拡散膜３５が、周知の真空技法を介して、基板３４上に堆積させられる。熱拡散膜３５は、基板３４上にコーティングまたは印刷されてもよい。超薄膜３３は、次いで、周知の真空技法を介して、熱拡散膜３５の上部に堆積させられる。超薄膜３３は、熱拡散膜３５上にコーティングまたは印刷されてもよい。超薄膜３３は、高密度膜または微粒子膜であることができる。超薄膜３３の厚さは、好ましくは、１０ミクロン未満である。次に、吸収トレース３１、３２が、超薄膜３３上に堆積させられ、図３ａに示されるように、薄膜積層３０を形成する。図２ａにおける吸収トレース２１、２２同様に、吸収トレース３１、３２は、好ましくは、超薄膜３３よりパルス放射の吸収性がある材料から作製される。吸収トレース３１、３２の例として、金属またはセラミックが挙げられる。
吸収トレース３１、３２は、超薄膜３３の上部に形成されるように示されるが、吸収トレース３１、３２は、超薄膜３３の真下に形成することができる。熱拡散膜３５は、超薄膜３３の真下に形成するように示されるが、熱拡散膜３５は、超薄膜３３または吸収トレース３１、３２の上部に形成することができる。
光源３５からのパルス放射への暴露に応じて、吸収トレース３１、３２は、超薄膜３３および熱拡散膜３５にわたって、選択的に加熱される。吸収トレース３１、３２からの熱は、次いで、図３ｂに示されるように、吸収トレース３１、３２の真下および／またはそれに隣接する超薄膜３３および熱拡散膜３５の面積に伝導される。図３ｂでは、吸収トレース３１、３２間に位置する超薄膜３３および熱拡散膜３５内の面積ｄ３が、熱的に処理されることになる。吸収トレース３１と３２との間で熱的に処理することができる間隙距離は、好ましくは、１００ミクロン未満である。
熱拡散膜３５に好適な数多くの材料が存在する。ＰＥＴ等の低温基板に対しては、それらの材料として、高温ポリマー（ポリイミド等）あるいはスパッタ金属酸化物またはスピンオンガラス（ＳＯＧ）等の無機コーティングが挙げられ得る。ポリイミド等のより高温の基板に対しては、熱拡散膜３５のためのより好適な材料として、スパッタ金属酸化物またはＳＯＧ等の無機コーティングが挙げられる。熱拡散膜３５は、超薄膜の透過性を維持するために、幾分、透過性であって、依然として、選択的加熱を生じさせることが好ましい。熱拡散膜３５の要求される厚さは、その熱特性、下層低温基板の厚さおよび熱特性、超薄膜３３の所望の処理温度、吸収トレース３１、３２の寸法および間隔、ならびに入力放射加熱プロファイルの関数である。
熱拡散膜を高温基板に適用するアプローチの１つは、最初に、高温基板より低い熱伝導性を有するポリマーコーティングを高温基板に適用後、熱拡散膜を適用するものである。本実践は、熱伝導性基板内への熱の拡散を妨害し、超薄膜を処理可能にする。ポリマーコーティングの代替は、熱処理の間、より高い温度に耐えることができるように、高温低熱伝導性無機膜を使用するものである。
高温低熱伝導性無機膜を達成するための方法の１つは、ＳＯＧを使用することによって、無機膜を多孔性にし、それを多孔性粒子で装填するものである。例えば、そのような無機膜は、ＳＯＧ内に装填されたシリカエアロゲルナノ粒子を使用することによって、作製することができる。結果として生じた無機膜は、ほぼＰＥＴ（すなわち、０．２４Ｗ／ｍ−°Ｋ）程度（または、それよりさらに低い）熱伝導性を有すると考えられる。エアロゲル粒子は、ＳＯＧマトリクスを有するため、無機膜は、典型的エアロゲル膜より遥かに耐性がある。
超薄膜の熱処理は、パルス放射の電力および長さを変動させることによって、調整することができる。複数のパルスは、パルス反復周波数を調節するのに伴って、同様に使用することができる。パルスの形状は、パルス幅変調を使用して変更され、加熱プロファイルをさらに調節することができる。パルス長が、低温基板の熱平衡時間より短い、すなわち、低温基板の平面に垂直である時、より強い熱勾配およびより高いピーク温度を生成することができ、それによって、吸収トレースに隣接する超薄膜を選択的に加熱する。超薄膜内の温度は、吸収トレースからより離れた領域と比較して、吸収トレース近傍において、より極端に処理される。さらに、パルス放射は、ピーク処理温度を基板の最大平衡作業温度より大きくする。例えば、１５０ミクロン厚のＰＥＴは、約３５ｍｓにおけるその厚さにわたって、熱的に平衡化する。したがって、より強い熱処理勾配ならびにより高いピーク温度は、１０ｍｓパルスによってより、３００μｓパルスによって、低温基板に損傷を及ぼすことなく、生成することができる。１００ｍｓパルスは、依然として、吸収トレース間に位置する超薄膜を加熱することができるが、維持することができるピーク温度は、１５０℃のその最大平衡作業温度に非常に近い。要するに、より長いパルスの低温基板に損傷を及ぼすことなく、超薄膜内で達成することができる最大ピーク温度は、短いパルスのもの未満であるが、側方処理長も、対応して、より長くなる。超薄膜の熱処理は、通常、性質上、アレニウス的である、すなわち、熱処理は、概して、処理温度×時間の指数関数に関連するため、より短いパルスは、低温基板に損傷を及ぼすことなく、より長いパルスより効果的に超薄膜を処理することができる。
吸収トレースの厚さ、幅、および間隔ならびに超薄膜と下層の厚さおよび熱特性もまた、パルス放射による暴露に応じて、超薄膜によって見られる加熱プロファイルに寄与する。
本発明の方法は、特に、放射吸収性ではない、超薄膜を処理することができる。これは、特に、その低コストおよび高性能のため、非常に望ましい、薄膜トランジスタ（ＴＦＴ）の加工に関連する。
次に、図４を参照すると、前述のパルス放射熱処理技法によって製造されたＴＦＴ４０が、描写される。示されるように、薄誘電層４４が、超薄膜４３に隣接して位置する、２つの吸収トレース４１および４２の上部に載置される。伝導性トレース４５は、誘電層４４ならびに吸収トレース４１および４２の上部に位置する。吸収トレース４１、４２は、電気的に伝導性であって、それぞれ、ＴＦＴのソースおよびドレインを形成する。伝導性トレース４５は、ＴＦＴのゲートを形成する。熱的に処理された超薄膜４３内の吸収トレース４１と４２との間に位置する面積は、ＴＦＴの活性チャネルを形成する、半導体である。図４に示されるように、硬化面積（陰影面積）は、ゲート酸化物およびゲートを含む。しかしながら、ゲート酸化物およびゲートは両方とも、超薄膜４３の硬化後に適用される。
超薄膜４３は、主に、吸収トレース４１と４２との間に硬化される。したがって、ソースおよびドレインは、非常に大きな面積上に、パターン化（または、印刷）することができ、超薄膜４３はさらに、基板４６全体にわたって、コーティングすることができる。硬化半導体は、概して、非硬化物より高い伝導性を有する、すなわち、半導体が、主に、ＴＦＴのチャネル内に硬化されることになるという事実のため、半導体の寄生容量は、低減される。位置合わせおよび限界寸法に対する必要性の低減は、ひとまとめにして、前述のＴＦＴを完全に印刷することができることを意味する。
ＴＦＴ４０等のＴＦＴを作製するための方法の例は、以下に説明される。ＴＦＴを作製する時、マイクロ結晶シリコン（μｘ−Ｓｉ）は、より高い移動性を有し、したがって、ＴＦＴのより高速切替を可能にするため、非晶質シリコン（ａ−Ｓｉ）より半導体として望ましい。通常、ａ−Ｓｉを堆積後、熱焼き鈍しを行い、ａ−Ｓｉをμｘ−Ｓｉに変換する方が、μｘ−Ｓｉを直接堆積させるより容易である。例えば、５００μｍホウケイ酸ウエハ上のａ−Ｓｉの２００ｎｍ膜は、６５０Ｖの閾値電圧および１００μｓのパルス長において、Ｐｕｌｓｅ Ｆｏｒｇｅ（登録商標）３３００システム（Ｎｏｖａ Ｃｅｎｔｒｉｘ（Ａｕｓｔｉｎ、Ｔｅｘａｓ）製）からの光パルスを使用することによって、μｘ−Ｓｉに変換することができる（Ｎ２パージを伴う）。光パルスは、約３．５Ｊ／ｃｍ２の放射暴露に対応する、約３５ｋＷ／ｃｍ２の強度を有する。
次に、図５を参照すると、前述の光パルスに暴露される前および後、ホウケイ酸ガラス上に電子ビームスパッタコーティングされた２００ｎｍ ａ−Ｓｉ膜のラマンスペクトルが、例証される。ａ−Ｓｉ膜は、光パルスによって焼き鈍しされ、μｘ−Ｓｉに変換される。光パルスは、２００ｎｍ ａ−Ｓｉコーティングが、放出された光の一部のみ吸収するという事実を克服する必要がある。
同一のホウケイ酸ウエハが、金接点ソース／ドレインラインによってパターン化され、種々の幅（５〜５０μｍ）および分離（５〜５０μｍ）の最終的ＴＦＴを形成する。全トレースは、５ｍｍ長である。金パターン化後、ホウケイ酸ウエハにわたって、前述の２００ｎｍのａ−Ｓｉの同一の散布電子ビームスパッタ堆積が行なわれる。ホウケイ酸ウエハは、次いで、遥かに低い電圧（すなわち、２５０μｓに対して５５０Ｖ）において、前述のＰｕｌｓｅ Ｆｏｒｇｅ（登録商標）３３００システムを介して、処理される。放射電力は、２４ｋＷ／ｃｍ２、であって、放射暴露は、５．９Ｊ／ｃｍ２であった。本レベルの電力は、ａ−Ｓｉをμｘ−Ｓｉに変換するための前述の閾値強度を下回ることに留意されたい。金は、光パルスを非常に吸収するため、より多くのエネルギーが、それらの場所で吸収される。
次に、図６を参照すると、本発明のパルス放射熱処理方法の選択性が、例証される。グラフは、２つの異なる金ライン対幅（５０μｍおよび２０μｍ）と、金トレース間の同一間隔（５０μｍ）との間の薄シリコン膜のラマンスペクトルの比較を示す。グラフは、５０μｍトレース間の幅が、μｘ−Ｓｉに変換された一方、２０μｍ幅トレース間の空間は、変換されていないことを示す。同様に、ウエハの残り上のシリコン膜も、変換されていない。本技法は、金パターン化トレース間のみ、ａ−Ｓｉをμｘ−Ｓｉに変換し、その他のいずれの場所においても、自動位置合わせを達成しない。
吸収トレース間のａ−Ｓｉからμｘ−Ｓｉへの選択的変換が達成された後、ＴＦＴ素子は、誘電層として、スピンオンチタン酸バリウムストロンチウム（ＢＳＴ）セラミックを使用して、加工することができる。本誘電材料は、比較的に高誘電定数ｋ（約３００）を有し、低ゲート電圧において、高電場をＴＦＴの電界効果チャネルに付与可能にする。銀ゲート金属が、ＢＳＴゲート誘電層上に真空堆積させられ、ＴＦＴを完成させる。
電気試験は、ドレイン電流が、正のゲート電圧を印加することによって、向上することができる可動化を判定するために、ＴＦＴ上で行なうことができる。μｘ−Ｓｉは、若干、ｎ−型であるため、正のゲート電圧は、チャネル内の電子濃度を向上させ、増加したドレイン電流（Ｉｄ）をもたらすはずである。
次に、図７を参照すると、図４からのＴＦＴ４０のためのドレイン電流（Ｉｄ）対ドレイン−ソース電圧（Ｖｄｓ）を示す、グラフが、例証される。正のゲート電圧（Ｖｇ）では、ドレイン電流（Ｉｄ）は、向上され、電界効果ＴＦＴに対して予想される、飽和形状を有することに留意されたい。負のゲート電圧において観察される線形Ｉ−Ｖ特色は、ＴＦＴ４０が、負のゲート電圧が印加される時、通常のレジスタのように挙動していることを示す。この理由は、本時点では分かっていないが、ソースおよびドレイン接点からの正孔注入によるものであり得る。本効果は、存在する場合、通常、正孔注入を「阻止」するために、接点領域を好適にドープすることによって、低減／排除される。
要約すると、側方に位置付けられた金属ソース−ドレイン接点による、ａ−Ｓｉ薄膜のパルス光焼き鈍しの使用は、ソース−ドレイン接点間の領域内において、マイクロ結晶状態まで「閾値下」焼き鈍しを行なうことができる。マイクロ（および、ナノ）結晶シリコン膜は、薄膜素子の性能を向上させる、高キャリア移動度および他の望ましい特徴を有するため、これは、マイクロ電子機器産業にとって、大きな利益を有する。さらに、ソース／ドレイン接点間の領域内のａ−Ｓｉのみ変換することができるため、ａ−Ｓｉの周囲領域を高抵抗非晶質状態のまま残し、したがって、素子速度を制限し、電力損失を増加させる、寄生容量として、そのような悪影響を制限するために、パターン化、または別様に、絶縁を要求しない。
説明されたように、本発明は、低温基板上で薄膜を熱的に処理するための方法を提供する。本発明の方法はまた、最小位置合わせによって、ＴＦＴをトップゲート構成（すなわち、上部にゲート）において製造可能にする。２つの吸収トレースは、ＴＦＴのソースおよびドレインを形成する。ゲート酸化物およびゲートの適用前に、薄膜材料が、選択的に、２つの吸収トレース間で熱的に処理される。本発明の方法は、ＴＦＴのチャネル内に材料を精密に堆積させる必要なく、薄膜材料を選択的に硬化させる効果を有する。
本発明は、特に、好ましい実施形態を参照して、図示および説明されたが、当業者は、発明の精神および範囲から逸脱することなく、形態および詳細に、種々の変更を行ってもよいことを理解するであろう。

Claims (1)

  1. 図面に記載の発明。
JP2016157478A 2010-06-02 2016-08-10 低温基板上の薄膜の側方熱処理を提供する方法 Withdrawn JP2016195285A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US35076510P 2010-06-02 2010-06-02
US61/350,765 2010-06-02

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015106595A Division JP6359484B2 (ja) 2010-06-02 2015-05-26 低温基板上の薄膜の側方熱処理を提供する方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018241034A Division JP2019071453A (ja) 2010-06-02 2018-12-25 低温基板上の薄膜の側方熱処理を提供する方法

Publications (1)

Publication Number Publication Date
JP2016195285A true JP2016195285A (ja) 2016-11-17

Family

ID=45064782

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2013514223A Active JP5780682B2 (ja) 2010-06-02 2011-06-02 低温基板上の薄膜の側方熱処理を提供する方法
JP2015106595A Active JP6359484B2 (ja) 2010-06-02 2015-05-26 低温基板上の薄膜の側方熱処理を提供する方法
JP2016157478A Withdrawn JP2016195285A (ja) 2010-06-02 2016-08-10 低温基板上の薄膜の側方熱処理を提供する方法
JP2018241034A Pending JP2019071453A (ja) 2010-06-02 2018-12-25 低温基板上の薄膜の側方熱処理を提供する方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2013514223A Active JP5780682B2 (ja) 2010-06-02 2011-06-02 低温基板上の薄膜の側方熱処理を提供する方法
JP2015106595A Active JP6359484B2 (ja) 2010-06-02 2015-05-26 低温基板上の薄膜の側方熱処理を提供する方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018241034A Pending JP2019071453A (ja) 2010-06-02 2018-12-25 低温基板上の薄膜の側方熱処理を提供する方法

Country Status (7)

Country Link
US (3) US8557642B2 (ja)
EP (1) EP2576860B1 (ja)
JP (4) JP5780682B2 (ja)
KR (2) KR101655879B1 (ja)
CN (2) CN104992901B (ja)
CA (1) CA2801900C (ja)
WO (1) WO2011153357A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10000411B2 (en) 2010-01-16 2018-06-19 Cardinal Cg Company Insulating glass unit transparent conductivity and low emissivity coating technology
US10060180B2 (en) 2010-01-16 2018-08-28 Cardinal Cg Company Flash-treated indium tin oxide coatings, production methods, and insulating glass unit transparent conductive coating technology
US11155493B2 (en) 2010-01-16 2021-10-26 Cardinal Cg Company Alloy oxide overcoat indium tin oxide coatings, coated glazings, and production methods
US9862640B2 (en) 2010-01-16 2018-01-09 Cardinal Cg Company Tin oxide overcoat indium tin oxide coatings, coated glazings, and production methods
US10000965B2 (en) 2010-01-16 2018-06-19 Cardinal Cg Company Insulating glass unit transparent conductive coating technology
US9639001B2 (en) * 2014-02-04 2017-05-02 Raytheon Company Optically transitioned metal-insulator surface
US9728668B2 (en) 2014-02-04 2017-08-08 Raytheon Company Integrated photosensitive film and thin LED display
WO2016040913A2 (en) 2014-09-12 2016-03-17 Board Of Regents, The University Of Texas System Photonic curing of nanocrystal films for photovoltaics
CA3088725A1 (en) * 2018-01-19 2019-07-25 Ncc Nano, Llc Method for curing solder paste on a thermally fragile substrate
US11028012B2 (en) 2018-10-31 2021-06-08 Cardinal Cg Company Low solar heat gain coatings, laminated glass assemblies, and methods of producing same
JP7203417B2 (ja) * 2019-01-31 2023-01-13 株式会社ブイ・テクノロジー レーザアニール方法、レーザアニール装置、およびｔｆｔ基板
EP3928966A1 (en) 2020-06-26 2021-12-29 Carl Zeiss Vision International GmbH Method for manufacturing a coated lens
TW202236550A (zh) * 2020-11-25 2022-09-16 美商應用材料股份有限公司 用於低溫處理的補充能量

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5302230A (en) * 1980-02-27 1994-04-12 Ricoh Company, Ltd. Heat treatment by light irradiation
DE3584798D1 (de) * 1984-07-17 1992-01-16 Nec Corp Anreizverfahren und vorrichtung fuer photochemische reaktionen.
JPH0715881B2 (ja) * 1984-12-20 1995-02-22 ソニー株式会社 半導体薄膜の熱処理方法
JPH0727198B2 (ja) * 1987-02-18 1995-03-29 キヤノン株式会社 多層膜反射型マスク
JPH02275641A (ja) * 1989-04-17 1990-11-09 Seiko Epson Corp 半導体装置の製造方法
US5180226A (en) * 1991-10-30 1993-01-19 Texas Instruments Incorporated Method and apparatus for precise temperature measurement
CA2137632A1 (en) * 1993-12-17 1995-06-18 Douglas S. Dunn Ablative flashlamp imaging
JPH09116158A (ja) * 1995-10-17 1997-05-02 Hitachi Ltd 軽量基板薄膜半導体装置および液晶表示装置
US5950078A (en) * 1997-09-19 1999-09-07 Sharp Laboratories Of America, Inc. Rapid thermal annealing with absorptive layers for thin film transistors on transparent substrates
US6159832A (en) * 1998-03-18 2000-12-12 Mayer; Frederick J. Precision laser metallization
JP3586558B2 (ja) * 1998-04-17 2004-11-10 日本電気株式会社 薄膜の改質方法及びその実施に使用する装置
TW457553B (en) * 1999-01-08 2001-10-01 Sony Corp Process for producing thin film semiconductor device and laser irradiation apparatus
JP3980465B2 (ja) 2001-11-09 2007-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7364952B2 (en) * 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
JP2005150608A (ja) * 2003-11-19 2005-06-09 Seiko Epson Corp ガラス基板の光処理方法およびデバイス
TW200541079A (en) * 2004-06-04 2005-12-16 Adv Lcd Tech Dev Ct Co Ltd Crystallizing method, thin-film transistor manufacturing method, thin-film transistor, and display device
JP2006066902A (ja) * 2004-07-28 2006-03-09 Advanced Lcd Technologies Development Center Co Ltd 半導体装置の製造方法
US20070037346A1 (en) 2005-02-22 2007-02-15 Grant Robert W Rapid thermal annealing of targeted thin film layers
US7943447B2 (en) * 2007-08-08 2011-05-17 Ramesh Kakkad Methods of fabricating crystalline silicon, thin film transistors, and solar cells
JP5447909B2 (ja) * 2008-04-25 2014-03-19 株式会社日本製鋼所 薄膜材料の結晶化方法及びその装置
US8410712B2 (en) * 2008-07-09 2013-04-02 Ncc Nano, Llc Method and apparatus for curing thin films on low-temperature substrates at high speeds
JP5167050B2 (ja) 2008-09-30 2013-03-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法およびマスクの製造方法
US20100170566A1 (en) * 2009-01-06 2010-07-08 Arthur Don Harmala Apparatus and method for manufacturing polymer solar cells
JP2010219207A (ja) * 2009-03-16 2010-09-30 Sony Corp 金属−絶縁体相転移材料を用いた機能要素の形成方法及びこれによって形成された機能要素、並びに機能デバイスの製造方法及びこれによって製造された機能デバイス
JP7027198B2 (ja) 2018-03-06 2022-03-01 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置

Also Published As

Publication number Publication date
JP5780682B2 (ja) 2015-09-16
CN104992901A (zh) 2015-10-21
US20110300676A1 (en) 2011-12-08
US20150311092A1 (en) 2015-10-29
US10553450B2 (en) 2020-02-04
CN103038389A (zh) 2013-04-10
US20140017857A1 (en) 2014-01-16
JP2019071453A (ja) 2019-05-09
EP2576860A4 (en) 2015-04-08
WO2011153357A1 (en) 2011-12-08
KR101655879B1 (ko) 2016-09-08
US8557642B2 (en) 2013-10-15
EP2576860A1 (en) 2013-04-10
KR20130086547A (ko) 2013-08-02
JP2014505348A (ja) 2014-02-27
JP2015149513A (ja) 2015-08-20
US9006047B2 (en) 2015-04-14
KR101648101B1 (ko) 2016-08-16
KR20160003297A (ko) 2016-01-08
EP2576860B1 (en) 2017-08-09
CN103038389B (zh) 2015-06-17
CA2801900A1 (en) 2011-12-08
CN104992901B (zh) 2017-03-15
JP6359484B2 (ja) 2018-07-18
CA2801900C (en) 2018-03-13

Similar Documents

Publication Publication Date Title
JP6359484B2 (ja) 低温基板上の薄膜の側方熱処理を提供する方法
JP5331382B2 (ja) 半導体素子の製造方法
Lin et al. Deep ultraviolet laser direct write for patterning sol-gel InGaZnO semiconducting micro/nanowires and improving field-effect mobility
US20060197092A1 (en) System and method for forming conductive material on a substrate
TWI399810B (zh) 無機半導體膜及其製造方法
JP5467238B2 (ja) 半導体の熱処理方法
JP5576814B2 (ja) 半導体デバイス及びその製造方法
JP2015149513A5 (ja)
US8945687B2 (en) Heat transfer medium and heat transfer method using the same
Li et al. Precise Patterning of Large‐Scale TFT Arrays Based on Solution‐Processed Oxide Semiconductors: A Comparative Study of Additive and Subtractive Approaches
US8377743B2 (en) Laser annealing of metal oxide semiconductor on temperature sensitive substrate formations
Trifunovic et al. Solution-based polycrystalline silicon transistors produced on a paper substrate
WO2006098513A1 (ja) 熱処理方法及び半導体の結晶化方法
JP2011192908A (ja) ポリシリコン膜の製造方法、太陽電池及び電子デバイス
Noh et al. Pulse thermal processing for low thermal budget integration of IGZO thin film transistors
Hishitani et al. Solution-derived SiO2 gate insulator formed by CO2 laser annealing for polycrystalline silicon thin-film transistors
Trifunovic et al. Polycrystalline silicon TFTs on a paper substrate using solution-processed silicon
TWI587422B (zh) 晶圓微波退火之晶圓承載結構及其應用
CN117153694A (zh) 一种高迁移率应变二维材料晶体管及其制备方法
KR100920388B1 (ko) 무감광 리소그래피에 의한 박막 패터닝 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171002

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181225

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190104

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20190122