TWI587422B - 晶圓微波退火之晶圓承載結構及其應用 - Google Patents

晶圓微波退火之晶圓承載結構及其應用 Download PDF

Info

Publication number
TWI587422B
TWI587422B TW101145085A TW101145085A TWI587422B TW I587422 B TWI587422 B TW I587422B TW 101145085 A TW101145085 A TW 101145085A TW 101145085 A TW101145085 A TW 101145085A TW I587422 B TWI587422 B TW I587422B
Authority
TW
Taiwan
Prior art keywords
wafer
microwave
annealing
bearing structure
annealed
Prior art date
Application number
TW101145085A
Other languages
English (en)
Other versions
TW201421598A (zh
Inventor
李耀仁
宋柏融
侯福居
羅智鴻
Original Assignee
財團法人國家實驗研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人國家實驗研究院 filed Critical 財團法人國家實驗研究院
Priority to TW101145085A priority Critical patent/TWI587422B/zh
Publication of TW201421598A publication Critical patent/TW201421598A/zh
Application granted granted Critical
Publication of TWI587422B publication Critical patent/TWI587422B/zh

Links

Description

晶圓微波退火之晶圓承載結構及其應用
本案係為一種晶圓承載結構，尤指應用於晶圓微波退火裝置之晶圓承載結構。
隨著半導體元件尺寸縮小進入深次微米世代，提升元件性能成為半導體製程的重要課題。例如於金氧半場效電晶體(metal oxide semiconductor field effect transistor，簡稱MOSFET)中活化源/汲極摻雜區之摻雜質、修復因佈植摻雜質而受損的晶格結構，或與閘極結構同時在源/汲極區的表面形成金屬矽化物，皆可降低元件片電阻值，因此，源/汲極摻雜區的活化量與金屬矽化物的片電阻值，均會實質影響MOSFET的性能表現。
活化源/汲極摻雜區或形成金屬矽化物需進行退火(annealing)步驟，於習知的半導體製程中，利用微波退火裝置來進行退火步驟，可降低系統溫度，以避免高溫導致源/汲極摻雜區之摻雜質過於擴散或元件之片電阻值飆升。
然而，放置於微波退火裝置中的製程晶圓，因處於開放空間，微波所產生的熱能容易耗損，使系統溫度之升降較快，而且，晶圓容易受到裝置內氣體的干擾，因此，無法有效活化源/汲極摻雜區或降低元件之片電阻值，亦無法均勻元件之片電阻值。而且，因為氣體與微粒的干擾，在退火過程中會劣化元件之可靠性與其閘極電容開關能力。
有鑑於此，如何有效提升微波退火之效能，以增加半導體 元件之效能，並且改善元件在退火過程的劣化，係為發展本發明之主要目的。
本發明之一目的在於提供晶圓承載結構，以有效提升微波退火之效能。為達前述目的，晶圓承載結構包括第一構件及第二構件，且第一構件及第二構件共同定義出封閉空間，用以容置晶圓，其中，第一構件和第二構件至少一者，包含不吸收微波材料。
於本發明之一實施例中，上述之不吸收微波材料為石英或玻璃。
於本發明之一實施例中，上述之第一構件或第二構件之另一者，包含吸收微波材料。
於本發明之一實施例中，上述之吸收微波材料為矽、碳化矽、鍺化矽、鍺或氧化鋁。
於本發明之一實施例中，上述之第一構件具有凹槽結構。
於本發明之一實施例中，上述之凹槽結構之凹槽深度大於或等於晶圓厚度。
於本發明之一實施例中，上述之包含不吸收微波材料之第一構件或第二構件直接接觸晶圓。
本發明之一目的在於提供晶圓微波退火裝置，以有效提升微波退火之效能。為達前述目的，供晶圓微波退火裝置包括退火腔室、晶圓承載結構及微波產生器。其中，晶圓承載結構位於退火腔室中，且包括第一構件以及第二構件，兩者共同定義出封閉空間，用以容置晶圓；微波產生器對退火腔室提供微波。
於本發明之一實施例中，上述之第一構件和第二構件至少一者，包含不吸收微波材料，且另一包含吸收微波材料。
於本發明之一實施例中，上述之不吸收微波材料為石英或玻璃，吸收微波材料為矽、碳化矽、鍺化矽、鍺或氧化鋁。
於本發明之一實施例中，上述之第一構件具有凹槽結構。
於本發明之一實施例中，上述之凹槽結構之凹槽深度大於或等於晶圓厚度。
於本發明之一實施例中，上述之包含不吸收微波材料之第一構件或第二構件直接接觸晶圓。
於本發明之一實施例中，上述之微波之頻率範圍，實值介於900MHz至150GHz之間。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
本發明技術適於微小尺寸的半導體元件之退火製程。請參見圖1，圖1係本發明之一實施例所發展出晶圓微波退火裝置之示意圖。於本實施例中，晶圓微波退火裝置100具有退火腔室(chamber)10，作為進行半導體晶圓之退火步驟之反應室，退火腔室10與微波產生器20相連接，因此微波產生器20可提供微波於退火腔室10中。另外，晶圓微波退火裝置100還包含晶圓承載結構30，可利用支柱40將其配置於退火腔室10中，用以承載晶圓於晶圓微波退火裝置100中。
請參考圖2，圖2係本發明之一實施例所發展出晶圓承載結構之剖面示意圖。值得注意的是，晶圓承載結構30為封閉 中空結構，其具有第一構件301及第二構件302，且第一構件301及第二構件302共同定義出封閉空間，而第一構件301可為凹槽結構，需要進行退火步驟之製程晶圓W可放置於該凹槽結構中，其中，凹槽結構之凹槽深度L可大於或等於製程晶圓W之厚度D，當第二構件302覆蓋於第一構件301上，可據以形成封閉空間，因為半導體製程所需的反應氣體(可由氣體注射器50提供)可能殘留於腔室10內，因此晶圓承載結構30之設計可避免製程晶圓W於退火時受到氣體的干擾影響。
於本實施例中，第一構件301可為不吸收微波之材料，例如石英或玻璃；而第二構件302可為吸收微波之材料，例如矽、碳化矽、鍺化矽、鍺或氧化鋁。藉此晶圓承載結構30之封閉結構設計，可使微波均勻作用在製程晶圓W上，以提升晶圓W片電阻值之均勻度。再者，於微波產生器20對退火腔室10提供微波以進行退火步驟時，第二構件302可吸收微波輻射之熱能，對於製程晶圓W而言，第二構件302如同熱源，具有持溫的效果，以減少微波的熱能耗損，以利於半導體晶圓製程，例如可有效活化源/汲極摻雜區或降低元件之片電阻值。
另外，因為微波不具方向性，故第一構件301與第二構件302之材料亦可互換，例如第一構件301可為吸收微波之材料，而第二構件302則可為不吸收微波之材料。據此，亦可如前述實施例達到提升微波效能之目的。值得注意的是，製程晶圓W可與第一構件301和第二構件302直接接觸或保留一些空隙，若直接接觸，可增加降低元件片電阻值之幅度。
接下來，請參見圖3，圖3為本發明另一實施例所發展出關於晶圓承載結構之剖面示意圖。於本實施例中，晶圓承載結構35與前實施例相同之處在於，晶圓承載結構35之第一構件 351與第二構件352共同定義出封閉中空結構，並於該封閉空間中配置製程晶圓W；而不同之處在於第一構件351可為平板結構，第二構件352可為上下顛倒的凹槽結構。據此，亦可如前述實施例達到本案發明之目的。
發明人為證實本發明之效果，將晶圓承載結構30(圖如2)與其他開放式的晶圓承載結構60(如圖4)及晶圓承載結構70(如圖5)做對照。晶圓承載結構60、70材料分別是石英與矽，僅具有平板或凹槽結構，將其所承載之製程晶圓W暴露於晶圓微波退火裝置中(開放空間)。其中，製程晶圓W可為矽基板摻雜BF2或As離子，其BF2佈植能量為25kev，而As佈植能量為20kev，該實驗以相同的微波能量做退火製程。
另外，接受微波退火之製程晶圓W可具有源/汲極區、金屬閘極結構及位於金屬閘極結構下方之介電層(圖未示)。介電層可包含高介電係數(high-k)之材料，其介電係數實值介於6.5至55。
接著，啟動微波產生器，對退火腔室提供微波，微波的頻率範圍可介於900MHz至150GHz之間。實驗結果發現，利用晶圓承載結構60進行微波退火製程，製程晶圓W摻雜BF2或As之片電阻值(Rs)可達幾千歐姆/cm2；若改用晶圓承載結構70，則製程晶圓W摻雜BF2之片電阻值大約420歐姆/cm2，而摻雜As之片電阻值大約200；若採用本發明之一實施例之晶圓承載結構30，將製程晶圓W至於其封閉空間中進行退火製程，結果其摻雜BF2之片電阻值可降為360歐姆/cm2，且摻雜As之片電阻下降為180歐姆/cm2，相較於以晶圓承載結構70進行退火製程，其片電阻降低約15%。據此可知，製程晶 圓W上方的吸收微波材料作為加熱源，而下方的不吸收微波材料具有持溫不易導熱的效果，兩者結合的結果可提升微波效率。再者，透過本發明之晶圓承載結構30進行微波退火製程，可避免製程晶圓W中的源/汲極區、high-k介電層或金屬閘極等元件結構受到退火步驟的損傷，因此本發明適於應用具有高介電係數材料之晶圓。
綜上所述，利用晶圓承載結構之封閉結構，提供製程晶圓一封閉空間進行微波退火，可有效提升微波退火之效率、避免high-k介電層等元件結構受損，並避免閘極電容開關能力劣化，以增加深次微米尺寸半導體元件之效能表現。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧退火腔室
20‧‧‧微波產生器
30、35、60、70‧‧‧晶圓承載結構
301、351‧‧‧第一構件
302、352‧‧‧第二構件
40‧‧‧支柱
50‧‧‧氣體注射器
100‧‧‧晶圓微波退火裝置
D‧‧‧製程晶圓之厚度
L‧‧‧凹槽深度
W‧‧‧製程晶圓
圖1係本發明之一實施例所發展出晶圓微波退火裝置之示意圖。
圖2係本發明之一實施例所發展出晶圓承載結構之剖面示意圖。
圖3係本發明另一實施例所發展出關於晶圓承載結構之剖面示意圖。
圖4~圖5係本發明之一微波退火實驗中晶圓承載結構實施例之對照組示意圖。
30‧‧‧晶圓承載結構
301‧‧‧第一構件
302‧‧‧第二構件
D‧‧‧製程晶圓之厚度
L‧‧‧凹槽深度
W‧‧‧製程晶圓

Claims (12)

  1. 一種晶圓微波退火之晶圓承載結構，包括：一第一構件；以及一第二構件，與該第一構件共同定義出一封閉空間，用以容置一晶圓；其中，該第一構件和該第二構件至少一者，由不吸收微波材料構成，且該第一構件或該第二構件之另一者，包含吸收微波材料。
  2. 如申請專利範圍第1項所述之晶圓微波退火之晶圓承載結構，其中該不吸收微波材料為石英或玻璃。
  3. 如申請專利範圍第1項所述之晶圓微波退火之晶圓承載結構，其中該吸收微波材料為矽、碳化矽、鍺化矽、鍺或氧化鋁。
  4. 如申請專利範圍第1項所述之晶圓微波退火之晶圓承載結構，其中該第一構件具有一凹槽結構。
  5. 如申請專利範圍第4項所述之晶圓微波退火之晶圓承載結構，其中該凹槽結構之凹槽深度大於或等於該晶圓厚度。
  6. 如申請專利範圍第1項所述之晶圓微波退火之晶圓承載結構，其中包含不吸收微波材料之該第一構件或該第二構件直接接觸該晶圓。
  7. 一種晶圓微波退火裝置，包括：一退火腔室；一晶圓承載結構，位於該退火腔室中，且包括：一第一構件；以及一第二構件，與該第一構件共同定義出一封閉空間，用以容置一晶圓；以及一微波產生器，對該退火腔室提供一微波；其中，該第一構件和該第二構件至少一者，由不吸收微波材料構成，且該第一構件或該第二構件之另一者，包含吸收微波材料。
  8. 如申請專利範圍第7項所述之晶圓微波退火裝置，其中該第一構件具有一凹槽結構，該凹槽結構之凹槽深度大於或等於該晶圓厚度。
  9. 如申請專利範圍第7項所述之晶圓微波退火裝置，其中該微波之頻率範圍，實值介於900MHz至150GHz之間。
  10. 如申請專利範圍第7項所述之晶圓微波退火裝置，其中該晶圓包含介電係數範圍實質介於6.5至55之一介電材料。
  11. 一種微波處理方法，包括：提供如申請專利範圍第7所述之晶圓微波退火裝置；將一晶圓配置於該晶圓承載結構之封閉空間中，該晶圓包含介電係數範圍實質介於6.5至55之一介電材料；以及 對該晶圓進行一微波退火製程，該微波之頻率範圍，實值介於900MHz至150GHz之間。
  12. 如申請專利範圍第11項所述之微波處理方法，其中該介電材料上方更包含一金屬閘極結構。
TW101145085A 2012-11-30 2012-11-30 晶圓微波退火之晶圓承載結構及其應用 TWI587422B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101145085A TWI587422B (zh) 2012-11-30 2012-11-30 晶圓微波退火之晶圓承載結構及其應用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101145085A TWI587422B (zh) 2012-11-30 2012-11-30 晶圓微波退火之晶圓承載結構及其應用

Publications (2)

Publication Number Publication Date
TW201421598A TW201421598A (zh) 2014-06-01
TWI587422B true TWI587422B (zh) 2017-06-11

Family

ID=51393522

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101145085A TWI587422B (zh) 2012-11-30 2012-11-30 晶圓微波退火之晶圓承載結構及其應用

Country Status (1)

Country Link
TW (1) TWI587422B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW426919B (en) * 1999-08-17 2001-03-21 Applied Materials Inc Method for performing a low-temperature thermal annealing process on a gate oxide
TW200937531A (en) * 2007-09-17 2009-09-01 Dsgi Inc System for and method of microwave annealing semiconductor material

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW426919B (en) * 1999-08-17 2001-03-21 Applied Materials Inc Method for performing a low-temperature thermal annealing process on a gate oxide
TW200937531A (en) * 2007-09-17 2009-09-01 Dsgi Inc System for and method of microwave annealing semiconductor material

Also Published As

Publication number Publication date
TW201421598A (zh) 2014-06-01

Similar Documents

Publication Publication Date Title
US9450075B2 (en) Semiconductor device and manufacturing method thereof
JP6359484B2 (ja) 低温基板上の薄膜の側方熱処理を提供する方法
US20130267083A1 (en) Producing method for semiconductor device
CN104067377A (zh) 半导体器件及其制造方法
Shigetoshi et al. Control of SiO2/Si interface defects generation during thin dielectric film etching using CHxFy/Ar/O2 plasma
TWI587422B (zh) 晶圓微波退火之晶圓承載結構及其應用
Hamano et al. Investigation of spatial and energy profiles of plasma process-induced latent defects in Si substrate using capacitance–voltage characteristics
CN106971977B (zh) 半导体装置及其制造方法
TW201413824A (zh) 半導體晶片製造方法
Job et al. Defect engineering for modern power devices
US8975181B2 (en) Semiconductor device and manufacturing method thereof
Lu et al. Strained Silicon Technology: Mobility Enhancement and Improved Short Channel Effect Performance by Stress Memorization Technique on nFET Devices
CN102386097B (zh) Mos晶体管及其制作方法
CN105655253B (zh) 半导体结构及其形成方法
Thompson et al. Millisecond microwave annealing: Driving microelectronics nano
US20140264342A1 (en) Semiconductor device including a resistor and method for the formation thereof
US9502556B2 (en) Integrated fabrication of semiconductor devices
Nanjo et al. Investigation of post-annealing effects for normally-off GaN metal-oxide semiconductor heterojunction field-effect transistors with thin AlN barrier layer
US20150311090A1 (en) Method of manufacturing a semiconductor device
Kang et al. Elevated temperature operation of 4H-SiC nanoribbon field effect transistors
Cheng et al. Hydrogenated n-channel low temperature polycrystalline silicon TFTs as ultraviolet dosimeters
US10879361B2 (en) Method for manufacturing semiconductor structure
Tsai et al. Novel test structure for evaluating dynamic dopant activation after ion implantation
Hallén Sodium diffusion in 4H-SiC
Kalisz et al. Ultra-shallow fluorine and nitrogen implantation from rf plasma and its effect on electro-physical parameters of Al/HfO2/Si MOS structures

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees