JP2016153371A - 炭化珪素基板 - Google Patents

炭化珪素基板 Download PDF

Info

Publication number
JP2016153371A
JP2016153371A JP2016106054A JP2016106054A JP2016153371A JP 2016153371 A JP2016153371 A JP 2016153371A JP 2016106054 A JP2016106054 A JP 2016106054A JP 2016106054 A JP2016106054 A JP 2016106054A JP 2016153371 A JP2016153371 A JP 2016153371A
Authority
JP
Japan
Prior art keywords
silicon carbide
atoms
substrate
carbide substrate
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016106054A
Other languages
English (en)
Other versions
JP6119907B2 (ja
Inventor
石橋 恵二
Keiji Ishibashi
恵二 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JP2016153371A publication Critical patent/JP2016153371A/ja
Application granted granted Critical
Publication of JP6119907B2 publication Critical patent/JP6119907B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B28WORKING CEMENT, CLAY, OR STONE
    • B28DWORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/04Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by tools other than rotary type, e.g. reciprocating tools
    • B28D5/045Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by tools other than rotary type, e.g. reciprocating tools by cutting with wires or closed-loop blades
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/868PIN diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】オン抵抗を低減して半導体装置の歩留まりを向上させることが可能な炭化珪素基板、当該基板を用いた半導体装置、およびこれらの製造方法を提供する。【解決手段】炭化珪素基板(1)は、単結晶炭化珪素からなり、一方の主面(1A)には、硫黄原子が60×1010atoms/cm2以上であって2000×1010atoms/cm2以下の割合で存在しており、かつ酸素原子が3at%以上であって30at%以下の割合で存在している。【選択図】図1

Description

本発明は炭化珪素基板、半導体装置およびこれらの製造方法に関し、より特定的には、オン抵抗を低減して半導体装置の歩留まりを向上させることが可能な炭化珪素基板、当該基板を用いた半導体装置、およびこれらの製造方法に関するものである。
近年、半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素(SiC)の採用が進められつつある。炭化珪素は、従来から半導体装置を構成する材料として広く使用されている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。さらに、炭化珪素基板は、窒化ガリウム基板などの窒化物半導体からなる基板と比較して、熱伝導性に優れることから、高電圧、大電流が要求されるハイパワー用途の半導体装置の基板として優れている。
炭化珪素を材料として採用した高性能な半導体装置を製造するためには、炭化珪素からなる基板(炭化珪素基板)を準備し、当該炭化珪素基板上にSiCからなるエピタキシャル成長層を形成するプロセスの採用が有効である。また、たとえば炭化珪素基板を用いて縦型パワーデバイスを製造する場合、基板の厚み方向における抵抗率をできる限り低減することにより、デバイスのオン抵抗を低減することができる。そして、基板の厚み方向における抵抗率を低減するためには、たとえばn型ドーパントである窒素などの不純物を高い濃度で基板に導入する方策を採用することができる(たとえば、R.C.GLASS et al.、“SiC Seeded Crystal Growth”、Phys. stat. sol.(b)、1997年、202、p149−162(非特許文献1)参照)。また、炭化珪素とは結晶構造が異なるIII族窒化物基板において、表面に存在する不純物の影響が検討されている(特開2011−77381号公報(特許文献1)、特開2010−163307号公報(特許文献2)参照)。
特開2011−77381号公報 特開2010−163307号公報
R.C.GLASS et al.、"SiC Seeded Crystal Growth"、Phys. stat. sol.(b)、1997年、202、p149−162
しかしながら、抵抗率の低い炭化珪素基板を用いて半導体装置を製造した場合でも、半導体装置のオン抵抗が高くなって歩留まりが低下するという問題が発生する場合がある。
本発明はこのような課題を解決するためになされたものであって、その目的は、オン抵抗を低減して半導体装置の歩留まりを向上させることが可能な炭化珪素基板、当該基板を用いた半導体装置、およびこれらの製造方法を提供することである。
本発明に従った炭化珪素基板は、少なくとも一方の主面を含む領域が単結晶炭化珪素からなり、当該一方の主面には、硫黄原子が60×1010atoms/cm以上2000×1010atoms/cm以下で存在し、酸素原子が3at%以上30at%以下で存在する。
本発明者は、上記オン抵抗の上昇による半導体装置の歩留まり低下の原因および対策について検討を行なった。その結果、上記オン抵抗の上昇は、エピタキシャル成長層が形成されるべき炭化珪素基板の主面における不純物元素の存在に起因することが明らかとなった。さらに、不純物元素の種類によって、オン抵抗への影響度合いに大きな差があるとの知見も得られた。
具体的には、炭化珪素基板の主面に炭素原子が存在すると、当該主面上にエピタキシャル成長層を形成した場合、炭化珪素基板とエピタキシャル成長層との界面に高抵抗層が形成され、その後電極等が形成されて得られる半導体装置のオン抵抗が大幅に上昇する。一方、硫黄原子および酸素原子は、大量に存在するとオン抵抗上昇の原因となるものの、少量であればその影響は小さい。また、硫黄原子および酸素原子が存在することで、炭化珪素基板を構成する珪素原子と不純物元素である炭素原子とが結合することが抑制される。そのため、少量の硫黄原子および酸素原子の存在は、不純物元素としての炭素原子の存在を抑制し、オン抵抗上昇を抑える効果がある。
本発明の炭化珪素基板においては、主面における硫黄原子および酸素原子の存在割合が、それぞれ2000×1010atoms/cm以下および30at%以下とされるため、これらの原子の存在に起因したオン抵抗上昇が抑制される。そして、主面における硫黄原子および酸素原子の存在割合が、それぞれ60×1010atoms/cm以上および3at%以上とされることにより、炭化珪素基板を構成する珪素原子と不純物である炭素原子とが結合することが抑制され、オン抵抗の上昇が抑えられる。その結果、本発明の炭化珪素基板によれば、オン抵抗を低減して半導体装置の歩留まりを向上させることが可能な炭化珪素基板を提供することができる。
上記炭化珪素基板においては、一方の主面に存在する塩素原子は4000×1010atoms/cm以下とされてもよい。これにより、オン抵抗を低減して半導体装置の歩留まりを向上させることが可能な炭化珪素基板を提供することができる。
上記炭化珪素基板においては、上記一方の主面に存在する炭素原子は40at%以上60at%以下とされてもよい。これにより、炭化珪素基板と炭化珪素基板上に形成されるエピタキシャル成長層との界面における高抵抗層の形成が抑制される。特に、上記一方の主面に存在する不純物としての炭素原子は、22at%以下とすることが好ましく、14at%以下とすることがより好ましく、8at%以下とすることがさらに好ましい。
上記炭化珪素基板においては、上記一方の主面に存在する金属不純物は11000×1010atoms/cm以下とされてもよく、さらに4000×1010atoms/cm以下とされてもよい。Ti(チタン)、Cr(クロム)、Fe(鉄)、Ni(ニッケル)、Cu(銅)、Zn(亜鉛)、Ca(カルシウム)、K(カリウム)などの金属原子は、上記界面における高抵抗層形成の原因となる。そのため、その存在割合を上記範囲に低減することにより、上記高抵抗層の形成が抑制される。また、金属不純物の低減により、エピタキシャル成長層の品質低下を抑制することができる。
上記炭化珪素基板においては、上記一方の主面に存在するナトリウム原子は10000×1010atoms/cm以下とされてもよい。Na(ナトリウム)原子が多くなると、炭化珪素の酸化速度が増加して酸化処理における酸化膜の膜厚が大きくなり、膜厚の面内分布が大きくなる。また、Na原子は、炭化珪素基板上に形成されるエピタキシャル成長層の品質を悪化させる。そのため、その存在割合を上記範囲に低減することが好ましい。
上記炭化珪素基板においては、上記一方の主面に存在する銅原子および亜鉛原子の合計は6000×1010atoms/cm以下とされてもよい。本発明者の検討の結果、銅(Cu)および亜鉛(Zn)は、炭化珪素の抵抗を増加させる絶縁性金属としてはたらくことが明らかとなった。炭化珪素基板の表面に存在する絶縁性金属は、当該炭化珪素基板を用いて半導体装置を作製した場合における半導体装置のオン抵抗を増加させる。また、Cu原子およびZn原子は、炭化珪素基板上に形成されるエピタキシャル成長層の品質を悪化させる。そのため、その存在割合を上記範囲に低減することが好ましい。
なお、炭化珪素基板の主面における不純物元素の存在割合は、たとえばTXRF(TOTAL Reflection X‐Ray Fluorescence;全反射蛍光X線分析)、AES(Auger Electron Spectroscopy;オージェ電子分光分析)、XPS(X‐ray Photoelectron Spectroscopy;X線光電子分光)、ICP−MS(Inductive Coupled Plasma Mass Spectrometry;誘導結合プラズマ質量分析)などにより測定することができる。より具体的には、S、Clの存在割合はTXRFにより測定することができる。O、Cの存在割合は、AESやXPSにより評価することができる。また、金属不純物の存在割合については、TXRFのほか、ICP-MSにより評価す
ることができる。Naについては、ICP-MSにより評価することができる。TXRFは前処理が不要であり、簡易に評価を行なうことができる。一方、ICP-MSによる評価では、まず基板表面から酸により金属を抽出し、抽出された金属の量をICP-MSにより評価する。すなわち、酸(溶液)に接触する基板表面全体における不純物の量を測定することができる。酸としては、王水、塩酸、ふっ酸、塩酸過水、ふっ酸過水、ふっ硝酸などを用いることができる。
TXRF、AESおよびXPSによる測定によれば、主面から5nm程度の深さまでの領域における情報に基づいて不純物元素の存在割合が測定される。すなわち、本願において、炭化珪素基板の主面における元素の存在割合は、当該主面から5nm程度の深さまでの領域における元素の存在割合を意味する。なお、XPSは結合エネルギーを評価することから、炭化珪素を構成する炭素と、表面に付着した有機物等に含まれる炭素、すなわち不純物としての炭素とを分離して評価することができる。
上記炭化珪素基板においては、上記一方の主面の表面粗さは、RMS(日本工業規格;JIS参照)で評価した場合0.5nm以下とされてもよい。これにより、当該一方の主面上に良質なエピタキシャル成長層を形成することが容易となり、半導体装置の歩留まりが向上する。なお、主面の表面粗さは、たとえばAFM(Atomic Force Microscope;原子間力顕微鏡)、光干渉式粗さ計などにより測定することができる。
上記炭化珪素基板においては、直径が110mmよりも大きくてもよい。このような大口径基板を用いた半導体装置の製造工程において上記高抵抗層の形成を抑制することにより、半導体装置の製造効率を向上させ、製造コストを抑制することができる。
上記炭化珪素基板においては、当該基板を構成する単結晶炭化珪素は4H構造を有し、単結晶炭化珪素の{0001}面に対する上記一方の主面のオフ角は0.1°以上10°以下であってもよい。
六方晶炭化珪素である4H構造の炭化珪素は、<0001>方向に成長させることにより、効率よく成長させることができる。そして、<0001>方向に成長させた結晶からは、{0001}面に対するオフ角が小さい、具体的にはオフ角が10°以下の基板を効率よく作製することができる。一方、上記一方の主面に{0001}面に対して0.1°以上のオフ角を付与することにより、良好なエピタキシャル成長の実施が容易となる。
上記炭化珪素基板においては、当該基板を構成する単結晶炭化珪素は4H構造を有し、単結晶炭化珪素の(000−1)面に対する上記一方の主面のオフ角は0.01°以上6°以下であってもよい。(000−1)面、すなわち{0001}面のうちC(カーボン)面側の面に対する上記一方の主面のオフ角を0.01°以上6°以下とすることにより、基板作製の効率化と基板表面上における良好なエピタキシャル成長とを両立することができる。そして、基板の主面を、キャリアの移動度が高いC(カーボン)面に近い面とすることにより、当該基板を用いて半導体装置を作製した場合におけるチャネル移動度の向上などを達成することが容易となる。
上記炭化珪素基板においては、当該基板を構成する単結晶炭化珪素は4H構造を有し、単結晶炭化珪素の{03−38}面に対する上記一方の主面のオフ角は4°以下であってもよい。これにより、当該基板を用いて製造される半導体装置の漏れ電流の抑制、チャネル移動度の向上などを達成することが容易となる。
また、上記炭化珪素基板の上記一方の主面は、(0001)面、(03−38)面、(01−12)面、(01−11)面およびこれらの裏面、すなわち(000−1)面、(0−33−8)面、(0−11−2)面、(0−11−1)面のいずれかに対して所定のオフ角、たとえば4°以下のオフ角を有する面であることが好ましい。
上記炭化珪素基板は、ベース層と、ベース層上に形成された単結晶炭化珪素層とを備えていてもよい。この場合、上記一方の主面は、単結晶炭化珪素層の、ベース層の側とは反対側の表面であってもよい。
このようにすることにより、たとえばベース層として安価なベース基板、具体的には欠陥密度の大きい単結晶炭化珪素からなる基板や多結晶炭化珪素基板、あるいはセラミックスからなるベース基板を準備し、このベース基板上に良質な炭化珪素単結晶からなる基板を配置することにより、炭化珪素基板を比較的安価に製造することができる。特に、炭化珪素基板は大口径化の困難であるため、たとえばベース基板上に良質であるものの大きさが小さい単結晶炭化珪素基板を平面的に見て複数並べて配置し、ベース層上に単結晶炭化珪素層がベース層の主面に沿って複数並べて配置された炭化珪素基板を作製することにより、安価で、かつ大口径な炭化珪素基板を得ることができる。
本発明に従った半導体装置は、炭化珪素基板と、炭化珪素基板の一方の主面上に形成されたエピタキシャル成長層と、エピタキシャル成長層上に形成された電極とを備えている。そして、この半導体装置を構成する炭化珪素基板は、上記本発明の炭化珪素基板である。
上記本発明の炭化珪素基板が用いられることにより、炭化珪素基板上に良質なエピタキシャル成長層を形成することができる。その結果、本発明の半導体装置によれば、高い歩留まりを確保することができる。
上記半導体装置においては、上記炭化珪素基板の、エピタキシャル成長層の側とは反対側の主面である他方の主面上に形成された第2の電極をさらに備えていてもよい。
このようにすることにより、基板の厚み方向に電流が流れる縦型半導体装置が得られる。そして、基板として上記本発明の炭化珪素基板が採用されることにより、炭化珪素基板とエピタキシャル成長層との界面における高抵抗層の形成が抑制されてオン抵抗が低減され、製造における歩留まりが向上する。
本発明に従った炭化珪素基板の製造方法は、単結晶炭化珪素の結晶を準備する工程と、当該結晶を切断することにより基板を得る工程と、基板の少なくとも一方の主面を平坦化する工程と、平坦化された基板の表面を仕上げ処理する工程とを備えている。そして、基板の表面を仕上げ処理する工程では、上記一方の主面に、硫黄原子が60×1010atoms/cm以上2000×1010atoms/cm以下で存在し、酸素原子が3at%以上30at%以下で存在するように一方の主面における硫黄原子および酸素原子の存在割合が調整される。
本発明の炭化珪素基板の製造方法においては、基板の表面を仕上げ処理する工程で主面における硫黄原子および酸素原子の存在割合が上記適切な範囲内に調整される。その結果、本発明の炭化珪素基板の製造方法によれば、オン抵抗を低減して半導体装置の歩留まりを向上させることが可能な炭化珪素基板を製造することができる。
上記炭化珪素基板の製造方法においては、上記基板の表面を仕上げ処理する工程では、上記一方の主面に存在する金属不純物が11000×1010atoms/cm以下となるように上記一方の主面における金属不純物の存在割合が調整されてもよい。これにより、上記界面における高抵抗層の形成を抑制することができる。また、エピタキシャル成長層の品質を向上させることができる。
上記炭化珪素基板の製造方法においては、上記基板の表面を仕上げ処理する工程では、上記一方の主面に存在するナトリウム原子が10000×1010atoms/cm以下となるように上記一方の主面におけるナトリウムの存在割合が調整されてもよい。これにより、酸化処理における酸化膜の膜厚の面内分布を抑制するとともに、炭化珪素基板上に形成されるエピタキシャル成長層の品質悪化を抑制することができる。
上記炭化珪素基板の製造方法においては、上記基板の表面を仕上げ処理する工程では、上記一方の主面に存在する銅原子および亜鉛原子の合計が6000×1010atoms/cm以下となるように上記一方の主面における銅原子および亜鉛原子の合計の存在割合が調整されてもよい。これにより、炭化珪素基板を用いて製造される半導体装置のオン抵抗を低減するとともに、当該基板上に形成されるエピタキシャル成長層の品質を向上させることができる。
本発明に従った半導体装置の製造方法は、上記本発明の炭化珪素基板を準備する工程と、炭化珪素基板の一方の主面上にエピタキシャル成長層を形成する工程と、エピタキシャル成長層上に電極を形成する工程とを備えている。本発明の半導体装置の製造方法においては、上記本発明の炭化珪素基板を用いて半導体装置が製造される。その結果、本発明の半導体装置の製造方法によれば、炭化珪素基板とエピタキシャル成長層との界面における高抵抗層の形成が抑制されてオン抵抗が低減され、半導体装置の製造における歩留まりが向上する。
以上の説明から明らかなように、本発明の炭化珪素基板、当該基板を用いた半導体装置、およびこれらの製造方法によれば、オン抵抗を低減して半導体装置の歩留まりを向上させることが可能な炭化珪素基板、当該基板を用いた半導体装置、およびこれらの製造方法を提供することができる。
炭化珪素基板の構造を示す概略断面図である。 炭化珪素基板の製造方法の概略を示すフローチャートである。 炭化珪素基板の製造方法を説明するための概略斜視図である。 炭化珪素基板の製造方法を説明するための概略平面図である。 炭化珪素基板の製造方法を説明するための概略斜視図である。 ショットキーバリアダイオードの構造を示す概略断面図である。 ショットキーバリアダイオードの製造方法の概略を示すフローチャートである。 Pinダイオードの構造を示す概略断面図である。 Pinダイオードの製造方法の概略を示すフローチャートである。 実施の形態2における炭化珪素基板の構造を示す概略断面図である。 実施の形態2における炭化珪素基板の製造方法の概略を示すフローチャートである。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。また、本明細書中においては、個別方位を[]、集合方位を<>、個別面を()、集合面を{}でそれぞれ示す。また、負の指数については、結晶学上、”−”(バー)を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
(実施の形態1)
まず、本発明の一実施の形態である実施の形態1について説明する。図1を参照して、本実施の形態における炭化珪素基板1は、その全体が単結晶炭化珪素からなり、一方の主面1Aには、硫黄原子が60×1010atoms/cm以上2000×1010atoms/cm以下で存在し、酸素原子が3at%以上30at%以下で存在している。
この炭化珪素基板1においては、主面1Aにおける硫黄原子および酸素原子の存在割合が、それぞれ2000×1010atoms/cm以下および30at%以下とされるため、主面1A上にエピタキシャル成長層が形成された場合でも、硫黄原子および酸素原子の存在に起因して当該エピタキシャル成長層と炭化珪素基板1との界面に高抵抗層が形成されることが抑制される。また、炭化珪素基板上に良好な品質のエピタキシャル成長層を形成することができるため、半導体装置の歩留が向上する。そして、主面1Aにおける硫黄原子および酸素原子の存在割合が、それぞれ60×1010atoms/cm以上および3at%以上とされることにより、炭化珪素基板1を構成する珪素原子と不純物である炭素原子とが結合することが抑制され、上記界面における高抵抗層の形成が抑えられる。その結果、炭化珪素基板1は、オン抵抗を低減して半導体装置の歩留まりを向上させることが可能な炭化珪素基板となっている。硫黄原子の存在割合は、60×1010atoms/cm以上900×1010atoms/cm以下とすることが好ましく、120×1010atoms/cm以上500×1010atoms/cm以下とすることがより好ましい。酸素原子の存在割合は、3at%以上22at%以下とすることが好ましく、5at%以上15at%以下%とすることがより好ましい。
ここで、上記炭化珪素基板1においては、主面1Aに存在する塩素原子は4000×1010atoms/cm以下であることが好ましい。これにより、炭化珪素基板上に良好な品質のエピタキシャル成長層を形成することができる。また、オン抵抗を低減して半導体装置の歩留まりを向上させることができる。塩素原子は、800×1010atoms/cm以下とすることが好ましく、100×1010atoms/cm以下とすることがより好ましい。
また、上記炭化珪素基板1においては、主面1Aに存在する炭素原子は40at%以上60at%以下であることが好ましい。これにより、炭化珪素基板1の主面1A上に良好な品質のエピタキシャル成長層を形成することができる。また、炭化珪素基板1と炭化珪素基板上に形成されるエピタキシャル成長層との界面における高抵抗層の形成が抑制される。
さらに、上記炭化珪素基板1においては、主面1Aに存在する金属不純物は11000×1010atoms/cm以下とされることが好ましく、4000×1010atoms/cm以下とされることがさらに好ましい。これにより、炭化珪素基板1の主面1A上に良好な品質のエピタキシャル成長層を形成することができる。また、上記高抵抗層の形成が一層抑制される。金属不純物は、100×1010atoms/cm以下がより好ましく、10×1010atoms/cm以下がさらに好ましい。
また、上記炭化珪素基板1においては、主面1Aに存在するナトリウム原子は10000×1010atoms/cm以下とされることが好ましく、1000×1010atoms/cm以下とされることがより好ましい。これにより、酸化処理における酸化膜の膜厚の面内分布を抑制するとともに、炭化珪素基板1の主面1A上に形成されるエピタキシャル成長層の品質悪化を抑制することができる。主面1Aに存在するナトリウム原子は、100×1010atoms/cm以下、さらには10×1010atoms/cm以下とすることが、一層好ましい。
さらに、上記炭化珪素基板1においては、主面1Aに存在する銅原子および亜鉛原子の合計は6000×1010atoms/cm以下とされることが好ましく、1000×1010atoms/cm以下とされることがより好ましい。これにより、炭化珪素基板1を用いて製造される半導体装置のオン抵抗を低減するとともに、当該炭化珪素基板1の主面1A上に形成されるエピタキシャル成長層の品質を向上させることができる。主面1Aに存在する銅原子および亜鉛原子の合計は100×1010atoms/cm以下、さらには10×1010atoms/cm以下とすることが、一層好ましい。
また、上記炭化珪素基板1においては、主面1Aの表面粗さは、RMSで評価した場合0.5nm以下となっていることが好ましく、0.3nm以下、さらには0.1nm以下となっていることがより好ましい。これにより、主面1A上に良質なエピタキシャル成長層を形成することが容易となり、半導体装置の歩留まりが向上する。
さらに、上記炭化珪素基板1においては、直径が110mmよりも大きいことが好ましい。これにより、半導体装置の製造効率を向上させることができる。直径は125mm以上300mm以下がより好ましい。125mm以上であることにより、製造効率をより向上することができる。300mm以下であることにより、反りやTTVの制御が容易になり、半導体装置の歩留を向上することができる。
また、上記炭化珪素基板1においては、炭化珪素基板1を構成する単結晶炭化珪素は4H構造を有し、当該単結晶炭化珪素の{0001}面に対する主面1Aのオフ角は0.1°以上10°以下であってもよい。これにより、基板の製造効率を向上させつつ、主面1A上に良好なエピタキシャル成長層を形成することが容易となる。
一方、上記炭化珪素基板1においては、炭化珪素基板1を構成する単結晶炭化珪素は4H構造を有し、当該単結晶炭化珪素の{03−38}面に対する上記一方の主面のオフ角が4°以下であってもよい。これにより、炭化珪素基板1を用いて製造される半導体装置の漏れ電流の抑制、チャネル移動度の向上などを達成することが容易となる。
次に、炭化珪素基板1の製造方法について説明する。ここで、基板を構成する材料によって化学的耐久性や表面状態は異なる。そのため、基板の表面酸化の状態や表面に対する不純物の吸着、付着のし易さは、基板を構成する材料によって異なる。それゆえ、他の材料からなる基板の製造方法を炭化珪素基板に適用したとしても、表面が安定化された炭化珪素基板を得ることは困難である。炭化珪素基板については、たとえば以下のような手順により、表面が安定化された基板を得ることができる。図2を参照して、本実施の形態における炭化珪素基板1の製造方法では、まず、工程(S10)として結晶成長工程が実施される。この工程(S10)では、たとえば以下に説明する昇華法により、単結晶炭化珪素が作製される。
まずグラファイトからなる容器内に単結晶炭化珪素からなる種結晶と、炭化珪素からなる原料粉末とが挿入される。次に、原料粉末が加熱されることにより炭化珪素が昇華し、種結晶上に再結晶する。このとき、所望の不純物、たとえば窒素などが導入されつつ再結晶が進行する。そして、種結晶上に所望の大きさの結晶が成長した時点で加熱を停止し、容器内から単結晶炭化珪素の結晶が取り出される。
次に、工程(S20)としてインゴット成形工程が実施される。この工程(S20)では、工程(S10)において作製された単結晶炭化珪素の結晶が、たとえば図3に示す円柱状の形状を有するインゴット10に加工される。このとき、六方晶炭化珪素は<0001>方向に成長させることにより、欠陥の発生を抑制しつつ効率よく結晶成長を進行させることが可能であるため、図3に示すように長手方向が<0001>方向であるインゴット10が作製されることが好ましい。
次に、工程(S30)としてスライス工程が実施される。この工程(S30)では、工程(S20)において得られたインゴット10が切断されることにより、基板が作製される。具体的には、図4を参照して、まず作製された柱状(円柱状)のインゴット10が、その側面の一部が支持台20により支持されるようにセットされる。次に、ワイヤー9が、インゴット10の直径方向に沿った方向に走行しつつ、インゴット10が走行方向に垂直な方向である切断方向αに沿ってワイヤー9に近づき、ワイヤー9とインゴット10とが接触する。そして、インゴット10が切断方向αに沿って進行し続けることによりインゴット10が切断される。これにより、図5に示す炭化珪素基板1が得られる。このとき、炭化珪素基板1の主面1Aが所望の面方位を有するように、インゴット10が切断される。
次に、工程(S40)として表面平坦化工程が実施される。この工程(S40)では、炭化珪素基板1の主面1Aに対して、研削加工、研磨加工などが実施され、工程(S30)において形成された切断面(すなわち主面1A)の粗さが低減される。研削加工ではツールにダイヤモンド砥石を用い、炭化珪素基板1と砥石を対向して回転させ、一定速度で切り込むことにより、基板表面の除去を行なう。主面1Aの凹凸を除去して平坦化し、厚みを調整することができる。研磨加工では、ダイヤモンド等の砥粒の粒径を調整することにより、所望の表面粗さを得ることができる。定盤は、鉄、銅、スズ、スズ合金などの金属定盤や、金属と樹脂の複合定盤、あるいは研磨布を用いることができる。硬い金属定盤を用いることで、レートを向上させることができる。研磨布を用いることで、表面粗さを低減することができる。表面粗さを適切な範囲とするためには、研磨液の粘度η(mPa・s)、液流量Q(m/s)、研磨定盤の面積S(m)、研磨圧力P(kPa)および周速V(m/s)を用いてR=η×Q×V/S×Pで表される抵抗係数R(m/s)を、1.0×10−18〜3.0×10−17とすることが好ましい。抵抗係数Rを制御することにより、定盤と基板との摩擦による研磨に際して、基板にかかる抵抗を基板全面で均一化することができ、平坦化加工に適切な範囲にすることができ、粗さの面内分布を低減することができる。
次に、工程(S50)として表面仕上げ工程が実施される。この工程(S50)では、炭化珪素基板1の主面1Aに対してドライエッチングやCMP(Chemical Mechanical Polishing)などが実施されることにより、主面1Aが、当該主面1A上に良質なエピタキシャル成長層を形成可能な程度、たとえば表面粗さをRMSで評価した場合0.5nm以下となる程度にまで仕上げられる。
このとき、たとえばドライエッチングにおいて硫黄系のガス、塩素系のガスおよび酸素系のガスを用いることで、主面1Aにおける硫黄原子、塩素原子および酸素原子の存在割合がそれぞれ増加する。そのため、これらのガスを適切に使い分けることにより、主面1Aにおける硫黄原子、塩素原子および酸素原子の存在割合を上記所望の範囲に調整することができる。また、CMPの研磨剤の組成や条件を適切に使い分けることにより、主面1Aにおける硫黄原子、塩素原子および酸素原子の存在割合を上記所望の範囲に調整することができる。研磨速度を向上し、表面粗さを低減させるためには、CMPの研磨液のケミカル作用を増加させることが有効であり、具体的には研磨液をpH4以下またはpH9.5以上とすることが好ましく、pH2以下またはpH10.5以上とすることがより好ましい。また、研磨液には酸化剤を添加することが好ましい。酸化剤にはトリクロロイソシアヌル酸、ジクロロイソシアヌル塩などの塩素系酸化剤、硫酸、硝酸、過酸化水素水等を用いることができる。主面1Aにおける硫黄原子の存在割合の制御が容易であることから、pH調整には、硫酸や硫酸塩を用いることが好ましい。主面1Aにおける酸素原子の存在割合の制御が容易であることから、酸化剤には過酸化水素水を採用することが好ましい。表面原子(不純物原子)の存在割合を制御し、表面粗さを制御し、研磨速度を向上させるためには、研磨液のpHをx、酸化還元電位をyとした場合、以下の式
−50x+700≦y≦−50x+1000
を満たすようにすることが好ましい。
酸化還元電位を適切な範囲に制御することにより、研磨液の酸化力を制御し、表面の酸素量を制御するとともに、表面粗さと研磨速度とを適切な範囲に制御することができる。
また、表面の組成を制御し、表面粗さを制御し、研磨速度を向上させるためには、研磨液の粘度η(mPa・s)、液流量Q(m/s)、研磨定盤の面積S(m)、研磨圧力P(kPa)および周速V(m/s)を用いてR=η×Q×V/S×Pで表される抵抗係数R(m/s)を1.0×10−15〜3.0×10−14とすることが好ましい。抵抗係数を制御することにより、研磨剤を介した研磨布と基板との摩擦による研磨に際して基板にかかる抵抗を制御てき、効果的に表面組成を制御し、かつ表面粗さと研磨速度とを適切な範囲に制御することができる。CMPの研磨剤の砥粒は、表面粗さや加工変質層を低減させるために炭化珪素よりも柔らかい材料であることが必要であり、具体的にはコロイダルシリカ、フュームドシリカなどを採用することが好ましい。
次に、工程(S60)として洗浄工程が実施される。この工程(S60)では、上記工程(S50)までのプロセスにおいて表面に付着した異物が洗浄により除去される。炭素原子、および金属不純物については、洗浄工程での薬液選定、超音波印加、洗浄槽の薬液のオーバーフロー循環とフィルタでのパーティクル除去により、その存在割合を上記所望の範囲に調整することができる。薬液には無機酸、無機アルカリ、有機酸、有機アルカリを用いることができる。また、金属不純物を洗浄によって除去する能力を向上させる目的で、酸化剤として過酸化水素水を用いることができる。超音波の周波数は、50kHz〜2MHzとすることができる。薬液循環のフィルタの孔径は、サイズ50nm以上5μm以下が好ましい。以上の工程により、本実施の形態の炭化珪素基板1が完成する。
次に、本実施の形態における半導体装置について説明する。図6を参照して、本実施の形態における半導体装置であるショットキーバリアダイオード100は、炭化珪素基板101と、炭化珪素基板101の一方の主面101A上に形成され、単結晶炭化珪素からなるエピタキシャル成長層であるドリフト層102と、ドリフト層102の、炭化珪素基板101の側とは反対側の主面102A上に接触して形成された第1の電極としてのアノード電極111と、炭化珪素基板101の、ドリフト層102の側とは反対側の主面である他方の主面101D上に形成された第2の電極としてのカソード電極112とを備えている。
炭化珪素基板101は、たとえば窒素などのn型不純物(キャリアとしての電子を供給する不純物)を含むことにより導電型がn型(第1導電型)となっている。ドリフト層102は、炭化珪素基板101よりも低い濃度のn型不純物を含むことにより、導電型がn型となっている。アノード電極111は、ドリフト層102とショットキー接触可能な金属からなっている。カソード電極112は、炭化珪素基板101とオーミックコンタクト可能な金属からなっている。
このショットキーバリアダイオード100に対して順方向に電圧が印加された場合、炭化珪素基板101およびドリフト層102を介してアノード電極111とカソード電極112との間に電流が流れる。一方、逆方向に電圧が印加された場合、ドリフト層102においてアノード電極111に接触する領域を含むように空乏層が形成されるため、電流は流れない。
そして、本実施の形態においては、炭化珪素基板101として、上記本実施の形態における炭化珪素基板1が採用される。このとき、炭化珪素基板1の主面1Aは、上記炭化珪素基板101の主面101Aに対応する。上述のように、炭化珪素基板1においては、主面1Aにおける硫黄原子および酸素原子の存在割合が適切な範囲に調整されている。そのため、ショットキーバリアダイオード100のエピタキシャル成長層であるドリフト層102と炭化珪素基板101との界面に高抵抗層が形成されることが抑制される。その結果、ショットキーバリアダイオード100は、オン抵抗が低減され、歩留まりが向上した半導体装置となっている。
次に、ショットキーバリアダイオード100の製造方法の一例について説明する。図7を参照して、本実施の形態におけるショットキーバリアダイオード100の製造方法においては、まず、工程(S110)として炭化珪素基板準備工程が実施される。この工程(S110)では、上記本実施の形態における炭化珪素基板の製造方法により、炭化珪素基板1が作製される。そして、図6を参照して、この炭化珪素基板1が、炭化珪素基板101として使用される。
次に、工程(S120)としてエピタキシャル成長工程が実施される。この工程(S120)では、炭化珪素基板101の主面101A上にエピタキシャル成長によりドリフト層102が形成される。このとき、炭化珪素基板101においては、主面101Aにおける硫黄原子および酸素原子の存在割合が適切な範囲に調整されている。そのため、ドリフト層102と炭化珪素基板101との界面に高抵抗層が形成されることが抑制される。また、エピタキシャル成長層(ドリフト層102)の品質低下を抑制することができる。
次に、工程(S130)として電極形成工程が実施される。この工程(S130)では、ドリフト層102の主面102A上に接触して配置されるアノード電極111と、炭化珪素基板101の主面101D上に接触して配置されるカソード電極112とが形成される。電極の形成は、たとえば金属膜の蒸着、マスク層の形成およびエッチングによる金属膜の成形を組み合わせることにより実施することができる。炭化珪素基板101の厚みを調整するため、カソード電極112形成前に、炭化珪素基板101の主面101D側から裏面研削、研磨等の加工を炭化珪素基板101に対して実施して、炭化珪素基板101の減厚を行なってもよい。以上のプロセスにより、本実施の形態におけるショットキーバリアダイオード100を製造することができる。
次に、本実施の形態における半導体装置の変形例について説明する。図8を参照して、本実施の形態の変形例における半導体装置であるPin(positive−intrinsic−negative)ダイオード200は、導電型がn型(第1導電型)の炭化珪素基板201と、炭化珪素基板201の一方の主面201A上に形成され、単結晶炭化珪素からなる導電型がn型のエピタキシャル成長層であるドリフト層202と、ドリフト層202の、炭化珪素基板201の側とは反対側の主面202Aを含むように形成された導電型がp型(第2導電型)のp領域203と、p領域203上に接触して形成された第1の電極としてのアノード電極211と、炭化珪素基板201の、ドリフト層202の側とは反対側の主面である他方の主面201D上に形成された第2の電極としてのカソード電極212とを備えている。炭化珪素基板201、ドリフト層202、アノード電極211およびカソード電極212は、それぞれ上記ショットキーバリアダイオード100の炭化珪素基板101、ドリフト層102、アノード電極111およびカソード電極112に対応し、基本的には同様の構造を有している。しかし、本変形例のPinダイオード200は、ドリフト層202内にp領域203が形成され、このp領域203とアノード電極211とがオーミックコンタクトする点において上記ショットキーバリアダイオード100とは異なっている。
具体的には、p領域203は、たとえば硼素などのp型不純物(キャリアとしての正孔を供給する不純物)を含むことにより導電型がp型となっている。また、アノード電極211は、p領域203とオーミックコンタクト可能な金属からなっている。
このPinダイオード200に対して順方向に電圧が印加された場合、炭化珪素基板201、ドリフト層202およびp領域203を介してアノード電極211とカソード電極212との間に電流が流れる。一方、逆方向に電圧が印加された場合、p領域203と、p領域203以外のドリフト層202との界面を含む領域に空乏層が形成されるため、電流は流れない。
そして、本変形例においても、炭化珪素基板201として、上記本実施の形態における炭化珪素基板1が採用される。このとき、炭化珪素基板1の主面1Aは、上記炭化珪素基板201の主面201Aに対応する。その結果、上記ショットキーバリアダイオード100の場合と同様に、Pinダイオード200は、オン抵抗が低減され、歩留まりが向上した半導体装置となっている。
次に、Pinダイオード200の製造方法の一例について説明する。図9を参照して、本実施の形態の変形例におけるPinダイオード200の製造方法においては、まず、工程(S110)としての炭化珪素基板準備工程、および工程(S120)としてのエピタキシャル成長工程が、上記ショットキーバリアダイオード100の場合と同様に実施されることにより、炭化珪素基板201上にドリフト層202が形成された構造体が得られる(図8参照)。このとき、上記ショットキーバリアダイオード100の場合と同様に、炭化珪素基板201として炭化珪素基板1が用いられることにより、炭化珪素基板201とドリフト層202との界面に高抵抗層が形成されることが抑制される。また、エピタキシャル成長層(ドリフト層202)の品質低下を抑制することができる。
次に、図9を参照して、工程(S121)としてイオン注入工程が実施される。この工程(S121)では、図8を参照して、工程(S120)において形成されたドリフト層202にイオン注入が実施されることにより、p領域203が形成される。イオン注入は、たとえばドリフト層202の主面202A上に二酸化珪素からなるマスク層をフォトリソグラフィーおよびRIE(Reactive Ion Etching)により形成し、当該マスク層をマスクとして用いて実施することができる。
次に、工程(S122)として活性化アニール工程が実施される。この工程(S122)では、たとえば1600℃〜1900℃程度に加熱する熱処理が実施される。これにより、工程(S121)において注入された硼素などの不純物が活性化することにより、p領域の導電型がp型となる。その後、工程(S130)が上記ショットキーバリアダイオード100の場合と同様に実施され、本変形例におけるPinダイオード200が完成する。
(実施の形態2)
次に、実施の形態2における炭化珪素基板について説明する。図10を参照して実施の形態2における炭化珪素基板1は、基本的には実施の形態1の炭化珪素基板1と同様の構成を有し、同様の効果を奏する。しかし、実施の形態2における炭化珪素基板1は、ベース層および単結晶炭化珪素層を備えている点において、実施の形態1の場合とは異なっている。
具体的には、図10を参照して、実施の形態2における炭化珪素基板1は、ベース層11と、ベース層11上に形成された単結晶炭化珪素層12とを備えている。そして、単結晶炭化珪素層12の、ベース層11の側とは反対側の主面12Aが、上記実施の形態1における主面1Aに対応する。すなわち、本実施の形態における炭化珪素基板1では、一方の主面12Aを含む領域が単結晶炭化珪素からなっている。
本実施の形態における炭化珪素基板1においては、ベース層11として安価なベース基板、たとえば欠陥密度の大きい単結晶炭化珪素からなる基板や多結晶炭化珪素基板、あるいはセラミックスからなるベース基板を採用し、ベース層11上に良質な炭化珪素単結晶からなる基板を配置して単結晶炭化珪素層12とされている。そのため、本実施の形態における炭化珪素基板1は、製造コストが抑制された炭化珪素基板となっている。また、本実施の形態においては、大口径のベース層11上に、複数の単結晶炭化珪素層12が平面的に見て並べて配置された構造を有している。その結果、本実施の形態における炭化珪素基板1は、製造コストが抑制され、かつ大口径な炭化珪素基板となっている。
次に、本実施の形態における炭化珪素基板の製造方法について説明する。図11を参照して、本実施の形態における炭化珪素基板の製造方法では、まず実施の形態1の場合と同様に工程(S10)〜(S30)が実施される。その後、工程(S31)として単結晶基板成形工程が実施される。この工程(S31)では、工程(S10)〜(S30)の結果得られた基板が、図10に示す単結晶炭化珪素層12を構成するのに適した形状に成形される。具体的には、たとえば工程(S10)〜(S30)の結果得られた基板が成形されることにより、複数の矩形の基板が準備される。
次に、工程(S32)として貼り合せ工程が実施される。この工程(S32)では、別途準備されたベース基板上に、工程(S31)において作製された複数の基板が平面的に見て並べて、たとえばマトリックス状に配置される。その後、所定の温度に加熱する処理が実施されることにより、ベース基板と工程(S31)において作製された基板とが一体化し、図10に示すように、ベース層11上に複数の単結晶炭化珪素層12が平面的に見て並べて配置された構造体が得られる。
その後、工程(S40)〜(S60)が上記実施の形態と同様に実施されることにより、実施の形態2における炭化珪素基板が完成する。
なお、上記実施の形態2においては、ベース層11と単結晶炭化珪素層12とが加熱により直接接合されて形成される場合について説明したが、これらは中間層を介して接合されてもよい。また、上記実施の形態においては、半導体装置の一例としてダイオードについて説明したが、本発明の半導体装置はこれに限られず、たとえばMOSFET(Metal Oxide Semiconductor Field Effect Transistor)、IGBT(Insulated Gate Bipolar Transistor)、JFET(Junction Field Effect Transistor)などであってもよい。
(実施例1)
デバイスの歩留まりに及ぼす炭化珪素基板の主面における硫黄原子および酸素原子の存在割合の影響について調査する実験を行なった。具体的には、主面における硫黄原子および酸素原子の存在割合の異なる11枚の基板を準備し、それぞれの基板ごとに複数の半導体装置(デバイス)を作製した。そして、作製されたデバイスの動作確認を実施し、歩留まりを調査した。炭化珪素単結晶の成長は、昇華法により行なった。種基板には主面が(0001)面である直径50mmの炭化珪素基板を用いた。成長した結晶の窒素濃度は1×1019cm‐3であった。外周研削機により、結晶の成長面、種基板面、外周を研削加工し、円柱状の炭化珪素のインゴットを得た。スライスはマルチワイヤーソーで実施した。スライス後の主面を{03−38}面とするため、ワイヤーの走行方向から54.7°傾斜させてインゴットをワイヤーソー装置内にセットして切断した。スライス後の基板厚みは250μmとした。スライス後の基板をダイシングして20mm×30mmのタイル基板を得た。ベース基板の結晶成長は昇華法によりカーボン容器において種結晶なしで実施し、多結晶炭化珪素を成長させた。外周加工により、直径155mmのインゴットを得た。マルチワイヤーソーによりスライスし、厚み500μmの多結晶ベース基板を得た。単結晶矩形基板を多結晶ベース基板上に配置し、近接昇華により接合した。接合した複合基板の外周加工を行い、直径150mm、厚み750μmの基板を得た。
複合基板のベース基板、単結晶基板を順次平面加工してエピタキシャル成長用の基板を得た。ベース基板はダイヤモンド砥石により研削加工し、その後に研磨加工を実施することにより、主面をRa0.3〜10nmに鏡面化した。研削加工にはインフィード型研削機を用い、砥石にはビトリファイドボンドで番手#600、集中度150の砥石を用いた。研磨加工は多段階のラッピングを実施した。定盤には銅定盤とスズ定盤を用いた。ダイヤモンドスラリーは粒径3μmおよび1μmのものを用いた。
単結晶面の加工としては、研削加工、ラップ加工の後に、CMPを実施した。CMPのスラリーの砥粒には平均粒径50nmのコロイダルシリカを用いた。スラリーのケミカル成分には、レートの向上および表面組成の制御のために、硫酸と過酸化水素水を添加した。スラリーのpHをx、酸化還元電位をyとして、以下の式が満たされるように調整した。
−50x+700≦y≦−50x+1000
研磨布にはスウェードタイプを採用した。また、研磨液の粘度η(mPa・s)、液流量Q(m/s)、研磨定盤の面積S(m)、研磨圧力P(kPa)および周速V(m/s)を用いてR=η×Q×V/S×Pで表される抵抗係数R(m/s)を1.0〜1.5×10−14とした。なお、硫黄原子の存在割合はTXRF、酸素原子の存在割合はXPSにより分析した。実験結果を表1に示す。
デバイスはショットキーバリアダイオードとした。カソード電極形成前に、裏面研削により基板厚みを150μmとした。表面組成を制御することにより、良好なエピタキシャル成長層を形成することができ、かつ基板―エピ界面での抵抗の増加を抑制することにより、良好なデバイス特性が得られた。
Figure 2016153371
表1に示すように、基板主面に硫黄原子が60×1010atoms/cm以上2000×1010atoms/cm以下で存在し、かつ酸素原子が3at%以上30at%以下で存在する4〜8の試料において、50%を超える歩留まりが達成された。このことから、基板主面に硫黄原子が60×1010atoms/cm以上2000×1010atoms/cm以下、酸素原子が3at%以上30at%以下の範囲で存在する本発明の炭化珪素基板によれば、半導体装置の歩留まりを向上させることが可能であることが確認された。
(実施例2)
タイル基板の主面の面方位を{0001}とし、コロイダルシリカの粒径を90nmとした以外は、上記実施例1と同様に複合基板を作成した。タイル基板の面方位はスライス時の切断方向で制御した。スライス後の厚みは250μmとした。{0001}の複合基板においても、基板主面に硫黄原子が60×1010atoms/cm以上2000×1010atoms/cm以下、酸素原子が3at%以上30at%以下の範囲で存在する本発明の炭化珪素基板によれば、半導体装置の歩留まりを向上させることが可能であることを確認した。
(実施例3)
デバイスの歩留まりに及ぼす炭化珪素基板の主面における塩素原子の存在割合の影響について調査する実験を行なった。具体的には、主面における塩素原子の存在割合の異なる4枚の基板を準備し、上記実施例1の場合と同様にそれぞれの基板ごとに複数のデバイスを作製した。そして、作製されたデバイスの動作確認を実施し、歩留まりを調査した。実施例1の複合基板を用いて、CMPの条件を変更して表面組成を制御した。スラリーのケミカル成分には、レートの向上と表面組成の制御のために、硫酸ナトリウムとジクロロイソシアヌル酸ナトリウムを添加した。CMPのスラリーの砥粒には平均粒径50nmのコロイダルシリカを用いた。研磨布にはスウェードタイプを用いた。また、抵抗係数R(m/s)は、2.0〜5.0×10−15(m/s)とした。なお、塩素原子の存在割
合はTXRFにより分析した。実験結果を表2に示す。
Figure 2016153371
表2に示すように、基板主面に存在する塩素原子が4000×1010atoms/cm以下である1〜3の試料において、50%を超える歩留まりが達成された。このことから、基板主面における塩素原子は、4000×1010atoms/cm以下とすることが好ましいといえる。そして、さらなる歩留まり向上のためには、基板主面における塩素原子は、800×1010atoms/cm以下とすることが好ましく、100×1010atoms/cm以下とすることがより好ましいといえる。
(実施例4)
デバイスの歩留まりに及ぼす炭化珪素基板の主面における面粗さの影響について調査する実験を行なった。具体的には、主面における面粗さの異なる5枚の基板を準備し、上記実施例1の場合と同様にそれぞれの基板ごとに複数のデバイスを作製した。そして、作製されたデバイスの動作確認を実施し、歩留まりを調査した。実施例1の複合基板を用いて、CMPの条件を変更して表面粗さを制御した。CMPのスラリーの砥粒には平均粒径20〜100nmのコロイダルシリカを用いた。研磨布にはスウェードタイプを用いた。また、抵抗係数R(m/s)は、2.0〜5.0×10−15(m/s)とした。実験結果を表3に示す。
Figure 2016153371
表3に示すように、主面の面粗さRMS(JIS参照)が0.5nm以下の場合、歩留まりは68%以上と高い値となっている。このことから、基板主面における粗さは、RMSで評価した場合0.5nm以下であることが好ましいと考えられる。そして、歩留まりのさらなる向上の観点からは、基板主面における粗さは、RMSで評価した場合、0.3nm以下、さらには0.1nm以下となっていることがより好ましいと考えられる。
全体が単結晶炭化珪素からなる基板についても、同様の評価を行った。昇華法により、炭化珪素の単結晶を成長した。種基板には主面が(0001)面の直径100mmの炭化珪素基板を用いた。窒素濃度は6×1018cm−3であった。スライスはマルチワイヤーソーで実施した。スライス後の基板面を{0001}となるようにスライスし、直径110mmの基板を得た。スライス後の基板の裏面、表面を順次平面加工してエピ用の基板を得た。平面加工は複合基板と同様に実施した。本発明の表面組成の基板では、良好な歩留が得られた。表面組成を制御することにより、良好なエピタキシャル成長層を形成することができ、かつ基板―エピ界面での抵抗の増加を抑制することにより、良好な半導体装置デバイス特性が得られた。
(実施例5)
デバイスの歩留まりに及ぼす炭化珪素基板の主面における金属原子の存在割合の影響について調査する実験を行なった。具体的には、主面における金属原子の存在割合の異なる6枚の基板を準備し、上記実施例1の場合と同様にそれぞれの基板ごとに複数のデバイスを作製した。そして、作製されたデバイスの動作確認を実施し、歩留まりを調査した。実施例1の複合基板を用いて、洗浄工程での薬液等を変更して表面における金属不純物量を制御した。実験結果を表4に示す。
Figure 2016153371
表4に示すように、基板主面に存在する金属原子が11000×1010atoms/cm以下である1〜5の試料において、60%を超える歩留まりが達成された。このことから、基板主面における金属原子は、11000×1010atoms/cm以下とすることが好ましいといえる。そして、さらなる歩留まり向上のためには、基板主面における金属原子は、4000×1010atoms/cm以下とすることが好ましく、100×1010atoms/cm以下、さらには10×1010atoms/cm以下とすることがより好ましいといえる。
(実施例6)
デバイスの歩留まりに及ぼす炭化珪素基板の主面におけるナトリウム原子の存在割合の影響について調査する実験を行なった。具体的には、主面におけるナトリウム原子の存在割合の異なる6枚の基板を準備し、上記実施例1の場合と同様にそれぞれの基板ごとに複数のデバイスを作製した。そして、作製されたデバイスの動作確認を実施し、歩留まりを調査した。実施例1の複合基板を用いて、洗浄工程での薬液等を変更して表面におけるナトリウム存在割合を制御した。実験結果を表5に示す。
Figure 2016153371
表5に示すように、基板主面に存在するナトリウム原子が10000×1010atoms/cm以下である1〜5の試料において、60%を超える歩留まりが達成された。このことから、基板主面におけるナトリウム原子は、10000×1010atoms/cm以下とすることが好ましいといえる。そして、さらなる歩留まり向上のためには、基板主面におけるナトリウム原子は、1000×1010atoms/cm以下とすることが好ましく、100×1010atoms/cm以下、さらには10×1010atoms/cm以下とすることがより好ましいといえる。
(実施例7)
デバイスの歩留まりに及ぼす炭化珪素基板の主面における銅原子および亜鉛原子の合計の存在割合の影響について調査する実験を行なった。具体的には、主面における銅原子および亜鉛原子の合計の存在割合の異なる6枚の基板を準備し、上記実施例1の場合と同様にそれぞれの基板ごとに複数のデバイスを作製した。そして、作製されたデバイスの動作確認を実施し、歩留まりを調査した。実施例1の複合基板を用いて、洗浄工程での薬液等を変更して表面における銅原子および亜鉛原子の合計量を制御した。実験結果を表6に示す。
Figure 2016153371
表6に示すように、基板主面に存在する銅原子および亜鉛原子の合計が6000×1010atoms/cm以下である1〜5の試料において、60%以上の歩留まりが達成された。このことから、基板主面における銅原子および亜鉛原子の合計は、6000×1010atoms/cm以下とすることが好ましいといえる。そして、さらなる歩留まり向上のためには、基板主面における銅原子および亜鉛原子の合計は、1000×1010atoms/cm以下とすることが好ましく、100×1010atoms/cm以下、さらには10×1010atoms/cm以下とすることがより好ましいといえる。
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
本発明の炭化珪素基板、当該基板を用いた半導体装置、およびこれらの製造方法は、オン抵抗を低減して半導体装置の歩留まりを向上させることが求められる炭化珪素基板、当該基板を用いた半導体装置、およびこれらの製造方法に、特に有利に適用され得る。
1 炭化珪素基板、1A 主面、9 ワイヤー、10 インゴット、11 ベース層、12 単結晶炭化珪素層、12A 主面、20 支持台、100 ショットキーバリアダイオード、101 炭化珪素基板、101A,101D 主面、102 ドリフト層、102A 主面、111 アノード電極、112 カソード電極、200 ダイオード、201 炭化珪素基板、201A,201D 主面、202 ドリフト層、202A 主面、203 p領域、211 アノード電極、212 カソード電極。

Claims (12)

  1. 少なくとも一方の主面を含む領域が単結晶炭化珪素からなり、
    前記一方の主面には、
    硫黄原子が60×1010atoms/cm以上500×1010atoms/cm以下で存在し、
    酸素原子が3at%以上30at%以下で存在する、炭化珪素基板。
  2. 前記一方の主面に存在する塩素原子は4000×1010atoms/cm以下である、請求項1に記載の炭化珪素基板。
  3. 前記一方の主面に存在する炭素原子は40at%以上60at%以下である、請求項1または2に記載の炭化珪素基板。
  4. 前記一方の主面に存在する金属不純物は11000×1010atoms/cm以下である、請求項1〜3のいずれか1項に記載の炭化珪素基板。
  5. 前記一方の主面に存在する金属不純物は4000×1010atoms/cm以下である、請求項1〜4のいずれか1項に記載の炭化珪素基板。
  6. 前記一方の主面に存在するナトリウム原子は10000×1010atoms/cm以下である、請求項1〜5のいずれか1項に記載の炭化珪素基板。
  7. 前記一方の主面に存在する銅原子および亜鉛原子の合計は6000×1010atoms/cm以下である、請求項1〜6のいずれか1項に記載の炭化珪素基板。
  8. 前記一方の主面の表面粗さは、RMSで評価した場合0.5nm以下である、請求項1〜7のいずれか1項に記載の炭化珪素基板。
  9. 直径が110mmよりも大きい、請求項1〜8のいずれか1項に記載の炭化珪素基板。
  10. 前記単結晶炭化珪素は4H構造を有し、
    前記単結晶炭化珪素の{0001}面に対する前記一方の主面のオフ角は0.1°以上10°以下である、請求項1〜9のいずれか1項に記載の炭化珪素基板。
  11. 前記単結晶炭化珪素は4H構造を有し、
    前記単結晶炭化珪素の(000−1)面に対する前記一方の主面のオフ角は0.01°以上6°以下である、請求項1〜9のいずれか1項に記載の炭化珪素基板。
  12. 前記単結晶炭化珪素は4H構造を有し、
    前記単結晶炭化珪素の{03−38}面に対する前記一方の主面のオフ角は4°以下である、請求項1〜9のいずれか1項に記載の炭化珪素基板。
JP2016106054A 2011-07-20 2016-05-27 炭化珪素基板 Active JP6119907B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011158608 2011-07-20
JP2011158608 2011-07-20

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015165739A Division JP5950011B2 (ja) 2011-07-20 2015-08-25 炭化珪素基板

Publications (2)

Publication Number Publication Date
JP2016153371A true JP2016153371A (ja) 2016-08-25
JP6119907B2 JP6119907B2 (ja) 2017-04-26

Family

ID=47555178

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2012544999A Active JP5803934B2 (ja) 2011-07-20 2012-05-30 炭化珪素基板、半導体装置およびこれらの製造方法
JP2015165739A Active JP5950011B2 (ja) 2011-07-20 2015-08-25 炭化珪素基板
JP2016106054A Active JP6119907B2 (ja) 2011-07-20 2016-05-27 炭化珪素基板

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2012544999A Active JP5803934B2 (ja) 2011-07-20 2012-05-30 炭化珪素基板、半導体装置およびこれらの製造方法
JP2015165739A Active JP5950011B2 (ja) 2011-07-20 2015-08-25 炭化珪素基板

Country Status (5)

Country Link
US (3) US9105756B2 (ja)
JP (3) JP5803934B2 (ja)
CN (2) CN103608498B (ja)
DE (3) DE112012003035B4 (ja)
WO (1) WO2013011751A1 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112012003035B4 (de) 2011-07-20 2024-01-18 Sumitomo Electric Industries, Ltd. Siliziumkarbidsubstrat und Verfahren zur Herstellung einer Halbleitervorrichtung
JP5803786B2 (ja) * 2012-04-02 2015-11-04 住友電気工業株式会社 炭化珪素基板、半導体装置およびこれらの製造方法
JP2014049616A (ja) * 2012-08-31 2014-03-17 Sony Corp ダイオードおよびダイオードの製造方法
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
JP6295537B2 (ja) * 2013-07-17 2018-03-20 住友金属鉱山株式会社 炭化珪素基板ならびに半導体素子
JP2015065316A (ja) * 2013-09-25 2015-04-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6292926B2 (ja) 2013-11-08 2018-03-14 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP5839069B2 (ja) * 2014-03-28 2016-01-06 住友電気工業株式会社 炭化珪素単結晶基板、炭化珪素エピタキシャル基板およびこれらの製造方法
KR101611711B1 (ko) * 2014-07-24 2016-04-12 하이디스 테크놀로지 주식회사 핀 다이오드의 제조방법 및 이를 이용한 엑스레이 디텍터의 제조방법
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
US9716006B2 (en) * 2014-07-30 2017-07-25 Mitsubishi Electric Corporation Semiconductor device manufacturing method and semiconductor device
US10113249B2 (en) 2014-10-23 2018-10-30 Sumitomo Electric Industries, Ltd. Silicon carbide substrate and method for manufacturing the same
FR3030781B1 (fr) 2014-12-19 2016-12-16 Commissariat Energie Atomique Procede de realisation d'un detecteur de neutrons et detecteur de neutrons
JP6758569B2 (ja) * 2015-03-20 2020-09-23 株式会社タムラ製作所 高耐圧ショットキーバリアダイオード
JP6597381B2 (ja) * 2016-02-22 2019-10-30 住友電気工業株式会社 炭化珪素基板の製造方法、炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
JP6685469B2 (ja) * 2017-03-28 2020-04-22 三菱電機株式会社 炭化珪素基板、炭化珪素基板の製造方法、および炭化珪素半導体装置の製造方法
CN110651072A (zh) 2017-05-19 2020-01-03 住友电气工业株式会社 碳化硅衬底和碳化硅外延衬底
US11177348B2 (en) * 2018-03-07 2021-11-16 Mitsubishi Electric Corporation Silicon carbide semiconductor device
JP7298915B2 (ja) * 2018-10-16 2023-06-27 山▲東▼天岳先▲進▼科技股▲フン▼有限公司 単結晶炭化ケイ素基板の製造方法
JP7158316B2 (ja) * 2019-03-05 2022-10-21 Jx金属株式会社 スパッタリングターゲット及びその製造方法
IT202000004696A1 (it) 2020-03-05 2021-09-05 St Microelectronics Srl METODO DI FABBRICAZIONE DI UN DISPOSITIVO ELETTRONICO IN SiC CON FASI DI MANIPOLAZIONE RIDOTTE, E DISPOSITIVO ELETTRONICO IN SiC
IT202000008167A1 (it) 2020-04-17 2021-10-17 St Microelectronics Srl Attivazione droganti e formazione di contatto ohmico in un dispositivo elettronico in sic, e dispositivo elettronico in sic
CN111755566B (zh) * 2020-06-15 2022-03-11 中国电子科技集团公司第十一研究所 一种硅基碲化镉复合衬底预处理方法
IT202000015100A1 (it) * 2020-06-23 2021-12-23 St Microelectronics Srl Metodo di fabbricazione di un dispositivo rivelatore di una radiazione uv basato su sic e dispositivo rivelatore di una radiazione uv basato su sic
JP2022041725A (ja) * 2020-09-01 2022-03-11 富士電機株式会社 炭化珪素半導体装置
WO2023276036A1 (ja) * 2021-06-30 2023-01-05 京セラ株式会社 窒化ガリウム単結晶基板の製造方法および周期表第13族元素窒化物単結晶基板の製造方法
CN116856066B (zh) * 2023-09-01 2023-11-14 宁波合盛新材料有限公司 一种碳化硅籽晶粘结方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09301799A (ja) * 1996-05-10 1997-11-25 Ion Kogaku Kenkyusho:Kk 高抵抗炭化ケイ素層の形成方法および炭化ケイ素半導体装置
JP2003282451A (ja) * 2002-03-22 2003-10-03 National Institute Of Advanced Industrial & Technology SiC単結晶薄膜の作製法
JP2006327931A (ja) * 2005-05-25 2006-12-07 Siltronic Ag 半導体層構造並びに半導体層構造の製造方法
JP2008174841A (ja) * 2008-01-28 2008-07-31 Toyo Tanso Kk 気相成長用サセプター及びその製造方法
JP2008290898A (ja) * 2007-05-23 2008-12-04 Nippon Steel Corp 低抵抗率炭化珪素単結晶基板
JP2009188100A (ja) * 2008-02-05 2009-08-20 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
JP2010163307A (ja) * 2009-01-14 2010-07-29 Sumitomo Electric Ind Ltd Iii族窒化物基板、それを備える半導体デバイス、及び、表面処理されたiii族窒化物基板を製造する方法
JP2011505701A (ja) * 2007-12-20 2011-02-24 サン−ゴバン セラミックス アンド プラスティクス,インコーポレイティド 半導体加工用部品の処理方法およびそれにより形成された部品
JP2011071204A (ja) * 2009-09-24 2011-04-07 Sumitomo Electric Ind Ltd 半導体基板の製造方法
JP2011077497A (ja) * 2010-05-11 2011-04-14 Sumitomo Electric Ind Ltd Iii族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
JP2011077382A (ja) * 2009-09-30 2011-04-14 Sumitomo Electric Ind Ltd Iii族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
JP2011077381A (ja) * 2009-09-30 2011-04-14 Sumitomo Electric Ind Ltd Iii族窒化物半導体基板、エピタキシャル基板及び半導体デバイス

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2958443B2 (ja) 1996-12-26 1999-10-06 工業技術院長 n型シリコンカーバイト半導体
JP3043689B2 (ja) 1997-11-17 2000-05-22 日本ピラー工業株式会社 単結晶SiC及びその製造方法
JP3809464B2 (ja) * 1999-12-14 2006-08-16 独立行政法人理化学研究所 半導体層の形成方法
EP1306890A2 (en) 2001-10-25 2003-05-02 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate and device comprising SiC and method for fabricating the same
US7601441B2 (en) 2002-06-24 2009-10-13 Cree, Inc. One hundred millimeter high purity semi-insulating single crystal silicon carbide wafer
JP4057470B2 (ja) 2003-06-05 2008-03-05 三菱電機株式会社 半導体装置
JP2005047753A (ja) 2003-07-29 2005-02-24 Tadahiro Omi 炭化珪素製品、その製造方法、及び、炭化珪素製品の洗浄方法
JP3764157B2 (ja) 2003-10-10 2006-04-05 東洋炭素株式会社 高純度炭素系材料及びセラミックス膜被覆高純度炭素系材料
US7314521B2 (en) 2004-10-04 2008-01-01 Cree, Inc. Low micropipe 100 mm silicon carbide wafer
EP1981076B1 (en) * 2006-01-30 2012-05-23 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide semiconductor device
US8980445B2 (en) 2006-07-06 2015-03-17 Cree, Inc. One hundred millimeter SiC crystal grown on off-axis seed
CN101536192A (zh) * 2006-11-10 2009-09-16 住友电气工业株式会社 碳化硅半导体器件及其制造方法
JP4523935B2 (ja) 2006-12-27 2010-08-11 昭和電工株式会社 炭化珪素単結晶基板の研磨用水系研磨スラリー及び研磨法。
US8138583B2 (en) * 2007-02-16 2012-03-20 Cree, Inc. Diode having reduced on-resistance and associated method of manufacture
JP5469840B2 (ja) 2008-09-30 2014-04-16 昭和電工株式会社 炭化珪素単結晶基板の製造方法
US8057174B2 (en) 2008-10-09 2011-11-15 General Electric Company Method for controlling a wind turbine using a wind flow model
JP5516424B2 (ja) 2009-02-04 2014-06-11 日立金属株式会社 エピタキシャル成長用炭化珪素単結晶基板の製造方法
DE112012003035B4 (de) * 2011-07-20 2024-01-18 Sumitomo Electric Industries, Ltd. Siliziumkarbidsubstrat und Verfahren zur Herstellung einer Halbleitervorrichtung
JP5803786B2 (ja) 2012-04-02 2015-11-04 住友電気工業株式会社 炭化珪素基板、半導体装置およびこれらの製造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09301799A (ja) * 1996-05-10 1997-11-25 Ion Kogaku Kenkyusho:Kk 高抵抗炭化ケイ素層の形成方法および炭化ケイ素半導体装置
JP2003282451A (ja) * 2002-03-22 2003-10-03 National Institute Of Advanced Industrial & Technology SiC単結晶薄膜の作製法
JP2006327931A (ja) * 2005-05-25 2006-12-07 Siltronic Ag 半導体層構造並びに半導体層構造の製造方法
JP2008290898A (ja) * 2007-05-23 2008-12-04 Nippon Steel Corp 低抵抗率炭化珪素単結晶基板
JP2011505701A (ja) * 2007-12-20 2011-02-24 サン−ゴバン セラミックス アンド プラスティクス,インコーポレイティド 半導体加工用部品の処理方法およびそれにより形成された部品
JP2008174841A (ja) * 2008-01-28 2008-07-31 Toyo Tanso Kk 気相成長用サセプター及びその製造方法
JP2009188100A (ja) * 2008-02-05 2009-08-20 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
JP2010163307A (ja) * 2009-01-14 2010-07-29 Sumitomo Electric Ind Ltd Iii族窒化物基板、それを備える半導体デバイス、及び、表面処理されたiii族窒化物基板を製造する方法
JP2011071204A (ja) * 2009-09-24 2011-04-07 Sumitomo Electric Ind Ltd 半導体基板の製造方法
JP2011077382A (ja) * 2009-09-30 2011-04-14 Sumitomo Electric Ind Ltd Iii族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
JP2011077381A (ja) * 2009-09-30 2011-04-14 Sumitomo Electric Ind Ltd Iii族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
US20120068155A1 (en) * 2009-09-30 2012-03-22 Sumitomo Electric Industries, Ltd. Iii nitride semiconductor substrate, epitaxial substrate, and semiconductor device
JP2011077497A (ja) * 2010-05-11 2011-04-14 Sumitomo Electric Ind Ltd Iii族窒化物半導体基板、エピタキシャル基板及び半導体デバイス

Also Published As

Publication number Publication date
JPWO2013011751A1 (ja) 2015-02-23
CN108336127B (zh) 2021-09-24
US20160359007A1 (en) 2016-12-08
WO2013011751A1 (ja) 2013-01-24
US9105756B2 (en) 2015-08-11
DE202012013581U1 (de) 2018-01-08
CN108336127A (zh) 2018-07-27
US9484416B2 (en) 2016-11-01
DE202012013565U1 (de) 2017-11-14
JP5803934B2 (ja) 2015-11-04
DE112012003035T5 (de) 2014-05-08
US20130020585A1 (en) 2013-01-24
JP5950011B2 (ja) 2016-07-13
JP6119907B2 (ja) 2017-04-26
JP2015221750A (ja) 2015-12-10
US20150295050A1 (en) 2015-10-15
CN103608498B (zh) 2018-04-10
DE112012003035B4 (de) 2024-01-18
CN103608498A (zh) 2014-02-26
US9728612B2 (en) 2017-08-08

Similar Documents

Publication Publication Date Title
JP6119907B2 (ja) 炭化珪素基板
US9722028B2 (en) Silicon carbide substrate, semiconductor device, and methods for manufacturing them
JP6222330B2 (ja) 基板、半導体装置およびこれらの製造方法
TWI330206B (en) Seventy five millimeter silicon carbide wafer with low warp, bow, and ttv
JP6128262B2 (ja) 炭化珪素基板、半導体装置およびこれらの製造方法
JP5943131B2 (ja) 炭化珪素基板、半導体装置およびこれらの製造方法
JP2013258179A (ja) 炭化珪素基板、炭化珪素基板の製造方法、半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170313

R150 Certificate of patent or registration of utility model

Ref document number: 6119907

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250