CN103608498A - 碳化硅衬底、半导体装置及它们的制造方法 - Google Patents

碳化硅衬底、半导体装置及它们的制造方法 Download PDF

Info

Publication number
CN103608498A
CN103608498A CN201280030621.3A CN201280030621A CN103608498A CN 103608498 A CN103608498 A CN 103608498A CN 201280030621 A CN201280030621 A CN 201280030621A CN 103608498 A CN103608498 A CN 103608498A
Authority
CN
China
Prior art keywords
silicon carbide
atom
major surfaces
carbide substrates
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280030621.3A
Other languages
English (en)
Other versions
CN103608498B (zh
Inventor
石桥惠二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to CN201810200232.XA priority Critical patent/CN108336127B/zh
Publication of CN103608498A publication Critical patent/CN103608498A/zh
Application granted granted Critical
Publication of CN103608498B publication Critical patent/CN103608498B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/04—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by tools other than rotary type, e.g. reciprocating tools
    • B28D5/045—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by tools other than rotary type, e.g. reciprocating tools by cutting with wires or closed-loop blades
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

能够减小导通电阻并提高半导体装置的产率的碳化硅衬底(1)由单晶碳化硅制成，且硫原子在一个主表面(1A)中以60×1010原子/cm2以上且2000×1010原子/cm2以下的比率存在且氧原子在所述一个主表面(1A)中以3原子%以上且30原子%以下的比率存在。

Description

碳化硅衬底、半导体装置及它们的制造方法
技术领域
本发明涉及碳化硅衬底、半导体装置及它们的制造方法。更特别地，本发明涉及能够减小导通电阻并提高半导体装置的产率的碳化硅衬底、使用所述衬底的半导体装置及它们的制造方法。
背景技术
近年来，为了在高温环境下实现半导体装置的高击穿电压、低损耗及利用，已经开始将碳化硅(SiC)用作半导体装置用材料。碳化硅是具有大于硅的带隙的宽带隙半导体，硅常规上已经广泛用作半导体装置用材料。因此，通过将碳化硅用作半导体装置用材料，半导体装置可以具有高击穿电压、减小的导通电阻等。另外，有利地，与将硅用作其材料的半导体装置相比，由此将碳化硅用作其材料的半导体装置即使在高温环境中也具有劣化更少的特性。另外，与由氮化物半导体制成的衬底如氮化镓衬底相比，碳化硅衬底的导热性更优异，因此，作为用于需要高电压和大电流的高功率应用的半导体装置的衬底，其是优异的。
为了制造将碳化硅用作其材料的高性能半导体装置，采用制备由碳化硅制成的衬底(碳化硅衬底)并在该碳化硅衬底上形成由SiC制成的外延生长层的方法是有效的。另外，当例如使用碳化硅衬底制造立式功率器件时，可以通过尽可能地减小衬底在其厚度方向上的电阻率而减小器件的导通电阻。另外，为了减小衬底在其厚度方向上的电阻率，例如，可以采用以高浓度将作为n型掺杂剂如氮的杂质引入衬底中的方法(例如，参见R.C.GLASS等人，“SiC Seeded Crystal Growth”，Phys.stat.sol.(b)，1997年，202，第149～162页(非专利文献1))。另外，已经研究了在具有不同于碳化硅的晶体结构的III族氮化物衬底的表面中存在的杂质的影响(参见，日本特开2011-77381号公报(专利文献1)、日本特开2010-163307号公报(专利文献2))。
现有技术文献
专利文献
专利文献1：日本特开2011-77381号公报
专利文献2：日本特开2010-163307号公报
非专利文献
非专利文献1：R.C.GLASS等人，“SiC Seeded Crystal Growth”,Phys.stat.sol.(b)，1997年，202，第149～162页。
发明内容
技术问题
然而，即使使用具有低电阻率的碳化硅衬底制造半导体装置，也可能出现半导体装置的导通电阻增加并引起产率降低的问题。
进行了本发明以解决这一问题，且本发明的一个目的在于提供能够减小导通电阻并提高半导体装置的产率的碳化硅衬底、使用所述衬底的半导体装置及它们的制造方法。
解决问题的手段
在根据本发明的碳化硅衬底中，包含至少一个主表面的区域由单晶碳化硅制成，并且硫原子在所述一个主表面中以60×1010原子/cm2以上且2000×1010原子/cm2以下存在，且氧原子在所述一个主表面中以3原子%以上且30原子%以下存在。
本发明的发明人已经研究了由上述导通电阻的增加引起的半导体装置产率降低的原因及其对策。结果，本发明人发现，导通电阻的增加是由在碳化硅衬底的将形成外延生长层的主表面中存在杂质元素引起的。本发明人还获得了对导通电阻的影响程度根据杂质元素的类型而显著不同的发现。
具体地，如果在碳化硅衬底的主表面中存在碳原子，则当在所述主表面上形成外延生长层时，在碳化硅衬底与外延生长层之间的界面处形成高电阻层，且此后通过形成电极等获得的半导体装置的导通电阻显著增加。另一方面，如果在碳化硅衬底的主表面中大量存在硫原子和氧原子，则它们促使导通电阻增加，但如果它们以少量存在，则它们具有较小的影响。此外，硫原子和氧原子的存在抑制构成碳化硅衬底的硅原子与作为杂质元素的碳原子之间的结合。因此，少量存在硫原子和氧原子具有抑制作为杂质元素的碳原子的存在并抑制导通电阻增加的效果。
在根据本发明的碳化硅衬底中，因为将硫原子和氧原子在主表面中的存在比例分别设定为2000×1010原子/cm2以下和30原子%以下，所以由于这些原子的存在而引起的导通电阻增加受到抑制。另外，因为将硫原子和氧原子在主表面中的存在比例分别设定为60×1010原子/cm2以上和3原子%以上，所以构成碳化硅衬底的硅原子与作为杂质的碳原子之间的结合受到抑制，且导通电阻的增加受到抑制。结果，根据本发明的碳化硅衬底，可以提供能够减小导通电阻并提高半导体装置的产率的碳化硅衬底。
在所述碳化硅衬底中，氯原子在所述一个主表面中可以以4000×1010原子/cm2以下存在。由此，可以提供能够减小导通电阻并提高半导体装置的产率的碳化硅衬底。
在所述碳化硅衬底中，碳原子在所述一个主表面中可以以40原子%以上且60原子%以下存在。由此，在碳化硅衬底与在碳化硅衬底上形成的外延生长层之间的界面处高电阻层的形成受到抑制。特别地，作为杂质的碳原子在所述一个主表面中优选以22原子%以下、更优选14原子%以下且进一步优选8原子%以下存在。
在所述碳化硅衬底中，金属杂质在所述一个主表面中可以以11000×1010原子/cm2以下且进一步以4000×1010原子/cm2以下存在。金属原子如Ti(钛)、Cr(铬)、Fe(铁)、Ni(镍)、Cu(铜)、Zn(锌)、Ca(钙)和K(钾)促使在上述界面处形成高电阻层。因此，通过将其存在比例减小到上述范围，抑制了所述高电阻层的形成。另外，可以通过减少金属杂质而抑制外延生长层的品质的劣化。
在所述碳化硅衬底中，钠原子在所述一个主表面中可以以10000×1010原子/cm2以下存在。如果Na(钠)原子以大量存在，则碳化硅以更快的速度被氧化，从而引起氧化处理中氧化膜的膜厚增加，并引起膜厚的面内分布增加。另外，Na原子使在碳化硅衬底上形成的外延生长层的品质劣化。因此，优选将其存在比例减小到上述范围。
在所述碳化硅衬底中，铜原子和锌原子在所述一个主表面中可以以总共6000×1010原子/cm2以下存在。作为本发明人进行的研究的结果，发现铜(Cu)和锌(Zn)各自充当增加碳化硅的电阻的绝缘金属。在碳化硅衬底的表面中存在的绝缘金属增加使用所述碳化硅衬底制造的半导体装置的导通电阻。另外，Cu原子和Zn原子使在碳化硅衬底上形成的外延生长层的品质劣化。因此，优选将它们的存在比例减小到上述范围。
应注意，杂质元素在碳化硅衬底的主表面中的存在比例可以例如通过TXRF(全反射X射线荧光)、AES(俄歇电子能谱)、XPS(X射线光电子能谱)、ICP-MS(感应耦合等离子体质谱)等测量。更具体地，S和Cl的存在比例可以通过TXRF测量。O和C的存在比例可以通过AES或XPS评价。另外，金属杂质的存在比例可以通过TXRF或ICP-MS评价。Na的存在比例可以通过ICP-MS评价。TXRF不需要预处理，且可以使得评价简单。另一方面，在通过ICP-MS进行的评价中，首先，使用酸从衬底的表面提取出金属，且通过ICP-MS对提取出的金属的量进行评价。也就是说，可以测量在衬底的与酸(溶液)接触的整个表面中的杂质的量。作为酸，可以使用王水、盐酸、氢氟酸、盐酸/过氧化氢/水混合物、氢氟酸/过氧化氢/水混合物、氢氟酸-硝酸等。
在通过TXRF、AES和XPS进行的测量中，杂质元素的存在比例基于在自主表面至约5nm的深度的区域中的信息来测量。也就是说，在本申请中，元素在碳化硅衬底的主表面中的存在比例是指元素在自所述主表面至约5nm的深度的区域中的存在比例。应注意，因为XPS评价结合能，所以其可以单独地评价构成碳化硅的碳和包含在附着到表面的有机物质等中的碳，即作为杂质的碳。
在以RMS评价(参见日本工业标准：JIS)时，在所述碳化硅衬底中，所述一个主表面可以具有0.5nm以下的表面粗糙度。由此，在所述一个主表面上容易地形成品质良好的外延生长层，从而提高半导体装置的产率。应注意，主表面的表面粗糙度可以例如用AFM(原子力显微镜)、光学干涉型粗糙度计等测量。
所述碳化硅衬底可以具有大于110mm的直径。通过在使用这种大直径衬底制造半导体装置的方法中抑制所述高电阻层的形成，可以提高半导体装置的制造效率并且可以抑制其制造成本。
在所述碳化硅衬底中，构成所述衬底的单晶碳化硅可以具有4H结构，且相对于所述单晶碳化硅的{0001}面，所述一个主表面可具有0.1°以上且10°以下的偏角。
具有4H结构的碳化硅可以通过在<0001>方向上生长而有效地生长，所述碳化硅为六方碳化硅。另外，相对于所述{0001}面具有小偏角、具体地10°以下的偏角的衬底可以由在<0001>方向上生长的晶体有效地制造。另一方面，通过提供相对于所述{0001}面具有0.1°以上的偏角的所述一个主表面而容易地进行良好的外延生长。
在所述碳化硅衬底中，构成所述衬底的单晶碳化硅可以具有4H结构，且相对于所述单晶碳化硅的{000-1}面，所述一个主表面可以具有0.01°以上且6°以下的偏角。通过将所述一个主表面相对于(000-1)面，即{0001}面的C(碳)面侧的面的偏角设定为0.01°以上且6°以下，可以实现衬底的有效制造和衬底表面上的良好外延生长两者。另外，通过将衬底的主表面形成为靠近具有高载流子迁移率的C(碳)面的表面，当使用所述衬底制造半导体装置时，容易地实现沟道迁移率等的改善。
在所述碳化硅衬底中，构成所述衬底的单晶碳化硅可以具有4H结构，且相对于所述单晶碳化硅的{03-38}面，所述一个主表面可以具有4°以下的偏角。由此，在使用所述衬底制造的半导体装置中容易地实现漏电流的抑制、沟道迁移率的改善等。
优选地，所述碳化硅衬底的所述一个主表面具有预定的偏角，例如相对于(0001)面、(03-38)面、(01-12)面、(01-11)面及它们的背面，即(000-1)面、(0-33-8)面、(0-11-2)面、(0-11-1)面中的任一个具有4°以下的偏角。
所述碳化硅衬底可以包含基底层和形成在所述基底层上的单晶碳化硅层。在这种情况下，所述一个主表面可以为所述单晶碳化硅层的、与面对所述基底层的一侧相反侧的表面。
由此，可以例如通过准备廉价的基底衬底，具体地由具有高缺陷密度的单晶碳化硅制成的衬底、多晶碳化硅衬底或由陶瓷制成的基底衬底作为基底层，且将由品质良好的碳化硅单晶制成的衬底布置在所述基底衬底上而相对廉价地制造碳化硅衬底。特别地，因为难以获得大直径的碳化硅衬底，所以可以例如通过将多个品质良好但尺寸小的单晶碳化硅衬底在以平面图观察时并排地布置在基底层上而制造沿基底层的主表面具有并排地布置在基底层上的多个单晶碳化硅层的碳化硅衬底，从而获得廉价的大直径碳化硅衬底。
根据本发明的半导体装置包含碳化硅衬底、形成在所述碳化硅衬底的一个主表面上的外延生长层和形成在所述外延生长层上的电极。构成所述半导体装置的碳化硅衬底为上述根据本发明的碳化硅衬底。
通过使用根据本发明的碳化硅衬底，可以在所述碳化硅衬底上形成品质良好的外延生长层。结果，根据本发明的半导体装置，可以确保高产率。
所述半导体装置还可以包含形成在所述碳化硅衬底的另一个主表面上的第二电极，所述另一个主表面为与面对所述外延生长层的一侧相反侧的主表面。
由此，获得立式半导体装置，其中电流在衬底厚度方向上流动。另外，通过将根据本发明的碳化硅衬底用作衬底，在碳化硅衬底与外延生长层之间的界面处高电阻层的形成受到抑制，且因此导通电阻减小且制造产率提高。
根据本发明的制造碳化硅衬底的方法包括：准备单晶碳化硅的晶体的步骤；通过切割所述晶体而获得衬底的步骤；将所述衬底的至少一个主表面平坦化的步骤；和对所述衬底的经平坦化的表面进行精加工处理的步骤。在对所述衬底的表面进行精加工处理的步骤中，对硫原子和氧原子在所述一个主表面中的存在比例进行调节，使得硫原子在所述一个主表面中以60×1010原子/cm2以上且2000×1010原子/cm2以下存在，且所述氧原子在所述一个主表面中以3原子%以上且30原子%以下存在。
在根据本发明的制造碳化硅衬底的方法中，在对所述衬底的表面进行精加工处理的步骤中，将硫原子和氧原子在所述主表面中的存在比例调节到上述适当范围内。结果，根据本发明的制造碳化硅衬底的方法，可以制造能够减小导通电阻并提高半导体装置的产率的碳化硅衬底。
在所述制造碳化硅衬底的所述方法中，在对所述衬底的表面进行精加工处理的步骤中，可以对金属杂质在所述一个主表面中的存在比例进行调节，使得金属杂质在所述一个主表面中以11000×1010原子/cm2以下存在。由此，可以抑制在上述界面处高电阻层的形成。另外，可以改善外延生长层的品质。
在所述制造碳化硅衬底的方法中，在对所述衬底的表面进行精加工处理的步骤中，可以对钠在所述一个主表面中的存在比例进行调节，使得钠原子在所述一个主表面中以10000×1010原子/cm2以下存在。由此，可以抑制氧化处理中氧化膜的膜厚的面内分布，且可以抑制在碳化硅衬底上形成的外延生长层的品质劣化。
在所述制造碳化硅衬底的方法中，在对所述衬底的表面进行精加工处理的步骤中，可以对铜原子和锌原子在所述一个主表面中的总存在比例进行调节，使得铜原子和锌原子在所述一个主表面中以总共6000×1010原子/cm2以下存在。由此，可以减小使用所述碳化硅衬底制造的半导体装置的导通电阻，且可以改善在所述衬底上形成的外延生长层的品质。
根据本发明的制造半导体装置的方法包括：准备根据本发明的碳化硅衬底的步骤；在所述碳化硅衬底的一个主表面上形成外延生长层的步骤；和在所述外延生长层上形成电极的步骤。在根据本发明的制造半导体装置的方法中，使用根据本发明的碳化硅衬底制造半导体装置。结果，根据本发明的制造半导体装置的方法，在碳化硅衬底与外延生长层之间的界面处高电阻层的形成受到抑制，且因此导通电阻减小且半导体装置的制造产率提高。
发明的有利效果
如根据上述说明显而易见，根据本发明的碳化硅衬底、使用所述衬底的半导体装置和制造它们的方法，可以提供能够减小导通电阻并提高半导体装置的产率的碳化硅衬底、使用所述衬底的半导体装置及制造它们的方法。
附图说明
图1为显示碳化硅衬底的结构的示意性横截面图。
图2为示意性显示制造碳化硅衬底的方法的流程图。
图3为说明制造碳化硅衬底的方法的示意性透视图。
图4为说明制造碳化硅衬底的方法的示意性平面图。
图5为说明制造碳化硅衬底的方法的示意性透视图。
图6为显示肖特基势垒二极管的结构的示意性横截面图。
图7为示意性显示制造肖特基势垒二极管的方法的流程图。
图8为显示Pin二极管的结构的示意性横截面图。
图9为示意性显示制造Pin二极管的方法的流程图。
图10为显示第二实施方式中的碳化硅衬底的结构的示意性横截面图。
图11为示意性显示制造第二实施方式中的碳化硅衬底的方法的流程图。
具体实施方式
在下文中，将参考附图描述本发明的实施方式。应注意，在以下提到的附图中，对相同或相应的部分给出相同的参考符号，且不再重复描述。另外，在本说明书中，单独取向由[]表示，群取向(集合方位)由<>表示，单独面由()表示且群面(集合面)由{}表示。另外，认为负指数在结晶学上通过在数字之上放置“-”(杠)指示，但在本说明书中通过在数字之前放置负号指示。
(第一实施方式)
首先，将描述作为本发明的一个实施方式的第一实施方式。参考图1，本实施方式中的碳化硅衬底1完全由单晶碳化硅制成，且在一个主表面1A中，硫原子以60×1010原子/cm2以上且2000×1010原子/cm2以下存在，且氧原子以3原子%以上且30原子%以下存在。
因为将硫原子和氧原子在碳化硅衬底1的主表面1A中的存在比例分别设定为2000×1010原子/cm2以下和30原子%以下，所以即使在主表面1A上形成外延生长层，也由于硫原子和氧原子的存在而抑制在所述外延生长层与碳化硅衬底1之间的界面处高电阻层的形成。另外，因为可以在碳化硅衬底上形成品质良好的外延生长层，所以半导体装置的产率得到提高。另外，因为将硫原子和氧原子在主表面1A中的存在比例分别设定为60×1010原子/cm2以上和3原子%以上，所以在构成碳化硅衬底1的硅原子与作为杂质的碳原子之间的结合受到抑制，且在上述界面处高电阻层的形成受到抑制。结果，碳化硅衬底1充当能够减小导通电阻并提高半导体装置的产率的碳化硅衬底。硫原子的存在比例优选设定为60×1010原子/cm2以上且900×1010原子/cm2以下，且更优选设定为120×1010原子/cm2以上且500×1010原子/cm2以下。氧原子的存在比例优选设定为3原子%以上且22原子%以下，且更优选设定为5原子%以上且15原子%以下。
在此，在所述碳化硅衬底1中，氯原子在主表面1A中优选以4000×1010原子/cm2以下存在。由此，可以在碳化硅衬底上形成品质良好的外延生长层。另外，可以减小导通电阻并且可以提高半导体装置的产率。氯原子优选以800×1010原子/cm2以下存在且更优选以100×1010原子/cm2以下存在。
另外，在所述碳化硅衬底1中，碳原子在主表面1A中优选以40原子%以上且60原子%以下存在。由此，可以在碳化硅衬底1的主表面1A上形成品质良好的外延生长层。另外，在碳化硅衬底1与在所述碳化硅衬底上形成的外延生长层之间的界面处高电阻层的形成受到抑制。
另外，在所述碳化硅衬底1中，金属杂质在主表面1A中优选以11000×1010原子/cm2以下存在且进一步优选以4000×1010原子/cm2以下存在。由此，可以在碳化硅衬底1的主表面1A上形成品质良好的外延生长层。另外，上述高电阻层的形成受到进一步抑制。金属杂质更优选以100×1010原子/cm2以下存在且进一步优选以10×1010原子/cm2以下存在。
另外，在所述碳化硅衬底1中，钠原子在主表面1A中优选以10000×1010原子/cm2以下存在且更优选以1000×1010原子/cm2以下存在。由此，可以抑制氧化处理中氧化膜的膜厚的面内分布，且可以抑制在碳化硅衬底1的主表面1A上形成的外延生长层的品质劣化。进一步优选的是，钠原子在主表面1A中以100×1010原子/cm2以下存在，进一步以10×1010原子/cm2以下存在。
另外，在所述碳化硅衬底1中，铜原子和锌原子在主表面1A中优选以总共6000×1010原子/cm2以下存在，且更优选以总共1000×1010原子/cm2以下存在。由此，可以减小使用碳化硅衬底1制造的半导体装置的导通电阻，且可以改善在碳化硅衬底1的主表面1A上形成的外延生长层的品质。进一步优选的是，铜原子和锌原子在主表面1A中以总共100×1010原子/cm2以下存在，进一步以总共10×1010原子/cm2以下存在。
另外，在所述碳化硅衬底1中，在以RMS评价时，主表面1A优选具有0.5nm以下的表面粗糙度，且更优选具有0.3nm以下、进一步0.1nm以下的表面粗糙度。由此，可以在主表面1A上容易地形成品质良好的外延生长层，且半导体装置的产率得到提高。
另外，所述碳化硅衬底1优选具有大于110mm的直径。由此，可以提高半导体装置的制造效率。更优选地，所述直径为125mm以上且300mm以下。125mm以上的直径使得可以进一步提高制造效率。300mm以下的直径有助于翘曲和TTV的控制，且使得可以提高半导体装置的产率。
另外，在所述碳化硅衬底1中，构成碳化硅衬底1的单晶碳化硅可以具有4H结构，且相对于所述单晶碳化硅的{0001}面，主表面1A可具有0.1°以上且10°以下的偏角。这有助于在主表面1A上形成良好的外延生长层，同时提高衬底的制造效率。
另一方面，在所述碳化硅衬底1中，构成碳化硅衬底1的单晶碳化硅可以具有4H结构，且相对于所述单晶碳化硅的{03-38}面，所述一个主表面可以具有4°以下的偏角。这有助于在使用碳化硅衬底1制造的半导体装置中实现漏电流的抑制、沟道迁移率的改善等。
接着，将描述用于制造碳化硅衬底1的方法。在此，化学耐久性和表面状态根据构成衬底的材料而不同。因此，衬底的表面的氧化状态和杂质对表面的吸附或附着的容易度根据构成衬底的材料而不同。因此，即使将用于制造由其他材料制成的衬底的方法应用于碳化硅衬底，也难以获得具有稳定表面的碳化硅衬底。对于碳化硅衬底，具有稳定表面的衬底可以例如通过如下所述的程序获得。参考图2，在用于制造本实施方式中的碳化硅衬底1的方法中，首先，作为步骤(S10)，进行晶体生长步骤。在该步骤(S10)中，单晶碳化硅例如通过如下所述的升华方法制造。
首先，将由单晶碳化硅制成的晶种和由碳化硅制成的原料粉末插入由石墨制成的容器中。随后，对原料粉末进行加热，且由此使碳化硅升华并在晶种上再结晶。在这种情况下，在引入期望的杂质如氮的情况下进行再结晶。随后，当在晶种上生长期望尺寸的晶体时，停止加热，且将单晶碳化硅的晶体从容器中取出。
接着，作为步骤(S20)，进行锭成形步骤。在该步骤(S20)中，将在步骤(S10)中制造的单晶碳化硅的晶体加工成具有例如图3中显示的圆柱形形状的锭10。在这种情况下，因为在<0001>方向上生长六方碳化硅可以在抑制缺陷发生的同时，有效地促进晶体生长，所以优选制造具有对应于如图3中所示的<0001>方向的纵向的锭10。
接着，作为步骤(S30)，进行切片步骤。在该步骤(S30)中，通过对在步骤(S20)中获得的锭10进行切割而制造衬底。具体地，参考图4，首先，设置所制造的柱状(圆柱形)锭10，使得其侧表面的一部分由支持台20支撑。随后，在线9在沿锭10的直径方向的方向上行进的同时，锭10沿垂直于行进方向的切割方向α靠近线9，且因此锭10与线9接触。随后，锭10保持沿切割方向α移动，且由此切割锭10。因此，获得图5中显示的碳化硅衬底1。在这种情况下，对锭10进行切割，使得碳化硅衬底1的主表面1A具有期望的面取向。
接着，作为步骤(S40)，进行表面平坦化步骤。在该步骤(S40)中，在碳化硅衬底1的主表面1A上进行磨削加工、抛光加工等以减小在步骤(S30)中形成的切割表面(即，主表面1A)的粗糙度。在磨削加工中，将金刚石磨石用作工具，且将磨石设置为面对碳化硅衬底1并旋转，从而以恒定速度切入其中，由此除去衬底的表面。主表面1A可以通过除去其不均匀而平坦化，且可以调节其厚度。在抛光加工中，期望的表面粗糙度可以通过调节磨粒如金刚石的粒度而获得。作为台板(定盤)，可以使用由金属如铁、铜、锡、锡合金等制成的台板，由金属和树脂制成的复合台板，或抛光布。使用硬金属台板可以提高速率。使用抛光布可以减小表面粗糙度。为了将表面粗糙度设定在适当的范围内，优选将阻力系数R(m2/s)设定为1.0×10-18～3.0×10-17，该阻力系数R由使用抛光液的粘度η(mPa·s)、液体流量Q(m3/s)、抛光台板的面积S(m2)、抛光压力P(kPa)和圆周速度V(m/s)的R＝η×Q×V/S×P表示。通过控制阻力系数R，可以使在通过台板与衬底之间的摩擦进行抛光期间施加到衬底上的阻力在整个衬底上均匀化且可以将其设定在适合平坦化加工的范围内，并且可以减小粗糙度的面内分布。
接着，作为步骤(S50)，进行表面精加工步骤。在该步骤(S50)中，通过在碳化硅衬底1的主表面1A上进行干式蚀刻、CMP(化学机械抛光)等，将主表面1A精加工到在主表面1A上可以形成品质良好的外延生长层的程度，例如精加工到在以RMS评价时主表面1A具有0.5nm以下的表面粗糙度的程度。
在这种情况下，例如，通过在干式蚀刻中使用硫基气体、氯基气体和氧基气体，硫原子、氯原子和氧原子在主表面1A中的存在比例各自增加。因此，通过适当地选择性地使用这些气体，可以将硫原子、氯原子和氧原子在主表面1A中的存在比例各自调节到上述期望范围内。另外，通过适当地选择性地使用CMP的抛光剂的组成及条件，可以将硫原子、氯原子和氧原子在主表面1A中的存在比例各自调节到上述期望范围内。为了提高抛光速度并减小表面粗糙度，增加CMP的抛光液的化学作用是有效的。具体地，抛光液优选具有4以下或9.5以上的pH，且更优选具有2以下或10.5以上的pH。另外，优选将氧化剂添加到抛光液中。作为氧化剂，可以使用氯基氧化剂如三氯异氰脲酸、二氯异氰脲酸盐等，硫酸，硝酸，水性过氧化氢等。优选将硫酸或硫酸盐用于pH调节，因为其有助于控制硫原子在主表面1A中的存在比例。优选将水性过氧化氢用作氧化剂，因为其有助于控制氧原子在主表面1A中的存在比例。为了控制原子(杂质原子)在表面中的存在比例、控制表面粗糙度并提高抛光速度，优选满足下式：
-50x+700≤y≤-50x+1000，
其中x表示抛光液的pH，且y表示氧化-还原电位。
通过将氧化-还原电位控制在适当范围内，可以控制抛光液的氧化力、控制表面中的氧量并将表面粗糙度和抛光速度控制在适当范围内。
另外，为了控制表面的组成、控制表面粗糙度并提高抛光速度，优选将阻力系数R(m2/s)设定为1.0×10-15～3.0×10-14，该阻力系数R由使用抛光液的粘度η(mPa·s)、液体流量Q(m3/s)、抛光台板的面积S(m2)、抛光压力P(kPa)和圆周速度V(m/s)的R＝η×Q×V/S×P表示。通过控制阻力系数，可以控制在利用插入在抛光布与衬底之间的抛光剂通过其间的摩擦进行抛光期间施加到衬底上的阻力，可以有效地控制表面的组成，且可以将表面粗糙度和抛光速度控制在适当范围内。CMP的抛光剂的磨粒需要由比碳化硅更软的材料制成，以便减小表面粗糙度和加工损伤层，且具体地，优选采用胶体二氧化硅、气相二氧化硅等。
接着，作为步骤(S60)，进行清洁步骤。在该步骤(S60)中，通过清洁除去在直到步骤(S50)的加工期间附着到表面的异物。在清洁步骤中，通过选择化学溶液、施加超声波、清洁槽中的化学溶液的溢流循环并使用过滤器除去粒子，可以将碳原子和金属杂质的存在比例各自调节到上述期望范围内。作为化学溶液，可以使用无机酸、无机碱、有机酸或有机碱。另外，为了提高通过清洁除去金属杂质的能力，可以将水性过氧化氢用作氧化剂。超声波可以具有50kHz～2MHz的频率。用于使化学溶液循环的过滤器优选具有50nm以上且5μm以下的孔径。通过上述步骤，完成本实施方式中的碳化硅衬底1。
接着，将描述本实施方式中的半导体装置。参考图6，充当本实施方式中的半导体装置的肖特基势垒二极管100包含碳化硅衬底101、形成在碳化硅衬底101的一个主表面101A上且充当由单晶碳化硅制成的外延生长层的漂移层102、形成在漂移层102的与面对碳化硅衬底101的一侧相反侧的主表面102A上且与主表面102A接触的作为第一电极的阳极电极111、和形成在碳化硅101的另一个主表面101D上的作为第二电极的阴极电极112，所述另一个主表面101D为与面对漂移层102的一侧相反侧的主表面。
碳化硅衬底101具有n型导电性(第一导电型)，因为其含有n型杂质(供应作为载流子的电子的杂质)，诸如氮。漂移层102具有n型导电性，因为其含有浓度低于碳化硅衬底101中的浓度的n型杂质。阳极电极111由可以与漂移层102进行肖特基接触的金属制成。阴极电极112由可以与碳化硅衬底101进行欧姆接触的金属制成。
当在正向上将电压施加到肖特基势垒二极管100时，电流经由碳化硅衬底101和漂移层102在阳极电极111与阴极电极112之间流动。另一方面，当在反向上施加电压时，以包含与阳极电极111接触的区域的方式在漂移层102中形成耗尽层，且因此没有电流流动。
在本发明中，将上述本实施方式中的碳化硅衬底1用作碳化硅衬底101。在这种情况下，碳化硅衬底1的主表面1A对应于碳化硅衬底101的主表面101A。如上所述，在碳化硅衬底1中，将硫原子和氧原子在主表面1A中的存在比例各自调节到适当范围内。因此，在肖特基势垒二极管100的充当外延生长层的漂移层102与碳化硅衬底101之间的界面处高电阻层的形成受到抑制。结果，肖特基势垒二极管100充当具有减小的导通电阻和提高的产率的半导体装置。
接着，将描述制造肖特基势垒二极管100的方法的一个实例。参考图7，在制造本实施方式中的肖特基势垒二极管100的方法中，首先，作为步骤(S110)，进行碳化硅衬底准备步骤。在该步骤(S110)中，通过在制造上述本实施方式中的碳化硅衬底的方法制造碳化硅衬底1。随后，参考图6，将碳化硅衬底1用作碳化硅衬底101。
接着，作为步骤(S120)，进行外延生长步骤。在该步骤(S120)中，通过外延生长在碳化硅衬底101的主表面101A上形成漂移层102。在这种情况下，在碳化硅衬底101中，将硫原子和氧原子在主表面101A中的存在比例各自调节到适当范围内。因此，在漂移层102与碳化硅衬底101之间的界面处高电阻层的形成受到抑制。另外，可以抑制外延生长层(漂移层102)的品质的劣化。
接着，作为步骤(S130)，进行电极形成步骤。在该步骤(S130)中，形成布置在漂移层102的主表面102A上且与主表面102A接触的阳极电极111和布置在碳化硅衬底101的主表面101D上且与主表面101D接触的阴极电极112。电极的形成可以例如通过组合金属膜的蒸发、掩模层的形成和通过蚀刻使金属膜成形来进行。为了调节碳化硅衬底101的厚度，在形成阴极电极112之前，可以自碳化硅衬底101的主表面101D侧对碳化硅衬底101进行加工如背表面磨削和抛光，从而减小碳化硅衬底101的厚度。通过如上所述的方法，可以制造本实施方式中的肖特基势垒二极管100。
接着，将描述本实施方式中的半导体装置的修改例。参考图8，在本实施方式的修改例中充当半导体装置的Pin(正-本征-负)二极管200包含具有n型导电性(第一导电型)的碳化硅衬底201、形成在碳化硅衬底201的一个主表面201A上且充当由单晶碳化硅制成的具有n型导电性的外延生长层的漂移层202、以包含漂移层202的与面对碳化硅衬底201的一侧相反侧的主表面202A的方式形成的具有p型电导率(第二电导率类型)的p区203、形成在p区203上且与p区203接触的作为第一电极的阳极电极211和形成在碳化硅201的另一个主表面201D上的作为第二电极的阴极电极212，所述另一个主表面201D为与面对漂移层202的一侧相反侧的主表面。碳化硅衬底201、漂移层202、阳极电极211和阴极电极212分别对应于肖特基势垒二极管100的碳化硅衬底101、漂移层102、阳极电极111和阴极电极112，且基本上具有相同的结构。然而，本修改例中的Pin二极管200与肖特基势垒二极管100的不同之处在于，在漂移层202内形成p区203且p区203与阳极电极211进行欧姆接触。
具体地，p区203具有p型导电性，因为其含有p型杂质(供应作为载流子的空穴的杂质)，诸如硼。另外，阳极电极211由可以与p区203进行欧姆接触的金属制成。
当在正向上将电压施加到Pin二极管200时，电流经由碳化硅衬底201、漂移层202和p区203在阳极电极211与阴极电极212之间流动。另一方面，当在反向上施加电压时，在包含在p区203与p区203之外的漂移层202之间的界面的区域中形成耗尽层，且因此没有电流流动。
此外，在本修改例中，将上述本实施方式中的碳化硅衬底1用作碳化硅衬底201。在这种情况下，碳化硅衬底1的主表面1A对应于碳化硅衬底201的主表面201A。结果，与肖特基势垒二极管100一样，Pin二极管200充当具有减小的导通电阻和提高的产率的半导体装置。
接着，将描述制造Pin二极管200的方法的一个实例。参考图9，在制造本实施方式的修改例中的Pin二极管200的方法中，首先，与肖特基势垒二极管100一样，进行作为步骤(S110)的碳化硅衬底准备步骤和作为步骤(S120)的外延生长步骤，且由此获得具有形成在碳化硅衬底201上的漂移层202的结构体(参见图8)。在这种情况下，与肖特基势垒二极管100一样，通过使用碳化硅衬底1作为碳化硅衬底201，抑制了在碳化硅衬底201与漂移层202之间的界面处高电阻层的形成。另外，可以抑制外延生长层(漂移层202)的品质的劣化。
接着，参考图9，作为步骤(S121)，进行离子注入步骤。在该步骤(S121)中，参考图8，通过对在步骤(S120)中形成的漂移层202进行离子注入而形成p区203。离子注入可以例如通过如下进行：通过光刻和RIE(反应性离子蚀刻)在漂移层202的主表面202A上形成由二氧化硅制成的掩模层并使用掩模层作为掩模。
接着，作为步骤(S122)，进行活化退火步骤。在该步骤(S122)中，例如，进行将该结构体加热到约1600℃～约1900℃的加热处理。由此，使在步骤(S121)中注入的杂质如硼活化，且由此p区具有p型导电性。此后，与肖特基势垒二极管100一样，进行步骤(S130)，且完成本修改例中的Pin二极管200。
(第二实施方式)
接着，将描述第二实施方式中的碳化硅衬底。参考图10，第二实施方式中的碳化硅衬底1基本上具有与第一实施方式中的碳化硅衬底1相同的结构并展示相同的效果。然而，第二实施方式中的碳化硅衬底1与第一实施方式中的碳化硅衬底的不同之处在于其包含基底层和单晶碳化硅层。
具体地，参考图10，第二实施方式中的碳化硅衬底1包含基底层11和形成在基底层11上的单晶碳化硅层12。另外，单晶碳化硅层12的与面对基底层11的一侧相反侧的主表面12A对应于第一实施方式中的主表面1A。也就是说，在本实施方式中的碳化硅衬底1中，包含一个主表面12A的区域由单晶碳化硅制成。
在本实施方式中的碳化硅衬底1中，将廉价的基底衬底如由具有高缺陷密度的单晶碳化硅制成的衬底、多晶碳化硅衬底或由陶瓷制成的基底衬底用作基底层11，且将由品质良好的碳化硅单晶制成的衬底布置在基底层11上以充当单晶碳化硅层12。因此，本实施方式中的碳化硅衬底1充当制造成本受抑制的碳化硅衬底。另外，在本实施方式中，碳化硅衬底1具有多个单晶碳化硅层12在以平面图观察时并排地布置在具有大直径的基底层11上的结构。结果，本实施方式中的碳化硅衬底1充当制造成本受抑制且具有大直径的碳化硅衬底。
接着，将描述制造本实施方式中的碳化硅衬底的方法。参考图11，在制造本实施方式中的碳化硅衬底的方法中，首先，如第一实施方式中一样，进行步骤(S10)～(S30)。此后，作为步骤(S31)，进行单晶衬底成形步骤。在该步骤(S31)中，将作为步骤(S10)～(S30)的结果而获得的衬底成形为适合构成图10中显示的单晶碳化硅层12的形状。具体地，多个矩形衬底通过使作为步骤(S10)～(S30)的结果而获得的衬底成形来制备。
接着，作为步骤(S32)，进行贴合步骤。在该步骤(S32)中，将在步骤(S31)中制造的多个衬底在以平面图观察时并排地，例如，以矩阵状态布置在单独准备的基底衬底上。此后，通过进行将它们加热到预定温度的加热处理，将在步骤(S31)中制造的衬底与基底衬底集成在一起，且如图10中所示，获得其中多个单晶碳化硅层12在以平面图观察时并排地布置在基底层11上的结构体。
此后，如上述实施方式中一样进行步骤(S40)～(S60)，且由此完成第二实施方式中的碳化硅衬底。
应注意，虽然第二实施方式已经描述了其中通过加热将基底层11和单晶碳化硅层12直接结合而形成碳化硅衬底1的情况，但它们也可以经由插入其间的中间层结合。此外，虽然上述实施方式已经描述了二极管作为例示性半导体装置，但根据本发明的半导体装置不限于此，且例如可以为MOSFET(金属氧化物半导体场效应晶体管)、IGBT(绝缘栅双极晶体管)、JFET(结型场效应晶体管)等。
[实施例]
(实施例1)
进行实验以研究硫原子和氧原子在碳化硅衬底的主表面中的存在比例对装置产率的影响。具体地，准备11个在其主表面中具有不同的硫原子和氧原子的存在比例的衬底，且对于各衬底制造多个半导体装置。随后，检查所制造的装置的运行以研究其产率。通过升华方法生长碳化硅单晶。作为晶种衬底，使用具有对应于(0001)面的主表面的具有50mm的直径的碳化硅衬底。生长的晶体具有1×1019cm-3的氮浓度。将晶体的生长表面、晶种衬底表面和外周用外周磨削机磨削而获得圆柱形碳化硅锭。使用多线锯进行切片。为了获得对应于{03-38}面的切片后的主表面，将锭以自线的行进方向倾斜54.7°的方式设置在线锯装置中，并对其进行切割。切片后的衬底具有250μm的厚度。将切片后的衬底切割以获得20mm×30mm的平铺衬底(タイル基板)。在碳容器中在不使用晶种的情况下通过升华方法进行基底衬底的晶体生长而生长多晶碳化硅。通过外周加工获得具有155mm的直径的锭。将锭用多线锯切片而获得具有500μm的厚度的多晶基底衬底。将矩形单晶衬底布置在多晶基底衬底上，且通过近空间升华结合。对结合的复合衬底的外周进行加工而获得具有150mm的直径和750μm的厚度的衬底。
使复合衬底的基底衬底和单晶衬底依次平坦化而获得外延生长用衬底。将基底衬底使用金刚石磨石进行磨削加工，且此后进行抛光加工，由此将其主表面镜面精加工到具有0.3～10nm的Ra。对于磨削加工，使用切入型磨削机，且将具有#600的筛孔尺寸和150的集中度的陶瓷结合的磨石用作磨石。在抛光加工中，进行多级研磨。将铜台板和锡台板用作台板，且使用具有3μm的粒度的金刚石浆料和具有1μm的粒度的金刚石浆料。
为了加工单晶表面，进行磨削加工、研磨加工且此后进行CMP。将具有50nm的平均粒度的胶体二氧化硅用作CMP的浆料的磨粒。为了提高速率并控制表面的组成，将硫酸和水性过氧化氢作为浆料的化学组分加入。进行调节以满足下式：
-50x+700≤y≤-50x+1000，
其中x表示浆料的pH，且y表示氧化-还原电位。
采用麂皮型抛光布。另外，将阻力系数R(m2/s)设定为1.0～1.5×10-14，该阻力系数R由使用抛光液的粘度η(mPa·s)、液体流量Q(m3/s)、抛光台板的面积S(m2)、抛光压力P(kPa)和圆周速度V(m/s)的R＝η×Q×V/S×P表示。硫原子的存在比例通过TXRF分析，且氧原子的存在比例通过XPS分析。表1显示实验的结果。
将肖特基势垒二极管用作装置。通过在形成阴极电极之前进行背表面磨削而将衬底的厚度调节到150μm。能够通过控制表面的组成而形成良好的外延生长层，且通过抑制在衬底与外延生长层之间的界面处阻力的增加而获得良好的装置特性。
[表1]
Figure BDA0000442777010000221
如表1中所示，在其中硫原子在衬底主表面中以60×1010原子/cm2以上且2000×1010原子/cm2以下存在并且氧原子在衬底主表面中以3原子%以上且30原子%以下存在的样品4～8中实现超过50%的产率。因此，确认了，根据其中硫原子在衬底主表面中在60×1010原子/cm2以上且2000×1010原子/cm2以下的范围内存在并且氧原子在衬底主表面中在3原子%以上且30原子%以下的范围内存在的本发明的碳化硅衬底，可以提高半导体装置的产率。
(实施例2)
如实施例1中一样制造复合衬底，不同之处在于，平铺衬底具有面取向为{0001}的主表面且胶体二氧化硅具有90nm的粒度。在切片期间通过切割方向控制平铺衬底的面取向。切片后的衬底具有250μm的厚度。在具有{0001}的面取向的复合衬底中也确认了，根据其中硫原子在衬底主表面中在60×1010原子/cm2以上且2000×1010原子/cm2以下的范围内存在并且氧原子在衬底主表面中在3原子%以上且30原子%以下的范围内存在的本发明的碳化硅衬底，可以提高半导体装置的产率。
(实施例3)
进行实验以研究氯原子在碳化硅衬底的主表面中的存在比例对装置产率的影响。具体地，准备4个在其主表面中具有不同的氯原子存在比例的衬底，且如实施例1中一样对各衬底制造多个装置。随后，检查所制造的装置的运行以研究其产率。使用实施例1中的复合衬底，通过改变CMP的条件而控制表面的组成。为了提高速率并控制表面的组成，将硫酸钠和二氯异氰脲酸钠作为浆料的化学组分加入。将具有50nm的平均粒度的胶体二氧化硅用作CMP的浆料的磨粒。使用麂皮型抛光布。另外，将阻力系数R(m2/s)设定为2.0～5.0×10-15(m2/s)。氯原子的存在比例通过TXRF分析。表2显示实验的结果。
[表2]
Figure BDA0000442777010000231
如表2中所示，在其中氯原子在衬底主表面中以4000×1010原子/cm2以下存在的样品1～3中实现超过50%的产率。因此，可以说氯原子在衬底主表面中优选以4000×1010原子/cm2以下存在。另外，为了进一步提高产率，可以说氯原子在衬底主表面中优选以800×1010原子/cm2以下且更优选以100×1010原子/cm2以下存在。
(实施例4)
进行实验以研究在碳化硅衬底的主表面中的表面粗糙度对装置产率的影响。具体地，准备5个在其主表面中具有不同表面粗糙度的衬底，且如实施例1中一样对各衬底制造多个装置。随后，检查所制造的装置的运行以研究其产率。使用实施例1中的复合衬底，通过改变CMP的条件而控制表面粗糙度。将具有20～100nm的平均粒度的胶体二氧化硅用作CMP的浆料的磨粒。使用麂皮型抛光布。另外，将阻力系数R(m2/s)设定为2.0～5.0×10-15(m2/s)。表3显示实验的结果。
[表3]
如表3中所示，当主表面具有0.5nm以下的表面粗糙度RMS(参见JIS)时，获得68%以上的高产率。因此，认为优选的是，在以RMS评价时，衬底主表面具有0.5nm以下的粗糙度。另外，从进一步提高产率的观点来看，认为更优选的是，在以RMS评价时，衬底主表面具有0.3nm以下、进一步0.1nm以下的粗糙度。
也对完全由单晶碳化硅制成的衬底进行相同的评价。碳化硅单晶通过升华方法生长。作为晶种衬底，使用具有对应于(0001)面的主表面的具有100mm的直径的碳化硅衬底。生长的晶体具有6×1018cm-3的氮浓度。使用多线锯进行切片。进行切片以获得具有{0001}面取向的切片后的衬底表面，且获得具有110mm的直径的衬底。使切片后的衬底的背表面和前表面依次平坦化而获得外延生长用衬底。如关于复合衬底的平坦化一样地进行平坦化。在具有根据本发明的表面的组成的衬底中，获得良好的产率。能够通过控制表面的组成而形成良好的外延生长层，且通过抑制在衬底与外延生长层之间的界面处阻力的增加而获得良好的半导体装置特性。
(实施例5)
进行实验以研究金属原子在碳化硅衬底的主表面中的存在比例对装置产率的影响。具体地，准备6个在其主表面中具有不同的金属原子存在比例的衬底，且如实施例1中一样对各衬底制造多个装置。随后，检查所制造的装置的运行以研究其产率。使用实施例1中的复合衬底，通过改变清洁步骤中的化学溶液等而控制金属杂质在表面中的量。表4显示实验的结果。
[表4]
Figure BDA0000442777010000251
如表4中所示，在其中金属原子在衬底主表面中以11000×1010原子/cm2以下存在的样品1～5中实现超过60%的产率。因此，可以说金属原子在衬底主表面中优选以11000×1010原子/cm2以下存在。另外，为了进一步提高产率，可以说金属原子在衬底主表面中优选以4000×1010原子/cm2以下且更优选以100×1010原子/cm2以下，进一步以10×1010原子/cm2以下存在。
(实施例6)
进行实验以研究钠原子在碳化硅衬底的主表面中的存在比例对装置产率的影响。具体地，准备6个在其主表面中具有不同的钠原子存在比例的衬底，且如实施例1中一样对各衬底制造多个装置。随后，检查所制造的装置的运行以研究其产率。使用实施例1中的复合衬底，通过改变清洁步骤中的化学溶液等而控制钠在表面中的存在比例。表5显示实验的结果。
[表5]
Figure BDA0000442777010000261
如表5中所示，在其中钠原子在衬底主表面中以10000×1010原子/cm2以下存在的样品1～5中实现超过60%的产率。因此，可以说钠原子在衬底主表面中优选以10000×1010原子/cm2以下存在。另外，为了进一步提高产率，可以说钠原子在衬底主表面中优选以1000×1010原子/cm2以下且更优选以100×1010原子/cm2以下，进一步以10×1010原子/cm2以下存在。
(实施例7)
进行实验以研究铜原子和锌原子在碳化硅衬底的主表面中的总存在比例对装置产率的影响。具体地，准备6个在其主表面中具有不同的铜原子和锌原子的总存在比例的衬底，且如实施例1中一样对各衬底制造多个装置。随后，检查所制造的装置的运行以研究其产率。使用实施例1中的复合衬底，通过改变清洁步骤中的化学溶液等而控制铜原子和锌原子在表面中的总量。表6显示实验的结果。
[表6]
Figure BDA0000442777010000271
如表6中所示，在其中铜原子和锌原子在衬底主表面中以总共6000×1010原子/cm2以下存在的样品1～5中实现60%以上的产率。因此，可以说铜原子和锌原子在衬底主表面中优选以总共6000×1010原子/cm2以下存在。另外，为了进一步提高产率，可以说铜原子和锌原子在衬底主表面中优选以总共1000×1010原子/cm2以下，且更优选以总共100×1010原子/cm2以下，进一步以总共10×1010原子/cm2以下存在。
应理解，本文公开的实施方式和实施例在各方面皆为说明性而非限制性的。本发明的范围由权利要求书的范围限定，而不是由以上描述限定，且本发明的范围旨在包括在与权利要求书的范围等价的范围和含义内的任何修改。
产业实用性
根据本发明的碳化硅衬底、使用所述衬底的半导体装置及它们的制造方法特别有利地适用于需要减小导通电阻并提高半导体装置的产率的碳化硅衬底、使用所述衬底的半导体装置及它们的制造方法。
附图标记
1：碳化硅衬底；1A：主表面；9：线；10：锭；11：基底层；12：单晶碳化硅层；12A：主表面；20：支持台；100：肖特基势垒二极管；101：碳化硅衬底；101A、101D：主表面；102：漂移层；102A：主表面；111：阳极电极；112：阴极电极；200：二极管；201：碳化硅衬底；201A、201D：主表面；202：漂移层；202A：主表面；203：p区；211：阳极电极；212：阴极电极。

Claims (20)

1.一种碳化硅衬底(1)，其中，包含至少一个主表面(1A)的区域由单晶碳化硅制成，
硫原子在所述一个主表面(1A)中以60×1010原子/cm2以上且2000×1010原子/cm2以下存在，且氧原子在所述一个主表面(1A)中以3原子%以上且30原子%以下存在。
2.根据权利要求1所述的碳化硅衬底(1)，其中，氯原子在所述一个主表面(1A)中以4000×1010原子/cm2以下存在。
3.根据权利要求1或2所述的碳化硅衬底(1)，其中，碳原子在所述一个主表面(1A)中以40原子%以上且60原子%以下存在。
4.根据权利要求1～3中任一项所述的碳化硅衬底(1)，其中，金属杂质在所述一个主表面(1A)中以11000×1010原子/cm2以下存在。
5.根据权利要求1～4中任一项所述的碳化硅衬底(1)，其中，金属杂质在所述一个主表面(1A)中以4000×1010原子/cm2以下存在。
6.根据权利要求1～5中任一项所述的碳化硅衬底(1)，其中，钠原子在所述一个主表面(1A)中以10000×1010原子/cm2以下存在。
7.根据权利要求1～6中任一项所述的碳化硅衬底(1)，其中，铜原子和锌原子在所述一个主表面(1A)中以总共6000×1010原子/cm2以下存在。
8.根据权利要求1～7中任一项所述的碳化硅衬底(1)，其中，在以RMS评价时，所述一个主表面(1A)具有0.5nm以下的表面粗糙度。
9.根据权利要求1～8中任一项所述的碳化硅衬底(1)，其具有大于110mm的直径。
10.根据权利要求1～9中任一项所述的碳化硅衬底(1)，其中，
所述单晶碳化硅具有4H结构，且
相对于所述单晶碳化硅的{0001}面，所述一个主表面(1A)具有0.1°以上且10°以下的偏角。
11.根据权利要求1～9中任一项所述的碳化硅衬底(1)，其中，
所述单晶碳化硅具有4H结构，且
相对于所述单晶碳化硅的{000-1}面，所述一个主表面(1A)具有0.01°以上且6°以下的偏角。
12.根据权利要求1～9中任一项所述的碳化硅衬底(1)，其中，
所述单晶碳化硅具有4H结构，且
相对于所述单晶碳化硅的{03-38}面，所述一个主表面(1A)具有4°以下的偏角。
13.根据权利要求1～12中任一项所述的碳化硅衬底(1)，包含：
基底层(11)；和
形成在所述基底层(11)上的单晶碳化硅层(12)，
其中，所述一个主表面(1A)为所述单晶碳化硅层(12)的、与面对所述基底层(11)的一侧相反侧的表面(12A)。
14.一种半导体装置(100、200)，包含：
碳化硅衬底(101、201)；
形成在所述碳化硅衬底(101、201)的一个主表面(101A、201A)上的外延生长层(102、202)；和
形成在所述外延生长层(102、202)上的电极(111、211)，
所述碳化硅衬底(101、201)为根据权利要求1～13中任一项所述的碳化硅衬底(1)。
15.根据权利要求14所述的半导体装置(100、200)，还包含形成在所述碳化硅衬底(101、201)的另一个主表面(101D、201D)上的第二电极(112、212)，所述另一个主表面(101D、201D)为与面对所述外延生长层(102、202)的一侧相反侧的主表面。
16.一种制造碳化硅衬底(1)的方法，其包括：
准备单晶碳化硅的晶体(10)的步骤；
通过切割所述晶体(10)而获得衬底(1)的步骤；
将所述衬底(1)的至少一个主表面(1A)平坦化的步骤；和
对所述衬底(1)的经平坦化的表面进行精加工处理的步骤，
在对所述衬底的表面进行精加工处理的步骤中，对硫原子和氧原子在所述一个主表面(1A)中的存在比例进行调节，使得硫原子在所述一个主表面(1A)中以60×1010原子/cm2以上且2000×1010原子/cm2以下存在，且所述氧原子在所述一个主表面(1A)中以3原子%以上且30原子%以下存在。
17.根据权利要求16所述的制造碳化硅衬底(1)的方法，其中，在对所述衬底(1)的表面进行精加工处理的步骤中，对金属杂质在所述一个主表面(1A)中的存在比例进行调节，使得金属杂质在所述一个主表面(1A)中以11000×1010原子/cm2以下存在。
18.根据权利要求16或17所述的制造碳化硅衬底(1)的方法，其中，在对所述衬底(1)的表面进行精加工处理的步骤中，对钠在所述一个主表面(1A)中的存在比例进行调节，使得钠原子在所述一个主表面(1A)中以10000×1010原子/cm2以下存在。
19.根据权利要求16～18中任一项所述的制造碳化硅衬底(1)的方法，其中，在对所述衬底(1)的表面进行精加工处理的步骤中，对铜原子和锌原子在所述一个主表面(1A)中的总存在比例进行调节，使得铜原子和锌原子在所述一个主表面(1A)中以总共6000×1010原子/cm2以下存在。
20.一种制造半导体装置(100、200)的方法，包括：
准备根据权利要求1～13中任一项所述的碳化硅衬底(101、201)的步骤；
在所述碳化硅衬底的一个主表面(101A、201A)上形成外延生长层(102、202)的步骤；和
在所述外延生长层(102、202)上形成电极(111、211)的步骤。
CN201280030621.3A 2011-07-20 2012-05-30 碳化硅衬底、半导体装置及它们的制造方法 Active CN103608498B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810200232.XA CN108336127B (zh) 2011-07-20 2012-05-30 碳化硅衬底、半导体装置及它们的制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-158608 2011-07-20
JP2011158608 2011-07-20
PCT/JP2012/063852 WO2013011751A1 (ja) 2011-07-20 2012-05-30 炭化珪素基板、半導体装置およびこれらの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201810200232.XA Division CN108336127B (zh) 2011-07-20 2012-05-30 碳化硅衬底、半导体装置及它们的制造方法

Publications (2)

Publication Number Publication Date
CN103608498A true CN103608498A (zh) 2014-02-26
CN103608498B CN103608498B (zh) 2018-04-10

Family

ID=47555178

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201280030621.3A Active CN103608498B (zh) 2011-07-20 2012-05-30 碳化硅衬底、半导体装置及它们的制造方法
CN201810200232.XA Active CN108336127B (zh) 2011-07-20 2012-05-30 碳化硅衬底、半导体装置及它们的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201810200232.XA Active CN108336127B (zh) 2011-07-20 2012-05-30 碳化硅衬底、半导体装置及它们的制造方法

Country Status (5)

Country Link
US (3) US9105756B2 (zh)
JP (3) JP5803934B2 (zh)
CN (2) CN103608498B (zh)
DE (3) DE202012013565U1 (zh)
WO (1) WO2013011751A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110079862A (zh) * 2014-03-28 2019-08-02 住友电气工业株式会社 碳化硅单晶衬底、碳化硅外延衬底及它们的制造方法
CN111755566A (zh) * 2020-06-15 2020-10-09 中国电子科技集团公司第十一研究所 一种硅基碲化镉复合衬底预处理方法
CN111819696A (zh) * 2018-03-07 2020-10-23 三菱电机株式会社 碳化硅半导体装置、电力变换装置和碳化硅半导体装置的制造方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103608498B (zh) 2011-07-20 2018-04-10 住友电气工业株式会社 碳化硅衬底、半导体装置及它们的制造方法
JP5803786B2 (ja) 2012-04-02 2015-11-04 住友電気工業株式会社 炭化珪素基板、半導体装置およびこれらの製造方法
JP2014049616A (ja) * 2012-08-31 2014-03-17 Sony Corp ダイオードおよびダイオードの製造方法
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
JP6295537B2 (ja) * 2013-07-17 2018-03-20 住友金属鉱山株式会社 炭化珪素基板ならびに半導体素子
JP2015065316A (ja) * 2013-09-25 2015-04-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6292926B2 (ja) 2013-11-08 2018-03-14 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
KR101611711B1 (ko) * 2014-07-24 2016-04-12 하이디스 테크놀로지 주식회사 핀 다이오드의 제조방법 및 이를 이용한 엑스레이 디텍터의 제조방법
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
DE112015003483T5 (de) * 2014-07-30 2017-04-20 Mitsubishi Electric Corporation Halbleitervorrichtung-herstellungsverfahren und halbleitervorrichtung
DE112015004795T5 (de) 2014-10-23 2017-10-12 Sumitomo Electric Industries Ltd. Siliziumkarbidsubstrat und Verfahren zur Herstellung desselben
FR3030781B1 (fr) 2014-12-19 2016-12-16 Commissariat Energie Atomique Procede de realisation d'un detecteur de neutrons et detecteur de neutrons
JP6758569B2 (ja) * 2015-03-20 2020-09-23 株式会社タムラ製作所 高耐圧ショットキーバリアダイオード
JP6597381B2 (ja) * 2016-02-22 2019-10-30 住友電気工業株式会社 炭化珪素基板の製造方法、炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
DE112018001768T5 (de) * 2017-03-28 2019-12-19 Mitsubishi Electric Corporation Siliciumcarbid-substrat, verfahren zum herstellen eines siliciumcarbid-substrats und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
CN110651072A (zh) 2017-05-19 2020-01-03 住友电气工业株式会社 碳化硅衬底和碳化硅外延衬底
KR102471865B1 (ko) * 2018-10-16 2022-11-28 에스아이씨씨 컴퍼니 리미티드 고평탄도, 저손상 빅직경의 단결정 탄화규소 기판 및 그 제조 방법
JP7158316B2 (ja) * 2019-03-05 2022-10-21 Ｊｘ金属株式会社 スパッタリングターゲット及びその製造方法
IT202000004696A1 (it) 2020-03-05 2021-09-05 St Microelectronics Srl METODO DI FABBRICAZIONE DI UN DISPOSITIVO ELETTRONICO IN SiC CON FASI DI MANIPOLAZIONE RIDOTTE, E DISPOSITIVO ELETTRONICO IN SiC
IT202000008167A1 (it) 2020-04-17 2021-10-17 St Microelectronics Srl Attivazione droganti e formazione di contatto ohmico in un dispositivo elettronico in sic, e dispositivo elettronico in sic
IT202000015100A1 (it) * 2020-06-23 2021-12-23 St Microelectronics Srl Metodo di fabbricazione di un dispositivo rivelatore di una radiazione uv basato su sic e dispositivo rivelatore di una radiazione uv basato su sic
JP2022041725A (ja) * 2020-09-01 2022-03-11 富士電機株式会社 炭化珪素半導体装置
CN116856066B (zh) * 2023-09-01 2023-11-14 宁波合盛新材料有限公司 一种碳化硅籽晶粘结方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1623894A (zh) * 2003-10-10 2005-06-08 东洋炭素株式会社 高纯度碳材料和被覆有陶瓷膜的高纯度碳材料
CN1892984A (zh) * 2005-05-25 2007-01-10 硅电子股份公司 半导体层结构及制造半导体层结构的方法
CN101336473A (zh) * 2006-01-30 2008-12-31 住友电气工业株式会社 制造碳化硅半导体器件的方法
CN101536192A (zh) * 2006-11-10 2009-09-16 住友电气工业株式会社 碳化硅半导体器件及其制造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3848700B2 (ja) * 1996-05-10 2006-11-22 株式会社イオン工学研究所 炭化ケイ素半導体装置
JP2958443B2 (ja) 1996-12-26 1999-10-06 工業技術院長 ｎ型シリコンカーバイト半導体
JP3043689B2 (ja) 1997-11-17 2000-05-22 日本ピラー工業株式会社 単結晶ＳｉＣ及びその製造方法
JP3809464B2 (ja) * 1999-12-14 2006-08-16 独立行政法人理化学研究所 半導体層の形成方法
EP1306890A2 (en) 2001-10-25 2003-05-02 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate and device comprising SiC and method for fabricating the same
JP3742877B2 (ja) * 2002-03-22 2006-02-08 独立行政法人産業技術総合研究所 ＳｉＣ単結晶薄膜の作製法
US7601441B2 (en) 2002-06-24 2009-10-13 Cree, Inc. One hundred millimeter high purity semi-insulating single crystal silicon carbide wafer
JP4057470B2 (ja) 2003-06-05 2008-03-05 三菱電機株式会社 半導体装置
JP2005047753A (ja) 2003-07-29 2005-02-24 Tadahiro Omi 炭化珪素製品、その製造方法、及び、炭化珪素製品の洗浄方法
US7314521B2 (en) 2004-10-04 2008-01-01 Cree, Inc. Low micropipe 100 mm silicon carbide wafer
US8980445B2 (en) 2006-07-06 2015-03-17 Cree, Inc. One hundred millimeter SiC crystal grown on off-axis seed
JP4523935B2 (ja) 2006-12-27 2010-08-11 昭和電工株式会社 炭化珪素単結晶基板の研磨用水系研磨スラリー及び研磨法。
US8138583B2 (en) * 2007-02-16 2012-03-20 Cree, Inc. Diode having reduced on-resistance and associated method of manufacture
JP4964672B2 (ja) 2007-05-23 2012-07-04 新日本製鐵株式会社 低抵抗率炭化珪素単結晶基板
US8058174B2 (en) 2007-12-20 2011-11-15 Coorstek, Inc. Method for treating semiconductor processing components and components formed thereby
JP4880624B2 (ja) * 2008-01-28 2012-02-22 東洋炭素株式会社 気相成長用サセプター及びその製造方法
JP2009188100A (ja) * 2008-02-05 2009-08-20 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
JP5469840B2 (ja) 2008-09-30 2014-04-16 昭和電工株式会社 炭化珪素単結晶基板の製造方法
US8057174B2 (en) 2008-10-09 2011-11-15 General Electric Company Method for controlling a wind turbine using a wind flow model
JP4305574B1 (ja) 2009-01-14 2009-07-29 住友電気工業株式会社 Ｉｉｉ族窒化物基板、それを備える半導体デバイス、及び、表面処理されたｉｉｉ族窒化物基板を製造する方法
US20110156058A1 (en) 2009-02-04 2011-06-30 Hitachi Metals, Ltd. Silicon carbide monocrystal substrate and manufacturing method therefor
JP2011071204A (ja) * 2009-09-24 2011-04-07 Sumitomo Electric Ind Ltd 半導体基板の製造方法
JP4513927B1 (ja) * 2009-09-30 2010-07-28 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
JP5365454B2 (ja) 2009-09-30 2013-12-11 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
JP5833297B2 (ja) 2010-05-11 2015-12-16 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
CN103608498B (zh) * 2011-07-20 2018-04-10 住友电气工业株式会社 碳化硅衬底、半导体装置及它们的制造方法
JP5803786B2 (ja) 2012-04-02 2015-11-04 住友電気工業株式会社 炭化珪素基板、半導体装置およびこれらの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1623894A (zh) * 2003-10-10 2005-06-08 东洋炭素株式会社 高纯度碳材料和被覆有陶瓷膜的高纯度碳材料
CN1892984A (zh) * 2005-05-25 2007-01-10 硅电子股份公司 半导体层结构及制造半导体层结构的方法
CN101336473A (zh) * 2006-01-30 2008-12-31 住友电气工业株式会社 制造碳化硅半导体器件的方法
CN101536192A (zh) * 2006-11-10 2009-09-16 住友电气工业株式会社 碳化硅半导体器件及其制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110079862A (zh) * 2014-03-28 2019-08-02 住友电气工业株式会社 碳化硅单晶衬底、碳化硅外延衬底及它们的制造方法
CN110079862B (zh) * 2014-03-28 2021-05-07 住友电气工业株式会社 碳化硅单晶衬底、碳化硅外延衬底及它们的制造方法
CN111819696A (zh) * 2018-03-07 2020-10-23 三菱电机株式会社 碳化硅半导体装置、电力变换装置和碳化硅半导体装置的制造方法
CN111819696B (zh) * 2018-03-07 2024-03-29 三菱电机株式会社 碳化硅半导体装置、电力变换装置和碳化硅半导体装置的制造方法
CN111755566A (zh) * 2020-06-15 2020-10-09 中国电子科技集团公司第十一研究所 一种硅基碲化镉复合衬底预处理方法
CN111755566B (zh) * 2020-06-15 2022-03-11 中国电子科技集团公司第十一研究所 一种硅基碲化镉复合衬底预处理方法

Also Published As

Publication number Publication date
US20130020585A1 (en) 2013-01-24
DE112012003035T5 (de) 2014-05-08
CN108336127B (zh) 2021-09-24
US20150295050A1 (en) 2015-10-15
DE202012013565U1 (de) 2017-11-14
JPWO2013011751A1 (ja) 2015-02-23
CN108336127A (zh) 2018-07-27
JP5950011B2 (ja) 2016-07-13
JP6119907B2 (ja) 2017-04-26
DE112012003035B4 (de) 2024-01-18
US9484416B2 (en) 2016-11-01
JP2016153371A (ja) 2016-08-25
US20160359007A1 (en) 2016-12-08
US9105756B2 (en) 2015-08-11
JP5803934B2 (ja) 2015-11-04
JP2015221750A (ja) 2015-12-10
DE202012013581U1 (de) 2018-01-08
WO2013011751A1 (ja) 2013-01-24
CN103608498B (zh) 2018-04-10
US9728612B2 (en) 2017-08-08

Similar Documents

Publication Publication Date Title
CN103608498A (zh) 碳化硅衬底、半导体装置及它们的制造方法
CN106367811B (zh) 碳化硅衬底、半导体器件及其制造方法
JP6222330B2 (ja) 基板、半導体装置およびこれらの製造方法
EP3175475A1 (en) Method of manufacturing large diameter silicon carbide crystal by sublimation and related semiconductor sic wafer
CN1938820A (zh) 双极型半导体装置及其制造方法
CN107059135B (zh) 碳化硅基板的制造方法
JP6128262B2 (ja) 炭化珪素基板、半導体装置およびこれらの製造方法
JP5943131B2 (ja) 炭化珪素基板、半導体装置およびこれらの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant