JP2022041725A - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP2022041725A
JP2022041725A JP2020147099A JP2020147099A JP2022041725A JP 2022041725 A JP2022041725 A JP 2022041725A JP 2020147099 A JP2020147099 A JP 2020147099A JP 2020147099 A JP2020147099 A JP 2020147099A JP 2022041725 A JP2022041725 A JP 2022041725A
Authority
JP
Japan
Prior art keywords
layer
silicon carbide
silicon dioxide
silicon
transition region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020147099A
Other languages
English (en)
Inventor
泰之 河田
Yasuyuki Kawada
亜樹 瀧川
Aki Takigawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2020147099A priority Critical patent/JP2022041725A/ja
Priority to US17/385,985 priority patent/US11888035B2/en
Publication of JP2022041725A publication Critical patent/JP2022041725A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/263—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】炭化珪素半導体装置において、炭化珪素層と二酸化珪素層の界面における欠陥を低減することが好ましい。【解決手段】炭化珪素半導体装置は、炭化珪素層と、炭化珪素層の上方に設けられ、窒素を含む二酸化珪素層と、炭化珪素層および二酸化珪素層の間に配置され、炭素と酸素と窒素とを含む遷移領域とを備え、遷移領域の窒素濃度の最大値は、１．０×１０２０ｃｍ－３以上である。遷移領域の窒素濃度の最大値は、二酸化珪素層の窒素濃度の最大値の５倍以上である。【選択図】図４

Description

本発明は、炭化珪素半導体装置に関する。
炭化珪素層上に二酸化珪素層が形成された炭化珪素半導体装置が知られている。（例えば、特許文献１参照）。
特許第６６４８８５２号公報
炭化珪素半導体装置において、炭化珪素層と二酸化珪素層の界面における欠陥を低減することが好ましい。
本発明の第１の態様においては、炭化珪素半導体装置を提供する。炭化珪素半導体装置は、炭化珪素層を有してよい。炭化珪素半導体装置は、二酸化珪素層を有してよい。二酸化珪素は、炭化珪素層の上方に設けられてよい。二酸化珪素は、窒素を含んでよい。炭化珪素半導体装置は、遷移領域を有してよい。遷移領域は、炭化珪素層および二酸化珪素層の間に配置されてよい。遷移領域は、炭素と酸素と窒素とを含んでよい。遷移領域の窒素濃度の最大値は、１．０×１０２０ｃｍ－３以上であってよい。
遷移領域の窒素濃度の最大値は、二酸化珪素層の窒素濃度の最大値の５倍以上であってよい。
二酸化珪素層の窒素濃度の最大値は、炭化珪素層の窒素濃度の最大値より大きくてよい。
遷移領域の窒素濃度の最大値の半値全幅は、１．０ｎｍ以下であってよい。
遷移領域の厚さは、３ｎｍ以上であってよい。遷移領域の厚さは、５ｎｍ以下であってよい。
炭化珪素層は、歪炭化珪素層を有してよい。歪炭化珪素層は、遷移領域の下方に設けられてよい。歪炭化珪素層は、ＬＥＥＤ分析により規定されてよい。炭化珪素層は、結晶炭化珪素層を有してよい。結晶炭化珪素層は、歪炭化珪素層の下方に設けられてよい。
遷移領域は、二酸化珪素変質層を有してよい。二酸化珪素変質層は、二酸化珪素層の下方に設けられてよい。遷移領域は、混合層を有してよい。混合層は、二酸化珪素変質層の下方に設けられてよい。遷移領域は、炭化珪素変質層を有してよい。炭化珪素変質層は、混合層の下方に設けられてよい。炭素濃度の最大値は、炭化珪素変質層、混合層、二酸化珪素変質層の順に大きくてよい。酸素濃度の最大値は、二酸化珪素変質層、混合層、炭化珪素変質層の順に大きくてよい。窒素濃度の最大値は、混合層、二酸化珪素変質層、炭化珪素変質層の順に大きくてよい。
炭化珪素変質層は、窒化不完全炭化珪素層を有してよい。窒化不完全炭化珪素層は、混合層の下方に設けられてよい。炭化珪素変質層は、不完全炭化珪素層を有してよい。不完全炭化珪素層は、窒化不完全炭化珪素層の下方に設けられてよい。不完全炭化珪素層は、窒素を含まなくてよい。炭化珪素変質層は、非晶質炭化珪素層を有してよい。非晶質炭化珪素層は、不完全炭化珪素層の下方に設けられてよい。非晶質炭化珪素層は、酸素を含まなくてよい。二酸化珪素変質層は、炭化不完全二酸化珪素層を有してよい。炭化不完全二酸化珪素層は、混合層の上方に設けられてよい。二酸化珪素変質層は、不完全二酸化珪素層を有してよい。不完全二酸化珪素層は、炭化不完全二酸化珪素層の上方に設けられてよい。不完全二酸化珪素層は、炭素を含まなくてよい。
炭化珪素層にはトレンチが設けられてよい。トレンチの内部に、二酸化珪素層が形成されてよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の一つの実施形態に係る炭化珪素半導体装置１００の構成の一例を示す図である。 領域Ａにおける炭化珪素半導体装置１００の構成を示す。 サンプル２００の形成方法の一例を示す図である。 サンプル２００の遷移領域１８近傍をＳＩＭＳ分析した結果の濃度プロファイルの一例である。 炭化珪素層２０をＬＥＥＤ分析した結果の一例を示す図である。 ＮＯガスで熱処理した炭化珪素層２０をＬＥＥＤ分析した結果の一例を示す図である。 二酸化珪素層４２形成後の炭化珪素層２０をＬＥＥＤ分析した結果の一例を示す図である。 酸素について炭化珪素層２０をＸＰＳ分析した結果の一例を示す図である。 窒素について炭化珪素層２０をＸＰＳ分析した結果の一例を示す図である。 珪素について炭化珪素層２０をＸＰＳ分析した結果の一例を示す図である。 透過電子顕微鏡像で撮像した遷移領域１８近傍を示す図である。 遷移領域１８をＥＥＬＳ分析した結果を示す図である。 遷移領域１８の層構成を詳細に示す図である。 サンプル２００の形成方法の他の例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、本発明の一つの実施形態に係る炭化珪素半導体装置１００の構成の一例を示す図である。図１の炭化珪素半導体装置１００は、縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。炭化珪素半導体装置１００の上面および下面は、Ｘ－Ｙ平面に平行であってよい。図１は、炭化珪素半導体装置１００の一部をＸ－Ｚ平面で切断した断面である。本例において、Ｘ軸方向とＹ軸方向とは互いに垂直な方向であり、Ｚ軸方向はＸ－Ｙ平面に垂直な方向である。
本例においては、Ｚ軸方向の正方向を「上」と称し、Ｚ軸方向の負方向を「下」と称する場合がある。ただし、「上」および「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」および「下」の方向は、重力方向に限定されない。「上」および「下」は、基板、層、領域および膜等における相対的な位置関係を特定する便宜的な表現に過ぎない。
図１に示す構造は、縦型ＭＯＳＦＥＴの単位構造を２つ並べたものであってよい。当該単位構造は、Ｙ軸方向に延在し、かつ、Ｘ軸方向に繰り返し設けられてよい。複数の単位構造は、Ｘ－Ｙ平面視において略矩形形状を構成するよう配置されてよい。複数の単位構造が設けられた領域を活性領域と称する場合もある。活性領域の周囲には、活性領域における電界集中を防ぐ機能を有するエッジ終端構造が設けられてよい。エッジ終端構造は、ガードリング構造、フィールドプレート構造およびＪＴＥ（Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）構造の一以上を含んでよい。
本例の炭化珪素半導体装置１００は、炭化珪素基板１０を有する。炭化珪素基板１０は、いわゆるｍ面炭化珪素基板であってよい。炭化珪素基板１０のｍ軸方向は、Ｚ軸方向と平行であってよい。炭化珪素基板１０は、いわゆるＳｉ面炭化珪素基板であってもよい。炭化珪素基板１０のＳｉ軸方向は、Ｚ軸方向と平行であってよい。炭化珪素基板１０は、いわゆるＣ面炭化珪素基板であってよい。炭化珪素基板１０のＣ軸方向は、Ｚ軸方向と平行であってよい。炭化珪素基板１０は、いわゆるａ面炭化珪素基板であってよい。炭化珪素基板１０のａ軸方向は、Ｚ軸方向と平行であってよい。また、炭化珪素基板１０は、貫通転位密度が１×１０７ｃｍ－２未満の低転位自立基板であってよい。本例の炭化珪素基板１０は、ｎ＋型の基板である。
本例においては、基板および各層の導電型をｐ型およびｎ型の一方を用いて説明しているが、他の例においては基板および各層の導電型は、逆の導電型であってもよい。なお、ｎ型またはｐ型は、それぞれ電子または正孔が多数キャリアであることを意味する。ｎまたはｐの後に記載した＋または－について、＋はそれが記載されていないものよりもキャリア濃度が高く、－はそれが記載されていないものよりもキャリア濃度が低いことを意味する。
炭化珪素層１２は、炭化珪素基板１０よりも低い不純物濃度のｎ－型の炭化珪素層である。炭化珪素層１２は、低濃度ｎ型ドリフト層である。炭化珪素層１２は、炭化珪素基板１０の上面に設けられる。炭化珪素層１２は、エピタキシャル成長によって成膜されてよい。炭化珪素層１２の、炭化珪素基板１０側に対して反対側には、高濃度領域１４が形成されている。高濃度領域１４は、炭化珪素基板１０よりも不純物濃度が低く、炭化珪素層１２よりも不純物濃度が高いｎ型の炭化珪素層である。本例の高濃度領域１４は、高濃度ｎ型ドリフト層である。高濃度領域１４は、エピタキシャル成長によって成膜されてよい。高濃度領域１４の、炭化珪素層１２側に対して反対側には、ベース層１６が形成されている。本例のベース層１６は、ｐ型である。ベース層１６は、エピタキシャル成長によって成膜されてよい。
図１において、炭化珪素基板１０の下面には、ドレイン電極５４が設けられている。ドレイン電極５４の下方には、ドレイン電極パッド５６が設けられている。
炭化珪素半導体装置１００の上面側には、トレンチ構造が形成されている。具体的には、トレンチ３８は、ベース層１６の炭化珪素基板１０側に対して反対側の上面（炭化珪素半導体装置１００の上面側）からベース層１６を貫通して高濃度領域１４に達する。ベース層１６および高濃度領域１４（つまり、炭化珪素層）にはトレンチ３８が形成される。トレンチ３８の内壁に沿って、トレンチ３８の底部および側壁に遷移領域１８が形成されており、トレンチ３８内の遷移領域１８の内側に二酸化珪素層４２が形成されている。つまり、炭化珪素層と、二酸化珪素層４２との間に、遷移領域１８が設けられている。二酸化珪素層４２は、高温酸化（ＨＴＯ）により形成されてよい。遷移領域１８については、後で詳細に説明する。さらに、トレンチ３８内の二酸化珪素層４２の内側にゲート電極４４が形成されている。ゲート電極４４は、例えばポリシリコンで形成されている。二酸化珪素層４２により、ゲート電極４４が、高濃度領域１４およびベース層１６と絶縁されている。ゲート電極４４の一部は、トレンチ３８の上方からソース電極パッド５２側に突出してよい。また、ゲート電極４４上には、層間絶縁膜４８が形成されてよい。層間絶縁膜４８は、ゲート電極４４とソース電極パッド５２を絶縁する。
炭化珪素半導体装置１００のおもて面側には、ソース領域２２とコンタクト領域２５が選択的に設けられている。ソース領域２２とコンタクト領域２５は、ソース電極５０と接してよい。また、ソース領域２２は、トレンチ３８と接してよい。本例において、ソース領域２２はｎ＋型であり、コンタクト領域２５はｐ＋型である。ソース領域２２およびコンタクト領域２５は、ドーピングによって形成されてよい。
本例の高濃度領域１４には、第１ベース領域２６と第２ベース領域２８が選択的に設けられている。第１ベース領域２６の下端部は、トレンチ３８の底部よりもドレイン電極５４側に位置する。第２ベース領域２８の下端部は、トトレンチ３８の底部よりもドレイン電極５４側に位置する。第２ベース領域２８は、トレンチ３８の底部と深さ方向（Ｚ軸方向）において対向する位置に形成される。第２ベース領域２８のＸ軸方向における幅は、トレンチ３８のＸ軸方向における幅より広くてよい。トレンチ３８の底部は、第２ベース領域２８に達してもよいし、ベース層１６と第２ベース領域２８に挟まれた高濃度領域１４に位置し、第２ベース領域２８と接触しなくてもよい。本例において、トレンチ３８の底部は、第２ベース領域２８に達している。本例において、第１ベース領域２６および第２ベース領域２８は、ｐ＋型である。第１ベース領域２６および第２ベース領域２８は、たとえばアルミニウム元素がドーピングされている。
ゲート電極４４に所定の正電位が供給されることにより、ベース層１６に電荷反転領域（即ち、チャネル）が形成される。ソース電極５０（ソース電極パッド５２）およびドレイン電極５４（ドレイン電極パッド５６）間に所定の電位差が形成されると、チャネルを介してソース電極５０からドレイン電極５４へ電子電流が流れる。
図２は、領域Ａにおける炭化珪素半導体装置１００の構成を示す。領域Ａは、トレンチ３８近傍の二酸化珪素層４２、ベース層１６および高濃度領域１４を示している。
二酸化珪素層４２と炭化珪素層（ベース層１６および高濃度領域１４）の間には、遷移領域１８が設けられている。遷移領域１８は、酸素と炭素を含んでいる。また、遷移領域１８は、後述するＮＯガス雰囲気中で熱処理されているため、窒素も含んでいる。本例において、遷移領域１８が窒素を含んでいるため、遷移領域１８（炭化珪素層と二酸化珪素層４２の界面）の欠陥を低減することができる。したがって、炭化珪素半導体装置１００の電界効果移動度を高め、電気特性を向上することができる。今回、遷移領域１８の分析のため、炭化珪素半導体装置１００の遷移領域１８と同様の形成方法によりサンプルを作成した。
図３は、サンプル２００の形成方法の一例を示す図である。サンプル２００は、炭化珪素基板１０、炭化珪素層２０、二酸化珪素層４２および遷移領域１８を備える。炭化珪素層２０は、ベース層１６および高濃度領域１４のいずれかと同一である。まず、炭化珪素基板１０上に炭化珪素層２０を形成する炭化珪素層形成工程Ｓ１０１を実施する（Ｓ１０１）。本例の炭化珪素層２０の厚さは、３μｍ以上、７μｍ以下（例えば５μｍ）である。炭化珪素層形成工程Ｓ１０１は、エピタキシャル成長によって実施されてよい。なお、炭化珪素層形成工程Ｓ１０１を実施する前に、炭化珪素基板１０をＲＣＡ洗浄等で洗浄しておくことが好ましい。
次に、炭化珪素層２０上に二酸化珪素層４２を形成する二酸化珪素層形成工程Ｓ１０２を実施する（Ｓ１０２）。本例の二酸化珪素層４２の厚さは、３０ｎｍ以上（例えば６０ｎｍ）である。二酸化珪素層形成工程Ｓ１０２は、高温酸化（ＨＴＯ）により実施されてよい。高温酸化は、炭化珪素基板１０を載置したチャンバ内に、ジクロロシランとＮ２Ｏを導入して実施されてよい。高温酸化の処理温度は、一例として、８００℃である。二酸化珪素層形成工程Ｓ１０２は、他の公知の方法で実施されてよい。
二酸化珪素層４２を形成後、熱処理を行う熱処理工程Ｓ１０３を実施する（Ｓ１０３）。熱処理工程Ｓ１０３は、Ｎ２ガス９０％、ＮＯガス１０％のガス雰囲気中で実施してよい。熱処理工程の処理温度は、１３００℃以上１５００℃以下であってよい。熱処理工程Ｓ１０３の処理温度は、１３５０℃以上であってもよい。本例の熱処理工程Ｓ１０３の処理温度は、１３００℃である。本例の熱処理工程Ｓ１０３の処理時間は、１５分以上、４５分以下（例えば３０分）である。処理温度を高くし、また処理時間を長くすることで、遷移領域１８を効率よく形成することができる。熱処理工程Ｓ１０３により、遷移領域１８が形成される。また、熱処理工程Ｓ１０３により、ＮＯガスからの窒素が遷移領域１８に蓄積される。窒素が遷移領域１８に蓄積されることにより、遷移領域１８の欠陥が低減される。二酸化珪素層４２から窒素が導入されるため、二酸化珪素層４２に窒素が含まれる。
図４は、サンプル２００の遷移領域１８近傍をＳＩＭＳ分析した結果の濃度プロファイルの一例である。図４の（ａ）は、遷移領域１８の近傍の濃度プロファイルを示している。遷移領域１８の近傍とは、二酸化珪素層４２の一部、遷移領域１８および炭化珪素層２０の一部である。図４の（ａ）は、炭素、窒素、酸素および珪素の不純物濃度を示している。図４の（ａ）の横軸は、深さ（図４におけるＺ軸方向の深さ）である。
図４の（ｂ）は、サンプル２００の遷移領域１８近傍の層構造を示している。図４の（ｂ）において、図４の（ａ）に示されていない領域に関しては、深さ方向における長さを一部省略している。
図４の（ａ）を参照すると、酸素濃度は、二酸化珪素層４２中において、略一定の不純物濃度ｄ１ある。酸素濃度は、二酸化珪素層４２から遷移領域１８に到達した際に単調に減少し始め、炭化珪素層２０中において一定の不純物濃度となる。また、炭素濃度は、炭化珪素層２０中において、略一定の不純物濃度ｄ２である。炭素濃度は、炭化珪素層２０から遷移領域１８に到達した際に単調に減少し始め、二酸化珪素層４２中において一定の不純物濃度となる。
遷移領域１８は、二酸化珪素層４２中の酸素濃度が二酸化珪素層４２から炭化珪素層２０に向かって減少し始める位置から、炭化珪素層２０の炭素濃度が炭化珪素層２０から二酸化珪素層４２に向かって減少し始める位置までの領域であってよい。二酸化珪素層４２中の酸素濃度が減少し始める位置は、酸素濃度が、二酸化珪素層４２中の酸素濃度の最大値の９５％になる位置であってよく、９０％以下になる位置であってもよい。図４の（ａ）においては、当該位置におけるＸＹ面を第１面９１としている。二酸化珪素層４２中の酸素濃度の最大値とは、不純物濃度ｄ１であってよい。
また同様に、炭化珪素層２０の炭素濃度が減少し始める位置は、炭素濃度が、炭化珪素層２０中の炭素濃度の最大値の９５％以下になる位置であってよく、９０％以下になる位置であってもよい。図４の（ａ）においては、当該位置におけるＸＹ面を第２面９２としている。炭化珪素層２０中の炭素濃度の最大値とは、不純物濃度ｄ２であってよい。また、シリコン濃度は、遷移領域１８に到達した際に単調に減少し始め、二酸化珪素層４２中において一定の不純物濃度となる。
以上で説明した通り、遷移領域１８は炭化珪素層２０および二酸化珪素層４２の間に配置される。また、遷移領域１８は、炭素と酸素と窒素とを含んでいる。炭化珪素層２０に二酸化珪素層４２を成膜し、熱処理することにより、遷移領域１８を形成することができる。
遷移領域１８の窒素濃度は、ピークを有している。これは、熱処理工程Ｓ１０３により、ＮＯガスからの窒素が遷移領域１８に蓄積されるためである。本例において、遷移領域１８の窒素濃度の最大値は、１．０×１０２０ｃｍ－３以上である。遷移領域１８の窒素濃度の最大値が、１．０×１０２０ｃｍ－３以上であることにより、遷移領域１８の欠陥をより低減することができる。
また、遷移領域１８の窒素濃度の最大値は、二酸化珪素層４２の窒素濃度の最大値より大きくてよい。本例では、遷移領域１８の窒素濃度の最大値は、二酸化珪素層４２の窒素濃度の最大値の５倍以上である。二酸化珪素層４２の窒素濃度が最大値を示すのは、第２面９２である。遷移領域１８には、未結合手（ダングリングボンド）が二酸化珪素層４２に比べ多く存在する。したがって、遷移領域１８の未結合手が窒素と多く結合し、結果、遷移領域１８の窒素濃度の最大値は、二酸化珪素層４２の窒素濃度の最大値より大きくなる。
二酸化珪素層４２の窒素濃度の最大値は、炭化珪素層２０の窒素濃度の最大値より大きくてよい。つまり、第２面９２における窒素濃度は、第１面９１における窒素濃度より大きくてよい。窒素は、二酸化珪素層４２側から供給されるため、結果として、二酸化珪素層４２の窒素濃度の最大値は、炭化珪素層２０の窒素濃度の最大値より大きくなる。
また、遷移領域１８の厚さは、３ｎｍ以上であってよい。遷移領域１８の厚さは、３ｎｍ以上にすることにより、窒素を十分蓄積することができる。遷移領域１８の厚さは、５ｎｍ以下であってよい。遷移領域１８の厚さは、５ｎｍ以下にすることにより、電気特性が悪化することを防ぐことができる。本例において、遷移領域１８の厚さは、４ｎｍである。なお、遷移領域１８の窒素濃度の最大値の半値全幅は、１．０ｎｍ以下であってよい。遷移領域１８の窒素濃度の最大値の半値全幅を狭くすることにより、遷移領域１８の厚さを５ｎｍ以下にすることができる。
図５は、炭化珪素層２０をＬＥＥＤ分析した結果の一例を示す図である。図５では、炭化珪素層形成工程Ｓ１０１実施後のサンプル２００の炭化珪素層２０の表面をＬＥＥＤ分析している。炭化珪素層形成工程Ｓ１０１実施後のサンプル２００の炭化珪素層２０を炭化珪素層２０－１とする。ＬＥＥＤ分析とは、低速電子線回折である。また、図５では、画像をある一定の閾値で白黒２値化している。図５では、ある一定領域の炭化珪素層２０－１を示している。
図５において、スポット（図５中の黒い点）が一定の間隔で配置されている。したがって、ＬＥＥＤ分析により、炭化珪素層２０－１は、結晶構造であると判定することができる。スポットが一定の間隔で配置されているかどうかは、例えば、図５のスポットが配列されている配列方向に並んでいる各スポットが識別できるかどうかで判定してよい。配列方向とは、少なくとも３つ以上のスポットが配列されている方向である。図５の例では、配列方向は、Ｄ１でもＤ２でもよい。図５の例では、スポット８２が識別できるかどうかは、配列方向Ｄ１に並んでいる各スポットが黒い点として鮮明であればよい。黒い点が識別できれば、炭化珪素層２０－１は、結晶構造であると判定してよい。
図６は、ＮＯガスで熱処理した炭化珪素層２０をＬＥＥＤ分析した結果の一例を示す図である。図６では、熱処理工程Ｓ１０３実施後のサンプル２００を、ＨＦ（フッ酸）で二酸化珪素層４２のみ除去した後、炭化珪素層２０の二酸化珪素層４２を除去した表面をＬＥＥＤ分析している。熱処理工程Ｓ１０３実施後のサンプル２００の炭化珪素層２０を炭化珪素層２０－３とする。また、図６においても、画像をある一定の閾値で白黒２値化している。
図６において、図５に比べ、スポットが一定の間隔で配置されておらず黒い点の配列が識別できない。図６において、配列方向を規定することができない。そのため、図６において、各スポットは一定の間隔で配置されていないと判定できる。したがって、図６において、ＬＥＥＤ分析により、炭化珪素層２０は、結晶に乱れが生じていると判定することができる。つまり、ＮＯガスで熱処理した炭化珪素層２０－３には歪が生じている。
図７は、二酸化珪素層４２形成後の炭化珪素層２０をＬＥＥＤ分析した結果の一例を示す図である。図７では、二酸化珪素層形成工程Ｓ１０２実施後のサンプル２００を、ＨＦ（フッ酸）で二酸化珪素層４２のみ除去した後、炭化珪素層２０の二酸化珪素層４２を除去した表面をＬＥＥＤ分析している。酸化珪素層形成工程Ｓ１０２実施後のサンプル２００の炭化珪素層２０を炭化珪素層２０－２とする。また、図７においても、画像をある一定の閾値で白黒２値化している。
図７において、スポットが観察されない。したがって、二酸化珪素層４２形成後において、炭化珪素層２０－２の表面は非晶質（アモルファス）化していると判定することができる。
図８は、酸素について炭化珪素層２０をＸＰＳ分析した結果の一例を示す図である。図８において、炭化珪素層２０－１（図５）および炭化珪素層２０－２（図７）の結果を示している。ＸＰＳとは、Ｘ線光電分光方法である。
図８において、炭化珪素層２０－２は、炭化珪素層２０－１に比べピークが増加している。したがって、二酸化珪素層形成工程Ｓ１０２を実施することにより、炭化珪素層２０－２の表面に酸素を残存させることができる。
図９は、窒素について炭化珪素層２０をＸＰＳ分析した結果の一例を示す図である。図９において、炭化珪素層２０－３（図６）の結果を示している。
図９において、炭化珪素層２０－３は、窒素のピークが存在している。したがって、熱処理工程Ｓ１０３を実施することにより、炭化珪素層２０－３の表面に窒素を存在させることができる。
図１０は、珪素について炭化珪素層２０をＸＰＳ分析した結果の一例を示す図である。図１０において、炭化珪素層２０－１（図５）および炭化珪素層２０－３（図６）の結果を示している。
図１０において、炭化珪素層２０－１および炭化珪素層２０－３は、炭化珪素のピークが存在している。また、炭化珪素層２０－３は、炭化珪素層２０－１と比べ、不完全な二酸化珪素（ＳｉＯｘ）のピークが高くなっている。以上より、炭化珪素層２０－３は、炭化珪素層２０－１と比べ、不完全な二酸化珪素が存在していると判定できる。
図１１は、透過電子顕微鏡像で撮像した遷移領域１８近傍を示す図である。図１１において、遷移領域１８の近傍とは、二酸化珪素層４２の一部、遷移領域１８および炭化珪素層２０の一部である。図１１では、画像をある一定の閾値で白黒２値化している。
図１１において、遷移領域１８は、結晶が乱れている領域であってよい。結晶が乱れているとは、コントラストにより規定されてよい。つまり、コントラストが不鮮明な領域を遷移領域１８としてよい。図１１において、遷移領域１８は、白黒の明暗がはっきりしない領域である。
図１２は、遷移領域１８をＥＥＬＳ分析した結果を示す図である。ＥＥＬＳとは、電子エネルギー損失分光である。図１２の横軸は、損失エネルギー、縦軸は深さを示す。図１２の例では、－１．０ｎｍからー１．６ｎｍの深さ位置の波形では、ΠーＣ結合のピークが存在している。したがって、遷移領域１８において、過剰の炭素が混入していると判定できる。
図１３は、遷移領域１８の層構成を詳細に示す図である。遷移領域１８は、二酸化珪素変質層６６、混合層６４および炭化珪素変質層６２を有している。二酸化珪素変質層６６は、二酸化珪素層４２の下方に設けられる。混合層６４は、二酸化珪素変質層６６の下方に設けられる。炭化珪素変質層６２は、混合層６４の下方に設けられる。
二酸化珪素変質層６６、混合層６４および炭化珪素変質層６２は、ＳＩＭＳ分析から判別できる。炭素濃度の最大値は、炭化珪素変質層６２、混合層６４、二酸化珪素変質層６６の順に大きい。また、酸素濃度の最大値は、二酸化珪素変質層６６、混合層６４、炭化珪素変質層６２の順に大きい。また、窒素濃度の最大値は、混合層６４、二酸化珪素変質層６６、炭化珪素変質層６２の順に大きい。このように、ＳＩＭＳ分析、ＸＰＳ分析等から二酸化珪素変質層６６、混合層６４および炭化珪素変質層６２を判別できる。
炭化珪素変質層６２は、窒化不完全炭化珪素層７２、不完全炭化珪素層７０および非晶質炭化珪素層６８を有してよい。窒化不完全炭化珪素層７２は、混合層６４の下方に設けられてよい。不完全炭化珪素層７０は、窒化不完全炭化珪素層７２の下方に設けられてよい。不完全炭化珪素層７０は、窒素を含まなくてよい。非晶質炭化珪素層６８は、不完全炭化珪素層７０の下方に設けられてよい。非晶質炭化珪素層６８は、酸素を含まなくてよい。ＳＩＭＳ分析、ＸＰＳ分析、ＥＥＬＳ分析等から窒化不完全炭化珪素層７２、不完全炭化珪素層７０および非晶質炭化珪素層６８を判別できる。また、非晶質であるかは、ＬＥＥＤ分析や透過電子顕微鏡により判定されてよい。
二酸化珪素変質層６６は、炭化不完全二酸化珪素層７４および不完全二酸化珪素層７６を有してよい。炭化不完全二酸化珪素層７４は、混合層６４の上方に設けられてよい。不完全二酸化珪素層７６は、炭化不完全二酸化珪素層７４の上方に設けられてよい。不完全二酸化珪素層７６は、炭素を含まなくてよい。ＳＩＭＳ分析、ＸＰＳ分析等から炭化不完全二酸化珪素層７４および不完全二酸化珪素層７６を判別できる。
炭化珪素層２０は、歪炭化珪素層８０および結晶炭化珪素層７８を有してよい。歪炭化珪素層８０は、遷移領域１８の下方に設けられてよい。歪炭化珪素層８０は、ＬＥＥＤ分析により規定されてよい。つまり、図６に示した通り、ＬＥＥＤ分析においてスポットが一定の間隔で配置されているかどうかで歪炭化珪素層８０を判別してよい。結晶炭化珪素層７８は、歪炭化珪素層８０の下方に設けられてよい。
図１４は、サンプル２００の形成方法の他の例を示す図である。まず、炭化珪素基板１０上に炭化珪素層２０を形成する炭化珪素層形成工程Ｓ２０１を実施する（Ｓ２０１）。炭化珪素層形成工程Ｓ２０１は、図３の炭化珪素層形成工程Ｓ１０１と同一であってよい。
次に、第１熱処理工程Ｓ２０２を実施する（Ｓ２０２）。第１熱処理工程Ｓ２０２の処理温度は、１２００℃以上１３００℃未満であってよい。第１熱処理工程Ｓ２０２は、Ｎ２ガス９０％、ＮＯガス１０％のガス雰囲気中で実施してよい。本例の第１熱処理工程Ｓ２０２の処理時間は、５分以上、１０分以下である。第１熱処理工程Ｓ２０２を実施することにより、炭化珪素層２０の上方に窒化層２１が形成される。また、窒化層２１の上方に、二酸化珪素層４２－１が形成される。二酸化珪素層４２－１の厚さは、例えば、１ｎｍ以下である。二酸化珪素層４２－１が設けられるため、二酸化珪素形成工程Ｓ２０３および第２熱処理工程Ｓ２０４における酸化を少なくすることができる。
窒化層２１および二酸化珪素層４２－１の形成後、二酸化珪素形成工程Ｓ２０３を実施する。二酸化珪素層形成工程Ｓ２０３は、高温酸化（ＨＴＯ）により実施されてよい。高温酸化は、ジクロロシランとＮ２Ｏを導入して実施されてよい。高温酸化の処理温度は、一例として、８００℃である。なお、高温酸化は、ジクロロシランの代わりにモノシランを導入することにより実施されてよい。二酸化珪素形成工程Ｓ２０３を実施することにより、二酸化珪素層４２－２が形成される。二酸化珪素層４２－２の厚さは、例えば、２ｎｍである。また、酸化珪素形成工程Ｓ２０３を実施することにより、窒化層２１の窒素が抜けてしまう。
二酸化珪素形成工程Ｓ２０３を実施後、第２熱処理工程Ｓ２０４を実施する（Ｓ２０４）。第２熱処理工程Ｓ２０４の処理温度は、第１熱処理工程Ｓ２０２の処理温度より５０℃以上高くてよい。一例として、第２熱処理工程Ｓ２０４の処理温度は、第１熱処理工程Ｓ２０２の処理温度より１００℃高くてよい。第２熱処理工程Ｓ２０４の処理温度は、１３００℃以上１３３０℃以下であってよい。第２熱処理工程Ｓ２０４は、Ｎ２ガス９０％、ＮＯガス１０％のガス雰囲気中で実施してよい。本例の第２熱処理工程Ｓ２０４の処理時間は、５分以上、１５分以下である。第１熱処理工程Ｓ２０２および第２熱処理工程Ｓ２０４の処理時間の合計は、３０分以下であることが好ましい。第２熱処理工程Ｓ２０４の処理温度を第１熱処理工程Ｓ２０２の処理温度より高くすることにより、窒化層２１に十分に窒素を導入することができ、炭化珪素層２０界面の欠陥を低減することができる。第２熱処理工程Ｓ２０４を実施することにより、炭化珪素層２０界面近傍には遷移領域１８が形成される。遷移領域１８は、窒化層２１を含んでよい。
なお、第１熱処理工程Ｓ２０２のガス雰囲気と第２熱処理工程Ｓ２０４のガス雰囲気は、異なってよい。例えば、第１熱処理工程Ｓ２０２は、Ｎ２ガス９２％、ＮＯガス８％のガス雰囲気中で実施し、第２熱処理工程Ｓ２０４は、Ｎ２ガス８８％、ＮＯガス１２％のガス雰囲気中で実施する。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順序で実施することが必須であることを意味するものではない。
１０・・炭化珪素基板、１２・・炭化珪素層、１４・・高濃度領域、１６・・ベース層、１８・・遷移領域、２０・・炭化珪素層、２１・・窒化層、２２・・ソース領域、２５・・コンタクト領域、２６・・第１ベース領域、２８・・第２ベース領域、３８・・トレンチ、４２・・二酸化珪素層、４４・・ゲート電極、４８・・層間絶縁膜、５０・・ソース電極、５２・・ソース電極パッド、５４・・ドレイン電極、５６・・ドレイン電極パッド、６２・・炭化珪素変質層、６４・・混合層、６６・・二酸化珪素変質層、６８・・非晶質炭化珪素層、７０・・不完全炭化珪素層、７２・・窒化不完全炭化珪素層、７４・・炭化不完全二酸化珪素層、７６・・不完全二酸化珪素層、７８・・結晶炭化珪素層、８０・・歪炭化珪素層、８２・・スポット、９１・・第１面、９２・・第２面、１００・・炭化珪素半導体装置、２００・・サンプル

Claims (10)

  1. 炭化珪素層と、
    前記炭化珪素層の上方に設けられ、窒素を含む二酸化珪素層と、
    前記炭化珪素層および前記二酸化珪素層の間に配置され、炭素と酸素と窒素とを含む遷移領域と
    を備え、
    前記遷移領域の窒素濃度の最大値は、１．０×１０２０ｃｍ－３以上である
    炭化珪素半導体装置。
  2. 前記遷移領域の窒素濃度の最大値は、前記二酸化珪素層の窒素濃度の最大値の５倍以上である
    請求項１に記載の炭化珪素半導体装置。
  3. 前記二酸化珪素層の窒素濃度の最大値は、前記炭化珪素層の窒素濃度の最大値より大きい
    請求項１または２に記載の炭化珪素半導体装置。
  4. 前記遷移領域の窒素濃度の最大値の半値全幅は、１．０ｎｍ以下である
    請求項１から３のいずれか一項に記載の炭化珪素半導体装置。
  5. 前記遷移領域の厚さは、３ｎｍ以上である
    請求項１から４のいずれか一項に記載の炭化珪素半導体装置。
  6. 前記遷移領域の厚さは、５ｎｍ以下である
    請求項１から５のいずれか一項に記載の炭化珪素半導体装置。
  7. 前記炭化珪素層は、
    前記遷移領域の下方に設けられ、ＬＥＥＤ分析により規定される歪炭化珪素層と
    前記歪炭化珪素層の下方に設けられる結晶炭化珪素層と、
    を有する
    請求項１から６のいずれか一項に記載の炭化珪素半導体装置。
  8. 前記遷移領域は、
    前記二酸化珪素層の下方に設けられる二酸化珪素変質層と、
    前記二酸化珪素変質層の下方に設けられる混合層と、
    前記混合層の下方に設けられる炭化珪素変質層と、
    を有し、
    炭素濃度の最大値は、前記炭化珪素変質層、前記混合層、前記二酸化珪素変質層の順に大きく、
    酸素濃度の最大値は、前記二酸化珪素変質層、前記混合層、前記炭化珪素変質層の順に大きく、
    窒素濃度の最大値は、前記混合層、前記二酸化珪素変質層、前記炭化珪素変質層の順に大きい
    請求項１から７のいずれか一項に記載の炭化珪素半導体装置。
  9. 前記炭化珪素変質層は、
    前記混合層の下方に設けられる窒化不完全炭化珪素層と、
    前記窒化不完全炭化珪素層の下方に設けられ、窒素を含まない不完全炭化珪素層と、
    前記不完全炭化珪素層の下方に設けられ、酸素を含まない非晶質炭化珪素層と
    を有し、
    前記二酸化珪素変質層は、
    前記混合層の上方に設けられる炭化不完全二酸化珪素層と、
    前記炭化不完全二酸化珪素層の上方に設けられ、炭素を含まない不完全二酸化珪素層と
    を有する
    請求項８に記載の炭化珪素半導体装置。
  10. 前記炭化珪素層にはトレンチが設けられ、
    前記トレンチの内部に、前記二酸化珪素層が形成される
    請求項１から９のいずれか一項に記載の炭化珪素半導体装置。
JP2020147099A 2020-09-01 2020-09-01 炭化珪素半導体装置 Pending JP2022041725A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020147099A JP2022041725A (ja) 2020-09-01 2020-09-01 炭化珪素半導体装置
US17/385,985 US11888035B2 (en) 2020-09-01 2021-07-27 Silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020147099A JP2022041725A (ja) 2020-09-01 2020-09-01 炭化珪素半導体装置

Publications (1)

Publication Number Publication Date
JP2022041725A true JP2022041725A (ja) 2022-03-11

Family

ID=80357049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020147099A Pending JP2022041725A (ja) 2020-09-01 2020-09-01 炭化珪素半導体装置

Country Status (2)

Country Link
US (1) US11888035B2 (ja)
JP (1) JP2022041725A (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8877340B2 (en) * 2010-07-27 2014-11-04 International Business Machines Corporation Graphene growth on a non-hexagonal lattice
US8541769B2 (en) * 2010-11-09 2013-09-24 International Business Machines Corporation Formation of a graphene layer on a large substrate
DE112012003035B4 (de) * 2011-07-20 2024-01-18 Sumitomo Electric Industries, Ltd. Siliziumkarbidsubstrat und Verfahren zur Herstellung einer Halbleitervorrichtung
WO2014103186A1 (ja) * 2012-12-27 2014-07-03 パナソニック株式会社 炭化珪素半導体装置およびその製造方法
CN108028282B (zh) * 2015-10-16 2021-06-15 富士电机株式会社 半导体装置和半导体装置的制造方法
JP6759563B2 (ja) * 2015-11-16 2020-09-23 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6848317B2 (ja) * 2016-10-05 2021-03-24 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6648852B1 (ja) 2019-04-26 2020-02-14 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US11267987B2 (en) * 2019-10-30 2022-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Chemical mechanical polishing slurry composition and method of polishing metal layer

Also Published As

Publication number Publication date
US20220069089A1 (en) 2022-03-03
US11888035B2 (en) 2024-01-30

Similar Documents

Publication Publication Date Title
JP6720962B2 (ja) 縦型炭化珪素半導体装置のトレンチのアニール処理装置、縦型炭化珪素半導体装置の製造方法および縦型炭化珪素半導体装置
US7557007B2 (en) Method for manufacturing semiconductor device
WO2014054121A1 (ja) 半導体装置、半導体装置の製造方法
US20060038243A1 (en) Transistor and method of manufacturing the same
US11295951B2 (en) Wide band gap semiconductor device and method for forming a wide band gap semiconductor device
KR20140112009A (ko) 탄화규소 반도체 장치의 제조방법
CN101017846A (zh) 半导体器件及其制造方法
JP2006066439A (ja) 半導体装置およびその製造方法
JP2024111334A (ja) 半導体装置
KR20090119858A (ko) 게이트 산화물 완전도를 향상시키기 위해 통합된 수소 어닐링과 게이트 산화
JP7023882B2 (ja) 半導体装置の製造方法、基板の製造方法、半導体装置、基板、及び、基板の製造装置
JP2015233146A (ja) 半導体装置、半導体装置の製造方法
US5952679A (en) Semiconductor substrate and method for straightening warp of semiconductor substrate
JP6558462B2 (ja) 半導体装置
CN102150271A (zh) Mosfet和制造mosfet的方法
US11862686B2 (en) Nitride semiconductor device
JP6035763B2 (ja) ゲート酸化膜の形成方法及び炭化珪素半導体装置の製造方法
JP2022041725A (ja) 炭化珪素半導体装置
JP5921089B2 (ja) エピタキシャルウエハの製造方法及び半導体装置の製造方法
JP6773198B1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2012156269A (ja) 半導体装置の製造方法
JP2006080273A (ja) 炭化珪素半導体装置及びその製造方法
JP5436046B2 (ja) 炭化珪素半導体装置の製造方法
US20220406931A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP4826036B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240718

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20241022