JP2016054329A - 半導体基板製品の製造方法及びこれに利用されるエッチング方法 - Google Patents

半導体基板製品の製造方法及びこれに利用されるエッチング方法 Download PDF

Info

Publication number
JP2016054329A
JP2016054329A JP2016003927A JP2016003927A JP2016054329A JP 2016054329 A JP2016054329 A JP 2016054329A JP 2016003927 A JP2016003927 A JP 2016003927A JP 2016003927 A JP2016003927 A JP 2016003927A JP 2016054329 A JP2016054329 A JP 2016054329A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
silicon film
etching
aqueous solution
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016003927A
Other languages
English (en)
Other versions
JP6151384B2 (ja
Inventor
雅史 榎戸
Masafumi Enokido
雅史 榎戸
稲葉　正
Tadashi Inaba
正 稲葉
篤史 水谷
Atsushi Mizutani
篤史 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Publication of JP2016054329A publication Critical patent/JP2016054329A/ja
Application granted granted Critical
Publication of JP6151384B2 publication Critical patent/JP6151384B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Weting (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】アルカリ金属を必須の成分として含むことなく、極力シンプルな構成で達成された、高速かつ的確な（ディフェクトを抑えた）エッチングを利用する半導体基板製品の製造方法及びそのエッチング方法を提供する。【解決手段】４級アルキルアンモニウム水酸化物を７質量％以上２５質量％以下含む水溶液を準備する工程と、多結晶シリコン膜またはアモルファスシリコン膜からなるシリコン膜を有する半導体基板を準備する工程と、前記半導体基板に前記水溶液を８０℃以上に加熱して適用し、前記シリコン膜の少なくとも一部をエッチングする工程とを有する半導体基板製品の製造方法。【選択図】図１

Description

本発明は、半導体基板製品の製造方法及びこれに利用されるエッチング方法に関する。
従来、ＤＲＡＭのキャパシタ構造としてコンケーブ型が採用されてきた。この構造では、シリンダ孔内に下部電極膜を形成し、その内側面のみを電極として機能させる。これによれば、確かにキャパシタの占める面積を小さくすることができるが、シリンダ孔の径も必然的に縮小する。一方でＤＲＡＭのデバイス動作に必要な容量は確保しなければならない。この両者を満たすため、シリンダ孔の深さは益々深くなり、その微細加工技術面での対応が難しくなってきている。
キャパシタ構造のアスペクト比を抑える努力もなされているものの、微細なシリンダ構造やその孔を精度良く加工して形成することは、それ自体容易ではない。通常、この加工はウエットエッチングによって行われている。すなわち、エッチング液により、ナノメートル〜サブマイクロメートルサイズで深さのあるシリンダ壁をもつ筒状構造を半導体基板に残すよう、その内外の部材を除去しなければならない。特にシリンダ孔内もしくはシリンダ構造間の部材の除去は、包囲された空間から材料をえぐり取るように除去しなければならず、ウエットエッチングにより行う加工として困難を伴う。
特開２００６−３５１８１３号公報 特開２００６−０５４３６３号公報
単結晶のシリコンに対するエッチング液としてアルカリ化合物を主成分とするものを提案した例はある（特許文献１、２等参照）。しかし、多結晶シリコン膜またはアモルファスシリコン膜の除去性に関する研究例はあまりなく、新たな研究開発が望まれた。
特に近年半導体デバイスの構造に関する一層の効率化の要請を受け、エッチングについても高速化が欠かせない課題となっている。アルカリ性を高め、ＫＯＨなどのアルカリ金属水酸化物の溶液を用いることが考えられる。これにより高速エッチングは達成されるが、アルカリ金属は半導体素子の性能を劣化させる懸念があり、できればその製造材料としての使用を避けたい。上記のように未明の点の多い多結晶シリコンまたはアモルファスシリコンのエッチングに関し、アルカリ金属を必須の成分として含むことなく、シンプルな構成で達成することができる、高速かつ的確な（ディフェクトを抑えた）エッチング方法及びこれを利用する半導体基板製品の製造方法の提供を目的とする。
上記の課題は以下の手段により解決された。
〔１〕
４級アルキルアンモニウム水酸化物を７質量％以上２５質量％以下含む水溶液（ａ２）を準備する工程と、
多結晶シリコン膜またはアモルファスシリコン膜からなるシリコン膜を有する半導体基板を準備する工程と、
前記半導体基板に前記水溶液（ａ２）を８０℃以上に加熱して適用し、前記シリコン膜の少なくとも一部をエッチングする工程とを有する半導体基板製品の製造方法を実施するに当たり、
前記水溶液（ａ２）として、下記工程（Ｉ）においてエッチングに用いた４級アルキルアンモニウム水酸化物を含む水溶液（ａ１）を回収した再使用液を使用する、半導体基板製品の製造方法。
工程（Ｉ）：
多結晶シリコン膜またはアモルファスシリコン膜からなるシリコン膜を有する半導体基板に、４級アルキルアンモニウム水酸化物を７質量％以上２５質量％以下含む水溶液（ａ１）を８０℃以上に加熱して適用し、前記シリコン膜の少なくとも一部をエッチングする工程。
〔２〕
前記水溶液（ａ１）および（ａ２）を密閉された系内に流通させてエッチングに用いるか、または、窒素フロー下で流通させてエッチングに用いる、〔１〕に記載の半導体基板製品の製造方法。
〔３〕
前記工程（Ｉ）における前記水溶液（ａ１）を循環して前記水溶液（ａ２）として再使用する、〔１〕または〔２〕に記載の半導体基板製品の製造方法。
〔４〕
前記エッチングを枚葉式洗浄装置によりで行う、〔１〕〜〔３〕のいずれか１項に記載の半導体基板製品の製造方法。
〔５〕
下記工程（Ｉ）の後、下記工程（II）を繰り返すことを含む半導体基板製品の製造方法。
工程（Ｉ）：
多結晶シリコン膜またはアモルファスシリコン膜からなるシリコン膜を有する半導体基板に、４級アルキルアンモニウム水酸化物を７質量％以上２５質量％以下含む水溶液を８０℃以上に加熱して適用し、前記シリコン膜の少なくとも一部をエッチングする工程；
工程（II）：
前工程でエッチングに用いた水溶液を回収して再使用液として用い、多結晶シリコン膜またはアモルファスシリコン膜からなるシリコン膜を有する半導体基板に、前記再使用液を８０℃以上に加熱して適用し、前記シリコン膜の少なくとも一部をエッチングする工程。
〔６〕
下記工程（Ｉａ）の後、下記工程（IIａ）を繰り返すことを含む半導体基板製品の製造方法。
工程（Ｉａ）：
多結晶シリコン膜またはアモルファスシリコン膜からなるシリコン膜を有する半導体基板上の温度を８５℃以上とし、この半導体基板に、４級アルキルアンモニウム水酸化物を９質量％以上１５質量％以下含む水溶液を９０℃以上に加熱して適用し、前記シリコン膜の少なくとも一部をエッチングする工程；
工程（IIａ）：
前工程でエッチングに用いた水溶液を回収して再使用液として用い、多結晶シリコン膜またはアモルファスシリコン膜からなるシリコン膜を有する半導体基板上の温度を８５℃以上とし、この半導体基板に前記再使用液を９０℃以上に加熱して適用し、前記シリコン膜の少なくとも一部をエッチングする工程。
〔７〕
前記水溶液を１週間以内で交換する、〔５〕または〔６〕に記載の半導体基板製品の製造方法。
〔８〕
前記水溶液および再使用液を密閉された系内に流通させてエッチングに用いるか、または、窒素フロー下で流通させてエッチングに用いる、〔５〕〜〔７〕のいずれか１項に記載の半導体基板製品の製造方法。
〔９〕
前記水溶液または再使用液を循環して再使用する、請求項５〜８のいずれか１項に記載の半導体基板製品の製造方法。
〔１０〕
前記エッチングを枚葉式洗浄装置により行う、〔５〕〜〔９〕のいずれか１項に記載の半導体基板製品の製造方法。
〔１１〕
４級アルキルアンモニウム水酸化物を９質量％以上１５質量％以下含む水溶液（ａ４）を準備する工程と、
多結晶シリコン膜またはアモルファスシリコン膜からなるシリコン膜を有する半導体基板を準備する工程と、
前記半導体基板上の温度を８５℃以上とし、前記半導体基板に前記水溶液（ａ４）を９０℃以上に加熱して適用し、前記シリコン膜の少なくとも一部をエッチングする工程とを有する半導体基板製品の製造方法を実施するに当たり、
前記水溶液（ａ４）として、下記工程（Ｉａ）においてエッチングに用いた４級アルキルアンモニウム水酸化物を含む水溶液（ａ３）を回収した再使用液を使用する、半導体基板製品の製造方法。
工程（Ｉａ）：
多結晶シリコン膜またはアモルファスシリコン膜からなるシリコン膜を有する半導体基板上の温度を８５℃以上とし、この半導体基板に、４級アルキルアンモニウム水酸化物を９質量％以上１５質量％以下含む水溶液（ａ３）を９０℃以上に加熱して適用し、前記シリコン膜の少なくとも一部をエッチングする工程。
〔１２〕
前記水溶液（ａ３）および（ａ４）を密閉された系内に流通させてエッチングに用いるか、または、窒素フロー下で流通させてエッチングに用いる、〔１１〕に記載の半導体基板製品の製造方法。
〔１３〕
前記工程（Ｉａ）における前記水溶液（ａ３）を循環して前記水溶液（ａ４）として再使用する、請求項１１または１２に記載の半導体基板製品の製造方法。
〔１４〕
前記エッチングを枚葉式洗浄装置により行う、〔１１〕〜〔１３〕のいずれか１項に記載の半導体基板製品の製造方法。
〔１５〕
前記半導体基板を準備する工程において、前記シリコン膜を含む多層膜構造を形成し、かつ前記半導体基板に凹凸を形成しておき、その後、
前記凹凸表面の少なくとも上面と凹部壁面とに導電膜を形成する工程と、
前記導電膜上に埋設膜を付与して前記凹部を該埋設膜で充填する工程と、
前記上面に付与された導電膜部分および前記埋設膜の一部を除去して、前記半導体基板のシリコン膜を露出させる工程とを有し、次いで、
前記シリコン膜のエッチング工程において、前記半導体基板に前記水溶液を付与して、前記凹部壁面の導電膜は残しつつ、前記露出したシリコン膜と前記埋設膜とを除去する〔１〕〜〔４〕および〔１１〕〜〔１４〕のいずれか１項に記載の半導体基板製品の製造方法。
〔１６〕
前記半導体基板がＴｉ化合物を含み、該Ｔｉ化合物に対して、前記シリコン膜部分を選択的にエッチングする〔１〕〜〔１５〕のいずれか１項に記載の半導体基板製品の製造方法。
〔１７〕
前記シリコン膜のエッチングレート（ＥＲｓ）とＴｉ化合物のエッチングレート（ＥＲｅ）との比率（ＥＲｓ／ＥＲｅ）を１００以上とする〔１６〕に記載の半導体基板製品の製造方法。
〔１８〕
前記水溶液が４級アルキルアンモニウム水酸化物を１種のみ含む〔１〕〜〔１７〕のいずれか１項に記載の半導体基板製品の製造方法。
〔１９〕
前記シリコン膜の一部または全てを除去することにより、キャパシタとなる凹凸形状を形成する〔１〕〜〔１８〕のいずれか１項に記載の半導体基板製品の製造方法。
〔２０〕
前記凹凸形状として、アスペクト比（深さ／開口幅）１５〜１００のシリンダ構造を形成する〔１９〕に記載の半導体基板製品の製造方法。
〔２１〕
前記シリコン膜に対する水溶液の適用を不活性雰囲気下で行う〔１〕〜〔２０〕のいずれか１項に記載の半導体基板製品の製造方法。
〔２２〕
前記４級アルキルアンモニウム水酸化物がメチル基またはエチル基を３個以上含む化合物である〔１〕〜〔２１〕のいずれか１項に記載の半導体基板製品の製造方法。
〔２３〕
前記水溶液が金属隠蔽剤を０．０００１〜０．１質量％含有する〔１〕〜〔２２〕のいずれか１項に記載の半導体基板製品の製造方法。
〔２４〕
酸化膜の除去処理が施されていない前記多結晶シリコン膜またはアモルファスシリコン膜からなるシリコン膜に前記水溶液を適用する〔１〕〜〔２３〕のいずれか１項に記載の半導体基板製品の製造方法。
〔２５〕
超純水による半導体基板の洗浄工程、シリコン酸化膜の除去工程、再度の超純水による半導体基板の水洗浄工程の後、上記エッチングを実施する〔１〕〜〔２３〕のいずれか１項に記載の半導体基板製品の製造方法。
〔２６〕
シリコン酸化膜除去工程の後、加温した超純水で水洗浄する〔２５〕に記載の半導体基板製品の製造方法。
〔２７〕
前記洗浄工程に窒素置換した超純水を使用する〔２５〕または〔２６〕に記載の半導体基板製品の製造方法。
〔２８〕
前記水溶液の前記シリコン膜への適用を下記Ａ及びＢのいずれかのプロセスで行う〔１〕〜〔２７〕のいずれか１項に記載の半導体基板製品の製造方法。
〔Ａ：加熱タンク内および／またはインラインで前記特定温度の水溶液を吐出して該溶液を前記シリコン膜に接触させる。〕
〔Ｂ：浴槽内の前記水溶液を前記特定温度とし、前記シリコン膜を該水溶液に浸漬させて接触させる。〕
〔２９〕
前記Ａプロセスにおいて、半導体基板の回転数１０００ｒｐｍ以上でエッチングする〔２８〕に記載の半導体基板製品の製造方法。
〔３０〕
前記Ａプロセスにおいて、薬液ノズルを２０往復／分以上、半導体基板の中心から２ｃｍ以上平行移動させながらエッチングする〔２９〕に記載の半導体基板製品の製造方法。
〔３１〕
前記水溶液の温度をタンク温度またはウェハ表面温度で管理する〔１〕〜〔３０〕のいずれか１項に記載の半導体基板製品の製造方法。
〔３２〕
４級アルキルアンモニウム水酸化物を７質量％以上２５質量％以下含む水溶液（ａ２）を準備する工程と、該水溶液を温度８０℃以上に加熱し、多結晶シリコン膜またはアモルファスシリコン膜に適用して、該膜の少なくとも一部を除去する工程とを含むエッチング方法を実施するに当たり、
前記水溶液（ａ２）として、下記工程（Ｉｂ）においてエッチングに用いた４級アルキルアンモニウム水酸化物を含む水溶液（ａ１）を回収した再使用液を使用する、エッチング方法。
工程（Ｉｂ）：
多結晶シリコン膜またはアモルファスシリコン膜に、４級アルキルアンモニウム水酸化物を７質量％以上２５質量％以下含む水溶液（ａ１）を８０℃以上に加熱して適用し、該膜の少なくとも一部をエッチングする工程。
〔３３〕
４級アルキルアンモニウム水酸化物を９質量％以上１５質量％以下含む水溶液（ａ４）を準備する工程と、該水溶液を温度９０℃以上に加熱し、８５℃以上とした多結晶シリコン膜またはアモルファスシリコン膜に適用して、該膜の少なくとも一部を除去する工程とを含むエッチング方法を実施するに当たり、
前記水溶液（ａ４）として、下記工程（Ｉｃ）においてエッチングに用いた４級アルキルアンモニウム水酸化物を含む水溶液（ａ３）を回収した再使用液を使用する、エッチング方法。
工程（Ｉｃ）：
８５℃以上とした多結晶シリコン膜またはアモルファスシリコン膜に、４級アルキルアンモニウム水酸化物を９質量％以上１５質量％以下含む水溶液（ａ３）を９０℃以上に加熱して適用し、該膜の少なくとも一部をエッチングする工程。
本発明の半導体基板製品の製造方法及びエッチング方法によれば、アモルファスシリコン又は多結晶シリコン膜のエッチングを、半導体素子の性能劣化が懸念されるアルカリ金属を必須成分とせず、高速かつ的確に、必要により液ライフを長期化して行うことができる。また、本発明は、上記高品位の製品製造を実現する高速エッチングを極めてシンプルな構成で達成し、とりわけ凹凸形状を有するキャパシタ構造の形成に適合するという利点を有する。
実施例・比較例で用いられたエッチング液の特定成分の濃度によるエッチング速度の変化を示したグラフである。 本発明に適用されるキャパシタ構造の作製工程例を模式的に示す断面図である。 本発明に適用されるキャパシタ構造の作製工程例を模式的に示す断面図である（図２のつづき）。 本発明に適用されるキャパシタ構造の作製工程例を模式的に示す断面図であ（図３のつづき）。 本発明に適用されるキャパシタ構造の作製工程例を模式的に示す断面図である（図４のつづき）。 本発明に適用されるキャパシタ構造の別の例を模式的に示す断面図である。 本発明に適用されるキャパシタ構造の別の作製工程例を模式的に示す断面図である。 図７に示したＶＩＩ−ＶＩＩ線矢視断面の断面図である。 本発明の好ましい実施形態に係る除去装置の一部を示す装置構成図である。
［キャパシタ構造の形成］
まず、本発明に係るエッチング液について説明する前に、本発明において好適に採用することができるキャパシタ構造の製造例について添付の図面に基づき説明する。なお、下記詳細な説明では本発明のエッチング方法の好ましい適用対象であるキャパシタ構造の形成について主に説明するが、本発明がこれに限定して解釈されるものではない。
（工程ａ）
本実施形態の製造例においては、シリコンウエハ３の上に第１の成形膜１と第２の成形膜２が形成されている。第１の成形膜１はシリンダ孔の開孔時のエッチングストッパー膜であり、第２の成形膜２と異方性ドライエッチングプロセスでエッチングレート比を有する膜である。第１の成形膜１としては、例えばＬＰ−ＣＶＤ（Ｌｏｗ−Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）プロセスで形成した窒化膜等が挙げられる。一方、本実施形態において、第２の成形膜２には多結晶シリコンもしくはアモルファスシリコンの膜が採用されている。さらに図示していないが保護膜を設けてもよい。
なお、シリコンウエハ３は大幅に簡略化して単層のものとして示しているが、通常はここに所定の回路構造が形成されている。たとえば、分離絶縁膜、ゲート酸化膜、ゲート電極、拡散層領域、ポリシリコンプラグ、酸化シリコン膜、窒化シリコン膜、ビット線、金属プラグ、窒化膜、プラズマ酸化膜、ＢＰＳＧ膜などを用いたものが挙げられる（例えば前記特許文献１参照）。また、図２〜６においては、特にハッチングを付して示していないが、各部材の断面を示している。
（工程ｂ）
次に、フォトリソグラフィー工程を用いてフォトレジスト４をパターンニングした後、異方性ドライエッチングにて開孔する（凹部Ｋａ）。このときのフォトレジスト４及びドライエッチングの手法については、この種の製品に適用される通常の物あるいは方法を適用すればよい。
（工程ｃ）、（工程ｄ）
さらに、開孔後に凹部Ｋａの壁面Ｗａと成形膜（シリコン膜）２の上面Ｗｂに沿って、ＴｉＮからなる導電膜５及び導電膜５を保護するための埋設膜６（例えば多結晶シリコンもしくはアモルファスシリコンの膜）を順次成膜する。このとき中間的に（導電膜５形成後に）形成される凹部をＫｂとして示している。
（工程ｅ）（工程ｆ）
埋設膜６の成膜後はＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）にてウエハ表面の埋設膜６及び導電膜５（図３，３）の一部を除去し、エッチバックラインＥまで露出させる。ここで、第２の成形膜２及び埋設膜６をウエットエッチングにより除去する。本発明においてはこの工程が重要であり、後述する本発明に係るエッチング液が高い効果を発揮する。この工程を経て、シリンダ孔Ｋｃを有するキャパシタの下部電極（シリンダ壁）５０（図４）が形成される。シリンダ孔壁の深さｈ２は特に限定されないが、この種のデバイスの通常の構造を考慮すると、５００〜２０００ｎｍであることが実際的である。なお、本発明のエッチング液は上記のようにエッチバック等により平滑にされた面に適用することが好ましく、そこから埋設膜を除去して、トレンチ構造を形成することが好ましい。
（工程ｇ）
上記のようにして形成したキャパシタの下部電極５０形成後に、容量絶縁膜９を形成し、次いでプレート電極（上部電極）（図示せず）の形成を順次行うことでキャパシタ構造１０が形成できる。なお、本明細書においてキャパシタ構造とは、キャパシタそのものであっても、キャパシタの一部を構成する構造部であってもよく、図５に示した例では、下部電極５０と容量絶縁膜９とから構成されるものとしてキャパシタ構造１０を示している。なお、図示したものでは下部電極５０とウエハ３とを成形膜１で隔てた構成として示しているが、必要により同図の断面もしくは別の位置で両者が電気的に接続された構成であるものとして解してよい。例えば、成形膜１の部分にプラグ構造やダマシン構造を形成して導通を確保する構造であったり、下部電極５０を成形膜１を貫通する形で形成したものであったりしてもよい。また、容量絶縁膜９は下部電極５０のみではなく、その他の基板表面に形成されていてもよい。
図６は上記実施形態のキャパシタ構造の変形例を示している。この例では下部電極（シリンダ構造）の底部８１と主要部８２とは別の材料で構成されている。例えば、底部８１をＳｉ３Ｎ４で構成し、主要部８２をＴｉＮで構成する例が挙げられる。
（工程ａ’）
図７は上記実施形態の製造例の変形例を示している。シリコンウエハ３の上に第１の成形膜１と第２の成形膜２と第３の成形膜２１と第４の成形膜３１とが順に形成されている。第１の成形膜１はシリンダ孔の開孔時のエッチングストッパー膜であり、第２の成形膜２は異方性ドライエッチングプロセスでエッチングレート比を有する膜である。第１の成形膜１としては、たとえばＬＰ−ＣＶＤプロセスで形成した窒化膜等が挙げられる。第２の成形膜２と第３の成形膜２１と第４の成形膜３１は、異方性ドライエッチングでのエッチングレート比がなく、等方性エッチングにてエッチングレート比の得られる膜の組み合わせが好ましく、さらにキャパシタ形成時に第２の成形膜２と第３の成形膜２１と第４の成形膜３１を同じウエットエッチング液で一度に除去できる膜で形成することが好ましい。
等方性エッチングでのエッチングレート比は、第２の成形膜２と第４の成形膜３１とが同等のエッチングレートを有し、第３の成形膜２１は第２の成形膜２及び第４の成形膜３１に比べて大きいエッチングレートを有する膜であることが好ましい。さらに第２の成形膜２と第４の成形膜３１とは同じ膜を適用しても異なる膜を適用してもよい。さらに図示していないが、保護膜を設けてもよい。なお、シリコンウエハ３は大幅に簡略化して単層のものとして示しているが、上述のとおり通常はここに所定の回路構造が形成されている。また、図７においては、特にハッチングを付して示していないが、各部材の断面を示しており、図８においてはハッチングを付して平断面図を示している。
（工程ｂ’）
次に、フォトリソグラフィー工程を用いてフォトレジスト４をパターンニングした後、異方性ドライエッチングにて開孔する（凹部Ｋａ）。このときのフォトレジスト４及びドライエッチングの手法については、この種の製品に適用される通常の物あるいは方法を適用すればよい。
開孔後に等方性エッチングを行い、第３の成形膜２１の部分に凹部Ｖａを形成した後、電極保護膜７を成長させる。電極保護膜７はキャパシタ形成時の第２の成形膜２と第３の成形膜２１と第４の成形膜３１の除去に用いるエッチング液に対して十分なエッチングレート比を有する成形膜であることが好ましく、さらに凹部Ｋａの全体に均一に成膜でき、かつ凹部Ｋａの中腹部に形成した凹部７を完全に埋設できる膜であることが好ましい。たとえば、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いた窒化膜や五酸化タンタル（Ｔａ２Ｏ５）膜等が挙げられる。
電極保護膜７の成長後、エッチングにより電極保護膜７を除去する。このとき、凹部Ｖａ内の電極保護膜７は除去されずに残る。
（工程ｃ’）
上記工程（ｃ）〜（ｇ）と同様にして、シリンダ孔Ｋｃを有するキャパシタの下部電極（シリンダ壁）５０が形成される。上記の製造例と同様にして、キャパシタの下部電極５０形成後に、容量絶縁膜９を形成し、次いでプレート電極（上部電極）（図示せず）の形成を順次行うことでキャパシタ構造が形成できる。なお、本明細書においてキャパシタ構造とは、キャパシタそのものであっても、キャパシタの一部を構成する構造部であってもよい。
［シリコンエッチング液］
次に、上記工程ｅにおいて説明したウエットエッチングに極めて効果的に用いることができる本発明におけるシリコンエッチング液の好ましい実施形態について説明する。
本発明におけるエッチング液は、４級アンモニウム水酸化物を特定濃度で含むことが特徴である。具体的には７質量％以上２５質量％以下で含むことを必須とし、９質量％以上であることが好ましい。この下限値以上とすることで、後述する高温エッチングにおいて極めて効果的なエッチング力を発揮させることができる。
上限は特に限定されないが、この量が多すぎるとエッチング効果の上昇が頭打ちになるか、あるいはかえってこれが低下するため適量に制限することが好ましい。具体的には４級アンモニウム水酸化物を１８質量％以下とすることが好ましく、１５質量％以下とすることがより好ましい。
本発明に係るエッチング液は不活性ガスなどにより二酸化炭素の混入を防ぐ形態で、調液及びエッチング処理を行うことが好ましい。これは、二酸化炭素の混入により液中のｐＨが酸性になり、エッチングが低下するためこれを防ぐ目的である。液中のＣＯ２濃度は１ｐｐｍ（質量基準）以下に抑えられていることが好ましく、０．１ｐｐｍ以下に抑えられることがより好ましい。ＣＯ２濃度の下限値は特にないが、不可避的な混入分を考慮すると、０．００１ｐｐｍ以上であることが実際的である。
・４級アンモニウム水酸化物
４級アンモニウム水酸化物としては、テトラアルキルアンモニウム水酸化物が好ましい。具体的には、テトラメチルアンモニウム水酸化物（ＴＭＡＨ）、テトラエチルアンモニウム水酸化物（ＴＥＡＨ）、ベンジルトリメチルアンモニウム水酸化物、エチルトリメチルアンモニウム水酸化物、２−ヒドロキシエチルトリメチルアンモニウム水酸化物、ベンジルトリエチルアンモニウム水酸化物、ヘキサデシルトリメチルアンモニウム水酸化物、テトラブチルアンモニウム水酸化物、テトラヘキシルアンモニウム水酸化物、テトラプロピルアンモニウム水酸化物、などが挙げられる。
メチル基及び／またはエチル基を３個以上有するテトラアルキルアンモニウム水酸化物がより好ましい。最も好ましくは、テトラメチルアンモニウム水酸化物、またはエチルトリメチルアンモニウム水酸化物である。
４級アンモニウム水酸化物は複数の種類を組み合わせて用いてもよいが、一種のみを限定して用いることが好ましい。このように一種のみの４級アンモニウム水酸化物を使用することにより、シンプルな構成の処理液とすることができ、かつ、シャープなエッチング効果を得ることができる。なお、処理液の成分はシンプルなものほど好ましく、上記のように２種以上の４級アンモニウム水酸化物を併用しないことや、他の添加剤を用いないことが好ましく、１種の４級アンモニウム水酸化物と水との実質２元系、あるいはＴＭＡＨと１種の４級アンモニウム水酸化物と金属隠蔽材の実質３元系が好ましい。
本発明に係るエッチング液は、本発明の効果を損ねない範囲でその他の成分を含有していてもよい。たとえば、１ｐｐｍ程度の不可避不純物（有機塩、無機塩等）を含むことを防げない。ただし、参考例で示すように薬液としての活性はあったとしても、その寿命が短くなる成分は含まれないことが好ましい。具体的には、ヒドロキシルアミンの含有量はあったとしても１ｐｐｍ以下に抑えられていることが好ましく、全く含まれないことがより好ましい。
［使用方法］
本発明においては、４級アンモニウム水酸化物の溶液（薬液）を８０℃以上に加熱して多結晶シリコン膜もしくはアモルファスシリコン膜（以下、単に「シリコン膜」ということがある。）に適用する。前記の適用温度は、８２℃以上であることが好ましく、８５℃以上であることがより好ましく、９０℃以上であることが特に好ましい。この温度を高めることで、エッチング速度を向上させることができる。上限は特にないが、水を含む薬液であることを考慮し、その沸点以下であることが好ましく、９９℃以下であることがより好ましく、９５℃以下であることが特に好ましい。なお、この温度は、特に断らない限り、エッチング液を適用する際の供給タンクの温度を指す。なお、タンク内のエッチング液の温度は特に断らない限り、後記実施例で測定した条件によるものとする。
本発明においては、枚葉式装置を使用する場合、薬液の加熱タンク内及び／またはインラインでの加熱温度前記特定温度とし、これを吐出してシリコン膜に接触させることが好ましい。また、バッチ式の浴槽を使用する場合、エッチングの浴槽温度を前記特定温度とし、そこにシリコン膜を浸漬させてエッチング処理することが好ましい。
いずれも場合も、アモルファスシリコン膜のエッチングにおいては、フッ酸水溶液等による酸化膜を除去する前処理を省略することが好ましく、タンク内及び／またはインラインでの薬液の温度、またはエッチングの浴槽温度を８２℃以上にすることが好ましい。
枚葉式洗浄装置の場合、ウェハ上の温度は高ければ高いほどエッチング速度は速くなり好ましいが、７０℃以上であることが好ましく、７５℃以上であることがより好ましい。特に好ましくは８０℃以上である。より高温での処理を考慮するときには、ウェハ上の温度をさらに高い温度範囲とすることが好ましい。つまり、ウェハ上の温度を、８０℃以上とすることが好ましく、８２℃以上とすることがより好ましく、８５℃以上とすることが特に好ましい。上限は特にないが、９９℃以下であることが好ましく、９５℃以下であることが特に好ましい。上記温度範囲とするために、エッチング室内を加温したり、ウェハを加熱したりしてもよい。なお、ウェハ上の温度は、特に断らない限り、後記実施例で測定した条件によるものとする。
本発明は、エッチング浴槽に薬液を入れ、ウェハを浸漬するバッチ方式より、枚葉式洗浄装置で１枚ずつ処理する方法により適している。
図９は、本発明に好適に用いられることができる枚葉式装置の例を示した装置構成図である。本実施形態の除去処理について、同図を用いて説明すると、調製されたエッチング液（液組成物）が供給部Ａから供給され、その後流路ｆｃを介して吐出口１３に移行するようにされている。その後、除去剤は吐出口１３から噴射され、反応容器１１内の半導体基板Ｓの上面に適用される。流路ｆｄは薬液を再利用するための返戻経路を示している。本実施形態において半導体基板Ｓは回転テーブル１２上にあり、回転駆動部Ｍによって回転テーブルとともに回転されている。
［供給系と加熱］
本発明において、加熱した薬液供給ライン形式は、特に限定されないが、好ましい例を以下に記す。
薬液の供給ライン例
１）ａ）薬液保管タンク→ｂ）加熱タンク→ｃ）インライン加熱→ｄ）ウェハに吐出→ａ） ｏｒ ｂ）へ
２）ａ）薬液タンク→ｂ）加熱タンク→ｄ）ウェハに吐出→ａ） ｏｒ ｂ）へ
３）ａ）薬液タンク→ｃ）インライン加熱→ｄ）ウェハに吐出→ａ）へ
４）ａ）薬液タンク→ｂ）加熱タンク→ｅ）エッチング浴槽（循環加熱）
５）ａ）薬液タンク→ｅ）エッチング浴槽（循環加熱）
６）ｂ）加熱タンク→ｄ）ウェハに吐出→ｂ）へ
７）ｂ）加熱タンク→ｃ）インライン加熱→ｄ）ウェハに吐出→ｂ）へ
８）ｂ）加熱タンク→ｅ）エッチング浴槽（循環加熱）などの使用方法がある。
本発明の方法で使用した薬液は、循環して再使用することができる。好ましくは、掛け流し（再使用なし）ではなく、循環して再使用する方法である。循環は加熱後１時間以上可能であり、繰り返しのエッチングができる。循環再加熱の上限時間は特にないが、エッチング速度が劣化するため、１週間以内での交換が好ましい。３日以内がより好ましく、１日ごとに新しい液に入れ替えることが特に好ましい。また、アルカリ性の薬液は、二酸化炭素を吸収する性質があるため、できる限り密閉された系で使用するか、窒素フローしながら使用することが好ましい。窒素フローがより好ましい。なお、上記ライン形式のエッチングにおいて前記薬液の加熱温度の測定位置は適宜ライン構成やウェハとの関係で定めればよいが、典型的には、前記タンク温度によって管理すればよい。性能的によりシビアな条件が求められる場合など、測定及び管理が可能であれば、ウェハ表面温度によって定義してもよい。
以下に本発明の好ましい変形例について説明する。
本発明の製造方法においては、超純水による半導体基板の洗浄工程、シリコン酸化膜の除去工程、再度の超純水による半導体基板の水洗浄工程の後、上記エッチングを実施することが好ましい。これにより、ディフェクト（残渣残り、欠陥、パーティクル、等）の低減という効果が期待できる。さらに、シリコン酸化膜除去工程の後、加温した（例えば、５０〜８０℃）超純水で水洗浄することも同様の観点から好ましい。さらに同様の観点から、前記再度の超純水による洗浄工程の後、ウェハをプレヒート（例えば、ウェハ表面温度で５０〜８０℃）し、次いで前記エッチングを施すことも好ましい。上記の超純水は、窒素置換した超純水が好ましい。
本発明において、エッチングは、上述のように、下記Ａ及びＢのいずれかのプロセスで行うことが好ましい。
〔Ａ：加熱タンク内および／またはインラインで前記特定温度の水溶液を吐出して該溶液を前記シリコン膜に接触させる。〕
〔Ｂ：浴槽内の前記水溶液を前記特定温度とし、前記シリコン膜を該水溶液に浸漬させて接触させる。〕
前記Ａプロセスにおいては、半導体基板の回転数１０００ｒｐｍ以上でエッチングすることが好ましい。またＡプロセスにおいて、薬液ノズルを２０往復／分以上、半導体基板の中心から２ｃｍ以上平行移動させながらエッチングすることも好ましい。このようにすることで、面内均一性の向上という効果が期待できる。
［添加剤］
本発明で使用する薬液は、４級アンモニウム水酸化物以外の添加剤を入れても構わない。例えば、金属隠蔽剤、エッチング促進剤、シリコン以外の部材のエッチング抑制剤等が挙げられる。中でも金属隠蔽剤を添加することが好ましい。
添加する金属隠蔽剤としては、特に制限はないが、コンプレキサン類が好ましい。アミノポリカルボン酸類がより好ましく、ＥＤＴＡ（エチレンジアミン四酢酸）、ＤＴＰＡ（ジエチレントリアミン五酢酸）、ＣｙＤＴＡ（シクロヘキサンジアミン四酢酸）が更に好ましい。
添加量は、０．００００１〜１質量％含有させることが好ましく、０．０００１〜０．１質量％含有することがより好ましい。
本発明を適用することにより、電極等の部材を傷めずに、上述のような凹凸形状のあるキャパシタ構造の形成に係る多結晶シリコン膜またはアモルファスシリコン膜の除去を的確に行うことを可能にした。
一般に温度が高くなればなるほど溶解度は上がる傾向にあるが、溶解度の序列は、溶解速度の序列とは必ずしも一致しない。溶解度の上がり方は素材によって様々であり、塩（塩化ナトリウム）などは僅かに溶解度が上がる程度であるが、みょうばん（硫酸アルミニウムカリウム）などは、温度に応じ急激に溶解度が上がる。本発明で用いられる多結晶シリコンとアモルファスシリコンの溶解度は実質的に同じであり、温度上昇に合わせて急激に溶解度が増す。しかし、それら２つの溶解速度には違いがあり、アルカリ溶液中では多結晶シリコンの方が一般に溶解速度が速い。しかし、本発明の方法ではその違いにかかわらず、工程上区別なくシリコン膜の除去を的確に行うことが可能であり、本発明の利点の１つとなる。
なお、本明細書において、特定の剤を含む液あるいは組み合わせた液とは、当該剤を含有する液組成物を意味するほか、使用前にそれぞれの剤ないしそれを含有する液を混合して用いるキットとしての意味を包含するものである。
（ｐＨ）
本発明のシリコンエッチング液はアルカリ性であり、ｐＨ１１以上に調整されていることが好ましい。この調整は上記アルカリ化合物とその他の添加物の量を調整することで行うことができる。ただし、本発明の効果を損なわない限りにおいて、他のｐＨ調整剤を用いて上記範囲のｐＨとしてもよい。シリコンエッチング液のｐＨは１２以上であることが好ましく、１３以上であることがより好ましい。このｐＨが上記下限値以上であることで、十分なエッチング速度を得るとすることができる。上記ｐＨに特に上限はないが、１４以下であることが実際的である。なお、本発明においてｐＨは特に断らない限り室温（２５℃）においてＨＯＲＩＢＡ社製、Ｆ−５１（商品名）で測定した値である。
（水性媒体）
本実施形態のエッチング液は、水性媒体を媒体とする水系の液組成物（水溶液）であることが好ましい。水性媒体とは、水及び水に可溶な溶質を溶解した水溶液を言う。溶質としては、例えば、アルコールや無機化合物の塩が挙げられる。ただし、溶質を適用する場合でもその量は所望の効果が奏する範囲に抑えられていることが好ましい。また、上記水系の組成物ないし水溶液とは、水が主たる媒体となっていることをいい、固形分以外の媒体の過半が水であることが好ましく、８０質量％以上がより好ましく、８５質量％以上であることが特に好ましい。
なお、本実施形態のエッチング液は、半導体用途であることを踏まえ、種々の不純物ができるだけ低減されていることが好ましい。低減されていることが好ましい不純物としては、メタル分、種々のパーティクルなどである。
（容器）
本発明のエッチング液は、対腐食性等が問題とならない限り、任意の容器に充填して保管、運搬、そして使用することができる。また、半導体用途向けに、容器のクリーン度が高く、不純物の溶出が少ないものが好ましい。使用可能な容器としては、アイセロ化学（株）製の「クリーンボトル」シリーズ、コダマ樹脂工業（株）製の「ピュアボトル」などが挙げられるが、これらに限定されるものではない。
（シリコン基板表面処理）
本実施形態においては、特にアモルファスシリコン膜について、シリコン基板表面に自然に形成される酸化膜除去処理を組み合わせずに適用することが好ましい。これにより、前記エッチング液を適用する前に適用しておく必要がなく、その分時間短縮につながる。表面処理の方法は、形成される酸化膜が除去できる限り限定されないが、例えばフッ素原子を含有する酸性水溶液で処理することが挙げられる。フッ素原子を含有する酸性水溶液として、好ましくはフッ化水素酸であり、フッ化水素酸の含有量は、本実施形態の液の全質量に対して、約０．１〜約５質量％であることが好ましく、０．５〜１．５質量％であることがより好ましい。
なお、本明細書において、半導体基板とは、ウェハのみではなくそこに回路構造が施された基板構造体全体を含む意味で用いる。半導体基板部材とは、上記で定義される半導体基板を構成する部材を指し１つの材料からなっていても複数の材料からなっていてもよい。なお、加工済みの半導体基板を半導体基板製品として区別して呼ぶことがあり、必要によってはさらに区別して、これに加工を加えダイシングして取り出したチップ及びその加工製品を半導体素子という。すなわち、広義には半導体素子は半導体基板製品に属するものである。
（被加工物）
本実施形態のエッチング液を適用することによりエッチングされる材料はどのようなものでもよいが、一般的なキャパシタの製造に用いられる基板材料として多結晶シリコン又はアモルファスシリコンが挙げられる。一方、キャパシタ構造の中核をなす電極材料としては窒化チタン（ＴｉＮ）などのＴｉ化合物が挙げられる（ただし、本発明は電極材料に限らずＴｉＮを含む基板構成部材の一部を残すエッチング形態としてもよい。）。すなわち、本実施形態のエッチング液は、上記基板材料のエッチングレート（ＥＲｓ）と電極材料等の構成部材のエッチングレート（ＥＲｅ）との比率（ＥＲｓ／ＥＲｅ）が大きいことが好ましい。具体的な比率の値は材料の種類や構造にもよるので特に限定されないが、ＥＲｓ／ＥＲｅが１００以上であることが好ましく、２００以上であることが好ましい。この上限は特にないが、１０，０００以下であることが実際的である。
本明細書においては、シリコン基板をエッチングするようエッチング液を用いることを「適用」と称するが、その実施態様は特に限定されない。例えば、バッチ式のもので浸漬してエッチングしても、枚葉式のもので吐出によりエッチングしてもよい。なお、Ｔｉ化合物とはＴｉそのもの及びこれを含む化合物を含む意味である。ＴｉＮのほか、Ｔｉ、さらには、Ｔｉ，Ｎ，Ｃの複合化合物などが挙げられる。なかでもＴｉＮが好ましい。
加工されるキャパシタ構造の形状や寸法は特に限定されないが、上述したようなシリンダ構造を有するものとしていうと、そのシリンダ孔のアスペクト比が５以上である場合に特に本実施形態のエッチング液の高い効果が活かされ好ましい。同様の観点でアスペクト比が１０以上であることが好ましく、１５以上であることがさらに好ましく、２０以上であることがより好ましい。上限は特にないが、アスペクト比１００以下であることが実際的である。シリンダ孔の開口径ｄｃは特に限定されないが、本実施形態において効果が発揮され、近時のキャパシタ構造の微細化を考慮すると、２０〜８０ｎｍであるものが好ましい。なお、本明細書においてトレンチないしその構造とは、シリンダ構造を含む概念であり、特定の断面において凹状の形態を呈する構造であれば特に限定されず、溝状の形状のみならず、孔状の形状、逆に針状の構造部多数突出したその周囲などであってもよい。図４を例に言うと、凹状部Ｋｄが針状の構造部多数突出したその周囲からなるトレンチ構造にあたり、シリンダ孔Ｋｃが孔状のトレンチ構造にあたる。アスペクト比は、シリンダ孔Ｋｃについては、その凹状部の幅ｄｃで深さｈ２を除した値である。針状の構造部多数突出したその周囲をなす凹状部Ｋｄのアスペクト比は、例えば、凹状部の幅ｄｄで深さｈ１を除した値である。
さらにここで強調しておくべきことは、本発明によれば、ウェハの端部と中央部とでキャパシタ構造の均一なエッチング性が実現されることである。これをエッチング速度でいうと、端部のエッチング速度Ｒｅと中央部のエッチング速度Ｒｃとの比率（Ｒｃ／Ｒｅ）が、０．７〜１．５であることが好ましく、０．８５〜１．１５であることがより好ましい。これにより近時要求されるキャパシタ製造の高い製造品質と高い製造効率との両立の実現に資するため好ましい。
さらに、上記の観点から、本発明においては、ＴｉＮを含んでなるキャパシタ構成部材を少なくとも前記凹凸構造の壁面に残しつつ、前記多結晶シリコン膜またはアモルファスシリコン膜についてエッチングを行うことが好ましい。この構成部材は、ＴｉＮ以外に、ＨｆＯｘ、ＳｉＮ、ＳｉＯ２等を含んでいてもよい。なお、ＴｉＮは典型的には電極膜をなしている。また、前記多結晶シリコン膜またはアモルファスシリコン膜を有する実質的に平らな面をもつ半導体基板を準備し、該半導体基板の表面に前記エッチング液を適用し、前記多結晶シリコン膜またはアモルファスシリコン膜を除去して、その除去された部分を凹部とし、基板内に残された凸部をキャパシタとすることが好ましい。このとき、前記凹部の壁面には、ＴｉＮ膜が残存していることが好ましい。すなわち、本発明の好ましい実施形態のエッチング液によれば、必要により、シリンダ構造をもつ電極で構成されたキャパシタ構造にも対応することができ、シリンダ孔内部等（シリンダ構造が密集した部分の孔外も含む）の多結晶シリコン膜またはアモルファスシリコン膜を選択的に除去することができる。
本発明において好ましい半導体基板製品の製造方法に係る工程要件を以下に記載しておく。
（１）多結晶シリコン膜又はアモルファスシリコン膜からなるシリコン膜を有する半導体基板を準備する工程、及び前記半導体基板に特定のエッチング液を適用し、前記シリコン膜の少なくとも一部をエッチングする工程を有する。
（２）前記半導体基板を準備する工程において、前記シリコン膜を含む多層膜構造を形成し、かつ前記半導体基板に凹凸を形成しておき、その後、
前記凹凸表面の少なくとも上面と凹部壁面とに導電膜を形成する工程と、
前記導電膜上に埋設膜を付与して前記凹部を該埋設膜で充填する工程と、
前記上面に付与された導電膜部分および前記埋設膜の一部を除去して、前記半導体基板のシリコン膜を露出させる工程とを有し、次いで、
前記シリコン膜のエッチング工程において、前記半導体基板に前記エッチング液を付与して、前記凹部壁面の導電膜は残しつつ、前記露出したシリコン膜と前記埋設膜とを除去する。
（３）半導体基板として実質的に平らな面をもつものを準備し、該半導体基板の表面に前記エッチング液を適用し、前記シリコン膜と前記埋設膜とを除去して、その除去された部分を凹部とし、基板内に残された前記導電膜を含む凸部をキャパシタの電極とする。
＜実施例１、比較例１＞ 多結晶シリコン
以下の表１に示す成分及び下記処方に示した組成（質量％）で含有させてエッチング液を調液した。なお、試験Ｎｏ．１０１〜１１１のエッチング液はいずれもｐＨ１３以上であった。添付の図１は薬液濃度とエッチング速度との関係を示したものであるが、４級アンモニウム水酸化物（テトラメチルアンモニウム水酸化物）の濃度が７％以上でエッチング速度がほぼ飽和することが分かる。また、７％より少ない添加量では、僅かな濃度のずれが、大きなエッチング速度の変化となるため、望ましくない。一方、ＴＭＡＨの濃度が高すぎるとエッチング速度が低下することが確認された。この原因は、水溶液中のイオン強度が高いことにより、ウェハ表面上からのシリコン水酸化物の溶解速度が低下したことによるものと推察できる。
＜エッチング試験＞
試験ウェハ：単結晶＜１００＞シリコン上に製膜された１０００ｎｍの膜厚の多結晶シリコンのウェハを準備した。これに対して、枚葉式装置（ＳＰＳ−Ｅｕｒｏｐｅ Ｂ．Ｖ．社製、ＰＯＬＯＳ（商品名）））にて、０．５％のフッ化水素酸液（２３℃、２Ｌ／分、５００ｒｐｍ、１分間）で前処理を行い、純水（２３℃、２Ｌ／分、５００ｒｐｍ、３０秒間）で十分洗浄した。２０００ｒｐｍで３０秒間回転し、水を完全に除去した後、下記の条件でエッチングを行い、評価試験を実施した。なお、ウェハには直径３００ｍｍのものを用い、その平均エッチング速度（Ａｖｅ）を、エリプソメトリー（分光エリプソメーターを使用した膜厚測定方法）により評価した。測定は、ウェハの中央から端部まで均等に５点を設定し、この５点の結果から評価した。
次に、同じ薬液で５枚ウェハをエッチング処理した後、回収した液をタンクに入れなおし、再度エッチング試験を行った。光学顕微鏡で、そのウェハ表面のディフェクト数をカウントした。１ｃｍ×１ｃｍ四方の面積に存在したディフェクト数（残渣物の残った部分の数）を表に記載した。
枚様式エッチング装置の構成は、図９に記載した形態とした。
（処理温度の測定方法）
・タンク内のエッチング液の温度
タンク内の液温を計測する方法としては、熱電対センサーの表面をテフロン（登録商標）コーティングしたデジタル温度計を用いることができる。本実験では、東邦電子株式会社製TE-PT-PFA-1.0×1.6を使用した。テフロン（登録商標）コーティングされた温度計は、応答性が悪いため、正確な計測には、温度が一定になった後、５分以上経ってから読み取ることが好ましい。
・ウェハ上の温度
株式会社堀場製作所製の放射温度計ＩＴ−５５０Ｆ（商品名）を前記枚葉式装置内のウェハ上３０ｃｍの高さに固定した。ウェハ中心から２ｃｍ外側のウェハ表面上に温度計を向け、薬液を流しながら温度を計測した。温度は、放射温度計からデジタル出力し、パソコンで連続的に記録した。このうち温度が安定した１０秒間の温度を平均した値をウェハ上の温度とした。
・薬液温度：表１に記載
・吐出量：２Ｌ／ｍｉｎ．
・ウェハ回転数１０００ｒｐｍ
Figure 2016054329
 試験Ｎｏ．１＊＊ 実施例
試験Ｎｏ．ｃ＊＊ 比較例
ＴＭＡＨ：テトラメチルアンモニウム水酸化物
ＥＴＭＡＨ：エチルトリメチルアンモニウム水酸化物
ＴＥＡＨ：テトラエチルアンモニウム水酸化物
Ｒｓｉ：シリコンエッチング速度
Ｔ（ｔａｎｋ）：タンク内のエッチング液温度
Ｔ（ｗａｆｅｒ）：ウエハの表面温度
上表に示したとおり、本発明のシリコンエッチング方法によれば、多結晶シリコンに対して、十分なエッチング速度を実現した。しかもウェハ面内でむらのないエッチング処理が可能であった。さらに、本発明のシリコンエッチング液は、素子の電極材料等の構成部材であるＴｉＮへの各膜へのダメージが非常に小さいことを確認した。
一方、比較例のものでは、エッチング速度が低かった。近年、厚膜の短時間（１分〜２分）処理が望まれてきているが、その処理に適していなかった。
＜実施例２、比較例２＞ アモルファスシリコン
実施例１の多結晶シリコンをアモルファスシリコンに変更する以外は全く同じにして評価した。
Figure 2016054329
上表に示したとおり、本発明のシリコンエッチング方法によれば、エッチング速度の遅いアモルファスシリコンに対しても、十分なエッチング速度を実現した。
＜実施例３、比較例３＞ アモルファスシリコン、前処理なし
実施例２のフッ化水素酸の前処理をなくしたこと以外は全く同じにして評価した。
Figure 2016054329
上表に示したとおり、本発明のシリコンエッチング方法によれば、酸化膜を取り除く前処理を省略してもアモルファスシリコンに対しても、速いエッチング速度を実現した。この速度があれば、前処理を施してエッチング処理した合計時間よりも、短い合計時間で処理することが可能である。
＜実施例４、比較例４＞ 金属イオン＋金属隠蔽剤
実施例２の各液をテフロン（登録商標）製浴槽に入れ、Ｔｉイオン０．００１質量％（ＴｉＣｌ３を添加）、Ｆｅイオン０．００１質量％（ＦｅＣｌ３を添加）になるよう添加した。浴槽にテフロン（登録商標）性の蓋を載せた後、液を循環しながら９０℃で１週間加熱し続けた。蒸発した水分は、随時補充し液量を一定に保った。その液を使用し実施例２と同じ評価を行った。更に、光学顕微鏡観察により、ウェハ１ｃｍ×１ｃｍ四方内にあるディフェクト数を評価した。なお、ディフェクトはウェハ表面上にできる欠陥を意味し、具体的には残渣物、スクラッチ、腐食、パーティクルなどが挙げられる。
Ａ：ほぼ変化なし（１倍〜２倍未満）
Ｂ：僅かに増加 （２以上〜１０倍未満）
Ｃ：明らかに増加（１０倍以上）
Figure 2016054329
上表に示したとおり、金属隠蔽剤を添加すれば、金属イオンが混入した場合でも、安定に性能を維持することが可能であった。しかも、ディフェクトを抑制することができた。
＜参考例＞
テトラメチルアンモニウム水酸化物（ＴＭＡＨ）１０質量％とヒドロキシルアミン（ＨＡ）１０質量％を含有する薬液ｓ０１を調製した。これを用い、実施例１の試験Ｎｏ．１０１と同様にしてシリコン膜のエッチング試験を行った。その結果、シリコンのエッチング速度（Ｒｓｉ）におよびディフェクト数（残渣物の残った部分の数）ついては、試験Ｎｏ．１０１の薬液とほぼ同等の性能を示していた。しかしながら、以下のように、薬液ｓ０１はその活性の劣化が著しく、長期保存あるいは連続運転に不向きであることが分かる。
［表５］
――――――――――――――――――――――――――――――
１０１ ｓ０１
――――――――――――――――――――――――――――――
調液直後のＲｓｉ＊ １００ １００
常温 ５時間の保管後 １００ ９６
８０℃ ５時間の保管後 ９９ ６３
９０℃ ５時間の保管後 ９７ ４９
――――――――――――――――――――――――――――――
＊インデックス表示・・・調液直後のエッチング速度を１００とする
１ 第１の絶縁膜
２ 第２の絶縁膜
３ シリコンウエハ
４ フォトレジスト
５ 導電膜
６ 埋設膜
７ 保護部材
９ 容量絶縁膜
１０ キャパシタ構造
５０ 下部電極（シリンダ壁）

Claims (33)

  1. ４級アルキルアンモニウム水酸化物を７質量％以上２５質量％以下含む水溶液（ａ２）を準備する工程と、
    多結晶シリコン膜またはアモルファスシリコン膜からなるシリコン膜を有する半導体基板を準備する工程と、
    前記半導体基板に前記水溶液（ａ２）を８０℃以上に加熱して適用し、前記シリコン膜の少なくとも一部をエッチングする工程とを有する半導体基板製品の製造方法を実施するに当たり、
    前記水溶液（ａ２）として、下記工程（Ｉ）においてエッチングに用いた４級アルキルアンモニウム水酸化物を含む水溶液（ａ１）を回収した再使用液を使用する、半導体基板製品の製造方法。
    工程（Ｉ）：
    多結晶シリコン膜またはアモルファスシリコン膜からなるシリコン膜を有する半導体基板に、４級アルキルアンモニウム水酸化物を７質量％以上２５質量％以下含む水溶液（ａ１）を８０℃以上に加熱して適用し、前記シリコン膜の少なくとも一部をエッチングする工程。
  2. 前記水溶液（ａ１）および（ａ２）を密閉された系内に流通させてエッチングに用いるか、または、窒素フロー下で流通させてエッチングに用いる、請求項１に記載の半導体基板製品の製造方法。
  3. 前記工程（Ｉ）における前記水溶液（ａ１）を循環して前記水溶液（ａ２）として再使用する、請求項１または２に記載の半導体基板製品の製造方法。
  4. 前記エッチングを枚葉式洗浄装置により行う、請求項１〜３のいずれか１項に記載の半導体基板製品の製造方法。
  5. 下記工程（Ｉ）の後、下記工程（II）を繰り返し行うことを含む半導体基板製品の製造方法。
    工程（Ｉ）：
    多結晶シリコン膜またはアモルファスシリコン膜からなるシリコン膜を有する半導体基板に、４級アルキルアンモニウム水酸化物を７質量％以上２５質量％以下含む水溶液を８０℃以上に加熱して適用し、前記シリコン膜の少なくとも一部をエッチングする工程；
    工程（II）：
    前工程でエッチングに用いた水溶液を回収して再使用液として用い、多結晶シリコン膜またはアモルファスシリコン膜からなるシリコン膜を有する半導体基板に、前記再使用液を８０℃以上に加熱して適用し、前記シリコン膜の少なくとも一部をエッチングする工程。
  6. 下記工程（Ｉａ）の後、下記工程（IIａ）を繰り返し行うことを含む半導体基板製品の製造方法。
    工程（Ｉａ）：
    多結晶シリコン膜またはアモルファスシリコン膜からなるシリコン膜を有する半導体基板上の温度を８５℃以上とし、この半導体基板に、４級アルキルアンモニウム水酸化物を９質量％以上１５質量％以下含む水溶液を９０℃以上に加熱して適用し、前記シリコン膜の少なくとも一部をエッチングする工程；
    工程（IIａ）：
    前工程でエッチングに用いた水溶液を回収して再使用液として用い、多結晶シリコン膜またはアモルファスシリコン膜からなるシリコン膜を有する半導体基板上の温度を８５℃以上とし、この半導体基板に前記再使用液を９０℃以上に加熱して適用し、前記シリコン膜の少なくとも一部をエッチングする工程。
  7. 前記水溶液を１週間以内で交換する、請求項５または６に記載の半導体基板製品の製造方法。
  8. 前記水溶液および再使用液を密閉された系内に流通させてエッチングに用いるか、または、窒素フロー下で流通させてエッチングに用いる、請求項５〜７のいずれか１項に記載の半導体基板製品の製造方法。
  9. 前記水溶液または再使用液を循環して再使用する、請求項５〜８のいずれか１項に記載の半導体基板製品の製造方法。
  10. 前記エッチングを枚葉式洗浄装置により行う、請求項５〜９のいずれか１項に記載の半導体基板製品の製造方法。
  11. ４級アルキルアンモニウム水酸化物を９質量％以上１５質量％以下含む水溶液（ａ４）を準備する工程と、
    多結晶シリコン膜またはアモルファスシリコン膜からなるシリコン膜を有する半導体基板を準備する工程と、
    前記半導体基板上の温度を８５℃以上とし、前記半導体基板に前記水溶液（ａ４）を９０℃以上に加熱して適用し、前記シリコン膜の少なくとも一部をエッチングする工程とを有する半導体基板製品の製造方法を実施するに当たり、
    前記水溶液（ａ４）として、下記工程（Ｉａ）においてエッチングに用いた４級アルキルアンモニウム水酸化物を含む水溶液（ａ３）を回収した再使用液を使用する、半導体基板製品の製造方法。
    工程（Ｉａ）：
    多結晶シリコン膜またはアモルファスシリコン膜からなるシリコン膜を有する半導体基板上の温度を８５℃以上とし、この半導体基板に、４級アルキルアンモニウム水酸化物を９質量％以上１５質量％以下含む水溶液（ａ３）を９０℃以上に加熱して適用し、前記シリコン膜の少なくとも一部をエッチングする工程。
  12. 前記水溶液（ａ３）および（ａ４）を密閉された系内に流通させてエッチングに用いるか、または、窒素フロー下で流通させてエッチングに用いる、請求項１１に記載の半導体基板製品の製造方法。
  13. 前記工程（Ｉａ）における前記水溶液（ａ３）を循環して前記水溶液（ａ４）として再使用する、請求項１１または１２に記載の半導体基板製品の製造方法。
  14. 前記エッチングを枚葉式洗浄装置により行う、請求項１１〜１３のいずれか１項に記載の半導体基板製品の製造方法。
  15. 前記半導体基板を準備する工程において、前記シリコン膜を含む多層膜構造を形成し、かつ前記半導体基板に凹凸を形成しておき、その後、
    前記凹凸表面の少なくとも上面と凹部壁面とに導電膜を形成する工程と、
    前記導電膜上に埋設膜を付与して前記凹部を該埋設膜で充填する工程と、
    前記上面に付与された導電膜部分および前記埋設膜の一部を除去して、前記半導体基板のシリコン膜を露出させる工程とを有し、次いで、
    前記シリコン膜のエッチング工程において、前記半導体基板に前記水溶液を付与して、前記凹部壁面の導電膜は残しつつ、前記露出したシリコン膜と前記埋設膜とを除去する請求項１〜４および１１〜１４のいずれか１項に記載の半導体基板製品の製造方法。
  16. 前記半導体基板がＴｉ化合物を含み、該Ｔｉ化合物に対して、前記シリコン膜部分を選択的にエッチングする請求項１〜１５のいずれか１項に記載の半導体基板製品の製造方法。
  17. 前記シリコン膜のエッチングレート（ＥＲｓ）とＴｉ化合物のエッチングレート（ＥＲｅ）との比率（ＥＲｓ／ＥＲｅ）を１００以上とする請求項１６に記載の半導体基板製品の製造方法。
  18. 前記水溶液が４級アルキルアンモニウム水酸化物を１種のみ含む請求項１〜１７のいずれか１項に記載の半導体基板製品の製造方法。
  19. 前記シリコン膜の一部または全てを除去することにより、キャパシタとなる凹凸形状を形成する請求項１〜１８のいずれか１項に記載の半導体基板製品の製造方法。
  20. 前記凹凸形状として、アスペクト比（深さ／開口幅）１５〜１００のシリンダ構造を形成する請求項１９に記載の半導体基板製品の製造方法。
  21. 前記シリコン膜に対する水溶液の適用を不活性雰囲気下で行う請求項１〜２０のいずれか１項に記載の半導体基板製品の製造方法。
  22. 前記４級アルキルアンモニウム水酸化物がメチル基またはエチル基を３個以上含む化合物である請求項１〜２１のいずれか１項に記載の半導体基板製品の製造方法。
  23. 前記水溶液が金属隠蔽剤を０．０００１〜０．１質量％含有する請求項１〜２２のいずれか１項に記載の半導体基板製品の製造方法。
  24. 酸化膜の除去処理が施されていない前記多結晶シリコン膜またはアモルファスシリコン膜からなるシリコン膜に前記水溶液を適用する請求項１〜２３のいずれか１項に記載の半導体基板製品の製造方法。
  25. 超純水による半導体基板の洗浄工程、シリコン酸化膜の除去工程、再度の超純水による半導体基板の水洗浄工程の後、上記エッチングを実施する請求項１〜２３のいずれか１項に記載の半導体基板製品の製造方法。
  26. シリコン酸化膜除去工程の後、加温した超純水で水洗浄する請求項２５に記載の半導体基板製品の製造方法。
  27. 前記洗浄工程に窒素置換した超純水を使用する請求項２５または２６に記載の半導体基板製品の製造方法。
  28. 前記水溶液の前記シリコン膜への適用を下記Ａ及びＢのいずれかのプロセスで行う請求項１〜２７のいずれか１項に記載の半導体基板製品の製造方法。
    〔Ａ：加熱タンク内および／またはインラインで前記特定温度の水溶液を吐出して該溶液を前記シリコン膜に接触させる。〕
    〔Ｂ：浴槽内の前記水溶液を前記特定温度とし、前記シリコン膜を該水溶液に浸漬させて接触させる。〕
  29. 前記Ａプロセスにおいて、半導体基板の回転数１０００ｒｐｍ以上でエッチングする請求項２８に記載の半導体基板製品の製造方法。
  30. 前記Ａプロセスにおいて、薬液ノズルを２０往復／分以上、半導体基板の中心から２ｃｍ以上平行移動させながらエッチングする請求項２９に記載の半導体基板製品の製造方法。
  31. 前記水溶液の温度をタンク温度またはウェハ表面温度で管理する請求項１〜３０のいずれか１項に記載の半導体基板製品の製造方法。
  32. ４級アルキルアンモニウム水酸化物を７質量％以上２５質量％以下含む水溶液（ａ２）を準備する工程と、該水溶液を温度８０℃以上に加熱し、多結晶シリコン膜またはアモルファスシリコン膜に適用して、該膜の少なくとも一部を除去する工程とを含むエッチング方法を実施するに当たり、
    前記水溶液（ａ２）として、下記工程（Ｉｂ）においてエッチングに用いた４級アルキルアンモニウム水酸化物を含む水溶液（ａ１）を回収した再使用液を使用する、エッチング方法。
    工程（Ｉｂ）：
    多結晶シリコン膜またはアモルファスシリコン膜に、４級アルキルアンモニウム水酸化物を７質量％以上２５質量％以下含む水溶液（ａ１）を８０℃以上に加熱して適用し、該膜の少なくとも一部をエッチングする工程。
  33. ４級アルキルアンモニウム水酸化物を９質量％以上１５質量％以下含む水溶液（ａ４）を準備する工程と、該水溶液を温度９０℃以上に加熱し、８５℃以上とした多結晶シリコン膜またはアモルファスシリコン膜に適用して、該膜の少なくとも一部を除去する工程とを含むエッチング方法を実施するに当たり、
    前記水溶液（ａ４）として、下記工程（Ｉｃ）においてエッチングに用いた４級アルキルアンモニウム水酸化物を含む水溶液（ａ３）を回収した再使用液を使用する、エッチング方法。
    工程（Ｉｃ）：
    ８５℃以上とした多結晶シリコン膜またはアモルファスシリコン膜に、４級アルキルアンモニウム水酸化物を９質量％以上１５質量％以下含む水溶液（ａ３）を９０℃以上に加熱して適用し、該膜の少なくとも一部をエッチングする工程。
JP2016003927A 2011-12-27 2016-01-12 半導体基板製品の製造方法及びこれに利用されるエッチング方法 Active JP6151384B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011286576 2011-12-27
JP2011286576 2011-12-27

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012286106A Division JP2013153161A (ja) 2011-12-27 2012-12-27 半導体基板製品の製造方法及びこれに利用されるエッチング方法

Publications (2)

Publication Number Publication Date
JP2016054329A true JP2016054329A (ja) 2016-04-14
JP6151384B2 JP6151384B2 (ja) 2017-06-21

Family

ID=48697436

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012286106A Pending JP2013153161A (ja) 2011-12-27 2012-12-27 半導体基板製品の製造方法及びこれに利用されるエッチング方法
JP2016003927A Active JP6151384B2 (ja) 2011-12-27 2016-01-12 半導体基板製品の製造方法及びこれに利用されるエッチング方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012286106A Pending JP2013153161A (ja) 2011-12-27 2012-12-27 半導体基板製品の製造方法及びこれに利用されるエッチング方法

Country Status (5)

Country Link
US (1) US9159572B2 (ja)
JP (2) JP2013153161A (ja)
KR (1) KR101554190B1 (ja)
TW (1) TWI614804B (ja)
WO (1) WO2013099955A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9997391B2 (en) * 2015-10-19 2018-06-12 QROMIS, Inc. Lift off process for chip scale package solid state devices on engineered substrate
JP6800675B2 (ja) * 2016-09-26 2020-12-16 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法及び基板処理装置
US10727055B2 (en) * 2017-02-10 2020-07-28 International Business Machines Corporation Method to increase the lithographic process window of extreme ultra violet negative tone development resists
JP7064905B2 (ja) * 2018-03-05 2022-05-11 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
WO2020145002A1 (ja) * 2019-01-10 2020-07-16 東京エレクトロン株式会社 基板処理装置、および基板処理方法
WO2020166676A1 (ja) * 2019-02-13 2020-08-20 株式会社トクヤマ 次亜塩素酸イオン、及びｐＨ緩衝剤を含む半導体ウェハの処理液
EP3929966A4 (en) * 2019-02-19 2022-04-06 Mitsubishi Chemical Corporation CLEANING LIQUID FOR CERIUM COMPOUND REMOVAL, METHOD FOR CLEANING, AND METHOD FOR FABRICATING SEMICONDUCTOR WAFER

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08108131A (ja) * 1994-10-12 1996-04-30 Matsushita Electric Ind Co Ltd 化学反応装置とその運転方法
JPH09260361A (ja) * 1996-03-18 1997-10-03 Nec Corp 半導体装置の製造方法
JP2000286229A (ja) * 1999-03-30 2000-10-13 Denso Corp 表面処理装置
JP2001267290A (ja) * 2000-03-16 2001-09-28 Denso Corp 半導体装置の製造方法
JP2001351865A (ja) * 2000-06-05 2001-12-21 Denso Corp 半導体装置の製造方法
JP2002361249A (ja) * 2001-06-01 2002-12-17 Nagase & Co Ltd 現像廃液再生装置及び現像廃液再生方法
US20060046419A1 (en) * 2004-09-02 2006-03-02 Sandhu Gurtej S Double-sided container capacitors using a sacrificial layer
JP2007534145A (ja) * 2003-09-04 2007-11-22 マイクロン テクノロジー， インク． 半導体装置作製における垂直向きコンデンサ用支持体

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02251275A (ja) * 1989-03-22 1990-10-09 Yamaha Corp ウェハの洗浄方法
KR100271769B1 (ko) * 1998-06-25 2001-02-01 윤종용 반도체소자의 제조방법, 이를 위한 반도체소자 제조용 식각액조성물 및 반도체소자
US6406982B2 (en) 2000-06-05 2002-06-18 Denso Corporation Method of improving epitaxially-filled trench by smoothing trench prior to filling
DE10109218A1 (de) * 2001-02-26 2002-06-27 Infineon Technologies Ag Verfahren zur Herstellung eines Speicherkondensators
JP4566556B2 (ja) * 2003-12-25 2010-10-20 ルネサスエレクトロニクス株式会社 枚葉式薬液処理方法
JP3994992B2 (ja) 2004-08-13 2007-10-24 三菱瓦斯化学株式会社 シリコン微細加工に用いる異方性エッチング剤組成物及びエッチング方法
JP2006351813A (ja) 2005-06-15 2006-12-28 Mitsubishi Gas Chem Co Inc シリコン微細加工に用いる異方性エッチング剤組成物及びエッチング方法
JP4762098B2 (ja) * 2006-09-28 2011-08-31 大日本スクリーン製造株式会社 基板処理装置および基板処理方法
TW200849488A (en) * 2007-06-08 2008-12-16 Nanya Technology Corp Deep trench and fabricating method thereof, trench capacitor and fabricating method thereof
JP2009259949A (ja) 2008-04-15 2009-11-05 Elpida Memory Inc 半導体装置の製造方法
JP5220569B2 (ja) * 2008-12-05 2013-06-26 旭化成ケミカルズ株式会社 シリコンウェハーエッチング剤及びそれを用いたエッチング方法
JP5869368B2 (ja) * 2011-03-04 2016-02-24 富士フイルム株式会社 キャパシタ構造の形成方法及びこれに用いられるシリコンエッチング液

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08108131A (ja) * 1994-10-12 1996-04-30 Matsushita Electric Ind Co Ltd 化学反応装置とその運転方法
JPH09260361A (ja) * 1996-03-18 1997-10-03 Nec Corp 半導体装置の製造方法
JP2000286229A (ja) * 1999-03-30 2000-10-13 Denso Corp 表面処理装置
JP2001267290A (ja) * 2000-03-16 2001-09-28 Denso Corp 半導体装置の製造方法
JP2001351865A (ja) * 2000-06-05 2001-12-21 Denso Corp 半導体装置の製造方法
JP2002361249A (ja) * 2001-06-01 2002-12-17 Nagase & Co Ltd 現像廃液再生装置及び現像廃液再生方法
JP2007534145A (ja) * 2003-09-04 2007-11-22 マイクロン テクノロジー， インク． 半導体装置作製における垂直向きコンデンサ用支持体
US20100117196A1 (en) * 2003-09-04 2010-05-13 Manning Homer M Support For Vertically-Oriented Capacitors During The Formation of a Semiconductor Device
US20060046419A1 (en) * 2004-09-02 2006-03-02 Sandhu Gurtej S Double-sided container capacitors using a sacrificial layer

Also Published As

Publication number Publication date
TWI614804B (zh) 2018-02-11
WO2013099955A1 (ja) 2013-07-04
JP6151384B2 (ja) 2017-06-21
JP2013153161A (ja) 2013-08-08
TW201334056A (zh) 2013-08-16
KR101554190B1 (ko) 2015-09-18
US20140308819A1 (en) 2014-10-16
US9159572B2 (en) 2015-10-13
KR20140099955A (ko) 2014-08-13

Similar Documents

Publication Publication Date Title
JP6151384B2 (ja) 半導体基板製品の製造方法及びこれに利用されるエッチング方法
TWI527110B (zh) 形成電容器結構的方法以及用於其的矽蝕刻液
KR101941910B1 (ko) 실리콘 에칭 방법, 이것에 사용되는 실리콘 에칭액, 및 그 키트
JP3805588B2 (ja) 半導体装置の製造方法
JP5168966B2 (ja) 研磨方法及び研磨装置
TW201241121A (en) Composition and method for polishing polysilicon
TW543093B (en) Method of reducing in-trench smearing during polishing
KR101973975B1 (ko) 에칭 방법, 이것에 사용되는 실리콘 에칭액, 및 반도체 기판 제품의 제조 방법
KR102003235B1 (ko) 커패시터 구조의 형성 방법 및 이것에 사용되는 실리콘 에칭액
TW201439376A (zh) 半導體基板的蝕刻方法、蝕刻液及半導體元件的製造方法以及蝕刻液套組
US20060000492A1 (en) Forming a passivating aluminum fluoride layer and removing same for use in semiconductor manufacture
JP2013153074A (ja) キャパシタ形成方法
JP5674832B2 (ja) キャパシタ形成方法、半導体基板製品の製造方法、およびエッチング液
Saif Islam et al. Ultra-smooth platinum surfaces for nanoscale devices fabricated using chemical mechanical polishing
JP4202955B2 (ja) 有機膜の化学的機械的研磨方法
TW202132541A (zh) 蝕刻液、蝕刻液之製造方法、被處理物之處理方法，及含有釕的配線之製造方法
JP2013012614A (ja) エッチング方法及びこれに用いられるシリコンエッチング液
TW201905240A (zh) 用於移除位於結晶材料表面上的非晶形鈍化層之清洗化學組成物
KR102301933B1 (ko) 반도체 소자의 제조 방법
TW541356B (en) Surface treating agent for micromachining and method for surface treatment
JP2004047676A (ja) 半導体装置の製造方法
TW202208596A (zh) 矽蝕刻液以及使用該蝕刻液之矽元件之製造方法及矽基板之處理方法
Koh et al. Investigations in polysilicon CMP to apply in sub-quarter micron DRAM device
JP2006040908A (ja) 半導体装置の製造方法
Banerjee et al. Chemical Mechanical Polishing 9

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20160112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170524

R150 Certificate of patent or registration of utility model

Ref document number: 6151384

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250