JP2016032071A - 半導体装置の製造方法、半導体装置 - Google Patents

半導体装置の製造方法、半導体装置 Download PDF

Info

Publication number
JP2016032071A
JP2016032071A JP2014155041A JP2014155041A JP2016032071A JP 2016032071 A JP2016032071 A JP 2016032071A JP 2014155041 A JP2014155041 A JP 2014155041A JP 2014155041 A JP2014155041 A JP 2014155041A JP 2016032071 A JP2016032071 A JP 2016032071A
Authority
JP
Japan
Prior art keywords
insulating portion
semiconductor substrate
semiconductor device
electrode
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014155041A
Other languages
English (en)
Other versions
JP6287667B2 (ja
Inventor
信久 中島
Nobuhisa Nakajima
信久 中島
徳光 坂本
Tokumitsu Sakamoto
徳光 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014155041A priority Critical patent/JP6287667B2/ja
Publication of JP2016032071A publication Critical patent/JP2016032071A/ja
Application granted granted Critical
Publication of JP6287667B2 publication Critical patent/JP6287667B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thyristors (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】本発明は、半導体基板の側面に形成する絶縁部が剥がれたり、絶縁部の中に気泡が生じたりすることを防止できる半導体装置の製造方法、及び半導体装置を提供することを目的とする。
【解決手段】本願の発明に係る半導体装置の製造方法は、第1主面に第1電極が形成され、該第1主面と反対側の第2主面に第2電極が形成され、側面が樹脂コーティングされた半導体基板を第1モールド金型の中に入れて、該樹脂コーティングに接する第1絶縁部を形成する工程と、該第1絶縁部が形成された該半導体基板を第2モールド金型の中に入れて、該第1絶縁部を覆う第2絶縁部を形成する工程と、を備えたことを特徴とする。
【選択図】図1

Description

本発明は、例えば大電力の制御などに用いられる半導体装置の製造方法及びその方法で製造された半導体装置に関する。
特許文献1には、半導体基板の側面にシリコンゴムが形成された半導体装置が開示されている。
特開平8−222724号公報
例えば高耐圧の半導体装置においては、放電防止等のために半導体基板の側面に絶縁部を形成することがある。この絶縁部は半導体基板をモールド金型の中に入れて形成する。モールド金型を半導体基板から外す際に、絶縁部が半導体基板から剥がれる問題があった。また、絶縁部に気泡が生じる問題もあった。
本発明は、上述のような課題を解決するためになされたもので、半導体基板の側面に形成する絶縁部が剥がれたり、絶縁部の中に気泡が生じたりすることを防止できる半導体装置の製造方法、及び半導体装置を提供することを目的とする。
本願の発明に係る半導体装置の製造方法は、第1主面に第1電極が形成され、該第1主面と反対側の第2主面に第2電極が形成され、側面が樹脂コーティングされた半導体基板を第1モールド金型の中に入れて、該樹脂コーティングに接する第1絶縁部を形成する工程と、該第1絶縁部が形成された該半導体基板を第2モールド金型の中に入れて、該第1絶縁部を覆う第2絶縁部を形成する工程と、を備えたことを特徴とする。
本願の発明に係る半導体装置は、第1主面に第1電極が形成され、該第1主面と反対側の第2主面に第2電極が形成された半導体基板と、該半導体基板の側面に形成された樹脂コーティングと、該樹脂コーティングに接する第1絶縁部と、該第1絶縁部を覆う第2絶縁部と、を備えたことを特徴とする。
本発明によれば、半導体基板の側面を保護する絶縁部を複数回のモールド成型で形成するので、絶縁部が剥がれたり、絶縁部の中に気泡が生じたりすることを防止できる。
実施の形態1に係る半導体装置の断面図である。 半導体基板の端部等の断面図である。 第1絶縁部を形成する工程を示す図である。 第1絶縁部を形成する工程を示す図である。 第2絶縁部を形成する工程を示す図である。 第2絶縁部を形成する工程を示す図である。 第2モールド金型から取り出された半導体基板の断面図である。 比較例のモールド金型等の断面図である。 比較例のモールド金型等の断面図である。 絶縁部の剥がれを示す図である。 絶縁部の気泡を示す図である。 変形例に係る半導体基板の一部断面図である。 実施の形態2に係る半導体装置の一部断面図である。
本発明の実施の形態に係る半導体装置の製造方法と半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態1.
図1は、本発明の実施の形態1に係る半導体装置10の断面図である。半導体装置10は、半導体基板12を備えた圧接型半導体装置である。半導体基板12の上面側にはカソード電極14とゲート電極16が形成されている。半導体基板12の下面側にはアノード電極18が形成されている。
半導体基板12の側面はベベル構造(傾斜した構造)となっている。半導体基板12の側面、上面端部及び下面端部に樹脂コーティング20が形成されている。樹脂コーティング20は、半導体基板12の側面及び半導体基板端部の安定化と、放電防止のために形成されている。樹脂コーティング20の材料は例えばポリイミドシリコンである。なお、樹脂コーティング20はジャンクションコーティングレジンと称されることもある。
樹脂コーティング20に接する第1絶縁部22が形成されている。そして、第1絶縁部22に接する第2絶縁部24が形成されている。第1絶縁部22と第2絶縁部24は、半導体基板12の側面を保護し、放電を防止し、耐圧を向上させるために設けられている。第1絶縁部22と第2絶縁部24の材料は例えばシリコンゴムである。
アノード電極18にはアノード歪緩衝板30が接している。アノード歪緩衝板30にはアノード主電極32が接している。アノード歪緩衝板30とアノード主電極32の間に金属の位置決めピン34を設けることで、アノード主電極32のアノード歪緩衝板30に対する位置が決められている。
カソード電極14には、カソード歪緩衝板40が接している。カソード歪緩衝板40にはカソード主電極42が接している。なお、アノード主電極32とカソード主電極42にはめっきで金属膜を形成することが望ましい。
ゲート電極16には、センターゲート取り出し電極50が接している。センターゲート取り出し電極50はゲート電極16を外部と電気的に接続するために設けられている。センターゲート取り出し電極50は金属板52と絶縁体54を介して弾性体56に接している。弾性体56は例えば皿ばねなどの環状の弾性体である。センターゲート取り出し電極50のゲート電極16に接する部分は絶縁筒58に保護され、外部に伸びる部分は絶縁筒60に保護されている。
上述の構成は、アノード主電極32とカソード主電極42を外部に露出させるようにしてセラミックパッケージ70とフランジ72に覆われている。半導体装置10の通電時には、カソード主電極42を下方に押し付ける圧接電極と、アノード主電極32を上方へ押し付ける圧接電極を用いて圧接型の半導体装置を構成する。また、センターゲート取り出し電極50が弾性体56によってゲート電極16に押し付けられ、センターゲート取り出し電極50とゲート電極16の接触を確実にする。この様な状態でゲート電極16−カソード電極14間に電流を流す事でカソード電極14−アノード電極18間の主電流を制御する。
図2は、半導体基板12の端部等の断面図である。半導体基板12の側面12a、上面端部12b及び下面端部12cに樹脂コーティング20が形成されている。図2においてNE、PB、NB、PEはそれぞれ、nエミッタ層、pベース層、nベース層、pエミッタ層を指す。
半導体装置10の製造方法を説明する。まず、半導体基板12に、カソード電極14、ゲート電極16及びアノード電極18を形成する。次いで、砥石又はサンドブラスト等により半導体基板12の側面にベベルを形成する。そして、例えば、回転塗布又は筆塗りにより、半導体基板12の側面、上面端部及び下面端部に樹脂コーティング20を形成する。
次いで、第1絶縁部22を形成する。第1絶縁部を形成する工程は図3、4を参照して説明する。第1絶縁部22を形成する際には、図3に示す第1モールド金型100を用いる。第1モールド金型100は下金型102と上金型104を備えている。半導体基板12を下金型102の予め定められた場所にのせた後に、下金型102の上に上金型104をのせる。これにより、半導体基板12を第1モールド金型100の中に入れた状態とする。
下金型102と上金型104を重ね合わせた状態では、半導体基板12の端部(樹脂コーティング20)を囲むキャビティC1が形成される。このキャビティC1の大きさを小さくするために、半導体基板12上面から上金型104までの距離y1は2mm以下とし、半導体基板12下面から下金型102までの距離y2は2mm以下とすることが好ましい。そして、このキャビティC1は、第1絶縁部の材料をキャビティC1に注入する注入口106、及び余分な材料を排出する排出口108につながっている。
次に、図4に示すように、注入ノズル110を注入口106にあてて、キャビティC1の中に液状のシリコンゴムを注入する。余分なシリコンゴム112が排出口108から出る程度までシリコンゴムを十分に注入し、キャビティC1にシリコンゴムを充填する。このときの下金型102と上金型104の温度は例えば150℃程度とする。この状態を例えば2分程度保持し、液状のシリコンゴムを硬化させる。
シリコンゴム硬化後は、上下金型102、104を分離し第1絶縁部22が形成された半導体基板12を取り出す。取出し直後は第1絶縁部22が仮硬化している状態であるため、第1絶縁部22と樹脂コーティング20との密着は不十分である。そこで、第1絶縁部22を樹脂コーティング20に密着させるために、200℃程度に保たれた高温槽の中に半導体基板12を5時間程度保管し、第1絶縁部22を更に硬化させる。こうして、樹脂コーティング20に接する第1絶縁部22を形成する。
次いで、第2絶縁部24を形成する。第2絶縁部を形成する工程は図5、6を参照して説明する。第2絶縁部24を形成する際には、図5に示す第2モールド金型120を用いる。第2モールド金型120は、下金型122と上金型124を備えている。半導体基板12を下金型122の予め定められた場所にのせた後に、下金型122の上に上金型124をのせる。これにより、半導体基板12を第2モールド金型120の中に入れた状態とする。
下金型122と上金型124を重ね合わせた状態では、半導体基板12の端部(樹脂コーティング20と第1絶縁部22)を囲むキャビティC2が形成される。キャビティC2は、第2絶縁部の材料をキャビティC2に注入する注入口126、及び余分な材料を排出する排出口128につながっている。
次に、図6に示すように、注入ノズル130を注入口126にあてて、キャビティC2の中に液状のシリコンゴムを注入する。余分なシリコンゴム132が排出口128から出る程度までシリコンゴムを十分に注入し、キャビティC2にシリコンゴムを充填する。このときの下金型122と上金型124の温度は例えば150℃程度とする。この状態を例えば2分程度保持し、液状のシリコンゴムを硬化させる。
その後、上下金型122、124を分離し第2絶縁部24が形成された半導体基板12を取り出す。そして、半導体基板12を高温槽の中に入れるなどして第2絶縁部24を更に硬化させる。こうして、第1絶縁部22を覆う第2絶縁部24を形成する。
図7は、第2モールド金型120から取り出された半導体基板の断面図である。半導体基板は例えば平面視で円形である。半導体基板の外周全体にわたって樹脂コーティング20、第1絶縁部22、及び第2絶縁部24が形成される。なお、第1絶縁部22を第1モールド金型から離しやすくし、第2絶縁部24を第2モールド金型から離しやすくするために、第1絶縁部22と第2絶縁部24の側面はテーパ形状となっている。第1絶縁部22と第2絶縁部24の側面をテーパ形状にすると離型性が向上する。図7に示す半導体基板に対して、各部品を取り付けて図1に示す半導体装置10を完成させる。
ここで、本発明の特徴の理解を容易にするために、比較例について説明する。図8は、比較例のモールド金型等の断面図である。モールド金型200は下金型202と上金型204を備えている。このモールド金型200は、前述の第2モールド金型120と同じ形状を有する。
樹脂コーティング20が形成された半導体基板12をモールド金型200の中に入れた状態で、シリコンゴムを注入する。そしてこの状態を例えば2分程度保持し液状のシリコンゴムを硬化させる。これにより絶縁部206が形成される。シリコンゴム硬化後は、図9に示すように、上下金型202、204を分離しモールド金型200から半導体基板12を取り出す。その後、半導体基板12を高温槽に保管し絶縁部206をさらに硬化させる。
図10は、比較例に係る半導体装置の製造方法で製造された半導体基板等の断面図である。樹脂コーティング20は1つの大きな絶縁部206で覆われている。モールド金型200から半導体基板12を取り出す際にモールド金型200に絶縁部206が引っ張られて絶縁部206の剥がれ220が生じている。
図11は、比較例に係る半導体装置の製造方法で製造された半導体基板等の、図10とは別の部分の断面図である。絶縁部206の中に気泡222が発生している。モールド金型の注入口からモールド金型のキャビティ内に液状のシリコンゴムを注入すると、当該キャビティ内のエアーが押し出され当該キャビティが液状シリコンゴムで充填されていく。キャビティ内のエアーは全てモールド金型外に押し出されるのが理想的である。しかし、例えば、半導体基板の端部の下面側に大きなキャビティがあると、この部分に気泡が残りやすい。特に出口付近で気泡が残りやすい。
剥がれ220又は気泡222があると、半導体装置に電圧を印加した際に内部放電したり、経時的に耐圧が劣化したりするおそれがある。剥がれ220又は気泡222は絶縁部が大きいほど発生しやすいので、絶縁部を小さくすれば剥がれ220又は気泡222を抑制できる。しかし、高耐圧の半導体装置では、電圧に対する絶縁距離を大きく確保する必要があるため、絶縁部を大きくする必要がある。従って、比較例の方法では、耐圧を確保しつつ、剥がれ220又は気泡222の抑制することができない。
ところが、本発明の実施の形態に係る半導体装置の製造方法によれば、絶縁部を小さくすることなく、絶縁部が剥がれたり絶縁部の中に気泡が生じたりすることを防止できる。実施の形態1の半導体装置の製造方法では第1絶縁部22と第2絶縁部24を別の工程で形成する。つまり、まず、半導体基板12の端部を囲む小さいキャビティC1を有する第1モールド金型100を用いて第1絶縁部22を形成する。キャビティC1は小さいのでそこに形成される第1絶縁部22も小さい。小さい第1絶縁部22とは、例えば図3の距離y1、y2をそれぞれ2mm以下とすることで得られる。よって、第1モールド金型100から半導体基板12を取り出すときに第1絶縁部22が樹脂コーティング20から剥がれることを防止できる。また、キャビティC1が小さいので、キャビティC1に液状のシリコンゴムを充填する際に気泡が生じることを防止できる。なお、図3に示した距離y1、y2をそれぞれ2mm以下にすることで確実に剥がれ及び気泡を防止できるが、剥がれ及び気泡を抑制できる限り距離y1、y2の寸法を変更してもよい。
第2モールド金型120のキャビティC2は、第1絶縁部22がない比較例の場合と比較して、第1絶縁部22がある分だけ狭くなる。従って、第2絶縁部24の剥がれと気泡の発生を防止できる。このように、2つのモールド金型で順次に第1絶縁部22と第2絶縁部24を形成することで所望の耐圧を実現する絶縁部(第1絶縁部22と第2絶縁部24)を形成するので、絶縁部の剥がれ又は気泡を防止できる。
本発明の実施の形態に係る半導体装置の製造方法と半導体装置は様々な変形が可能である。例えば、絶縁部は第1絶縁部22と第2絶縁部24の2つで構成したが、3つ以上の絶縁部を順次形成してもよい。耐圧特性を安定化させ、材料管理を容易化するためには、第1絶縁部22と第2絶縁部24は同じ材料で形成した方がよい。しかし、十分な耐圧が得られる限り、これらを別々の材料で形成してもよい。また、第1絶縁部22と第2絶縁部24をシリコンゴム以外の材料で形成してもよい。樹脂コーティング20の材料は、半導体基板12との接着性のよい材料であればよく、ポリイミドシリコンに限定されない。
半導体基板12の端部(側面)の形状は特に限定されない。例えば、図12に示す、メサ型ベベル構造を採用してもよい。半導体装置10はセンターゲート構造を採用しているが必ずしもこれに限定されず、様々なタイプの半導体装置を採用してもよい。第1主面に第1電極が形成され、第1主面と反対側の第2主面に第2電極が形成された半導体基板であれば圧接型半導体装置を構成できる。つまり、第1電極に電気的に接続された第1主電極と、第2電極に電気的に接続された第2主電極とで半導体基板を挟んで圧接型半導体装置を形成する。例えば、BTB(Back to Back)、SVG(Static Var Generator)等の電力用の半導体装置、製鉄圧延機駆動用インバータ等の工業用の半導体装置、又はその他高電圧・大容量スイッチ等に、本発明の半導体基板を用いることができる。
これらの変形は以下の実施の形態に係る半導体装置の製造方法と半導体装置に適宜に応用できる。なお、以下の実施の形態については、実施の形態1との共通点が多いので、実施の形態1との相違点を中心に説明する。
実施の形態2.
図13は、本発明の実施の形態2に係る半導体装置の一部断面図である。第2絶縁部300は、半導体基板12の外側を向く第1側面300aと、半導体基板12の内側を向く第2側面300bとを有している。第1側面300aと第2側面300bは半導体基板12の長手方向(x方向)と直交している。第2絶縁部300は第1絶縁部22よりも硬い材料で形成されている。
半導体装置を組み立てる際には、半導体基板12を正しい位置に位置決めする必要がある。この位置決めに第1側面300a又は第2側面300bを利用する。具体的には、第1側面300a又は第2側面300bに位置決め部材を押し当てて、半導体基板12を予め定められた場所に位置させることができる。よって、第2絶縁部の側面がテーパを有し半導体基板の長手方向と直交しない場合と比べて、位置決め精度を向上させることができる。
第2絶縁部がやわらかい材料で形成されると、位置決め時に第2絶縁部が変形し位置決め精度が低化するおそれがある。そこで、本発明の実施の形態2では、第2絶縁部300を第1絶縁部22よりも硬い材料で形成することで、位置決め時の第2絶縁部300の変形を防止することとした。第1絶縁部22に耐圧維持に好適な材料を用いて、第2絶縁部300に第1絶縁部22より硬い材料を用いることで、耐圧を維持しつつ位置決め精度を高めることができる。
第1側面300aと第2側面300bのうち少なくとも一方が半導体基板12の長手方向と直交するようにすれば半導体基板12の位置あわせが可能である。よって、第1側面と第2側面のいずれか一方だけを半導体基板12の長手方向に直行させてもよい。
10 半導体装置、 12 半導体基板、 12a 側面、 12b 上面端部、 12c 下面端部、 14 カソード電極、 16 ゲート電極、 18 アノード電極、 20 樹脂コーティング、 22 第1絶縁部、 24 第2絶縁部、 30 アノード歪緩衝板、 32 アノード主電極、 40 カソード歪緩衝板、 42 カソード主電極、 50 センターゲート取り出し電極、 100 第1モールド金型、 120 第2モールド金型、 220 剥がれ、 222 気泡、 300 第2絶縁部、 300a 第1側面、 300b 第2側面

Claims (10)

  1. 第1主面に第1電極が形成され、前記第1主面と反対側の第2主面に第2電極が形成され、側面が樹脂コーティングされた半導体基板を第1モールド金型の中に入れて、前記樹脂コーティングに接する第1絶縁部を形成する工程と、
    前記第1絶縁部が形成された前記半導体基板を第2モールド金型の中に入れて、前記第1絶縁部を覆う第2絶縁部を形成する工程と、を備えたことを特徴とする半導体装置の製造方法。
  2. 前記第1絶縁部と前記第2絶縁部は同じ材料で形成されたことを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記第2絶縁部は、前記半導体基板の外側を向く第1側面と、前記半導体基板の内側を向く第2側面とを有し、
    前記第1側面と前記第2側面のうち少なくとも一方は、前記半導体基板の長手方向と直交することを特徴とする請求項1に記載の半導体装置の製造方法。
  4. 前記第2絶縁部は前記第1絶縁部よりも硬い材料で形成されたことを特徴とする請求項3に記載の半導体装置の製造方法。
  5. 前記第1絶縁部はシリコンゴムで形成されたことを特徴とする請求項1〜4のいずれか1項に記載の半導体装置の製造方法。
  6. 第1主面に第1電極が形成され、前記第1主面と反対側の第2主面に第2電極が形成された半導体基板と、
    前記半導体基板の側面に形成された樹脂コーティングと、
    前記樹脂コーティングに接する第1絶縁部と、
    前記第1絶縁部を覆う第2絶縁部と、を備えたことを特徴とする半導体装置。
  7. 前記第1電極に電気的に接続された第1主電極と、
    前記第2電極に電気的に接続された第2主電極と、を備え、
    前記第1主電極と前記第2主電極で前記半導体基板を挟む、圧接型の半導体装置を構成することを特徴とする請求項6に記載の半導体装置。
  8. 前記第2絶縁部は、前記半導体基板の外側を向く第1側面と、前記半導体基板の内側を向く第2側面とを有し、
    前記第1側面と前記第2側面のうち少なくとも一方は、前記半導体基板の長手方向と直交することを特徴とする請求項6又は7に記載の半導体装置。
  9. 前記第2絶縁部は前記第1絶縁部よりも硬い材料で形成されたことを特徴とする請求項8に記載の半導体装置。
  10. 前記第1絶縁部はシリコンゴムで形成されたことを特徴とする請求項6〜9のいずれか1項に記載の半導体装置。
JP2014155041A 2014-07-30 2014-07-30 半導体装置の製造方法 Active JP6287667B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014155041A JP6287667B2 (ja) 2014-07-30 2014-07-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014155041A JP6287667B2 (ja) 2014-07-30 2014-07-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016032071A true JP2016032071A (ja) 2016-03-07
JP6287667B2 JP6287667B2 (ja) 2018-03-07

Family

ID=55442274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014155041A Active JP6287667B2 (ja) 2014-07-30 2014-07-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6287667B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521623A (ja) * 1991-07-15 1993-01-29 Nippon Inter Electronics Corp 半導体装置
JPH08330337A (ja) * 1995-05-30 1996-12-13 Hitachi Ltd 平型半導体装置
JP2008186922A (ja) * 2007-01-29 2008-08-14 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521623A (ja) * 1991-07-15 1993-01-29 Nippon Inter Electronics Corp 半導体装置
JPH08330337A (ja) * 1995-05-30 1996-12-13 Hitachi Ltd 平型半導体装置
JP2008186922A (ja) * 2007-01-29 2008-08-14 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP6287667B2 (ja) 2018-03-07

Similar Documents

Publication Publication Date Title
JP5428362B2 (ja) 半導体装置の製造方法
KR100659376B1 (ko) 트랜스퍼 몰딩 전력장치 및 그의 제조방법
US10181445B2 (en) Power module
TWI645952B (zh) Resin molding metal mold and resin molding method
CN102652357B (zh) 半导体装置
US10068825B2 (en) Semiconductor device
TWM595330U (zh) 面板組件、晶圓封裝體以及晶片封裝體
TW201635361A (zh) 半導體裝置之製造方法
CN108565244B (zh) 减薄工艺的揭膜方法
JPWO2014038310A1 (ja) 半導体素子の製造方法
US20150221578A1 (en) Semiconductor package and method for producing a semiconductor
JP5811325B2 (ja) 半導体素子および半導体装置
JP5471064B2 (ja) 半導体装置の製造方法
CN107316817B (zh) 封装件及其制造方法
JP6287667B2 (ja) 半導体装置の製造方法
JP2009212439A (ja) 半導体装置の製造方法および半導体製造装置
JP6550741B2 (ja) 半導体装置の製造方法
JP4363324B2 (ja) 半導体モジュール
CN106537578B (zh) 具有栅环的改进定中心和固定的关断功率半导体装置及其制造方法
US11152275B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP7149907B2 (ja) 半導体装置および半導体素子
JP2005123456A (ja) 半導体装置の製造方法
JP4670276B2 (ja) 半導体装置の製造方法
KR101583767B1 (ko) 히터가 장착된 캡형 정전척 및 그 제조방법
JP7181336B2 (ja) 半導体パッケージ方法及び半導体パッケージ構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180122

R150 Certificate of patent or registration of utility model

Ref document number: 6287667

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250