JPH08330337A - 平型半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】緩衝（中間）電極間の放電を防止し、信頼性に
富んだ半導体装置を提供する。 【構成】カソード側の緩衝電極１１６の端部にある凸１
２１と、基板１０１の端部を覆うパッシベーション体
（シリコーンゴム）１１５の内周部にある凹部１２２が
はめ合い、基板に対する緩衝電極の回転やずれを防止し
ている。この凹凸部を含む緩衝電極１１６，１１７の外
縁部を絶縁封止体（テフロンリング）１２５ａ，ｂで密
に封止している。これにより、はめ合い凹凸部付近の電
界上昇による緩衝電極間の放電を防止する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は大容量の半導体装置に係
り、その耐電圧特性を向上する平型半導体装置の構造に
関する。

【０００２】

【従来の技術】大容量の半導体装置には、一つのｐｎ接
合よりなるダイオード、二つのｐｎ接合よりなるトラン
ジスタ、これらに絶縁ゲートを設けたＩＧＢＴ（絶縁ゲ
ートバイポーラトランジスタ）、３つ以上のｐｎ接合を
有するサイリスタなどがある。サイリスタには、電気ゲ
ート型サイリスタ、光ゲート型サイリスタ、ゲートター
ンオフサイリスタ（ＧＴＯ）、絶縁ゲートサイリスタ、
トライアック等が含まれる。

【０００３】図８に、従来の平型半導体装置の横断面図
を示す。ディスク状の半導体基板１０１の両主表面には
アノード電極１０２及びカソード電極１０３が形成され
ており、カソード側よりアノード側に向かってｎ、ｐ、
ｎ、ｐの順に不純物層が形成されている。それぞれｎエ
ミッタ１０４、ｐベース１０５、ｎベース１０６、ｐエ
ミッタ１０７となる。ｐｎ接合間の絶縁を保持するパッ
シベーッション１１５が形成されている。基板１０１の
アノード側はアノード電極１１２を介して緩衝電極１１
６、カソード側はカソード電極１０３を介して緩衝電極
板１１７と接触している。

【０００４】大容量の半導体装置で設けられる緩衝電極
は中間電極とも呼ばれ、その外側に加圧電極１１８、１
１９が配され、その外部から圧接することで熱的、電気
的接触を図って圧接型の半導体装置を構成する。半導体
装置の組み込み時には、緩衝電極１１６外周部の凸部１
２１と、パッシベーション１１５内周部の凹部１２２が
はめ合わされ、緩衝電極１１６の回転や位置ずれを抑止
して、ゲート電極１１０との接触を防止している。

【０００５】このような半導体基板と緩衝電極板の位置
合わせ等については、特開昭６０−３１５５号、特開昭
６０−５５６４号、特開昭６１−２０２４４３号などに
記載がある。

【０００６】

【発明が解決しようとする課題】上記した従来の半導体
装置は、緩衝電極において放電を生じ、ノイズとなって
素子を誤動作したり、素子の破損を招くことがある。こ
の放電現象は、緩衝電極の近傍に、金属異物や誘電率の
高い物質の異物等が混入している場合に、発生率が高
い。しかし、放電発生の真の原因は、緩衝電極の外周部
に設けられるはめ合い用の凹凸部にある。すなわち、半
導体素子には加圧電極から緩衝電極を介して、素子のブ
ロッキング状態には高圧が印加されている。このとき、
緩衝電極のはめ合い凹凸部は他より曲率が大きいので、
この付近の電界強度が高まって緩衝電極間の放電を引き
起こすとみられる。しかし、従来の半導体装置において
は、はめ合い凹凸部に対する配慮が無く、何の対策もと
られていなかった。

【０００７】本発明の目的は、上記した問題点を克服
し、緩衝電極板の回転やずれを防止するはめ合い構造を
有しながら、この部の放電を防止できる信頼性に富んだ
半導体装置を提供することにある。

【０００８】

【課題を解決するための手段】本発明の目的は、一つ以
上のｐｎ接合を有し両主表面にカソード及びアノードの
主電極が配された半導体基体と、該半導体基体の端部に
設けられ前記ｐｎ接合間の絶縁を保持するパッシベーシ
ョン体と、前記半導体基体の両主表面に接する二つの緩
衝電極と、該緩衝電極の外側に配される二つの加圧電極
を備える平型半導体装置において、前記緩衝電極の外側
に有する凸部と前記パッシベーション体の内側に有する
凹部のはめ合いによって構成される凹凸部と、該凹凸部
を含み前記緩衝電極の外縁部を密に覆う絶縁封止体を設
けることにより達成される。

【０００９】前記絶縁封止体は絶縁性弾性体で構成さ
れ、該絶縁性弾性体の内側に前記緩衝電極の凸部とはめ
合う凹部を有してなることを特徴とする。

【００１０】

【作用】本発明の半導体装置の作用として、緩衝電極を
パッシベーション体とはめ合う凹凸部を含んで、その外
縁部を絶縁封止体によって密に覆うので、凸凹部付近の
電界強度の上昇を抑えて放電を防止することができる。
すなわち、装置内の雰囲気よりも高い絶縁性をもつ高抵
抗体によって密に封止することによって、凹凸部の曲率
の大きな領域に蓄積された電荷を、高抵抗体を通じて他
方の主表面の電極に流すので、放電を防止することがで
きる。

【００１１】さらに、前記絶縁封止体の凹部と前記緩衝
電極の凸部とのはめ合いによって、絶縁封止体と緩衝電
極さらにペレットとの位置関係を固定することができ、
外部からの機械的なショックなどにより強固となる。

【００１２】また、素子のブロッキング状態で他方の主
表面に流れる微少な電流は、パッシベーション体（膜）
の外部電界強度を均一化でき、パッシベーションを安定
化する効果もある。

【００１３】

【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。

【００１４】図１は、本発明の一実施例による光サイリ
スタの横断面図である。ディスク状の半導体基板１０１
の両主表面にはアノード電極１０２及びカソード電極１
０３が形成されており、カソード側よりアノード側に向
かってｎ、ｐ、ｎ、ｐの順に不純物層が形成されてい
る。それぞれｎエミッタ１０４、ｐベース１０５、ｎベ
ース１０６、ｐエミッタ１０７となる。ｐベース１０５
とカソード電極１０３とは必要に応じて短絡されてい
る。半導体基板１０１の中央部１０８には点弧用サイリ
スタ１０８、その外側１０９には点弧電流を増幅する増
幅サイリスタが形成されている。増幅サイリスタ１０９
によって増幅された電流は、ゲート電極１１０を介して
主サイリスタ１１１を点弧する。

【００１５】半導体基板１０１の端部のアバランシェ電
圧が、基板内部におけるアバランシェ電圧より低下しな
いように、基板の端面１１２を斜めとするベベル加工が
施されている。ベベル加工にはシングルベベル、二重正
ベベル、二段ベベルなどあるが、本実施例では二重正ベ
ベルを施している。ベベル加工された端面１１２には、
加工歪みや汚れを除去した後に、ｐｎ接合間の絶縁を保
持するパッシベーションが形成されている。

【００１６】パッシベーションは多層膜からなり、第１
パッシベーッションとして二酸化珪素膜（以下、ＳｉＯ
２膜と呼ぶ）１１３、第２パッシベーションとしてポリ
イミド膜１１４、さらにシリコーンゴムによる第３パッ
シベーッション１１５が形成されている。

【００１７】半導体基板１０１のアノード側はアノード
電極１１２を介して緩衝電極板１１６、カソード側はカ
ソード電極１０３を介して緩衝電極板１１７と、それぞ
れ熱的、電気的に接触している。緩衝電極板１１６，１
１７を内接して対向する加圧電極１１８、１１９は、外
部から加圧装置によって加圧され、緩衝電極を介する各
電極間の接触抵抗が低減されている。

【００１８】加圧電極１１８，１１９は熱的、電気的抵
抗成分の少ない銅等の材質からなる。緩衝電極１１６，
１１７は素子温度が変化するときの半導体と加圧電極の
熱膨張係数の差による熱応力の発生を押さえる。このた
め、半導体と熱膨張係数の近い、モリブデンやタングス
テン等の材質からなる。また、緩衝電極板１１６，１１
７とカソード電極１０３あるいはアノード電極１０２の
間には、１００ミクロン程度の厚さの銀や銅などの箔板
を挟む場合もある。

【００１９】緩衝電極１１６のカソード側の面には、ゲ
ート電極１１０と接触しないように、穴またはザグリ１
２１を設けている。しかし、ザグリ１２０とゲート電極
１１０の位置ずれが生じると、ゲート電極１１０と緩衝
電極板１１６が接触して動作不良となる。また、ゲート
電極が基板と同心円形とは限らない。この場合、緩衝電
極板が基板に対して回転すると、ゲート電極と接触して
同様な問題を生じる。

【００２０】本実施例では、緩衝電極板とその外周に配
置される第３パッシベーション間をはめ合い構造として
いる。図２は、緩衝電極板１１６の加圧電極１１８側か
ら見た外観図である。緩衝電極板１１６のカソード側の
面に、点線で示すザグリ１２０が設けられ、ゲート電極
１１０との接触を防止している。また、緩衝電極１１６
の中心に対称な外周部の３か所に、半円柱形状ではめ合
い用の凸部１２１を設けている。

【００２１】図３は、カソード電極、パッシベーション
などを一体的に示す半導体基板の外観図で、同図は緩衝
電極１１６側から見たものである。シリコーンゴムの第
３パッシベーション１１５はカソード電極１０３の外周
回りに見える。パッシベーション１１５の内周部で、ウ
ェハ中心に対称な３か所に半円筒形状の凹部１２２を設
け、図２の緩衝電極１１６の凸部１２１とはめ合い可能
に構成している。

【００２２】これにより、カソード側の緩衝電極１１６
は、基板端部のパッシベーション１１５と凹凸部１２
１，１２２のはめ合いによって、外部からの振動やショ
ックなどによる回転や位置ずれが完全に抑止され、ゲー
ト電極１１０との接触を生じることが防止できる。な
お、図２、図３に示すＡ−Ａ’線は、図１の横断面に相
当する。

【００２３】半導体装置はセラミック製の絶縁筒１２３
により、アノード側の加圧電極１１７とカソード側の加
圧電極１１８間の絶縁を保持しつつ封止している。絶縁
筒１２３には冷却用のフィンと貫通穴が設けられ、この
貫通穴を通してガイド１２４が点弧用サイリスタ１０８
の受光部まで延設され、外部回路からの光信号を伝えて
光サイリスタの導通／阻止状態を制御可能にしている。

【００２４】ところで、上記した半導体装置の加圧電極
１１７，１１８間からの電圧は、素子のブロッキング状
態では半導体装置に高圧を印加している。このとき、緩
衝電極１１６のはめ合い凹凸部の電界強度が高まり、緩
衝電極１１６から放電を生じ、素子を破損したりノイズ
による誤動作を引き起こすことがある。図４は、このよ
うな放電の瞬間の様子を摸式的に示したものである。緩
衝電極１１６の凸部１２１の先端からアノード緩衝電極
１０２に向かって、放電４０１が発生している。

【００２５】このため、本実施例の半導体装置において
は、凸部１２１を含む緩衝電極板１１６と緩衝電極１１
７の空間を絶縁性弾性体１２５により密に封止してい
る。絶縁性弾性体１２５には高い絶縁破壊耐量をもち、
半導体の動作温度である室温から１５０度程度範囲では
安定で変形することのないテフロンを用いている。テフ
ロンは適度の弾性を有するので、はめ合い構造の形成に
も適している。また、絶縁性弾性体１２５は組立てを容
易にするために、２つに分割したはめ込み可能な部材１
２５ａ，１２５ｂからなっている。

【００２６】図５に、加圧電極１１８側からみた絶縁性
弾性体であるテフロンリング１２５ａの外観図を示す。
テフロンリング１２５ａのカソード側には、ウェハ中心
に対称な３か所に、加圧電極１１８側が閉じている半円
筒形状の凹部５０１を設けている。この凹部５０１は緩
衝電極１１６の凸部１２１とはめ合い、緩衝電極の回
転、芯ずれ、上下動などの移動を完全に抑止する。

【００２７】次に、本実施例の半導体装置の組込み方法
を説明する。図６は、図１の半導体装置のパッケージの
組み込みを説明する組立図である。アノード側の加圧電
極１１９の周囲に、絶縁弾性体１２５の一方の部材であ
るテフロンリング１２５ｂを組み込み、テフロンリング
１２５ｂに設けられた溝に緩衝電極１１７を組み込む。
なお、見やすいように図示を省略した絶縁筒１２３は、
その内部の底部に加圧電極１１９を一体的に配設してい
る。

【００２８】次に、その外周部をパッシベーションで覆
われた半導体基板１０１を組み込む。基板１０１のアノ
ード側は図示のないアノード電極１０２が、緩衝電極１
１７と接する。基板１０１のカソード側にはゲート電極
１１０などが見える（カソード電極１０３は図示を省
略）。パッシベーションの大部分は第３層のシリコーン
ゴム部１１５で、その内径は緩衝電極１１６、１１７の
外径とほぼ等しい。基板１０１に緩衝電極１１６が組み
込まれるとき、シリコーンゴム部１１５の凹部１２２と
緩衝電極１１６の凸部１２１の下部半分がはめ合わされ
る。

【００２９】次に、加圧電極１１８と、絶縁弾性体１２
５のもう一方の部材であるテフロンリング１２５ａを組
み込む。テフロンリング１２５ａの内径は、加圧電極１
１８の外径とほぼ等しくされている。また、テフロンリ
ング１２５ａの凹部５０１は、緩衝電極１１６の凸部１
２１の上部１２１ａとはめ合わされる。ここで、凹部５
０１の垂直方向長さと凸部１２１ａが同じにされ、緩衝
電極１１６は上下動も抑止する。このように、緩衝電極
１１６がテフロンリング１２５ａとはめあい構造をとる
ことにより、絶縁性封止体と緩衝電極さらに半導体基板
との位置関係を固定することができる。

【００３０】次に、テフロンリング１２５ａと１２５ｂ
は、図示していない円周溝などのはめ合いによって一体
的に組み合わされる。これで、半導体基板と緩衝電極の
端部は、テフロン材によって密に封止される。さらに、
ゲート電極１１０や光ガイド１２４をセットし、最後
に、加圧電極１１８を組み込んで、加圧電極１１７，１
１８を外側から圧着する。その後、加圧電極１１８と絶
縁筒１２３に設けられたフランジ１２６を溶接して組立
てを完了する。なお、本実施例のようなはめ合い構成持
たせると、搬送前には半導体装置の圧着を行わず、加圧
電極と緩衝電極板の中心固定だけに止めて、搬送中にシ
リコーンのパッシベーションに緩衝電極の重さが加わる
のを防止することも可能である。

【００３１】本実施例によれば、緩衝電極と基板端部の
パッシベーション体の凹凸はめ合いによって、その芯ず
れや回転を完全に防止するとともに、緩衝電極の端部を
絶縁封止体によって覆っているので、緩衝電極からの放
電を防止することができる。また、緩衝電極と絶縁封止
体のはめ合い構造によって、絶縁封止体と緩衝電極さら
にペレットとの位置関係を固定することができ、外部か
らの機械的なショックなどにより強固となる。

【００３２】図７に、本実施例と従来の半導体素子の電
気的特性の波形を示す。特性試験は、素子のブロキング
状態で耐電圧相当の正弦波電圧を印加し、このときの約
０．０６秒間における漏れ電流を測定した。（ａ）は印
加した正弦波電圧によるアノードカソード間電圧の波
形、（ｂ）は本実施例の半導体装置のアノード漏れ電流
の波形、（ｃ）は従来の図８に示す半導体装置のアノー
ド漏れ電流の波形を示す。

【００３３】図示のように、従来の素子はときどき漏れ
電流が瞬間的に顕著に増大するインパルス性のピーク７
０１が見られる。このピークは、緩衝電極板の凹凸部に
おける放電によるものである。しかし、本実施例の半導
体素子においてはそのようなインパルス性のピークは発
生せず、内部放電が抑止されている。

【００３４】以上のように、本実施例による半導体装置
のカソード側の緩衝電極のはめ合い構成を説明したが、
本発明はこれに限られるものではない。たとえば、アノ
ード側にもゲート電極など制御電極（受光部なども含
む）のある場合は、凹凸部によるはめ合い構成をアノー
ド側にも設けて、同様の効果を得ることができる。ま
た、はめ合い構成は緩衝電極に凹部を設け、パッシベー
ションやテフロンリング側に凸部を設けてもよい。な
お、緩衝電極と絶縁封止体のはめ合い構成は、それを省
略してもよい。あるいは緩衝電極に別に設けた凸部によ
ってもよい。

【００３５】また、本実施例では絶縁封止体にテフロン
を利用したが、特殊ゴムなどの弾性体表面に高抵抗体、
たとえばアモルファスシリコンをコーティングした絶縁
性弾性体を用いても、同様の効果を得ることができる。
この場合、素子のブロッキング状態で、高抵抗体に微少
な漏洩電流を流して、パッシベーション材のシリコーン
ゴム外部の電界強度を均一化し、パッシベーションの耐
電圧特性を向上させることができる。

【００３６】また、パッシベーション１１５と絶縁封止
体の一方を、同じ絶縁性弾性体によって一体成形して構
成することも可能である。

【００３７】さらに、各電極はディスク形状とし、ま
た、半導体装置にサイリスタの例を示したがこれに限ら
れるものではない。例えば、ダイオードなどの二端子素
子においても、一方の電極が円形でない場合は緩衝電極
の回転は許されず、緩衝電極とパッシベーション体の凹
凸部によるはめ合い構成が必要になる。この場合、絶縁
封止体による密な封止を施して、緩衝電極からの放電を
抑止し、素子の誤動作や破損を防止する同様の効果を得
ることができる。

【００３８】

【発明の効果】本発明によれば、半導体装置の緩衝電極
がパッシベーション体と凹凸はめ合いによって固定され
ている場合、そのはめ合い部を含む緩衝電極の外縁部を
絶縁封止体によって密に封止しているので、素子内の放
電を抑止する耐電圧特性を向上でき、半導体素子の誤動
作や破損を防止する効果がある。これによって、信頼性
に富んだ半導体装置を提供することができる。

【図面の簡単な説明】

【図１】本発明の一実施例による半導体装置（光サイリ
スタ）の横断面図。

【図２】実施例の緩衝電極板の外観図。

【図３】半導体基板のカソード側の外観図。

【図４】緩衝電極の放電現象を説明する模式図。

【図５】絶縁封止体の一実施例であるテフロンリングの
外観図。

【図６】実施例の半導体装置の組み込み方法を説明する
組立図。

【図７】本実施例と従来の半導体装置の漏れ電流特性を
比較する波形図。

【図８】従来構造の半導体装置の構成を示す断面図。

【符号の説明】

１０１…半導体基板、１０２…アノード電極、１０３…
カソード電極、１０４…ｎエミッタ、１０５…ｐベー
ス、１０６…ｎベース、１０７…ｐエミッタ、１０８…
点弧用サイリスタ、１０９…増幅サイリスタ、１１０…
ゲート電極、１１１…主サイリスタ、１１２…二重正ベ
ベル、１１３…二酸化珪素膜、１１４…ポリイミド膜、
１１５…シリコーンゴム、１１６，１１７…緩衝電極
板、１１８，１１９…加圧電極、１２０…ザグリ、１２
１…緩衝電極板外周部の凸部、１２２…シリコーンゴム
の凹部、１２３…絶縁筒、１２４…光ガイド、１２５
ａ，１２５ｂ…テフロンリング（絶縁性弾性体）、緩衝
電極間の気体放電６０１、４０１…放電、５０１…テフ
ロンリングの凹部、７０１…ピーク。

Claims (6)

【特許請求の範囲】
1. 【請求項１】 一つ以上のｐｎ接合を有し両主表面にカ
   ソード及びアノードの主電極が配された半導体基体と、
   該半導体基体の端部に設けられ前記ｐｎ接合間の絶縁を
   保持するパッシベーション体と、前記半導体基体の両主
   表面に接する二つの緩衝電極と、該緩衝電極の外側に配
   される二つの加圧電極を備える平型半導体装置におい
   て、 前記緩衝電極の外側に有する凸部と前記パッシベーショ
   ン体の内側に有する凹部のはめ合いによって構成される
   凹凸部と、該凹凸部を含み前記緩衝電極の外縁部を密に
   覆う絶縁封止体を設けることを特徴とする平型半導体装
   置。
2. 【請求項２】 請求項１において、 カソード側の緩衝電極に前記凸部を有し、前記絶縁封止
   体がカソード側とアノード側両方の緩衝電極の端部及び
   前記パッシベーション体を覆ってなることを特徴とする
   平型半導体装置。
3. 【請求項３】 請求項１または２において、 前記絶縁封止体を絶縁性弾性体で構成し、該絶縁性弾性
   体の内側に前記緩衝電極の凸部とはめ合う凹部を有して
   なることを特徴とする平型半導体装置。
4. 【請求項４】 請求項１または２または３において、 前記絶縁封止体はテフロンにより構成される平型半導体
   装置。
5. 【請求項５】 請求項１または２または３または４にお
   いて、 前記半導体基体、前記緩衝電極及び前記加圧電極はディ
   スク形状となる平型半導体装置。
6. 【請求項６】 一つ以上のｐｎ接合を有し両主表面にカ
   ソード及びアノードの主電極が配された半導体基体と、
   該半導体基体の端部に設けられ前記ｐｎ接合間の絶縁を
   保持するパッシベーション体と、前記半導体基体の両主
   表面に接する二つの緩衝電極と、該緩衝電極の外側に配
   される二つの加圧電極を備える平型半導体装置におい
   て、 前記緩衝電極の外周部に有する凸部と前記パッシベーシ
   ョン体の内周部に有する凹部のはめ合いによって構成さ
   れる凹凸部と、該凹凸部を含み前記緩衝電極の外縁部を
   密に覆う絶縁封止体と前記パッシベーション体を絶縁性
   弾性材により一体構成して設けることを特徴とする平型
   半導体装置。