JP2015534261A - トレンチ側壁の平滑化のためのシリコンエッチング方法 - Google Patents

トレンチ側壁の平滑化のためのシリコンエッチング方法 Download PDF

Info

Publication number
JP2015534261A
JP2015534261A JP2015529879A JP2015529879A JP2015534261A JP 2015534261 A JP2015534261 A JP 2015534261A JP 2015529879 A JP2015529879 A JP 2015529879A JP 2015529879 A JP2015529879 A JP 2015529879A JP 2015534261 A JP2015534261 A JP 2015534261A
Authority
JP
Japan
Prior art keywords
gas
trench
semiconductor wafer
plasma
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015529879A
Other languages
English (en)
Other versions
JP6487843B2 (ja
Inventor
ケベン ユー
ケベン ユー
アジャイ クマー
アジャイ クマー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2015534261A publication Critical patent/JP2015534261A/ja
Application granted granted Critical
Publication of JP6487843B2 publication Critical patent/JP6487843B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00619—Forming high aspect ratio structures having deep steep walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Abstract

トレンチ側壁の平滑化のためのシリコンエッチングの方法が記載される。一実施形態では、本方法は、プラズマエッチングを介して半導体ウェハ内に形成されたトレンチの側壁を平滑化する工程を含む。本方法は、第２処理ガス（例えば、酸素又は重合ガス）によって生成されたプラズマによって形成された保護層を有するトレンチの側壁を平滑化するためにフッ素ガスから生成されたプラズマによって半導体ウェハを指向性エッチングする工程を含む。別の一実施形態では、本方法は、滑らかな側壁を有するトレンチを生成するために半導体ウェハをエッチングする工程を含む。本方法は、フッ素ガスを含む１以上の第１処理ガスによって半導体ウェハをプラズマエッチングする工程と、フッ素ガスと重合ガスの混合物を含む１以上の第２処理ガスによって半導体ウェハの堆積とプラズマエッチングを同時に実行する工程と、重合ガスを含む１以上の第３処理ガスによって堆積を実行する工程を含む。

Description

関連出願の相互参照
本出願は、２０１２年８月２７日に出願され、「トレンチ側壁の平滑化のためのシリコンエッチング方法（ＭＥＴＨＯＤ ＯＦ ＳＩＬＩＣＯＮ ＥＴＣＨ ＦＯＲ ＴＲＥＮＣＨ ＳＩＤＥＷＡＬＬ ＳＭＯＯＴＨＩＮＧ）」と題された米国特許仮出願第６１／６９３，６０１号、及び２０１３年３月８日に出願され、「トレンチ側壁の平滑化のためのシリコンエッチング方法（ＭＥＴＨＯＤ ＯＦ ＳＩＬＩＣＯＮ ＥＴＣＨ ＦＯＲ ＴＲＥＮＣＨ ＳＩＤＥＷＡＬＬ ＳＭＯＯＴＨＩＮＧ）」と題された米国特許仮出願第６１／７７５，１３５号の優先権の利益を主張し、その全内容は、すべての目的のためにその全体で参照により本明細書に援用される。
背景
１）分野
本発明の実施形態は、半導体処理の分野に関し、特に、トレンチ側壁の平滑化のためのシリコンエッチング方法に関する。
２）関連技術の説明
より高い性能と増加した機能を備えたより小型でより軽量な電子機器の需要は、スルーシリコンビア（ＴＳＶ）によって設計された三次元（３Ｄ）集積回路（ＩＣ）の採用を推進している。ＴＳＶは、半導体ウェハの層を通過する電気的な接続である。スルーシリコンビアへの関心の高まりにもかかわらず、ＴＳＶの採用は、例えば、高コストと大量生産に関連する課題のために鈍化してきた。そのような課題の１つは、滑らかな側壁を有するＴＳＶトレンチを作成することを含む。滑らかな側壁を有するトレンチは、一般的に、より堅牢（ロバスト）であり、誘電体及び金属などの材料で効果的に充填することができる。対照的に、粗い側壁（例えば、スカラップ化された側壁）を有するトレンチは、歩留まりの減少と長期的なデバイスの信頼性の問題につながる、効果的でない充填をもたらす可能性がある。残念なことに、ＴＳＶエッチングの既存の方法は、粗い側壁を有するトレンチを作成し、及び／又は大量生産には実用的ではない。ＴＳＶの採用に影響を与える他の要因は、プラズマエッチングを実行するコストを含み、これは、例えば、全体的なシリコンエッチング速度に影響される。
概要
本発明の１以上の実施形態は、トレンチ側壁の平滑化のためのシリコンエッチング方法に関する。一実施形態では、プラズマエッチングを介して半導体ウェハ内に形成されたトレンチの側壁を平滑化する方法は、処理チャンバ内の台座によって半導体ウェハを支持する工程を含む。本方法は、処理チャンバ内にフッ素ガス及び第２ガスを導入する工程を含む。一実施形態では、第２ガスは、酸素である。別の一実施形態では、第２ガスは、重合ガスである。本方法は、フッ素ガス及び第２ガスからプラズマを生成するために処理チャンバに電力を供給する工程であって、第２ガスから生成されたプラズマは、トレンチの側壁上に保護層を形成するためのものである工程を含む。本方法は更に、保護層を有するトレンチの側壁を平滑化するためにフッ素ガスから生成されたプラズマによって半導体ウェハを指向性エッチングする工程を含む。
一実施形態では、半導体ウェハ内でプラズマエッチングを介して形成されたトレンチの側壁を平滑化するためのプラズマエッチングシステムは、プラズマエッチングチャンバと、プラズマエッチングチャンバ内で半導体ウェハを支持するための台座を含む。本システムは、プラズマエッチングチャンバ内にフッ素ガス及び第２ガスを導入するための１以上のガス源を含む。本システムは、フッ素ガス及び第２ガスからプラズマを生成するためにプラズマエッチングチャンバに電力を供給するための電源であって、第２ガスから生成されたプラズマは、半導体ウェハ内のトレンチの側壁上に保護層を形成するためのものである電源を含む。プラズマエッチングチャンバは、保護層を有するトレンチの側壁を平滑化するために、フッ素ガスから生成されたプラズマによって半導体ウェハを指向性エッチングするためのものである。
一実施形態では、滑らかな側壁を有するトレンチを生成するための半導体ウェハをエッチングする方法は、フッ素ガスを含む１以上の第１処理ガスによって半導体ウェハをプラズマエッチングする工程を含む。本方法は、フッ素ガス及び重合ガスを含む１以上の第２処理ガスによって、堆積の実行と半導体ウェハのプラズマエッチングを同時に行う工程を含む。本方法は、重合ガスを含む１以上の第３処理ガスによって、堆積を実行する工程を含む。
異なる側壁粗さを有するＴＳＶサンプルに対する漏れ電流の温度依存性を示す従来技術のグラフである。 一実施形態に係る、プラズマエッチングを介して半導体ウェハ内に形成されたトレンチの側壁を平滑化する方法のフロー図である。 一実施形態に係る、マスク除去後に実行された側壁の平滑化前後のトレンチ側壁のプロファイルの画像である。 一実施形態に係る、マスク除去後に実行された側壁の平滑化前後のトレンチ側壁のプロファイルの画像である。 一実施形態に係る、マスク除去前に実行された側壁の平滑化後のトレンチ側壁のプロファイルの画像である。 一実施形態に係る、トレンチの形成中にトレンチの側壁を平滑化する方法のフロー図である。 一実施形態に係る、トレンチ形成中にインサイチュースカラップ除去のための正規化された堆積／エッチングガス及び堆積／エッチング時間比率を示すグラフを示す。 一実施形態に係る、異なる堆積／エッチング工程時間によって生成されたトレンチ側壁プロファイルの画像である。 一実施形態に係る、鉛直及びテーパプロファイル及び滑らかな側壁を有するトレンチの画像である。 一実施形態に係る、スカラップありと無しのビアトレンチに対する正規化された処理時間の比較を示すグラフである。 本発明の一実施形態に係る、トレンチ側壁の平滑化のためのシリコンエッチング方法を内部で実行することができるシステムを示す。 本発明の一実施形態に係る、例示的なコンピュータシステムのブロック図を示す。
詳細な説明
滑らかなトレンチ側壁を作成するためのシリコンエッチングのシステム及び方法が記載される。「滑らか側壁」は、実質的に滑らかであり、大きなスカラップ又は他の粗い構造の無い側壁を指す。「滑らかな側壁」は、いくらかの粗さ（例えば、小さなスカラップ（例えば、５ｎｍ未満の大きさを有するスカラップ））を依然として含む可能性がある。実施形態によると、本明細書に記載のエッチング方法は、他のプロファイル属性に影響を与えることなく、また、処理時間に実質的に影響を与えることなく、スカラップを事実上排除することができる。本発明のいくつかの実施形態は、トレンチ形成後の粗いトレンチ側壁の平滑化に関し、他の実施形態は、トレンチ形成中の滑らかなトレンチ側壁の生成に関する。例えば、一実施形態では、本方法は、ボッシュプロセス又は粗い側壁をもたらす他のエッチングプロセスを用いて生成されたシリコントレンチの粗い側壁を平滑化するために半導体ウェハ又はシリコン基板を指向性エッチングする工程を含む。シリコンを指向性エッチングする工程は、フッ素ガスと、スカラップを除去するために側壁をエッチングしながらトレンチの側壁上に保護層を形成する別の１つのガスとからプラズマを生成する工程を含むことができる。
別の一実施形態では、トレンチは、フッ素ガス及び重合ガスを含む処理ガスによって堆積の実行とプラズマエッチングを同時に行う工程を含むプロセスによって、滑らかな側壁を有するトレンチが生成される。これらの技術は、粗い側壁が望ましくない任意のアプリケーション用に滑らかな側壁を有するトレンチの生成を可能にすることができる。例えば、本発明の実施形態は、誘電体及び金属材料の充填に対して、より堅牢であるＴＳＶトレンチを可能にすることができ、これは歩留まり及び長期信頼性を改善する。
以下の説明において、多数の特定の詳細（例えば、特定のプラズマ処理）が、本発明の実施形態の完全な理解を提供するために記載される。なお、本発明の実施形態は、これらの特定の詳細なしに実施できることが当業者には明らかであろう。他の例では、周知の態様（例えば、フォトレジストマスク形成のためのフォトリソグラフィパターニング及び現像技術）は、本発明の実施形態を不必要に曖昧にしないために、詳細には説明されない。以下に記載の実施例は、一般的に、シリコン基板をエッチングすることを指すが、本発明の実施形態は、他の材料基板内に滑らかなトレンチ壁を作成するために使用してもよい。更に、図に示された様々な実施形態は例示であり、必ずしも縮尺通りに描かれていないことを理解すべきである。
図１は、異なる側壁粗さを有するＴＳＶサンプルに対する漏れ電流の温度依存性を示す従来技術のグラフである。図１のグラフ１０１は、中村Ｔ．；北田Ｈ．；水島Ｙ．；前田Ｎ；藤本Ｋ．；大場Ｔ．による論文「スルーシリコンビア相互接続内のリーク電流への側壁粗さの効果の比較研究（Ｃｏｍｐａｒａｔｉｖｅ Ｓｔｕｄｙ ｏｆ ｓｉｄｅ−ｗａｌｌ ｒｏｕｇｈｎｅｓｓ ｅｆｆｅｃｔｓ ｏｎ ｌｅａｋａｇｅ ｃｕｒｒｅｎｔｓ ｉｎ ｔｈｒｏｕｇｈ−ｓｉｌｉｃｏｎ ｖｉａ ｉｎｔｅｒｃｏｎｎｅｃｔｓ）」（３Ｄ Ｓｙｓｔｅｍｓ Ｉｎｔｅｇｒａｔｉｏｎ Ｃｏｎｆｅｒｅｎｃｅ （３ＤＩＣ）， ２０１１ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ， Ｖｏｌ．， ｎｏ．， ｐｐ．１， ４， ２０１２年１月３１日〜２０１２年２月２日）からのデータを含む。グラフ１０１は、４×４配列内に複数のＴＳＶを含み、１０Ｖのバイアスを掛けられたサンプルから測定されたリーク電流を示す。ライン１０２は、スカラップ状の壁（例えば、トレンチ１０５のスカラップ状の側壁）を有するＴＳＶに対して収集されたデータ点にフィッティングされている。ライン１０２に対応するトレンチ１０５は、ボッシュプロセスによって作成された。典型的には、ボッシュプロセスは、ある期間のエッチングの後にある期間の堆積を含む。例えば、指向性衝撃エッチング及び／又は等方性化学エッチングの後に、ある期間の堆積（例えば、ポリマー堆積）が続いてもよい。エッチング及び堆積の期間は、明確に分離して描かれており、エッチングの所望のレベルが達成されるまで（例えば、所望のトレンチ深さが達成されるまで）繰り返される。ボッシュプロセスは、高アスペクト比のプロファイル角を可能にすることができるので、典型的に、ＴＳＶのトレンチ形成用に使用される。ボッシュプロセスはまた、底部クリティカルディメンジョンの調整機能を可能にすることができ、フォトレジストへの高い選択性を有することができる。残念ながら、ボッシュプロセスは、トレンチ１０５によって示されるように、典型的には、スカラップ状の側壁をもたらす。
ライン１０４は、滑らかな壁（例えば、トレンチ１０７の滑らかな側壁）を有するＴＳＶに対して収集されたデータ点にフィッティングされている。滑らかな側壁のトレンチ１０７は、シリコンをエッチングするためのＳＦ６及びＯ２と共に低温（およそ−１００℃）にシリコン基板が維持される非ボッシュドライエッチングプロセス（例えば、極低温ドライエッチング）によって作成された。滑らかな側壁を有するトレンチは、極低温ドライエッチングで達成されたが、極低温ドライエッチングは、大規模製造のために非実用的である可能性のあるエッチング装置を使用した低速のドライエッチングプロセスである。極低温ドライエッチングはまた、側壁角制御プロセスではない。
図１のグラフ１０１から分かるように、（ライン１０２に対応する）スカラップ状の側壁を有するＴＳＶは、（ライン１０４に対応する）より滑らかな側壁を有するＴＳＶよりも高いリーク電流を示すように見える。また、注目すべきことには、スカラップ状の側壁を有するＴＳＶに対して収集されたデータは、全体的なばらつきがより大きく、スカラップ状の側壁を有するＴＳＶに対するリーク電流は、滑らかな側壁を有するＴＳＶよりも温度変化によってより変動する。
グラフ１０１内のデータを収集するために使用されたスカラップのサイズは、いくつかの業界標準のスカラップターゲット（例えば、〜３０ｎｍ）と比べて相対的に大きい（＞７０ｎｍ）ことに注意することが重要である。しかしながら、同様の結果が、より小さなスカラップ（例えば、３０ｎｍの範囲内のスカラップ）を有するＴＳＶで発生する可能性がある。このように、図１は、滑らかなトレンチ側壁がＴＳＶに対して望ましいかもしれない理由の例を示している。以下の図は、滑らかなトレンチ側壁を生成するためのシステム及び方法を説明するであろう。
図２は、一実施形態に係る、プラズマエッチングを介して半導体ウェハ内に形成されたトレンチの側壁を平滑化する方法のフロー図である。方法２００によって図示された実施形態は、トレンチ形成後のトレンチ側壁からスカラップを排除する工程を含む。予め形成されたトレンチは、例えば、ＴＳＶトレンチを含むことができる。
方法２００は、処理チャンバ内の台座上に半導体ウェハを支持することによる操作２０５で始まる。半導体ウェハは、粗い側壁を有するトレンチを平滑化する必要がある。例えば、ボッシュプロセスは、半導体ウェハ内にトレンチを形成するかもしれないが、スカラップ状のトレンチ側壁をもたらす。操作２１０で、本方法は、チャンバ内にフッ素ガス及び第２ガスを導入する工程を含む。
操作２１５では、本方法は、プラズマを生成するためにチャンバに電力を供給する工程を含む。一実施形態では、処理チャンバに電力を供給する工程は、プラズマ源（例えば、処理チャンバ内の誘導結合プラズマ（ＩＣＰ）コイル）にＲＦ電源を印加する工程と、複数のＲＦ電力パルスによって半導体ウェハにバイアスを掛ける工程を含む。一実施形態では、プラズマ源に印加されるＲＦ電源は、〜５００〜３０００ワットの範囲内である。別の一実施形態によれば、プラズマ源に印加されるＲＦ電源は、〜５００〜２０００ワットの範囲内である。半導体ウェハにバイアスを掛ける工程は、〜５０〜１０００ワットの範囲内の複数の電力パルスを印加する工程を含むことができ、正又は負の極性を有することができる。一実施形態では、半導体ウェハにバイアスを掛ける工程は、各々〜５００ワットの範囲内の複数の電力パルスを印加する工程を含む。
第２ガスから生成されたプラズマは、トレンチ側壁上に保護層を形成するためのものである。第２ガスの（及び、したがって、トレンチ側壁上に形成される保護層の）化学組成は、例えば、マスク層が半導体ウェハの上方に配置されているかどうかに依存する可能性がある。半導体ウェハの上方に配置されたマスク層は、フォトレジストマスク（例えば、ポリイミド（ＰＩ））、酸化物マスク、又はエッチングプロセス中にウェハを保護するための任意の他のエッチングマスクであることができる。このように、マスク層がスカラップの除去前に除去される実施形態は、マスク層がスカラップ除去前に除去されない実施形態とは異なる化学物質を使用することができる。マスク層がスカラップの除去前に除去される一実施形態では、処理チャンバ内に導入される第２ガスは、酸素ガスを含む。マスク層がスカラップの除去前に除去されない別の一実施形態では、処理チャンバ内に導入される第２ガスは、重合ガス（例えば、フッ化炭素ガスなど）を含む。使用されるフッ化炭素ガスは、例えば、ＣＨＦ３、Ｃ２Ｆ６、Ｃ３Ｆ８、又はＣ４Ｆ８を含むことができる。
操作２２０では、本方法は、保護層を有するトレンチの側壁を平滑化するために、フッ素ガスから生成されたプラズマによって半導体ウェハを指向性エッチングする工程を含む。保護層の組成物は、第２ガスの組成に依存する。酸素ガスから生成されたプラズマは、トレンチの側壁上にシリコン酸化物層を形成することができ、これは、エッチングプロセス中に側壁を保護する。重合ガスから生成されたプラズマは、トレンチの側壁上にポリマー層（例えば、ＣＦ２）を形成することができる。フッ素ガスから生成されたプラズマによって半導体ウェハを指向性エッチングする工程は、保護層を有するトレンチの側壁からスカラップを除去する工程を含むことができる。
方法２００の操作２１０及び２１５に関して上述したように、トレンチ形成後の平滑化のために処理チャンバ内に導入したガス混合物は、平滑化プロセスが、マスク除去の前に実行されるか、又は後に実行されるかに依存する可能性がある。図３は、一実施形態に係る、マスク除去後に実行された側壁平滑化前後のトレンチ側壁プロファイルの画像である。画像３１０は、３００ｍｍウェハ内にボッシュプロセスで作成されたトレンチを示している。画像３５０に示されるように、この例におけるトレンチは、９４μｍの深さである。画像３１０から明らかなように、ボッシュプロセスは、スカラップ化された側壁を有するトレンチを作成した。画像３３０は、マスク除去後に実行された平滑化プロセス（例えば、ビアプロファイルを保持しながら、側壁スカラップを除去するための、マスク除去後の軽度のフラッシュエッチング）後の画像３１０と同様のトレンチを示す。図４は、一実施形態に係る、マスク除去後に実行された側壁平滑化前後のトレンチ側壁プロファイルの別の図である。画像４１０は、マスク除去前のスカラップを有するトレンチの側壁プロファイルを示し、画像４２０は、マスク除去後に実行されたスカラップ除去後のトレンチを示す。トレンチ形成後かつマスク除去後に側壁を平滑化するこのアプローチは、スカラップを除去するための高速かつ効果的なプロセスを提供することができるが、フィールド酸化物が保存される必要がある場合、制限を有する可能性がある。
図５は、一実施形態に係る、マスク除去前に実行された側壁平滑化後のトレンチ側壁プロファイルの画像である。図３及び図４の画像と同様に、図５の画像は、３００ｍｍウェハ内に作成された深さ９４μｍのトレンチを示す。画像５１０、５２０、及び５３０は、マスク除去前に実行された平滑化プロセス後のトレンチのものである。画像５１０及び５２０は、画像５３０のトレンチの頂部及び底部の拡大画像である。図５の画像から分かるように、トレンチは、滑らかであり、スカラップが無い。マスクを剥離する前にスカラップ除去がなされるこのアプローチでは、スカラップを平滑化しながら、フィールド酸化物を保護することができる。化学物質の混合物が使用され、これによって側壁ポリマーの除去とスカラップの平滑化を同時に行う。このようなアプローチは、マスクの一部が平滑化プロセスの間に消費される可能性があるので、半導体ウェハの上方により厚いマスクを必要とする可能性がある。
上述したように、図２〜図５及び対応する説明は、トレンチ形成後にトレンチ側壁を平滑化する実施形態に関する。他の実施形態では、トレンチ側壁は、例えば、図６に示される方法によって、トレンチ形成の間に平滑化される。
図６は、一実施形態に係る、トレンチの形成中にトレンチの側壁を平滑化する方法のフロー図である。図６の方法６００は、操作６０５で、フッ素ガスを含む１以上の処理ガスによって半導体ウェハをプラズマエッチングする工程で始まる。操作６１０では、本方法は、フッ素ガス及び重合ガスを含むガスの混合物によって半導体ウェハの同時堆積・エッチングを含む。
操作６１５で、重合ガスを含む１以上のガスを用いて堆積が実行される。操作６１０及び６１５に用いられる重合ガスは、フッ化炭素ガス（例えば、ＣＨＦ３、Ｃ２Ｆ６、Ｃ３Ｆ８、又はＣ４Ｆ８など）を含むことができる。一実施形態では、エッチング、同時堆積・エッチング、及び堆積の期間を含む操作６０５、６１０、及び６１５は、反復的に実行され、これによって滑らかな側壁を有するトレンチを半導体ウェハ内に生成する。反復は、所望の深さまでエッチングしたら終了することができる。ただ明確な堆積とエッチングの期間だけを含む典型的なボッシュプロセスとは異なり、方法６００は、堆積とエッチングの両方が実行される１つの期間（操作６１０において）を含む。このように、このアプローチでは、エッチングプロセスを通してスカラップの制御された平滑化を達成することができ、頂部のアンダーカット又は側壁の損傷を防止するために、エッチング種からの側壁攻撃が存在しないように、側壁パッシベーションが維持される。
トレンチがスカラップを有するかどうか、及びスカラップサイズに、多くのプロセスパラメータ（例えば、プラズマソース電力、バイアス電力、ガス流量、及び圧力）が、影響を与える可能性がある。特に、操作６１０内の堆積及びエッチングガスの比率、及び堆積及びエッチングの工程時間は、実施形態によれば、頂部にアンダーカットを作ることなくスカラップの無いプロファイルを達成するように注意深くバランスさせることができる。図７は、図６の方法６００に関連して説明したように、エッチング中にインサイチューでスカラップを除去するための正規化された堆積／エッチングガス比率及び堆積／エッチング時間比率の例を示す。図７１０内に示される堆積／エッチングガス比率は、方法６００の操作６１０内で使用される重合ガスのフッ素ガスに対する比率を指すことができる。図７２０内に示される堆積／エッチング工程時間比率は、方法６００の操作の工程時間を指すことができる。堆積／エッチング工程時間比率は、一実施形態によると、２．０から０．５まで変化する可能性があり、他のプラズマパラメータに依存する可能性がある。グラフ７１０及び７２０に見られるように、堆積／エッチングガス及び堆積／エッチング工程時間の比率は、トレンチがスカラップ化されるか、又はスカラップを含まないかどうかを決定することができる。
図８は、一実施形態に係る、異なる堆積／エッチング工程時間で生成されたトレンチ側壁プロファイルの画像である。図８の画像８１０は、より低い堆積／エッチング工程時間（例えば、スカラップを有するトレンチに対して図７に示された堆積／エッチング工程時間比率）を使用することによってエッチング中に形成された小さなスカラップを有するトレンチを示す。画像８２０は、より高い堆積／エッチング工程時間比率（例えば、スカラップ無しのトレンチに対して図７に示された比率）によって、ならびに最適なソース及びバイアス電力比率を用いて形成されたスカラップの無いトレンチを示す。このように、フッ素ガス及び重合ガスの適切な比率で同時堆積・エッチングの期間を含むエッチングプロセスを用いることによって、ＴＳＶなどのアプリケーション用の滑らかな側壁を有するトレンチを生成することができる。
図９は、一実施形態に係る、鉛直及びテーパプロファイルと滑らかな側壁を有するトレンチの画像である。上述した本発明の実施形態は、鉛直又はテーパ側壁プロファイルのいずれかを有するトレンチを生成するために使用することができる。例えば、トレンチ形成後又はトレンチ形成中に平滑化を行う実施形態は、画像９１０及び９２０のプロファイルを達成するように調整することができる。画像９１０及び９２０は、高アスペクト比（例えば、＞１００μｍ）及び滑らかな側壁を有するビアトレンチを示す。画像９１０は、鉛直プロファイルを有するトレンチを示す。鉛直プロファイルは、頂部クリティカルディメンジョンと底部クリティカルディメンジョンがほぼ同じ（例えば、図示されるように、頂部及び底部クリティカルディメンジョンは共に９．５μｍである）ためである。画像９２０は、テーパプロファイルを有するトレンチを示す。テーパプロファイルは、頂部クリティカルディメンジョンよりも小さい底部クリティカルディメンジョンの（例えば、図示されるように、頂部クリディカルディメンジョンは９．５μｍであり、一方、底部クリティカルディメンジョンは４．５μｍである）ためである。このように、本発明の実施形態は、鉛直又はテーパプロファイルのいずれかを有する滑らかな側壁を有するトレンチを作成することができる。
図１０は、一実施形態に係る、スカラップありと無しのビアトレンチに対する正規化した処理時間の比較を示すグラフである。グラフ１０００は、達成するのが困難なアスペクト比である可能性のある１０μｍ×１００μｍのアスペクト比を有するトレンチに対する相対的な処理時間を示す。他のアスペクト比に対する処理時間は、同様であるか、又はより低いアスペクト比のトレンチに対してはより少ないかもしれない。グラフ１０００に示されるようなスカラップ無しのトレンチの処理時間は、上記の方法で達成することができる。全体的なＴＳＶのエッチング速度は、例えば、ポリマーの堆積速度、ポリマーの除去速度、シリコンエッチング速度、及びエッチング／堆積継続時間によって影響を受ける可能性がある。このように、全体的なエッチング速度は、ビアトレンチ底部で、例えば、イオン衝撃及び反応性ラジカル濃度、又はフラックスによって影響される可能性がある。ビアトレンチ底部へのこの物質移動は、ガス流レジームに依存する。ガス流レジームは、以下の式で与えられるクヌーセンの数に基づいて分類することができる。
Ｋｎ＝λ／ｄ
ここで、ｄは、特徴寸法であり、λは平均自由行程である。グラフ１０００に示されるように、スカラップの無いトレンチは、全体的な処理時間への影響を最小限に抑えて達成することができ、こうしてＴＳＶの大量生産のための費用対効果の高いエッチング解決策を提供することができる。一実施形態によれば、スカラップの無いトレンチを生成するのに必要な追加の時間は、１０μｍ×１００μｍのサイズのＴＳＶ構造上に３０ｎｍのスカラップを有するプロファイルよりも約１０〜１５％多い。
トレンチ側壁の平滑化のためのシリコンエッチング方法は、エッチング用のサンプルに近接してエッチングプラズマを提供するのに適した処理装置内で実行することができる。例えば、図１１は、本発明の一実施形態に係る、トレンチ側壁の平滑化のためのシリコンエッチング方法を内部で実行することができるシステムを示す。
図１１を参照すると、プラズマエッチングプロセスを実行するためのシステム１１００は、サンプルホルダー１１０４を備えたチャンバ１１０２を含む。チャンバは、エッチング（例えば、等方性及び／又は異方性エッチング）及び／又は堆積を実行するためのプラズマエッチングチャンバを含むことができる。一実施形態では、チャンバ１１０２は、アプライドマテリアルズ社（Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ Ｉｎｃ．）によって作られたＳｉｌｖｉａ（商標名）ＴＳＶプラズマエッチングチャンバである。サンプルホルダー１１０４は、プラズマエッチング及び堆積の間、半導体ウェハを支持するための台座であることができる。排気装置１１０６、ガス入口装置１１０８、及びプラズマ点火装置１１１０が、チャンバ１１０２に結合される。ガス入口装置１１０８は、１以上のガス源を含み、これによってチャンバ内に処理ガスを導入する。例えば、ガス入口装置１１０８は、フッ素ガス、重合ガス、酸素ガス、及び／又は他のガスを処理チャンバ内へ導入することができる。コンピューティングデバイス１１１２は、プラズマ点火装置１１１０に結合される。システム１１００は、サンプルホルダー１１０４に結合された電圧源１１１４と、チャンバ１１０２に結合された検出器１１１６を更に含むことができる。電圧源１１１４は、上述のようにサンプルホルダー１１０４の上方に配置された半導体にバイアスを掛けるためのＲＦパルスを生成することができる。コンピューティングデバイス１１１２は、図１１に示されるように、排気装置１１０６、ガス入口装置１１０８、電圧源１１１４、及び検出器１１１６にも結合することができる。
チャンバ１１０２とサンプルホルダー１１０４は、イオン化されたガス（すなわち、プラズマ）を含み、そこから排出されたイオン化ガス又は荷電種の近くにサンプルをもたらすのに適した反応チャンバ及びサンプル位置決め装置を含むことができる。排気装置１１０６は、チャンバ１１０２を排気し、減圧させるのに適した装置であることができる。ガス入口装置１１０８は、チャンバ１１０２内に反応ガスを注入するのに適した装置であることができる。プラズマ点火装置１１１０は、ガス入口装置１１０８によってチャンバ１１０２内に注入された反応ガス由来のプラズマを点火するのに適した装置であることができる。検出装置１１１６は、処理操作の終点を検出するのに適した装置であることができる。一実施形態では、システム１１００は、アプライドマテリアルズ（商標名）ＡｄｖａｎｔＥｄｇｅシステム上で使用されるエッチングチャンバ又は関連チャンバと類似又は同じ、チャンバ１１０２、サンプルホルダー１１０４、排気装置１１０６、ガス入口装置１１０８、プラズマ点火装置１１１０、及び検出器１１１６を含む。
図１２は、本明細書に記載される任意の１以上の方法をマシンに実行させるための命令セットを内部で実行することができるコンピュータシステム１２００の例示的な形態におけるマシンの図表示を示す。代替の実施形態では、マシンは、ローカルエリアネットワーク（ＬＡＮ）、イントラネット、エクストラネット、又はインターネット内で他のマシンに接続（例えば、ネットワーク接続）することができる。マシンは、クライアント−サーバネットワーク環境におけるサーバ又はクライアントマシンの機能で、又はピアツーピア（又は分散）ネットワーク環境におけるピアマシンとして動作することができる。マシンは、パーソナルコンピュータ（ＰＣ）、タブレットＰＣ、セットトップボックス（ＳＴＢ）、パーソナルデジタルアシスタント（ＰＤＡ）、携帯電話、ウェブアプライアンス、サーバ、ネットワークルータ、スイッチ又はブリッジ、又はそのマシンによって取られる動作を特定する命令のセット（シーケンシャル又はそれ以外）を実行することができる任意のマシンであることができる。更に、単一のマシンのみが示されているが、用語「マシン」はまた、本明細書内で議論された任意の１以上の方法を実行する命令のセット（又は複数のセット）を個々に又は共同で実行するマシン（例えば、コンピュータ）の任意の集合を含むと解釈すべきである。一実施形態では、コンピュータシステム１２００は、図１１に関連して説明されたコンピューティングデバイス１１１２として使用するのに適している。
例示的なコンピュータシステム１２００は、プロセッサ１２０２、メインメモリ１２０４（例えば、リードオンリーメモリ（ＲＯＭ）、フラッシュメモリ、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）（例えば、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）又はラムバスＤＲＡＭ（ＲＤＲＡＭ）など）、スタティックメモリ１２０６（例えば、フラッシュメモリ、スタティックランダムアクセスメモリ（ＳＲＡＭ）など）、及び二次メモリ１２１８（例えば、データ記憶装置）を含み、これらはバス１２３０を介して互いに通信する。
プロセッサ１２０２は、１以上の汎用処理装置（例えば、マイクロプロセッサ、中央処理装置など）を表す。より具体的には、プロセッサ１２０２は、複合命令セットコンピューティング（ＣＩＳＣ）マイクロプロセッサ、縮小命令セットコンピューティング（ＲＩＳＣ）マイクロプロセッサ、超長命令語（ＶＬＩＷ）マイクロプロセッサ、他の命令セットを実行するプロセッサ、又は命令セットの組み合わせを実行するプロセッサであることができる。プロセッサ１２０２は、１以上の特殊目的処理装置（例えば、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタル信号プロセッサ（ＤＳＰ）、ネットワークプロセッサなど）であることも可能である。プロセッサ１２０２は、本明細書で議論された操作を実行するための処理ロジック１２２６を実行するように構成される。
コンピュータシステム１２００は更に、ネットワークインタフェースデバイス１２０８を含むことができる。コンピュータシステム１２００は、ビデオディスプレイユニット１２１０ （例えば、液晶ディスプレイ（ＬＣＤ）、又は陰極線管（ＣＲＴ））、英数字入力装置１２１２（例えば、キーボード）、カーソル制御装置１２１４（例えば、マウス）、及び信号生成装置１２１６（例えば、スピーカ）を含むこともできる。
二次メモリ１２１８は、本明細書に記載の１以上の方法又は機能の何れかを具現化する１以上の命令セット（例えば、ソフトウェア１２２２）を格納するマシンアクセス可能な記憶媒体（又は、より具体的には、コンピュータ可読記憶媒体）１２３１を含むことができる。ソフトウェア１２２２はまた、コンピュータシステム１２００、メインメモリ１２０４及びプロセッサ１２０２（これらもまたマシン可読記憶媒体を構成している）によるその実行中に、メインメモリ１２０４内及び／又はプロセッサ１２０２内に、完全に又は少なくとも部分的に常駐することもできる。ソフトウェア１２２２は更に、ネットワークインタフェースデバイス１２０８を介してネットワーク１２２０上で送信又は受信されることができる。
マシンアクセス可能な記憶媒体１２３１は、例示的な一実施形態では単一の媒体であることが示されているが、用語「マシン可読記憶媒体」は、１以上の命令セットを格納する単一の媒体又は複数の媒体（例えば、集中型又は分散型データベース、及び／又は関連するキャッシュ及びサーバ）を含むように解釈されるべきである。用語「マシン可読記憶媒体」はまた、マシンによる実行用命令セットを格納又はエンコードすることができ、本発明の１以上の方法の何れかをマシンに実行させる任意の媒体を含むようにも解釈されるべきである。したがって、用語「マシン可読記憶媒体」は、固体メモリ、光・磁気メディア、及び他の持続性記憶媒体を含むが、これらに限定されないように解釈されるべきである。
このように、トレンチ側壁の平滑化のためのシリコンエッチング方法が開示された。本発明の実施形態は、ＴＳＶエッチングがより堅牢で制御可能となることを可能にする。上記の例示的な方法は、様々な材料によるＴＳＶトレンチの容易で費用効率の高い充填を可能にすることができる。

Claims (15)

  1. プラズマエッチングを介して半導体ウェハ内に形成されたトレンチの側壁を平滑化する方法であって、
    処理チャンバ内の台座によって半導体ウェハを支持する工程と、
    処理チャンバ内にフッ素ガス及び第２ガスを導入する工程と、
    フッ素ガス及び第２ガスからプラズマを生成するために処理チャンバに電力を供給する工程であって、第２ガスから生成されたプラズマは、トレンチの側壁上に保護層を形成するためのものである工程と、
    保護層を有するトレンチの側壁を平滑化するためにフッ素ガスから生成されたプラズマによって半導体ウェハを指向性エッチングする工程を含む方法。
  2. 処理チャンバ内に第２ガスを導入する工程は、処理チャンバ内に酸素ガスを導入する工程を含み、酸素ガスからのプラズマは、トレンチの側壁上にシリコン酸化物層を形成するためのものである請求項１記載の方法。
  3. 半導体ウェハは、マスク層を含み、
    処理チャンバ内に第２ガスを導入する工程は、重合ガスを導入する工程を含み、重合ガスからのプラズマは、トレンチの側壁上にポリマー層を形成するためのものである請求項１記載の方法。
  4. 処理チャンバ内に重合ガスを導入する工程は、フッ化炭素ガスを導入する工程を含む請求項３記載の方法。
  5. トレンチの側壁上に保護層を形成するためのフッ化炭素ガスは、ＣＨＦ３、Ｃ２Ｆ６、Ｃ３Ｆ８、又はＣ４Ｆ８を含む請求項４記載の方法。
  6. 処理チャンバに電力を供給する工程は、プラズマ源にＲＦ電源を印加する工程と、複数のＲＦ電力パルスによって半導体ウェハにバイアスを掛ける工程を含む請求項１記載の方法。
  7. ＲＦ電源を印加する工程は、プラズマ源に５００〜３０００ワットの範囲内の電力を印加する工程を含み、半導体ウェハにバイアスを掛ける工程は、各々が５０〜１０００ワットの第２範囲内の複数の電力パルスによって半導体ウェハにバイアスを掛ける工程を含む請求項６記載の方法。
  8. トレンチの側壁はスカラップを含み、フッ素ガスから生成されたプラズマによって半導体ウェハを指向性エッチングする工程は、保護層を有するトレンチの側壁からスカラップを除去する工程を含む請求項１記載の方法。
  9. 半導体ウェハ内に形成されたトレンチは、スルーシリコンビア（ＴＳＶ）トレンチを含む請求項８記載の方法。
  10. 半導体ウェハ内でプラズマエッチングを介して形成されたトレンチの側壁を平滑化するためのプラズマエッチングシステムであって、
    プラズマエッチングチャンバと、
    プラズマエッチングチャンバ内で半導体ウェハを支持するための台座と、
    プラズマエッチングチャンバ内にフッ素ガス及び第２ガスを導入するための１以上のガス源と、
    フッ素ガス及び第２ガスからプラズマを生成するためにプラズマエッチングチャンバに電力を供給するための電源であって、第２ガスから生成されたプラズマは、半導体ウェハ内のトレンチの側壁上に保護層を形成するためのものである電源を含み、
    プラズマエッチングチャンバは、保護層を有するトレンチの側壁を平滑化するために、フッ素ガスから生成されたプラズマによって半導体ウェハを指向性エッチングするためのものであるプラズマエッチングシステム。
  11. １以上のガス源によってプラズマエッチングチャンバ内に導入される第２ガスは、酸素ガスを含み、酸素ガスからのプラズマは、トレンチの側壁上にシリコン酸化物層を形成するためのものである請求項１０記載のシステム。
  12. １以上のガス源によってプラズマエッチングチャンバ内に導入される第２ガスは、重合ガスを含み、重合ガスからのプラズマは、トレンチの側壁上にポリマー層を形成するためのものである請求項１０記載のシステム。
  13. 滑らかな側壁を有するトレンチを生成するための半導体ウェハをエッチングする方法であって、
    フッ素ガスを含む１以上の第１処理ガスによって半導体ウェハをプラズマエッチングする工程と、
    フッ素ガス及び重合ガスを含む１以上の第２処理ガスによって堆積の実行と半導体ウェハのプラズマエッチングを同時に行う工程と、
    重合ガスを含む１以上の第３処理ガスによって堆積を実行する工程を含む方法。
  14. 滑らかな側壁を有する半導体ウェハ内のトレンチを生成するために、１以上の第１処理ガスによるプラズマエッチングと、１以上の第２処理ガスによる同時の堆積及びプラズマエッチングと、１以上の第３処理ガスによる堆積とを反復的に実行する工程を含む請求項１３記載の方法。
  15. 堆積とプラズマエッチングを同時に実行するためのフッ素ガスと混合された重合ガスは、ＣＨＦ３、Ｃ２Ｆ６、Ｃ３Ｆ８、又はＣ４Ｆ８を含む請求項１３記載の方法。
JP2015529879A 2012-08-27 2013-08-23 トレンチ側壁の平滑化のためのシリコンエッチング方法 Active JP6487843B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201261693601P 2012-08-27 2012-08-27
US61/693,601 2012-08-27
US201361775135P 2013-03-08 2013-03-08
US61/775,135 2013-03-08
US13/973,541 2013-08-22
US13/973,541 US9159574B2 (en) 2012-08-27 2013-08-22 Method of silicon etch for trench sidewall smoothing
PCT/US2013/056382 WO2014035820A1 (en) 2012-08-27 2013-08-23 Method of silicon etch for trench sidewall smoothing

Publications (2)

Publication Number Publication Date
JP2015534261A true JP2015534261A (ja) 2015-11-26
JP6487843B2 JP6487843B2 (ja) 2019-03-20

Family

ID=50148357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015529879A Active JP6487843B2 (ja) 2012-08-27 2013-08-23 トレンチ側壁の平滑化のためのシリコンエッチング方法

Country Status (6)

Country Link
US (1) US9159574B2 (ja)
JP (1) JP6487843B2 (ja)
KR (1) KR102120625B1 (ja)
CN (1) CN104620364B (ja)
TW (1) TWI590324B (ja)
WO (1) WO2014035820A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016171323A (ja) * 2015-03-10 2016-09-23 Ｓｐｐテクノロジーズ株式会社 配線基板の製造方法
JP2017168789A (ja) * 2016-03-18 2017-09-21 特定非営利活動法人ナノフォトニクス工学推進機構 平坦化方法及びシステム
JP2018170356A (ja) * 2017-03-29 2018-11-01 公益財団法人福岡県産業・科学技術振興財団 半導体装置の製造方法
WO2020090930A1 (ja) * 2018-10-31 2020-05-07 浜松ホトニクス株式会社 半導体基板の製造方法、ダマシン配線構造の製造方法、半導体基板、及びダマシン配線構造

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9224615B2 (en) * 2013-09-11 2015-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Noble gas bombardment to reduce scallops in bosch etching
CN105097440B (zh) * 2014-05-23 2018-02-09 中微半导体设备(上海)有限公司 一种深硅刻蚀方法
US9449633B1 (en) 2014-11-06 2016-09-20 WD Media, LLC Smooth structures for heat-assisted magnetic recording media
TWI614806B (zh) * 2015-12-16 2018-02-11 提升矽晶穿孔製程速度之方法
US10816705B2 (en) 2016-03-02 2020-10-27 Alcorix Co. Super-high aspect ratio diffractive optics fabricated by batch-processing
US10183375B2 (en) 2016-03-02 2019-01-22 Alcorix Co. Batch-processing method for super-high aspect ratio diffractive optics
KR101723935B1 (ko) * 2016-09-09 2017-04-06 박세원 계측기 배치장치
EP3451366A1 (en) * 2017-09-01 2019-03-06 Commissariat à l'Energie Atomique et aux Energies Alternatives Method of forming a conductive trench or via
CN110137097B (zh) * 2018-02-02 2020-06-19 北京北方华创微电子装备有限公司 获得刻蚀深度极限值的方法
US10347500B1 (en) 2018-06-04 2019-07-09 Applied Materials, Inc. Device fabrication via pulsed plasma
CN112368807A (zh) * 2018-12-21 2021-02-12 玛特森技术公司 工件的表面平滑化
JP7281741B2 (ja) * 2019-08-23 2023-05-26 パナソニックＩｐマネジメント株式会社 素子チップのスムージング方法および素子チップの製造方法
US11232954B2 (en) 2020-03-16 2022-01-25 Tokyo Electron Limited Sidewall protection layer formation for substrate processing
CN111446167A (zh) * 2020-03-16 2020-07-24 绍兴同芯成集成电路有限公司 一种利用聚合物隔离层生成多阶梯状沟槽晶体管的工艺
JP7478059B2 (ja) * 2020-08-05 2024-05-02 株式会社アルバック シリコンのドライエッチング方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11195641A (ja) * 1998-01-05 1999-07-21 Matsushita Electric Ind Co Ltd プラズマ処理方法
JP2003037100A (ja) * 2001-07-24 2003-02-07 Hitachi Ltd プラズマエッチング方法
JP2004296474A (ja) * 2003-03-25 2004-10-21 Sumitomo Precision Prod Co Ltd シリコン基板のエッチング方法及びエッチング装置
JP2005508078A (ja) * 2001-10-31 2005-03-24 東京エレクトロン株式会社 高アスペクト比形態のエッチング方法
JP2008034508A (ja) * 2006-07-27 2008-02-14 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2008126373A (ja) * 2006-11-22 2008-06-05 Sumitomo Precision Prod Co Ltd 高アスペクト比の開口を有するシリコン構造体用エッチングマスクの製造方法及びその装置並びにその製造プログラム
US20080293250A1 (en) * 2007-04-04 2008-11-27 Remi Dussart Deep anisotropic silicon etch method
JP2010199374A (ja) * 2009-02-26 2010-09-09 Alps Electric Co Ltd 接点デバイスの製造方法及び接点デバイス
JP2012501540A (ja) * 2008-08-27 2012-01-19 アプライド マテリアルズ インコーポレイテッド スルー基板ビアの側壁及び他の深堀りエッチングされた構造を平滑化するためのポストエッチング反応性プラズマミーリング

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
JPH0416085A (ja) 1990-05-10 1992-01-21 Tokyo Gas Co Ltd 画像記録再生装置
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
JP5123456B2 (ja) 2000-01-10 2013-01-23 エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド 導電性リンクのレーザ切断方法およびレーザシステム
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
TW504425B (en) 2000-03-30 2002-10-01 Electro Scient Ind Inc Laser system and method for single pass micromachining of multilayer workpieces
AU2001271982A1 (en) 2000-07-12 2002-01-21 Electro Scientific Industries, Inc. Uv laser system and method for single pulse severing of ic fuses
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
CN1515025A (zh) 2002-02-25 2004-07-21 ������������ʽ���� 半导体片的分割方法
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
WO2003090258A2 (en) 2002-04-19 2003-10-30 Xsil Technology Limited Laser machining
US6846746B2 (en) 2002-05-01 2005-01-25 Applied Materials, Inc. Method of smoothing a trench sidewall after a deep trench silicon etch process
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
US7074723B2 (en) * 2002-08-02 2006-07-11 Applied Materials, Inc. Method of plasma etching a deeply recessed feature in a substrate using a plasma source gas modulated etchant system
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
JP4098225B2 (ja) * 2003-12-01 2008-06-11 松下電器産業株式会社 プラズマエッチング方法
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
US8546264B2 (en) 2005-06-02 2013-10-01 The Regents Of The University Of California Etching radical controlled gas chopped deep reactive ion etching
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
KR101588909B1 (ko) * 2007-12-21 2016-02-12 램 리써치 코포레이션 실리콘 구조의 제조 및 프로파일 제어를 이용한 딥 실리콘 에칭
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
TW201006600A (en) 2008-04-10 2010-02-16 Applied Materials Inc Laser-scribing platform and hybrid writing strategy
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
EP2463896B1 (en) 2010-12-07 2020-04-15 IMEC vzw Method for forming through-substrate vias surrounded by isolation trenches with an airgap and corresponding device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11195641A (ja) * 1998-01-05 1999-07-21 Matsushita Electric Ind Co Ltd プラズマ処理方法
JP2003037100A (ja) * 2001-07-24 2003-02-07 Hitachi Ltd プラズマエッチング方法
JP2005508078A (ja) * 2001-10-31 2005-03-24 東京エレクトロン株式会社 高アスペクト比形態のエッチング方法
JP2004296474A (ja) * 2003-03-25 2004-10-21 Sumitomo Precision Prod Co Ltd シリコン基板のエッチング方法及びエッチング装置
JP2008034508A (ja) * 2006-07-27 2008-02-14 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2008126373A (ja) * 2006-11-22 2008-06-05 Sumitomo Precision Prod Co Ltd 高アスペクト比の開口を有するシリコン構造体用エッチングマスクの製造方法及びその装置並びにその製造プログラム
US20080293250A1 (en) * 2007-04-04 2008-11-27 Remi Dussart Deep anisotropic silicon etch method
JP2012501540A (ja) * 2008-08-27 2012-01-19 アプライド マテリアルズ インコーポレイテッド スルー基板ビアの側壁及び他の深堀りエッチングされた構造を平滑化するためのポストエッチング反応性プラズマミーリング
JP2010199374A (ja) * 2009-02-26 2010-09-09 Alps Electric Co Ltd 接点デバイスの製造方法及び接点デバイス

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016171323A (ja) * 2015-03-10 2016-09-23 Ｓｐｐテクノロジーズ株式会社 配線基板の製造方法
JP2017168789A (ja) * 2016-03-18 2017-09-21 特定非営利活動法人ナノフォトニクス工学推進機構 平坦化方法及びシステム
JP2018170356A (ja) * 2017-03-29 2018-11-01 公益財団法人福岡県産業・科学技術振興財団 半導体装置の製造方法
WO2020090930A1 (ja) * 2018-10-31 2020-05-07 浜松ホトニクス株式会社 半導体基板の製造方法、ダマシン配線構造の製造方法、半導体基板、及びダマシン配線構造
JPWO2020090930A1 (ja) * 2018-10-31 2021-09-30 浜松ホトニクス株式会社 半導体基板の製造方法、ダマシン配線構造の製造方法、半導体基板、及びダマシン配線構造

Also Published As

Publication number Publication date
WO2014035820A1 (en) 2014-03-06
CN104620364A (zh) 2015-05-13
US9159574B2 (en) 2015-10-13
US20140057446A1 (en) 2014-02-27
CN104620364B (zh) 2017-10-20
KR102120625B1 (ko) 2020-06-09
TWI590324B (zh) 2017-07-01
KR20150048177A (ko) 2015-05-06
JP6487843B2 (ja) 2019-03-20
TW201413818A (zh) 2014-04-01

Similar Documents

Publication Publication Date Title
JP6487843B2 (ja) トレンチ側壁の平滑化のためのシリコンエッチング方法
JP6360496B2 (ja) 窒化ケイ素誘電体膜をパターニングする方法
US9224618B2 (en) Method to increase mask selectivity in ultra-high aspect ratio etches
JP5577532B2 (ja) Ｄｃ／ｒｆハイブリッド処理システム
US8802572B2 (en) Method of patterning a low-k dielectric film
TWI670769B (zh) 用以降低在電漿蝕刻室中的粒子缺陷的方法及設備
US8987139B2 (en) Method of patterning a low-k dielectric film
TWI774742B (zh) 矽氮化物之原子層蝕刻
TW201841256A (zh) 氫活化原子層蝕刻
US8470126B2 (en) Wiggling control for pseudo-hardmask
Tsuda et al. Surface roughening and rippling during plasma etching of silicon: Numerical investigations and a comparison with experiments
Meng et al. Effect of process parameters on sidewall damage in deep silicon etch
Nakazaki et al. Two modes of surface roughening during plasma etching of silicon: Role of ionized etch products
TWI552221B (zh) 高蝕刻速率之提供方法
JP2010016213A (ja) プラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体
TW202030798A (zh) 電漿處理方法及電漿處理裝置
JP6030886B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
Meng et al. Mechanism study of sidewall damage in deep silicon etch
US20120094499A1 (en) Method of performing an in situ chamber clean
TWI589516B (zh) 製造半導體裝置的方法
US9281190B2 (en) Local and global reduction of critical dimension (CD) asymmetry in etch processing
Zhiting et al. Etching mechanism of high-aspect-ratio array structure
US20240128061A1 (en) Apparatus design for film removal from the bevel and edge of the substrate
TW201828360A (zh) 高深寬比蝕刻
Hirata et al. Structural and electrical characteristics of ion-induced Si damage during atomic layer etching

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170502

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170801

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180410

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180710

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190222

R150 Certificate of patent or registration of utility model

Ref document number: 6487843

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250