JP2015525969A5 - - Google Patents

Claims (15)

1. 少なくとも１つのソース／ドレイン領域を含むアクセストランジスタ(101)と、
   導体−絶縁体−導体構造を有し、第１の電極(134)である第１の導体と、アンチヒューズ誘電体(136)と、第２の導体とを含むアンチヒューズであって、前記第１の電極の第１の表面は、前記アンチヒューズ誘電体の第１の表面に結合され、前記アンチヒューズ誘電体の第２の表面は、前記第２の導体の第１の表面に結合され、前記第２の導体は、前記アクセストランジスタのソース／ドレイン領域に電気的に結合される、アンチヒューズ(102、302)と
   を含み、
   前記第１の電極は、少なくとも一部は、集積回路の抵抗器(202)と同じ水平面内に位置し、
   前記第１の電極および前記抵抗器は、同じ材料から作製され、
   前記アンチヒューズ誘電体は、少なくとも一部は、前記抵抗器の下に位置する誘電体サポート(204)と同じ水平面内に位置し、前記アンチヒューズ誘電体および前記誘電体サポートは、同じ誘電材料から作製されることを特徴とする、集積回路(100、300、400、500、1000、1100、1200、1300)。
2. 前記アクセストランジスタは、ゲート端子と、ゲート誘電体破壊電圧を有するゲート誘電体と、本体とをさらに含み、前記ゲート誘電体は、ゲートと前記本体との間に配置され、アンチヒューズ誘電体破壊電圧は、前記ゲート誘電体破壊電圧よりも小さい、請求項１に記載の集積回路。
3. 前記ゲート誘電体および前記アンチヒューズ誘電体は、少なくとも１つの異なる誘電材料から作製される、請求項２に記載の集積回路。
4. 前記アンチヒューズは、少なくとも一部は、前記ソース／ドレイン領域の上に位置する、請求項１に記載の集積回路。
5. 前記アンチヒューズは、少なくとも一部は、前記ソース／ドレイン領域と同じ垂直平面内に位置する、請求項１に記載の集積回路。
6. 前記第２の導体は、前記ソース／ドレイン領域に結合された金属ソース／ドレイン接触子である、請求項１に記載の集積回路。
7. 前記第２の導体は、前記ソース／ドレイン領域に電気的に結合された第２の表面を有する第２の電極である、請求項１に記載の集積回路。
8. 前記アンチヒューズ誘電体の前記第１の表面は、前記アンチヒューズ誘電体の前記第２の表面の反対方向に面する、請求項１に記載の集積回路。
9. 前記第１の電極、前記アンチヒューズ誘電体、および／または前記第２の導体のうちの少なくとも１つは、平坦な形状または矩形の直方体形状のうちの少なくとも１つを有する、請求項１に記載の集積回路。
10. 前記集積回路は、ワンタイムプログラマブル（ＯＴＰ）メモリセルである、請求項１に記載の集積回路。
11. 前記集積回路は、マルチタイムプログラマブル（ＭＴＰ）メモリセルである、請求項１に記載の集積回路。
12. 集積回路を製造する方法であって、
    基板を提供するステップ(1602)と、
    前記基板内に少なくとも１つのソース／ドレイン領域を含むアクセストランジスタを形成するステップ(1604)と、
    第１の電極を形成するために第１の導体を提供するステップ(1606)と、
    アンチヒューズ誘電体を提供するステップ(1608)と、
    第２の導体を提供するステップ(1610)と、
    アンチヒューズを形成するステップ(1612)であって、
    前記第１の電極の第１の表面を前記アンチヒューズ誘電体の第１の表面に結合し、
    前記アンチヒューズ誘電体の第２の表面を前記第２の導体の第１の表面に結合する
    ことによってアンチヒューズを形成するステップと、
    前記第２の導体を前記アクセストランジスタのソース／ドレイン領域に電気的に結合するステップ(1614)と
    を含み、
    抵抗器を形成するステップと、
    前記集積回路の前記抵抗器と同じ水平面内に、前記第１の電極を少なくとも一部配置するステップと、
    前記第１の電極および前記抵抗器を同じ材料を使用して形成するステップと、
    前記抵抗器の下に誘電体サポートを形成するステップと、
    前記誘電体サポートと同じ水平面内に、前記アンチヒューズ誘電体を少なくとも一部配置するステップであって、前記アンチヒューズ誘電体および前記誘電体サポートは、同じ誘電材料から作製される、ステップと、
    を特徴とする、方法(1600)。
13. 前記第１の電極および抵抗器を提供するためにマスクを共用するステップであって、前記抵抗器および前記第１の電極は、同じ材料から作製される、ステップ
    をさらに含む、請求項１２に記載の方法。
14. 前記アクセストランジスタは、ゲート端子と、ゲート誘電体破壊電圧を有するゲート誘電体と、本体とをさらに含み、本方法は、
    ゲートと前記本体との間に前記ゲート誘電体を配置するステップであって、アンチヒューズ誘電体破壊電圧は、前記ゲート誘電体破壊電圧よりも小さい、ステップ
    をさらに含む、請求項１２に記載の方法。
15. 前記ソース／ドレイン領域の上に、前記アンチヒューズを少なくとも一部配置するステップ、および／または
    前記ソース／ドレイン領域と同じ垂直平面内に、前記アンチヒューズを少なくとも一部配置するステップ
    をさらに含む、請求項１２に記載の方法。