JP2015514967A - 時間／デジタル変換器を使用して電圧変化を検出するための回路 - Google Patents

Abstract

電圧変化を検出するための回路が説明される。回路は、パルス信号を生成する電源非感知型生成器を含む。回路はまた、電源非感知型生成器に結合された時間／デジタル変換器を含む。時間／デジタル変換器は、パルス信号と電圧とに基づいてデジタル信号を生成する。回路はまた、デジタル信号に基づいて電圧変化を検出する、時間／デジタル変換器に結合されたコントローラを含む。

Description

[0001] 本開示は一般に、電子デバイスに関する。より詳細には、本開示は、時間／デジタル変換器を使用して電圧変化を検出するための回路に関する。

[0020] 電子デバイスは、日常生活の一部になってきている。電子デバイスの例には、回路、集積回路、セルラ電話、スマートフォン、ワイヤレスモデム、コンピュータ、デジタルミュージックプレーヤ、全地球測位システム（ＧＰＳ）ユニット、携帯情報端末、ゲーミングデバイス、等が含まれる。電子デバイスは、様々な状況で使用されることができる。例えば、電子デバイスは、自動車から住宅の施錠まであらゆるものに使用されうる。

[0003] 電子デバイスの複雑性は、過去数年で劇的に増加している。例えば、多くの電子デバイスが、そのデバイスの制御に役立つ１つ以上のプロセッサだけでなく、そのプロセッサとデバイスの他の部分とをサポートする多数のデジタル回路を有する。幾つかの電子デバイスはまた、速度及び効率性が増加する一方でサイズが縮小している。

[0004] 電子デバイス内の動作条件は変動しうる。例えば、電子デバイスが動作している間に、電圧、電流、温度、及び／又はプロセスが変動しうる。本明細書の論述によって示されるように、動作条件の変動がある場合に電子デバイスの動作を確実にするのに役立つシステム及び方法は有益でありうる。

[0005] 電圧変化を検出するための回路が説明される。回路は、パルス信号を生成する電源非感知型生成器(supply insensitive pulse generator)を含む。回路はまた、この電源非感知型生成器に結合された時間／デジタル変換器を含む。時間／デジタル変換器は、パルス信号と電圧とに基づいてデジタル信号を生成する。回路はまた、このデジタル信号に基づいて電圧変化を検出する、時間／デジタル変換器に結合されたコントローラを含む。電源非感知型生成器は、分周クロック信号に基づいてパルス信号を生成しうる。デジタル信号は、温度計コードを含みうる。

[0006] コントローラは、電圧変化が電圧低下である場合にのみドループコード(droop code)を生成しうる。コントローラは、期間内に追加の電圧低下が発生しない場合、ドループコードをリセットしうる。

[0007] コントローラは、プロセッサのためのクロック信号を生成する位相ロックドループ(phase-locked loop)に結合されうる。コントローラは、電圧変化に基づいてクロック信号の周波数を調整しうる。コントローラは、スレーブ電圧制御発振器(slave voltage-controlled oscillator)からの注入信号をオフに切り替え、可変電流源を調整することでクロック信号の周波数を調整しうる。コントローラは、電源非感知型生成器からのパルス信号を調整するために較正コードを生成しうる。コントローラは、デジタル信号が範囲内になるまで較正コードをインクリメントすることで較正コードを生成しうる。コントローラは、４ビットの数へと温度計コードを復号する復号器を含みうる。

[0008] 回路が電圧変化を検出するための方法もまた説明される。方法は、電源非感知型生成器がパルス信号を生成することを含む。方法はまた、パルス信号と電圧とに基づいて、時間／デジタル変換器がデジタル信号を生成することを含む。方法は更に、このデジタル信号に基づいて電圧変化を検出することを含む。

[0009] 電圧変化を検出するためのコンピュータプログラム製品もまた説明される。コンピュータプログラム製品は、命令を備えた非一時的な有形のコンピュータ可読媒体を含む。命令は、電源非感知型生成器がパルス信号を生成することを回路に行わせるためのコードを含む。命令はまた、パルス信号と電圧とに基づいて時間／デジタル変換器がデジタル信号を生成することを回路に行わせるためのコードを含む。命令は更に、デジタル信号に基づいて電圧変化を検出することを回路に行わせるためのコードを含む。

[0010] 電圧変化を検出するための装置もまた説明される。装置は、電源電圧の変動に非感知的であるパルス信号を生成するための手段を含む。装置はまた、パルス信号と電圧とに基づいてデジタル信号を生成するための手段を含む。装置は更に、デジタル信号に基づいて電圧変化を検出するための手段を含む。

図１は、時間／デジタル変換器（ＴＤＣ）を使用して電圧変化を検出するための回路の一構成を示すブロック図である。 図２は、電圧変化を検出するための方法の一構成を示すフロー図である。 図３は、電源非感知型生成器の一構成を示すブロック図である。 図４は、電源非感知型生成器の一構成の機能を示すグラフである。 図５は、遅延ブロックの一構成を示す回路図である。 図６は、時間／デジタル変換器（ＴＤＣ）の一構成を示す回路図である。 図７は、時間／デジタル変換器（ＴＤＣ）機能性の一例を示すタイミング図である。 図８は、電源非感知型生成器を較正するための方法の一構成を示すフロー図である。 図９は、較正コードについてのデジタル信号値対電源電圧の一例を示すグラフである。 図１０は、電源非感知型生成器を較正する一例を示すタイミング図である。 図１１は、コントローラの一構成を示すブロック図である。 図１２は、電圧変化を検出する一例を示すグラフである。 図１３は、位相ロックドループ（ＰＬＬ）及び電源ドループセンサの一構成を示すブロック図である。 図１４は、電圧変化を検出するための方法のより特定の構成を示すフロー図である。 図１５は、電子デバイスにおいて利用されうる様々なコンポーネントを示す。

[0026] 文脈によって明示的に限定されない限り、「信号」という用語は、本明細書において、その一般的な意味のいずれかを示すために使用され、それは、ワイヤ、バス、又は、他の送信媒体上で表現されるような１つのメモリロケーション（又は、メモリロケーションのセット）の状態を含む。文脈によって明示的に限定されない限り、「生成する」という用語は、本明細書において、計算すること又はそれ以外の方法で生み出すこと、といった、その一般的な意味のうちのいずれかを示すために使用される。文脈によって明示的に限定されない限り、「算出する」という用語は、本明細書において、計算すること、評価すること、及び／又は、値のセットから選択すること、といった、その一般的な意味のうちのいずれかを示すために使用される。文脈によって明示的に限定されない限り、「取得する」という用語は、算出すること、導出すること、受信すること（例えば、外部デバイスから）、及び／又は検索すること（例えば、記憶要素のアレイから）、といった、その一般的な意味のうちのいずれかを示すために使用される。本明細書の記載及び特許請求の範囲において、「備える」という用語が使用されている場合、それは、他の要素又は動作を除外しない。「〜に基づいて（〜に基づく）」という用語（「ＡはＢに基づく」で見られるような）は、その一般的な意味のうちのいずれかを示すために使用され、それは、（ｉ）「少なくとも〜に基づいて」（例えば、「Ａは少なくともＢに基づく」）という事例、及び、特定の文脈で適切な場合には（ｉｉ）「〜に等しい」（例えば、「ＡはＢに等しい」）という事例を含む。同様に、「〜に応答して」という用語は、その一般的な意味のうちのいずれかを示すために使用され、それは、「少なくとも〜に応答して」を含む。

[0027] 別途示されていない限り、特定の特徴を有する装置の動作のあらゆる開示はまた、類似する特徴を持つ方法を開示すること（及び、その逆もまた同じである）を明示的に意図しており、特定の構成に係る装置の動作のあらゆる開示はまた、類似する構成に係る方法を開示すること（及びその逆もまた同じである）を明示的に意図している。特定の文脈によって示されているように、方法、装置、又はシステムに関連して、「構成」という用語が使用されうる。「方法」、「プロセス」、「手順」、及び「技法」という用語は、特定の文脈によって別途示されていない限り、総称的かつ交換可能に使用される。「装置」及び「デバイス」という用語もまた、特定の文脈によって別途示されていない限り、総称的かつ交換可能に使用される。「要素」及び「モジュール」という用語は典型的に、より大きな構成の一部を示すために使用される。文書の一部の参照による任意の組み込みもまた、その一部内で参照される用語又は変数の定義を組み込むことが理解されるべきである。ここで、そのような定義は、文章内の他の場所だけでなく、組み込まれた一部で参照される任意の図面に現れる。

[0028] 本明細書で使用される場合、「ブロック／モジュール」という用語は、特定の要素が、ハードウェア、ソフトウェア、又は両方の組み合わせで実現されうることを示すために使用されうる。「結合された」という用語及びその語尾変化形（variation）は、１つのエンティティが、別のエンティティに直接的又は間接的に接続されることを示すために使用されうる。例えば、第１のエンティティが第２のエンティティに結合される場合、第１のエンティティは、第２のエンティティに直接的に結合されうるか、又は別のエンティティを通して第２のエンティティに間接的に結合されうる。

[0029] 本明細書で開示されるシステム及び方法は、時間／デジタル変換器（ＴＤＣ）を使用して電圧変化を検出するための回路を説明する。例えば、本明細書で開示されるシステム及び方法は、ＴＤＣ（時間／デジタル変換器）によって電源電圧ドループセンサを実現するために使用されうる。電源電圧ドループセンサは、電源上での電圧変動をモニタリングし、現在の電圧レベルに対応するデジタルコードを生成しうる。例えば、電圧ドループセンサ又は電圧感知回路は、電源電圧が低下した場合（及び、例えば、リセットされた場合）にのみ、（変化した）デジタルコードを生成する制御ブロック（例えば、コントローラ）を有する時間／デジタル変換器（ＴＤＣ）を使用して実現されうる。一構成において、位相ロックドループ（ＰＬＬ）周波数は、電源電圧変化に伴って調整される必要がありうる。例えば、ＰＬＬにとって、電源電圧低下に応答することは有益でありうる。このように、ＰＬＬは、電源ドループセンサからデジタルコードを絶え間なく受信し、電源電圧低下ある場合（例えば、大きなデジタルコード変動によって示される場合）にその動作周波数を調整することができうる。

[0030] 当技術分野における他のアプローチが、電圧を追跡するために使用されている。１つのアプローチ（例えば、適応位相シフトＰＬＬアーキテクチャ）では、電源電圧のフィルタリングされたバージョンで電圧制御発振器（ＶＣＯ）制御電圧を変調することで、電圧源追跡が行われる。このアプローチでは、電源電圧から制御電圧への伝達関数（transfer function）は、（例えば、ハイパスフィルタをもたらす）１つのゼロと１つのポール（pole）とを有する。キャパシタンス及び幾つかのトランジスタを調整することで、電源電圧に対する制御電圧の振幅及び位相応答は、設定可能でありうる。このアプローチは、電源追跡にアナログなアプローチを提供する。これは、電源雑音プロフィールに依存して、制御電圧に対する制限付きの制御を提供するのみでありうる。

[0031] 別の従来のアプローチにおいて、線形電圧レギュレータ（ＬＶＲ）は、電源電圧と比較されるＰＬＬ電圧を生成する。ＰＬＬ電圧の制御ループを用いて、ＰＬＬ電圧は、電源電圧を追跡する。このアプローチは、１次（first order）電源追跡を提供する。プロセッサデジタル電源の変動に応答して、ＰＬＬ出力周波数が変調される。例えば、プロセッサは、それが高アクティビティモードに変化すると高い電流を引き出す可能性があり（これは、大きい電源ドループを引き起こす）、ＰＬＬは、電源ドループ(supply droop)に応答して、プロセッサの故障を防ぐために、その周波数を低くしうる。

[0032] 本明細書で開示されるシステム及び方法の一構成において、電源ドループセンサは、時間／デジタル変換器（ＴＤＣ）及び電源非感知型生成器を使用して電源電圧変化を検出する。この構成は、較正及び制御回路を柔軟に実現することを可能にする。このアプローチは、電源電圧オーバシュートへの応答をいずれも提供しない可能性がある。電圧レベルが所与の時間の間変化しないと、基準電圧レベルがリセットされうる。コードへの電源電圧マッピングが較正されうる。

[0033] この構成において、（電源非感知型）パルス生成器は、電圧非感知型パルス幅を生成する。時間／デジタル変換器（ＴＤＣ）は、このパルス幅を、電源電圧に伴って変動するデジタルコード又は信号へと変換しうる。デジタル信号（例えば、ＴＤＣ復号器出力）は、コントローラによって処理されうる。

[0034] コントローラの較正論理は、ＴＤＣ出力に基づいて、電圧非感知型パルス幅のプロセス及び温度変動効果を較正しうる。例えば、パルス幅生成セッティングは、ＴＤＣ出力を、特定の範囲内に置くように調整されうる（例えば、ここで、決定論理は、値０−１５を表すために「００００」から「１１１１」までの４ビットを使用する）。較正は、制御論理がその基準電圧レベルを変化するといつでも開始されうる。

[0035] システム及び方法の１つの実現の例は以下の通りである。例えば、回路は、電圧ドループセンサとして実現されうる。電圧ドループセンサの全体的な平面図（floor plan）は、基準クロック分周器、パルス生成器、時間／デジタル変換器（ＴＤＣ）復号器、及び決定論理（例えば、コントローラ）を備えうる。クロック分周器は、低周波数で電圧ドループセンサを動作させるオプションを提供する。クロック分周器の出力は、電圧ドループセンサのためのグローバルクロックとして使用されうる。

[0036] パルス生成器は、すべてのクロック周期で、電圧非感知型パルス幅を生成する。パルスとその補足物（complement）は、時間／デジタル変換器（ＴＤＣ）復号器を駆動しうる。時間／デジタル変換器（ＴＤＣ）復号器は、現在の電圧レベルを、２６ビットの「温度計」コードに変換する。決定論理は、この温度計コードを連続してモニタリングし、電圧ドループに続いて温度計コードの変化が発生した場合に、３ビットのドループコードとともにドループ信号を生成しうる。

[0037] 時間／デジタル変換器（ＴＤＣ）は、電圧ドループを感知するために使用されうる。換言すると、時間／デジタル変換器（ＴＤＣ）は、電圧ドループセンサとして動作しうる。２つの入力信号の位相を比較し、その位相差に対応するデジタルコードを生成するために、デジタルの位相ロックドループ（ＰＬＬ）において時間／デジタル変換器（ＴＤＣ）構造が使用されていることは留意されるべきである。

[0038] パルス生成器から生成された電圧非感知型パルスは、２つの信号へと分割されうる。入力信号のうち１つは、遅延チェーン（ＴＤＣ内の）の中を伝播し、他の信号は、反転され、ラッチクロックとして使用される。電圧ドループセンサとして動作するために、パルスとその反転は、２つの時間／デジタル変換器（ＴＤＣ）入力信号として使用される。そのため、時間／デジタル変換器（ＴＤＣ）は、１のシーケンスに続いて、ゼロのシーケンスを生成することとなる。１からゼロへの遷移位置は、インバータチェーン遅延の合計が、（おおよそ）入力パルス幅になったときに起こる。

[0039] 時間／デジタル変換器（ＴＤＣ）の応答は、電源電圧レベルに基づいて変動しうる。例えば、２つの異なる電源電圧レベルでの時間／デジタル変換器（ＴＤＣ）からのデジタルコード出力は、異なりうる。例えば、電源電圧が高い場合、インバータセルの遅延は小さい。そのため、インバータ遅延の合計が入力パルス幅になるために、より多くのインバータセルを要求する。しかしながら、電源電圧が低い場合、インバータの遅延が大きく、よって、（パルス幅に従って）同じ量の遅延を有するために少しのインバータセルしか要求されない。そのため、「温度計」コードの差は、電源電圧の変動を示す。電源電圧の変動は、決定論理（例えば、コントローラ）によって生成されるドループコードとして解釈されうる。一構成において、ドループコードは、４の値（例えば、ビット「１００」）を有しうる。ＰＬＬは、電源電圧低下を示すインジケーションとしてドループコードを使用し、それに応じて、その動作周波数を調整しうる。

[0040] 幾つかの構成では、較正プロシージャに従って、（電源電圧非感知型）パルス生成器が較正されうる。一構成において、決定論理（例えば、コントローラ）は、値０−１５に対応する４ビットの数を内部で使用する。（例えば、コントローラ内の）較正論理は、パルス幅生成器の構成を調整することで、時間／デジタル変換器（ＴＤＣ）復号器出力を、この範囲内に維持しようと試みる。例えば、較正プロシージャは、より低い数値側で、マージンのために、０及び１を排除するように試みる。較正論理は、時間／デジタル変換器（ＴＤＣ）復号器出力が２−１５内になるまで較正コードを循環させうる。較正プロシージャについてのさらなる詳細は次の通りである。

[0041] 上述されたように、時間／デジタル変換器（ＴＤＣ）は、電源ドループセンサとして使用されうる。電圧が変化すると、時間／デジタル変換器（ＴＤＣ）復号器は、その１−０遷移位置に対応するデジタル信号又は「温度計」コードを生成する。温度計コードは、電源電圧が減少するにつれ増加しうる（それは、例えば、より長い遅延を示す）決定論理は、電源電圧が低下した場合（例えば、時間／デジタル変換器（ＴＤＣ）復号器コードが増加した場合）にのみドループコードを生成しうる。幾つかの構成では、電圧が増加した場合、ドループコードは変化せず、その以前のコードを維持しうる。特定の時間（例えば、期間）の間、別の電源電圧低下（例えば、追加の電圧低下）が存在しない場合、決定論理は、ドループコードをリセットしうる。この方法で、ＰＬＬは、電源過渡現象というよりはむしろ電源電圧低下にのみ感知しうる。

[0042] 幾つかの構成において、ドループコードは、位相ロックドループ（ＰＬＬ）に適用されうる。例えば、ＰＬＬは、２つの電圧制御発振器（ＶＣＯ）を含みうる。「マスタ」ＶＣＯは、ＰＬＬによって制御されるループに含まれうる。本明細書で開示されるシステム及び方法の一例において、ドループコードが「０００」である場合、「スレーブ」ＶＣＯは、マスタＶＣＯからの注入（例えば、注入信号）を有するマスタＶＣＯと同じ周波数である。ドループコードが非ゼロになると、マスタＶＣＯからの注入（例えば、注入信号）は、無効にされ（オフにされ）、スレーブＶＣＯの周波数は、ドループコードによって制御されうる。

[0043] 他のアプローチとの比較において、本明細書で開示されるシステム及び方法によって提供されるアーキテクチャは、オーバシュートではなく、電源ドループの場合にのみＰＬＬ周波数を低減しうる。これは、特定の最大周波数に対して全てが評価される複数のデジタルブロックをクロックするために使用できるので有益であり、これに対してそれらのブロックの幾つかは（例えば、高性能の中央処理装置（ＣＰＵ）よりむしろ）異なる電源上に有りうる。故に、ＣＰＵ電源上でのドループに応答してＰＬＬがその周波数を低下させると、これらのブロックは影響を受けない可能性がある。しかしながら、ＰＬＬが、ＣＰＵ電源でのオーバシュートに応答して、その周波数を最大周波数よりも上昇させると、これらの他のブロックは失敗する可能性がある。本明細書で開示されるシステム及び方法また、ドループ事象が過ぎた後であってもスレーブ発振器がオーバシュートなくマスタに再ロックされることを確実にするために、ＴＤＣドループ検出器と組み合わせて注入ロックドマスタ‐スレーブＶＣＯ配列（injection locked master-slave VCO arrangement）を使用しうる。他のアプローチにおいて、ＰＬＬは、電源過渡現象が過ぎ去った時点で、基準クロックに再ロックしようと試み、ＰＬＬループダイナミクスに基づいてＰＬＬ周波数にオーバシュートが存在しうる。

[0044] 様々な構成が図を参照して説明され、ここで、同様の参照番号が、機能的に類似した要素を示しうる。本明細書において概して説明及び図で例示されるシステム及び方法は、多種多様な構成で配列及び設計されうる。従って、図に示される、幾つかの構成についての以下のより詳細な説明は、特許請求の範囲に記載される範囲を制限することを意図したものではなく、単にシステム及び方法を代表するものにすぎない。

[0045] 図１は、時間／デジタル変換器（ＴＤＣ）を使用して電圧変化を検出するための回路１０２の一構成を示すブロック図である。回路１０２は、分周器１０６、電源非感知型生成器１０８、時間／デジタル変換器（ＴＤＣ）１１４、及びコントローラ１１８のうち１つ以上を含みうる。回路１０２及び／又は回路１０２の１つ以上のコンポーネント（例えば、分周器１０６、電源非感知型生成器１０８、時間／デジタル変換器（ＴＤＣ）１１４、及び／又はコントローラ１１８）は、ハードウェア、ソフトウェア、又は両方の組み合わせで実現されうる。例えば、回路１０２及び／又はそのコンポーネントのうちの１つ以上は、回路コンポーネント（例えば、抵抗器、キャパシタ、インダクタ、トランジスタ、増幅器、バッファ、等）、メモリセル、ラッチ、レジスタ、論理ゲート、等を備えうる。追加的に又は代替的に、回路１０２は、集積回路として、特定用途向け集積回路（ＡＳＩＣ）として、及び／又は、プロセッサ及び命令を使用して実現されうる。幾つかの構成において、回路１０２は、電子デバイス（例えば、セルラ電話、スマートフォン、オーディオプレーヤ、テレビジョン、コンピュータ、等）内に含まれうる。

[0046] 回路１０２は、クロック信号Ａ １０４ａを受信又は取得しうる。クロック信号Ａ １０４ａは、電圧制御発振器（ＶＣＯ）又はある他のクロック生成器から受信されうる。一構成において、分周器１０６は、クロック信号Ｂ １０４ｂを生成するために、クロック信号Ａ １０４ａの周波数を分周しうる。換言すると、クロック信号Ｂ １０４ｂは、分周クロック信号でありうる。この事例において、クロック信号Ｂ １０４ｂは、クロック信号Ａ １０４ａと比べて低減された周波数を有しうる。別の構成において、回路１０２は、分周器１０６を含まない可能性があるか、或いは、分周器１０６は、クロック信号Ａ １０４ａの周波数を低減させない、又は、バイパスされうる。この事例において、クロック信号Ｂ １０４ｂは、クロック信号Ａ １０４ａと同じである。クロック信号Ｂ １０４ｂは、例えば、回路１０２の他のコンポーネント（例えば、電源非感知型生成器１０８及びコントローラ１１８）によって使用されるクロック信号でありうる。

[0047] クロック信号Ｂ １０４ｂは、電源非感知型生成器１０８及びコントローラ１１８に提供されうる。電源非感知型生成器１０８は、クロック信号Ｂ １０４ｂに基づいてパルス信号１１０を生成しうる。例えば、電源非感知型生成器１０８は、クロック信号Ｂ １０４ｂの各周期でパルス信号１１０におけるパルス幅を生成しうる。電源非感知型生成器１０８によって生成されるパルス信号１１０は、電源電圧の変動に非感知的でありうる。例えば、電源電圧の変動は、電源非感知型生成器１０８の機能に対してそれ程影響を及ぼさない可能性があるか、又は、他のブロックよりも少ない影響を及ぼしうる。換言すると、パルス信号１１０は、電源電圧が変動した場合であっても、比較的一貫性があるか、一定のままでありうる。幾つかの構成において、パルス信号１１０のパルス幅は、較正コード１２２に基づいて調整又は較正されうる。この調整又は較正についてのさらなる詳細は次の通りである。

[0048] パルス信号１１０は、時間／デジタル変換器（ＴＤＣ）１１４に提供されうる。時間／デジタル変換器（ＴＤＣ）１１４は、パルス信号１１０及び電源電圧１１２に基づいてデジタル信号１１６を生成しうる。デジタル信号１１６は、電源電圧１１２の変動に基づいて変動しうる。例えば、時間／デジタル変換器（ＴＤＣ）は、電圧感知型バッファのチェーンを含みうる。電源電圧１１２が高ければ高いほど、電圧感知型バッファの応答は速くなる。例えば、パルス信号１１０は、電源電圧１１２がより高い場合には、電圧感知型バッファチェーンを通してより素早く伝播しうる。

[0049] デジタル信号１１６は、電源電圧１１２レベルを示すインジケーションを反映又は提供しうる。一構成において、デジタル信号１１６は、「温度計」信号又はコードである。例えば、デジタル信号１１６は、２６ビットを含みうる。一例において、これらビットは、一連の「１」ビットに続いて、一連の「０」ビットを含みうる。デジタル信号１１６における１から０への遷移の位置は、電源電圧１１２レベルを反映しうる。例えば、電源電圧１１２が高い場合、時間／デジタル変換器（ＴＤＣ）におけるインバータセルの遅延は、小さい。このように、これは、インバータ遅延の合計がパルス信号１１０のパルス幅となるために、より多くのインバータセルを要求する。しかしながら、電源電圧１１２が低い場合、インバータの遅延が大きく、同じ量の遅延を有するために、わずかな数のインバータセルしか要求されない（パルス幅に従って）。このように、「温度計」信号（例えば、デジタル信号１１６）の差分は、電源電圧１１２の変動を示す。

[0050] デジタル信号１１６は、コントローラ１１８に提供される。コントローラ１１８は、デジタル信号１１６に基づいて変化検出信号１２０を生成しうる。例えば、コントローラ１１８は、デジタル信号１１６をモニタリングし、デジタル信号１１６が電源電圧１１２の変化を示す場合、変化検出信号１２０を生成しうる。幾つかの構成において、変化検出信号１２０は、電源電圧１１２の低下がいつ発生したか（及び、例えば、リセットがいつ発生したか）を示すだけでありうる。例えば、変化検出信号１２０は、デジタル信号１１６が電源電圧１１２の低下を示す場合、コントローラ１１８によって生成された「ドループコード」を示しうる。これは、電源電圧１１２のドループが終了したことを示しうる。

[0051] 本明細書で開示されたシステム及び方法の一例において、変化検出信号１２０（例えば、ドループコード）は、位相ロックドループ（ＰＬＬ）に提供されうる。例えば、ドループコードは、電圧制御発振器（ＶＣＯ）に、電源電圧１１２の低下に基づいてその周期周波数を低くさせうる。これは、電源電圧１１２が低下した場合に、電源電圧１１２によって電力供給される回路が依然として適切に機能することを確実にするために行われうる。例えば、電源電圧１１２は、プロセッサに電力供給しうる。プロセッサは、電源電圧１１２が低下した場合、特定の（高い）周波数では適切に機能することができない可能性がある。このように、変化検出信号１２０は、プロセッサにクロック信号を供給するＰＬＬの周波数を低くするために使用されうる。これにより、プロセッサは、電源電圧１１２のドループが発生した場合に、より低い周波数で適切に機能することができる。

[0052] 幾つかの構成において、コントローラ１１８はまた、電源非感知型生成器１０８を較正するために、較正コード１２２を生成しうる。例えば、コントローラ１１８は、動作を実行するために、４ビットの数を内部で使用しうる。４ビットの数は、０から１５までの範囲の値に対応しうる。コントローラ１１８は、電源非感知型生成器１０８を調整又は較正することによって、デジタル信号１１６をこの範囲内に維持しようと試みうる。一構成において、コントローラ１１８は、より低い数側で、値０及び１を除くように試みうる。例えば、コントローラ１１８は、デジタル信号１１６が２−１５の値範囲の範囲内になるまで較正コード１２２を循環させうる。コントローラ１１８は、コントローラ１１８が基準電圧レベルを変化させるたびに、電源非感知型生成器１０８を較正しうる。

[0053] 図２は、電圧変化を検出するための方法２００の一構成を示すフロー図である。回路１０２は、クロック信号１０４に基づいて、パルス信号１１０を生成しうる２０２。例えば、電源非感知型生成器１０８は、クロック信号Ｂ １０４ｂの各周期で、パルス信号１１０におけるパルス幅を生成しうる。

[0054] 回路１０２は、パルス信号１１０と電圧１１２とに基づいてデジタル信号１１６を生成しうる２０４。例えば、時間／デジタル変換器（ＴＤＣ）１１４は、パルス信号１１０及び電源電圧１１２に基づいてデジタル信号１１６（例えば、「温度計」信号又はコード）を生成しうる。上述されたように、デジタル信号１１６は、電源電圧１１２の変動を示しうるか、又は、反映しうる。

[0055] 回路１０２は、デジタル信号１１６に基づいて電圧変化（例えば、電源電圧１１２の変化）を検出しうる２０６。例えば、コントローラ１１８は、デジタル信号１１６が、以前に示されたものよりも長い遅延（よって、より低い電源電圧１１２）を表すときを検出しうる。例えば、デジタル信号１１６が、以前の周期でのより低い数と比べて、現在の周期でより高い数を提供する場合、コントローラ１１８は、電源電圧１１２の低下が発生したことを検出しうる。幾つかの構成において、回路１０２は、検出された電圧変化に基づいて、変化検出信号１２０（例えば、ドループ信号又はコード）を提供しうる。

[0056] 図３は、電源非感知型生成器３０８の一構成を示すブロック図である。図３に示された電源非感知型生成器３０８は、図１に示された電源非感知型生成器１０８の一例でありうる。図３で示されたように、電源非感知型生成器３０８は、遅延ブロック３２４及びＡＮＤゲート３２８を含みうる。

[0057] 電源非感知型生成器３０８は、クロック信号３０４を受信しうる。クロック信号３０４は、遅延ブロック３２４に、及び、ＡＮＤゲート３２８に提供されうる。遅延ブロック３２４は、クロック信号３０４を遅らせ、結果として、遅延された信号３２６をもたらす。遅延信号３２６は、時間的に遅延されたクロック信号３０４のバージョンでありうる。この遅延信号３２６は、ＡＮＤゲート３２８に提供される前に反転されうる。

[0058] ＡＮＤゲート３２８は、クロック信号３０４と、反転された遅延信号３２６とに基づいて、パルス信号３１０を生成しうる。パルス信号３１０は、遅延ブロック３２４によって提供された遅延量に対応するパルス幅を有しうる。遅延ブロック３２４によって提供された遅延量は、調整又は較正されうる。パルス信号３１０が、電源に基づいて変動しない可能性があること（又は、他の回路１０２コンポーネントよりも変動しない可能性があること）に留意されるべきである。

[0059] 図４は、電源非感知型生成器の一構成の機能を示すグラフである。特に、図４は、時間４３２にわたりパルス信号４１０に関連してクロック信号４０４を示す。一例において、パルス信号４１０のパルス幅は、２０００ｐｓ期間のうち５０ピコ秒（ｐｓ）でありうる。クロック信号４０４は、それに応じてパルス信号４１０を提供する電源非感知型生成器（例えば、電源非感知型生成器１０８、３０８）に提供されうる。

[0060] 図４で示されるように、パルス信号４１０のパルス幅は、遅延４３０ａ−ｂに対応しうる。例えば、遅延４３０ａ−ｂの量（例えば、遅延ブロック３２４によって提供される）は、パルス信号４１０の幅を決定する。パルス信号４１０「幅」は、パルス信号４１０のステップアップ部分の各々の持続時間を指しうる。

[0061] 図５は、遅延ブロック５２４の一構成を示す回路図である。この構成において、遅延ブロック５２４は、Ｐ型金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）５３８ａ−ｇ（例えば、「ＰＭＯＳトランジスタ」５３８ａ−ｇ）、Ｎ型ＭＯＳＦＥＴ ５４０ａ−ｇ（例えば、「ＮＭＯＳトランジスタ」５４０ａ−ｇ、抵抗器５４６、インバータ５４２ａ−ｆ、及びマルチプレクサ５４８を含む。

[0062] 第１の電圧５３４は、ＰＭＯＳトランジスタ５３８ａ−ｇのソースに印加されうる。幾つかの構成において、第１の電圧５３４は、プロセッサ（例えば、ＣＰＵ）に供給される電圧と同じでありうる。ＰＭＯＳトランジスタ５３８ａ−ｇのソースは、互いに結合されうる。第２の電圧５３６は、ＮＭＯＳトランジスタ５４０ａ−ｇのソースに印加されうる。幾つかの構成において、第２の電圧５３６は、接地又は０ボルト（Ｖ）でありうる。ＮＭＯＳトランジスタ５４０ａ−ｇのソースは、互いに結合されうる。

[0063] 第１のＰＭＯＳトランジスタ５３８ａのドレインは、抵抗器５４６に、及び、第１のＮＭＯＳトランジスタ５４０ａのゲートに結合されうる。第１のＮＭＯＳトランジスタ５４０ａのドレインは、抵抗器５４６に、及び、第２のＮＭＯＳトランジスタ５４０ｂのゲートに結合されうる。第１のＰＭＯＳトランジスタ５３８ａのゲートは、他のＰＭＯＳトランジスタ５３８ｂ−ｇのゲートに、第２のＰＭＯＳトランジスタ５３８ｂのドレインに、及び、第２のＮＭＯＳトランジスタ５４０ｂのドレインに結合されうる。

[0064] 第３のＮＭＯＳトランジスタ５４０ｃのゲートは、第４−第７のＮＭＯＳトランジスタ５４０ｄ−ｇのゲートに、第３のＮＭＯＳトランジスタ５４０ｃのドレインに、及び、第３のＰＭＯＳトランジスタ５３８ｃのドレインに結合されうる。インバータＡ ５４２ａは、第４のＰＭＯＳトランジスタ５３８ｄのドレインに、及び、第４のＮＭＯＳトランジスタ５４０ｄのドレインに結合されうる。インバータＢ ５４２ｂは、第５のＰＭＯＳトランジスタ５３８ｅのドレインに、及び、第５のＮＭＯＳトランジスタ５４０ｅのドレインに結合されうる。インバータＣ ５４２ｃは、第６のＰＭＯＳトランジスタ５３８ｆのドレインに、及び、第６のＮＭＯＳトランジスタ５４０ｆのドレインに結合されうる。インバータＤ ５４２ｄは、第７のＰＭＯＳトランジスタ５３８ｇのドレインに、及び、第７のＮＭＯＳトランジスタ５４０ｇのドレインに結合されうる。

[0065] インバータＡ ５４２ａの入力は、クロック信号５０４を受信しうる。インバータＡ ５４１ａの出力５４４ａは、マルチプレクサ５４８に、及び、インバータＢ ５４２ｂの入力に結合されうる。インバータＢ ５４２ｂの出力５４４ｂは、インバータＣ ５４２ｃの入力に、及びインバータＥ ５４２ｅに結合され、次にマルチプレクサ５４８に結合されうる。インバータＣ ５４２ｃの出力５４４ｃは、マルチプレクサ５４８に、及び、インバータＤ ５４２ｄの入力に結合されうる。インバータＤ ５４２ｄの出力５４４ｄは、インバータＦ ５４２ｆに結合され、次にマルチプレクサ５４８に結合されうる。

[0066] マルチプレクサ５４８は、制御信号５５０ａ−ｂを受信しうる。制御信号５５０ａ−ｂは、図１に示された較正コード１２２の一例でありうる。制御信号５５０ａ−ｂは、マルチプレクサ５４８入力（インバータ出力５４４ａ−ｄに基づいた）のうちの１つを選択して遅延信号５２６を生成するために使用されうる。図５に示された遅延信号５２６は、図３の遅延信号３２６の一例でありうる。マルチプレクサ５４８入力の各々は、異なる遅延量を有しうる。このように、制御信号５５０ａ−ｂは、パルス信号（例えば、パルス信号１１０、３１０、４１０）の幅を調整又は較正するために使用されうる。

[0067] 図５に示されているように、４つのトランジスタ５３８ａ−ｂ、５４０ａ−ｂ、及び抵抗器５４６は、４つのインバータ５４２ａ−ｄに電源非感知型電流を提供する電源非感知型バイアスを備えうる。これは、より少ない電源感知型遅延に帰着しうる。このように、これは、電源非感知型生成器１０８、３０８が、例えば、電源電圧の変動に非感知的であるパルスを提供することを可能にしうる。

[0068] 図６は、時間／デジタル変換器（ＴＤＣ）６１４の一構成を示す回路図である。図６で示された時間／デジタル変換器（ＴＤＣ）６１４は、図１に示された時間／デジタル変換器（ＴＤＣ）１１４の一例でありうる。時間／デジタル変換器（ＴＤＣ）６１４は、電圧ドループを感知するために使用されうる。

[0069] 時間／デジタル変換器（ＴＤＣ）６１４は、電圧感知型バッファ６５０ａ−ｎ、Ｄフリップフロップ６５６ｃ−ｎ、及びインバータ６５２を含みうる。時間／デジタル変換器（ＴＤＣ）６１４は、パルス信号６１０を受信し、デジタル信号６１６ｃ−ｎを提供しうる。パルス信号６１０は、電圧源非感知型生成器（例えば、電源非感知型生成器１０８）によって生成されうる。

[0070] パルス信号６１０は、電圧感知型バッファ６５０ａ−ｎのチェーンに、及び、インバータ６５２に提供されうる。インバータ６５２は、ラッチ信号６５４を生成し、それは、パルス信号６１０の反転されたバージョンである。ラッチ信号６５４は、Ｄフリップフロップ６５６ｃ−ｎに提供される。

[0071] パルス信号６１０は、遅延チェーン（電圧感知型バッファ６５０ａ−ｎの）を通して伝播するが、ラッチング信号６５４は、Ｄフリップフロップ６５６ｃ−ｎをラッチするために使用される電圧感知型バッファ６５０ａ−ｎは、より高い電源電圧で提供される場合のより速い応答と比べて、より低い電源電圧（図６には示されない）で提供される場合、よりゆっくりとパルス信号６１０に応答しうる。このように、パルス信号６１０は、電源電圧が低下するか、ドループするか、又は、低減した場合、電圧感知型バッファ６５０ａ−ｎの遅延チェーンを通してよりゆっくりと伝播しうる。

[0072] 電圧感知型バッファ６５０ａ−ｎに提供されるパルス信号６１０のパルス幅及び電源電圧（例えば、電源電圧１１２）に基づいて、Ｄフリップフロップ６５６ｃは、デジタル信号６１６ｃ−ｎにおいて、１つのシーケンスに続いてゼロのシーケンスを生成しうる。１からゼロへの遷移位置は、電圧感知型バッファ６５０ａ−ｎチェーン遅延の合計が、入力パルス信号６１０のおおよその幅になったときに起こる。

[0073] 図７は、時間／デジタル変換器（ＴＤＣ）機能の一例を示すタイミング図である。より詳細には、図７は、ある時間７３２にわたって２つの異なる電源電圧での時間／デジタル変換器（ＴＤＣ）機能の一例を示す。この例は、ある時間７３２にわたって、ラッチ信号７５４、入力Ｂ ７１０a、出力Ａ ７１６ａ、入力Ｂ ７１０ｂ、及び出力Ｂ ７１６ｂを示す。入力７１０ａ−ｂは、時間／デジタル変換器（ＴＤＣ）内の電圧感知型バッファを通して伝播する際のパルス信号を表し、出力７１６ａ−ｎは、時間／デジタル変換器（ＴＤＣ）内のＤフリップフロップからのデジタル信号出力を表しうる。

[0074] 電源電圧が入力Ａ ７１０ａのプロットにあるようにより高い場合、電圧感知型バッファ（又は、例えば、インバータセル）の遅延は少ない。そのため、バッファ遅延の合計が入力Ａ ７１０ａのパルス幅にならせるために、より多くの電圧感知型バッファが要求される。この例において、出力Ａ ７１６ａにおける１から０への第１の遷移７５８ａは、９の位置又は値で発生しうる。しかしながら、入力Ｂ ７１０ｂのプロットで示されるように電源電圧が減少する７６０と、電圧感知型バッファの遅延は大きく、同じ量の遅延（パルス幅）を有するためにほんの少しのバッファしか要求されない。この例において、出力Ｂ ７１６ｂにおける１から０への第２の遷移７５８ｂは、１３の位置又は値で発生しうる。そのため、出力７１６ａ−ｂ（例えば、デジタル信号又は「温度計」コード）の差は、電源電圧の変動（例えば、低下）を示す。出力７１６ａ−ｂの差は、コントローラ（例えば、コントローラ１１８）によって生成されたドループコード（例えば、変化検出信号１２０）を生成するために使用されうる。この例において、ドループコードは、４であり、ＰＬＬは、電源電圧低下を示すインジケーションとしてこのドループコードを使用し、その結果、その動作周波数を調整することができる。

[0075] 一例において、ＴＤＣ出力は、１．０５Ｖで６（例えば、「１１１１１１１１１１１１１１１１１１１１００００００」でありうる。このＴＤＣ出力は、０．９５Ｖで１０（例えば、「１１１１１１１１１１１１１１１１００００００００００」）に変化しうる。この例において、ラッチ信号（ラッチ信号７５４に類似した）の立ち上がりエッジは、切替地点（この場所で、例えば、ビットが１から０に変化する）で発生しうる。

[0076] 図８は、電源非感知型生成器１０８を較正するための方法８００の一構成を示すフロー図である。一構成において、回路１０２の較正論理（例えば、コントローラ１１８）は、時間／デジタル変換器（ＴＤＣ）１１４出力に基づいて電圧非感知型パルス幅のプロセス及び温度変動効果を較正しうる。例えば、電源非感知型生成器１０８パルス幅セッティングは、時間／デジタル変換器（ＴＤＣ）１１４出力を特定の範囲内に置くように調整されうる。

[0077] 一構成において、回路１０２の決定論理（例えば、コントローラ１１８）は、値０−１５に対応する４ビットの数を内部で使用する。較正論理は、電源非感知型生成器１０８の構成を調整することによって、時間／デジタル変換器（ＴＤＣ）１１４値をこの範囲内に維持するように試みる。一例において、方法８００は、より低い数値側で、マージンのために、０及び１を除くように試みる。回路１０２（例えば、コントローラ１１８）は、時間／デジタル変換器（ＴＤＣ）１１４デジタル信号１１６出力値が２−１５の範囲内になるまで、較正コード１２２を循環させうる。

[0078] 較正は、回路１０２が基準電圧レベルを変化させるたびに開始されうる。基準電圧は、内部カウンタがオーバフローとなる電源電圧でありうる。基準電圧の変化は、カウンタがオーバフローとなるたびに発生しうる。基準電圧レベルが変化すると、回路１０２は、較正コード（例えば、電源非感知型生成器１０８パルス幅セッティング）をリセットしうる８０２。例えば、コントローラ１１８は、２ビットの較正コード１２２を、２つの「１」ビット（例えば、「１１」）に設定しうる。

[0079] 回路１０２は、較正コード１２２をインクリメントしうる８０４。一構成において、較正コード１２２は、２ビットのコード「００」、「０１」、「１０」、「１１」を循環しうる。例えば、コントローラ１１８は、リセットした後、「１１」から「００」に較正コード１２２をインクリメントする８０４。

[0080] 回路１０２は、デジタル信号１１６が範囲内であるか否かを決定しうる８０６。一構成において、コントローラ１１８は、４ビットの論理を内部で使用する。結果として、コントローラ１１８は、デジタル信号１１６値を、０−１５の範囲内にするように試みうる。例えば、コントローラ１１８は、１＜デジタル信号値＜１６であるか否かを決定しうる。デジタル信号１１６値が範囲内でない場合、回路１０２は、較正コード１２２をインクリメントする８０４ために戻りうる。デジタル信号１１６が範囲内である場合、方法８００（例えば、較正プロシージャ）は、終了しうる８０８。構成に依存して、異なる範囲が使用されうることに留意されるべきである。

[0081] 図９は、較正コード９２２についてのデジタル信号値９６２対電源電圧９１２の一例を示すグラフである。デジタル信号値９６２は、時間／デジタル変換器（ＴＤＣ）１１４出力の値の一例でありうる。グラフから観察されうるように、特定の電源電圧９１２でのデジタル信号値９６２は、較正コード９２２に基づいて変動しうる。較正中、例えば、回路１０２（例えば、コントローラ１１８）は、デジタル信号値９６２が特定の範囲内になる（例えば、１＜デジタル信号値＜１６）まで、較正コード９２２を循環しうる。

[0082] 一例において、電源電圧９１２は、較正前１．０５Ｖであり（例えば、「００」の較正コード９２２において）、２４のデジタル信号値９６２を与える。較正後（例えば、「１０」の較正コード９２２を用いた）、デジタル信号値９６２は、１．０５Ｖの電源電圧９１２において１０でありうる。

[0083] 図１０は、電源非感知型生成器１０８を較正するための一例を示すタイミング図である。特に、図１０は、ある時間１０３２にわたって、較正前のパルス信号１０１０ａ、復号器グリッド１０６４、及び、較正後のパルス信号１０１０ｂを示す。例えば、回路１０２（例えば、コントローラ１１８）は、時間／デジタル変換器（ＴＤＣ）からのデジタル信号１１６が４ビット範囲１０６６の範囲内であるように、電源非感知型生成器１０８を較正しうる。

[0084] この例において、較正の前のパルス信号１０１０ａは、４ビット範囲１０６６から外れたデジタル信号１１６値（特定の電源電圧１１２のための）に対応するパルス幅を有しうる。例えば、較正前のパルス信号１０１０ａは、２２のデジタル信号１１６値に対応するパルス幅を有しうる。この事例において、回路１０２（例えば、コントローラ１１８）は、パルス信号１０１０幅が、４ビット範囲１０６６内のデジタル信号１１６値（特定の電源電圧１１２で）に対応するまで、較正コード１２２をインクリメントしうる。図１０で示される例において、較正後のパルス信号１０１０ｂは、９のデジタル信号１１６値に対応するパルス幅を有しうる。

[0085] 図１１は、コントローラ１１１８の一構成を示すブロック図である。図１１で示されるコントローラ１１１８は、図１に示されたコントローラ１１８の一例でありうる。コントローラ１１１８は、較正器１１６８、復号器１１７０、及び変化検出器１１７４を含みうる。コントローラ１１１８は、デジタル信号１１１６を受信し、それに応じて、較正コード１１２２及び／又は変化検出信号１１２０を生成しうる。コントローラ１１１８及び／又はコントローラ１１１８の要素（例えば、較正器１１６８、復号器１１７０、及び変化検出器１１７４）が、クロック信号（図１１に示されない）からのクロック周期に基づいて動作しうることに留意されるべきである。

[0086] 一構成において、デジタル信号１１１６は、「温度計」コードでありうる。例えば、デジタル信号１１１６は、多数のビットを含みうる。これらビットは、一連の「１」ビットに続いて、一連の「０」ビットを含むことができ、逆も同様である。デジタル信号１１１６の値は、ビットの遷移位置（例えば、「１」ビットから「０」ビットへの、又は逆も同様である）によって表されうる。追加的又は代替的に、デジタル信号１１１６の値は、特定のビットの数（例えば、「１」ビットの数又は「０」ビットの数）に基づいて解釈されうる。例えば、デジタル信号１１１６の値は、ビットの総数から「１」ビットの数を差し引いたものでありうる。例えば、デジタル信号１１１６を表すために２６ビットが使用され、それらビットのうちの１７が「１」ビットである場合、デジタル信号の値は、９でありうる。続いてこの例の場合、デジタル信号１１１６の値は、代替的に、「０」ビットの数でありうる。例えば、９つの「０」ビットがデジタル信号１１１６にある場合、デジタル信号１１１６の値は、９でありうる。幾つかの構成において、コントローラ１１１８は、平行形式でデジタル信号１１１６を受信しうる。例えば、デジタル信号１１１６は、時間／デジタル変換器（ＴＤＣ）１１４の２６個のＤフリップフロップからの２６個のワイヤ上に提供されうる。

[0087] 較正器１１６８は、デジタル信号１１１６に基づいて較正コード１１２２を生成しうる。例えば、較正器１１６８は、デジタル信号１１１６値が特定の範囲（例えば、２−１５）内になるまで、較正の間、２ビットの較正コード１１２２をインクリメントしうる。

[0088] 復号器１１７０、デジタル信号１１１６を復号信号１１７２に復号しうる。一構成において、コントローラ１１１８は、４ビットを使用して、デジタル信号１１１６を表しうる（例えば、電源電圧１１２）。例えば、復号器１１７０は、コントローラ１１１８の内部論理による使用のために、２６ビットの信号から４ビットの復号信号１１７２にデジタル信号１１１６を変換しうる。復号信号１１７２は、変化検出器１１７４に提供されうる。

[0089] 変化検出器１１７４は、復号信号１１７２に基づいて変化検出信号１１２０を生成しうる。例えば、変化検出器１１７４は、以前のクロック周期からの復号信号１１７２と、現在のクロック周期での復号信号１１７２との差分に基づいて３ビットの変化検出信号１１２０を生成しうる。例えば、以前の復号信号１１７２が（例えば、８の値を有する）「１０００」であり、現在の復号信号１１７２が（例えば、１２の値を有する）「１１００」である場合、変化検出信号１２０（例えば、「ドループコード」）は、（４の値を有する）ビット「１００」でありうる。復号信号１１７２の別の低下が特定の期間の間に発生しなかった場合、復号信号１１７２の変化が特定の期間の間存続しなかった場合、及び／又は復号信号１１７２が特定の期間の間に特定の値に戻った場合、変化検出器は、変化検出信号１１２０をリセットしうる。

[0090] 幾つかの構成において、変化検出器１１７４は、電源電圧１１２の低下（例えば、復号信号１１７２の値の増加）と、リセットとを示すだけでありうる。復号信号１１７２値の増加の後、例えば、復号信号１１７２値が減少すると（それによって、電源電圧１１２の増加を示すと）、変化検出器１１７４は、最終的に、変化検出信号１１２０をリセットしうる。例えば、変化検出信号１２０は、（例えば、電源電圧１１２の増加を示す）復号信号１１７２値が減少し、特定の期間の間、（例えば、特定の電源電圧１１２に対応する）特定の閾値を超えて（再度）増加しない場合、リセットされうる。幾つかの構成において、変化検出器１１７４は、（電源電圧１１２の減少及び／又は増加を示す）復号信号１１７２の値の増加及び／又は減少を示しうる。

[0091] 図１２は、電圧変化を検出する一例を示すグラフである。具体的に、図１２は、（上部のプロットにおける）デジタル信号１−０遷移位置１２７６のプロット及び（下部のプロットにおける）ある時間１２３２にわたっての変化検出信号１２２０のプロットを示す。デジタル信号１−０遷移位置１２７６は、一連の「１」ビットが「０」ビットにいつ遷移するかの観点から示される（例えば、デジタル信号１１６内の「０」ビットの数から１引いたもの）。この例において、上部のプロットは、ある時間１２３２にわたって発生する、復号信号部Ａ １２７２ａ、復号信号部Ｂ １２７２ｂ、及び復号信号部Ｃ １２７２ｃを示す。復号信号部１２７２ａ−ｃは各々、１つ以上のクロック周期の持続時間を有しうる。例えば、復号信号部Ａ １２７２ａは、信号が復号信号部Ｂ １２７２ｂに変化するまで、幾つかのクロック周期にわたって同じ状態のままでありうる。幾つかの構成において、復号信号部１２７２ａ−ｃは、４ビットを使用して表されうる。例えば、復号信号部Ａ １２７２ａは、遷移位置１２７６の３（これは、例えば、電源電圧１１２の１ボルト（Ｖ）に対応しうる）に対応するビット「００１１」を備えうる。加えて、復号信号部Ｂ １２７２ｂは、遷移位置１２７６の１０（これは、例えば、電源電圧１１２の０．８５Ｖに対応しうる）に対応するビット「１０１０」を備えうる。更に、復号信号部Ｃ １２７２ｃは、遷移位置１２７６の６（これは、例えば、電源電圧１１２の０．９Ｖに対応しうる）に対応するビット「０１１０」を備えうる。

[0093] この例において、下部のプロットは、ある時間１２３２にわたって発生する変化検出信号部Ａ １２２０ａ、変化検出信号部Ｂ １２２０ｂ、及び変化検出信号部Ｃ １２２０ｃを示す。変化検出信号部１２２０ａ−ｃは各々、１つ以上のクロック周期の持続時間を有しうる。幾つかの構成において、変化検出信号部１２２０ａ−ｃは、３ビットのコードを備えうる。例えば、変化検出信号部Ａ １２２０ａは、ビット「０００」であり、変化検出信号部Ｂ １２２０ｂは、ビット「１１１」でありうる。「０００」以外の任意のビットシーケンスは、幾つかの構成において電源電圧１１２低下を示す「ドループコード」とみなされうる。

[0094] 示されるように、デジタル信号１−０遷移位置１２７６は、３から１０に変化し、これは、１Ｖから０．８５Ｖへの電源電圧１１２低下を示す（例えば、復号信号部Ａ １２７２ａビット「００１１」から復号信号部Ｂ １２７２ｂビット「１０１０」への値の増加によって示されるように）。コード（例えば、ドループコード）は、電圧が低下する際に生成されうる１２７８。例えば、コントローラ１１８は、変化信号部Ｂ １２２０ｂによって示された「１１１」コードを生成しうる１２７８。

[0095] 復号信号部Ｃ １２７２ｃ（例えば、ビット「０１１０」）は、電圧低下が期間１２８０の間に発生していないことを示しうる。電圧低下が発生しない場合、この期間１２８０が満了すると、コードがリセットされうる１２８２。例えば、コントローラ１１８は、タイマ（例えば、カウンタ）を含みうる。コントローラ１１８は、電圧低下（例えば、復号信号１２７２値の増加）がある場合、タイマを開始しうる。期間１２８０の終了の前に（例えば、特定の時間長又は特定の数のクロック周期の前に）別の電圧低下が発生した場合、コントローラ１１８は、タイマを再開しうる。しかしながら、電圧の低下なく期間１２８０の長さに達すると（図１２で示されているように）、コントローラ１１８は、変化検出信号１２２０をリセットしうる。例えば、変化検出信号部Ｂ １２２０ｂ（例えば、コード「１１１」）は、変化検出信号部Ａ １２２０ａ（例えば、コード「０００」）にリセットされうる１２８２。

[0096] 幾つかの構成において、変化検出信号１２２０は、電源電圧１１２低下の振幅を示しうる。図１２に示されるように、例えば、復号信号部Ａ １２７２ａ（例えば、３）から復号信号部Ｂ １２７２ｂ（例えば、１０）への値変化は、変化検出信号によって「１１１」（例えば、７）と示されうる。値変化（例えば、電源電圧１１２低下）の他の振幅は、例えば、それらが、変化検出信号１２２０に使用されるビット数によって表されうる範囲内である場合、変化検出信号１２２０によって示されうる。

[0097] 図１２に示されるように、変化検出信号１２２０は、幾つかの構成において、電源電圧１１２の増加（例えば、復号信号１２７２値の減少）を示さない可能性がある。これは、電源電圧１１２の過渡現象には基づかず、電源電圧１１２低下にのみ基づいた制御（例えば、ＰＬＬの）を可能にしうる。

[0098] 図１３は、位相ロックドループ（ＰＬＬ）１３１１及び電源ドループセンサ１３０２の一構成を示すブロック図である。図１３で示された電源ドループセンサ１３０２は、図１に示された回路１０２の一例でありうる。具体的には、図１３は、電源ドループセンサ１３０２が位相ロックドループ（ＰＬＬ）１３１１にどのように適用されうるかを示す。位相ロックドループ（ＰＬＬ）１３１１は、電源ドループセンサ１３０２に及びプロセッサ１３０９に結合されうる。幾つかの構成において、電源ドループセンサ１３０２は、位相ロックドループ（ＰＬＬ）１３１１内に含まれうる。他の構成において、電源ドループセンサ１３０２は、位相ロックドループ（ＰＬＬ）１３１１とは別でありうる。

[0099] この構成において、位相ロックドループ（ＰＬＬ）１３１１は、位相周波数検出器、チャージポンプ及びループフィルタ１３８６、分周器１３９６、マスタ電圧制御発振器１３８８、スレーブ電圧制御発振器１３９８、注入バッファ１３０３、インバータ１３９４ｇ、並びにＯＲゲート１３０５を含む。位相ロックドループ（ＰＬＬ）１３１１は、基準信号１３８４を受信しうる。基準信号１３８４は、水晶のような発振源から導き出されうる。位相周波数検出器、チャージポンプ及びループフィルタ１３８６は、基準信号と、分周器１３９６からの分周フィードバック信号とに基づいて、マスタ電圧制御発振器（ＶＣＯ）１３８８に提供される出力信号を生成しうる。

[00100] マスタ電圧制御発振器（ＶＣＯ）１３８８は、電流源１３９２及びインバータ１３９４ａ−ｃを含みうる。マスタ電圧制御発振器（ＶＣＯ）１３８８は、注入バッファ１３０３、分周器１３９６、並びに位相周波数検出器、チャージポンプ及びループフィルタ１３８６に結合されうる。マスタ電圧制御発振器（ＶＣＯ）１３８８は、電圧１３９０ａ並びに位相周波数検出器、チャージポンプ及びループフィルタ１３８６からの出力信号に基づいて電源ドループセンサ１３０２に提供されるマスタクロック信号１３０４を生成しうる。マスタクロック信号１３０４はまた、分周器１３９６に、及び、注入バッファ１３０３に提供されうる。マスタ電圧制御発振器（ＶＣＯ）１３８８はまた、スレーブ電圧制御発振器（ＶＣＯ）１３９８に提供される出力信号を生成しうる。

[00101] スレーブ電圧制御発振器（ＶＣＯ）１３９８は、可変電流源１３０１及びインバータ１３９４ｄ−ｆを含みうる。スレーブ電圧制御発振器（ＶＣＯ）１３９８は、プロセッサ１３０９に結合されうる。スレーブ電圧制御発振器（ＶＣＯ）１３９８は、オプション的に、スイッチを通して注入バッファ１３０３に結合されうる。スレーブ電圧制御発振器（ＶＣＯ）１３９８は、電圧１３９０ｂ及びマスタ電圧制御発振器（ＶＣＯ）１３８８からの出力信号に基づいてプロセッサ１３０９に提供されるスレーブクロック信号１３０７を生成しうる。スレーブクロック信号１３０７は、プロセッサ１３０９が動作する周波数を制御しうる。

[00102] 示されるように、電源ドループセンサ１３０２及びプロセッサ１３０９は両方とも、電源電圧１３１２に結合される。電源電圧１３１２が、電圧制御発振器（ＶＣＯ）１３８８、１３９８に電力供給するために使用される電圧１３９０ａ−ｂとは異なりうる（例えば、異なる電圧電源からでありうる）ことは留意されるべきである。電源ドループセンサ１３０２（例えば、回路１０２）は、電源電圧１３１２が低下するとドループコード１３２０（例えば、変化検出信号１２０）を生成しうる。

[00103] 上述されたように、プロセッサ１３０９は、電源電圧１３１２が低下した場合、特定の（高い）周波数で的確に動作を実行することができない可能性がある。例えば、プロセッサ１３０９は、電源電圧１３１２が特定量低下すると、誤った出力を提供しうるか、特定の（より高い）周波数での動作を失敗しうる。電源ドループセンサ１３０２によって提供されるドループコード１３２０は、ＯＲゲート１３０５に、及び、可変電流源１３０１に提供される３ビットを含みうる。電源電圧１３１２が低下していない（例えば、ドループコードが「０００」である）事例において、ＯＲゲート１３０５及びインバータ１３９４ｇは、注入バッファ１３０３のスイッチを閉じるために、スイッチを制御しうる。注入バッファ１３０３は、スレーブクロック信号１３０７がマスタクロック信号１３０４と等しくなるように、注入信号をスレーブ電圧制御発振器１３９８に提供する。しかしながら、電源電圧１３１２が低下したこと（例えば、ドループコード１３２０が１つ以上の「１」ビットを含むこと）をドループコード１３２０が示した場合、スイッチは開けられうる。これは、注入信号をオフに切り替える。この事例において、ドループコード１３２０はまた、スレーブクロック信号１３０７の周波数を低減させるために、可変電流源１３０１を制御する。このように、プロセッサ１３０９は、より遅い周波数で動作しうる。この方法で、プロセッサ１３０９は、電源電圧１３１２が低下した場合（例えば、負荷の増加により）であっても正確に動作しうる。

[00104] 本明細書で開示されるシステム及び方法は、オーバシュートの場合ではなく、電源電圧１３１２ドループの場合にのみ、プロセッサクロック（例えば、スレーブクロック信号１３０７）周波数の低減を可能にしうる。すべてが特定の最大周波数に対して定格な複数のデジタルブロックをクロックするために位相ロックドループ（ＰＬＬ）１３１１が使用されうるため、これは有利でありうる。これらデジタルブロックのうちの幾つかは、プロセッサ１３０９とは異なる電源上にありうる。そのため、位相ロックドループ（ＰＬＬ）１３１１が、電源電圧の低下に応答して、スレーブクロック信号１３０７周波数を低下させた場合、これらのデジタルブロックは、影響を受けない可能性がある。そうではない場合（例えば、位相ロックドループ（ＰＬＬ）１３１１が電源電圧１３１２上のオーバシュートに応答し、最大を超えてクロック周波数を増加させる場合）、これら他のデジタルブロックは失敗しうる。本明細書で開示されたシステム及び方法の別の有益な特徴とは、ドループイベントが過ぎた後にオーバシュートなくスレーブクロック信号１３０７がマスタクロック信号１３０４に再ロックすることを、電源ドループセンサと組み合された注入ロックドマスタ−スレーブ電圧制御発振器（ＶＣＯ）１３８８及び１３８９が確実にしうることである。他の従来技術のスキームにおいて、ＰＬＬは、電源過渡現象が過ぎた時点で再ロックするように試み、ＰＬＬループダイナミクスに基づいてＰＬＬ周波数にオーバシュートが存在しうる。

[00105] 図１４は、電圧変化を検出するための方法１４００のより特定の構成を示すフロー図である。電源ドループセンサ１３０２は、マスタクロック信号１３０４に基づいてパルス信号を生成しうる１４０２。例えば、電源ドループセンサ１３０２内の電源非感知型生成器は、マスタクロック信号１３０４の各周期でパルス信号におけるパルス幅（即ち、例えば、マスタクロック信号１３０４の分周バージョン）を生成しうる。

[00106] 電源ドループセンサ１３０２は、パルス信号と電圧１３１２とに基づいてデジタル信号を生成しうる１４０４。例えば、電源ドループセンサ１３０２内の時間／デジタル変換器（ＴＤＣ）は、パルス信号及び電源電圧１３１２に基づいてデジタル信号（例えば、「温度計」信号）を生成しうる１４０４。上述されたように、デジタル信号は、電源電圧１３１２の変動を示しうるか、又は、反映しうる。

[00107] 電源ドループセンサ１３０２は、デジタル信号に基づいて電圧低下（例えば、電源電圧１３１２の低下）を検出しうる１４０６。例えば、電源ドループセンサ１３０２は、デジタル信号が、以前に示されたものよりも長い遅延（よって、より低い電源電圧１３１２）を表す場合、検出しうる。

[00108] 電源ドループセンサ１３０２は、ドループコード１３２０を生成しうる１４０８。例えば、電源ドループセンサ１３０２は、電圧低下が検出されると、３ビットのドループコード１３２０を生成しうる１４０６。

[00109] 電源ドループセンサ１３０２は、ドループコード１３２０に基づいて、クロック周波数（例えば、スレーブクロック１３０７周波数）を調整しうる１４１０。例えば、ドループコード１３２０は、注入バッファ１３０３に、マスタ電圧制御発振器１３８８とスレーブ電圧制御発振器１３９８との間のスイッチを開けさせる。ドループコード１３２０はまた、スレーブクロック１３０７（例えば、プロセッサクロック）の周波数を低くするために、可変電流源１３０１を制御しうる。結果として得られるスレーブクロック１３０７周波数は、ドループコード１３２０の振幅に基づきうる。例えば、より小さい電源電圧１３１２ドループは、より小さいドループコード１３２０振幅をもたらし、それは、より大きい電源電圧１３１２ドループよりもスレーブクロック１３０７の周波数を低くしうる。

[00110] 図１５は、電子デバイス１５０２において利用されうる様々なコンポーネントを示す。示されるコンポーネントは、同一の物理構造内或いは別個のハウジング又は構造に配置されうる。電子デバイス１５０２の例には、セルラ電話、スマートフォン、コンピュータ、テレビジョン、等が含まれうる。電子デバイス１５０２は、回路１０２と類似して、及び／又は、前述された電源ドループセンサ１３０２と類似して（オプションで、位相ロックドループ１３１１及び／又はプロセッサ１３０９と併用して）構成されうる。電子デバイス１５０２は、プロセッサ１５３１を含む。プロセッサ１５３１は、汎用のシングルチップ又はマルチチップマイクロプロセッサ（例えば、ＡＲＭ）、専用マイクロプロセッサ（例えば、デジタルシグナルプロセッサ（ＤＳＰ））、マイクロコントローラ、プログラマブルゲートアレイ、等でありうる。プロセッサ１５３１は、中央処理装置（ＣＰＵ）と呼ばれうる。図１５の電子デバイス１５０２には単一のプロセッサ１５３１だけが示されているが、代替的な構成では、プロセッサの組み合わせ（例えば、ＡＲＭとＤＳＰ）が使用されることもできる。

[00111] 電子デバイス１５０２は、また、プロセッサ１５３１と電子通信するメモリ１５１３を含む。即ち、プロセッサ１５３１は、メモリ１５１３から情報を読み取ること及び／又はメモリ１５６４に情報を書き込むことができる。メモリ１５１３は、電子情報を記憶することができる任意の電子コンポーネントでありうる。メモリ１５１３は、ランダムアクセスメモリ（ＲＡＭ）、読取専用メモリ（ＲＯＭ）、磁気ディスク記憶媒体、光記憶媒体、ＲＡＭにおけるフラッシュメモリデバイス、プロセッサと共に含まれるオンボードメモリ、プログラマブル読取専用メモリ（ＰＲＯＭ）、消去可能プログラマブル読取専用メモリ（ＥＰＲＯＭ）、電気的消去可能ＰＲＯＭ（ＥＥＰＲＯＭ）、レジスタ、等であり、それらの組み合わせも含まれうる。

[00112] データ１５１７ａ及び命令１５１５ａは、メモリ１５１３に記憶されうる。命令１５１５ａは、１つ以上のプログラム、ルーチン、サブルーチン、関数、プロシージャ、等を含みうる。命令１５１５ａは、単一のコンピュータ可読ステートメント又は多数のコンピュータ可読ステートメントを含みうる。命令１５１５ａは、上述された方法２００、８００、１４００のうち１つ以上を実現するためにプロセッサ１５３１によって実行可能でありうる。命令１５１５ａを実行することは、メモリ１５１３に記憶されたデータ１５１７ａを使用することを含みうる。図１５は、プロセッサ１５３１にロードされている幾つかの命令１５１５ｂ及びデータ１５１７ｂ（それらは、命令１５１５ａとデータ１５１７ａから生じうる）を示す。

[00113] 電子デバイス１５０２はまた、他の電子デバイスと通信するための１つ以上の通信インターフェース１５１９を含みうる。通信インターフェース１５１９は、有線通信技術、ワイヤレス通信技術、又はその両方に基づきうる。様々なタイプの通信インターフェース１５１９の例には、シリアルポート、パラレルポート、ユニバーサル・シリアル・バス（ＵＳＢ）、イーサネット（登録商標）アダプタ、ＩＥＥＥ １３９４バスインターフェース、小型コンピュータ用周辺機器インターフェース（ＳＣＳＩ）バスインターフェース、赤外線（ＩＲ）通信ポート、ブルートゥース（登録商標）ワイヤレス通信アダプタ、ＩＥＥＥ ８０２．１１ワイヤレス通信アダプタ、等が含まれる。

[00114] 電子デバイス１５０２はまた、１つ以上の入力デバイス１５２１及び１つ以上の出力デバイス１５２３を含みうる。様々な種類の入力デバイス１５２１の例には、キーボード、マウス、マイクロフォン、リモート制御デバイス、ボタン、ジョイスティック、トラックボール、タッチパッド、ライトペン、等が含まれる。様々な種類の出力デバイス１５２３の例には、スピーカ、プリンタ、等が含まれる。典型的に電子デバイス１５０２に含まれうる１つの特定のタイプの出力デバイスは、ディスプレイデバイス１５２５である。本明細書に開示された構成とともに使用されるディスプレイデバイス１５２５は、ブラウン管（ＣＲＴ）、液晶ディスプレイ（ＬＣＤ）、発光ダイオード（ＬＥＤ）、気体プラズマ、エレクトロルミネセンス（electroluminescence）、等のような任意の適切な画像投影技術を利用しうる。メモリ１５１３に記憶されたデータを、ディスプレイデバイス１５２５上に示されるテキスト、グラフィック、及び／又は動画に（適宜）変換するためのディスプレイコントローラ１５２７もまた提供されうる。

[00115] 電子デバイス１５０２の様々なコンポーネントは、電力バス、制御信号バス、ステータス信号バス、データバス、等を含みうる１つ以上のバスによって互いに結合されうる。簡単にするために、様々なバスが、バスシステム１５２９として図１５に示されている。図１５が、電子デバイス１５０２の１つの可能な構成しか示さないことに留意されたい。他の様々なアーキテクチャ及びコンポーネントが利用されうる。

[00116] 「決定すること」という用語は、幅広い種類の動作を包含し、このように、「決定すること」は、算出すること、計算すること、処理すること、導き出すこと、調査すること、ルックアップすること（例えば、表、データベース、又は別のデータ構造をルックアップすること）、確実にすること、等を含みうる。また、「決定すること」は、受信すること（例えば、情報を受信すること）、アクセスすること（例えば、メモリ内のデータにアクセスすること）、等を含みうる。また、「決定すること」は、解決すること、選択すること、選ぶこと、確立すること、等を含みうる。

[00117] 「〜に基づいて」という表現は、別途明確に特定されていない限り、「〜だけに基づいて」を意味しない。換言すると、「〜に基づいて」という表現は、「〜だけに基づいて」及び「〜に少なくとも基づいて」の両方を説明する。

[00118] 「プロセッサ」という用語は、汎用プロセッサ、中央処理装置（ＣＰＵ）、マイクロプロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、コントローラ、マイクロコントローラ、ステートマシン、等を包含するように広く解釈されるべきである。幾つかの状況下で、「プロセッサ」は、特定用途向け集積回路（ＡＳＩＣ）、プログラマブル論理デバイス（ＰＬＤ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、等を指しうる。「プロセッサ」という用語は、処理デバイスの組み合わせ、例えば、ＤＳＰと、１つのマイクロプロセッサ、複数のマイクロプロセッサ、ＤＳＰコアと結合された１つ以上のマイクロプロセッサ、又は任意の他のそのような構成との組み合わせを指しうる。

[00119] 「メモリ」という用語は、電子情報を記憶することができるあらゆる電子コンポーネントを包含するように広く解釈されるべきである。メモリという用語は、ランダムアクセスメモリ（ＲＡＭ）、読取専用メモリ（ＲＯＭ）、不揮発性ランダムアクセスメモリ（ＮＶＲＡＭ）、プログラマブル読取専用メモリ（ＰＲＯＭ）、消去可能なプログラマブル読取専用メモリ（ＥＰＲＯＭ）、電気的消去可能ＰＲＯＭ（ＥＥＰＲＯＭ）、フラッシュメモリ、磁気又は光学データ記憶装置、レジスタ、等のような、様々なタイプのプロセッサ可読媒体を指しうる。プロセッサが、メモリから情報を読み取ること及び／又はメモリに情報を書き込むことができる場合、メモリは、プロセッサと電子通信状態にあると考えらえている。プロセッサに統合されているメモリは、そのプロセッサと電子通信状態にある。

[00120] 「命令」及び「コード」という用語は、あらゆるタイプのコンピュータ可読ステートメントを含むように広く解釈されるべきである。例えば、「命令」及び「コード」という用語は、１つ以上のプログラム、ルーチン、サブルーチン、関数、プロシージャ、等を指しうる。「命令」及び「コード」は、単一のコンピュータ可読ステートメント又は多数のコンピュータ可読ステートメントを備えうる。

[00121] 本明細書で説明される機能は、ハードウェアによって実行されるソフトウェア又はファームウェアにおいて実現されうる。これら機能は、コンピュータ可読媒体上の１つ以上の命令として記憶されうる。「コンピュータ可読媒体」又は「コンピュータプログラム製品」という用語は、コンピュータ又はプロセッサによってアクセスされることができる任意の非一時的な有形の記憶媒体を指す。限定ではなく例として、コンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭ又は他の光ディスク記憶装置、磁気ディスク記憶装置又は他の磁気記憶デバイス、或いは、データ構造又は命令の形式で所望のプログラムコードを記憶又は搬送するために使用可能であり、かつコンピュータによってアクセスされうる他の任意の媒体を備えうる。ディスク（ｄｉｓｋ）とディスク（ｄｉｓｃ）は、本明細書で使用される場合、コンパクトディスク（ＣＤ）、レーザーディスク（登録商標）、光ディスク、デジタル多用途ディスク（ＤＶＤ）、フロッピー（登録商標）ディスク、ブルーレイ（登録商標）ディスクを含む、ここで、ディスク（ｄｉｓｋ）は通常磁気的にデータを再生し、ディスク（ｄｉｓｃ）はレーザで光学的にデータを再生する。

[00122] 本明細書に開示された方法は、説明された方法を達成するための１つ以上のステップ又は動作を備える。方法のステップ及び／又は動作は、特許請求の範囲から逸脱することなく互いに置き換えられうる。換言すると、説明されている方法の適正な動作のためにステップ又は動作の特定の順序が要求されない限り、特定のステップ及び／又は動作の順序及び／又は使用は、特許請求の範囲を逸脱することなく変更されうる。

[00123] 更に、図２、図８、及び図１４によって例示されたもののような、本明細書で説明された方法及び技法を実行するためのモジュール及び／又は他の適切な手段は、ダウンロードされること、及び／又は、他の方法でデバイスによって取得されることができる、ということは認識されるべきである。例えば、デバイスは、本明細書で説明された方法を実行するための手段の転送を容易にするために、サーバに結合されうる。代替的に、本明細書で説明された様々な方法は、デバイスに記憶手段を結合又は提供することによりデバイスが様々な方法を取得できるように、記憶手段（例えば、ランダムアクセスメモリ（ＲＡＭ）、読取専用メモリ（ＲＯＭ）、コンパクトディスク（ＣＤ）又はフロッピーディスクのような物理記憶媒体、等）を介して提供されうる。

[00124] 特許請求の範囲が、上述された、まさにその構成及びコンポーネントに限定されないことが理解されるべきである。特許請求の範囲から逸脱することなく、本明細書で説明されたシステム、方法、及び装置の、配置、操作、及び詳細において、様々な変更、変化、及び変動が行われうる。

Claims (30)

1. 電圧変化を検出するための回路であって
   パルス信号を生成する電源非感知型生成器と、
   前記電源非感知型生成器に結合され、前記パルス信号と電圧とに基づいてデジタル信号を生成する時間／デジタル変換器と、
   前記時間／デジタル変換器に結合され、前記デジタル信号に基づいて電圧変化を検出するコントローラと、
   を備える回路。
2. 前記コントローラは、前記電圧変化が電圧低下である場合にのみドループコードを生成する、請求項１に記載の回路。
3. 前記コントローラは、追加の電圧低下が期間内に発生しない場合、前記ドループコードをリセットする、請求項２に記載の回路。
4. 前記コントローラは、プロセッサのためにクロック信号を生成する位相ロックドループに結合され、前記コントローラは、前記電圧変化に基づいて前記クロック信号の周波数を調整する、請求項１に記載の回路。
5. 前記コントローラは、スレーブ電圧制御発振器からの注入信号をオフに切り替え、可変電流源を調整することで前記クロック信号の前記周波数を調整する、請求項４に記載の回路。
6. 前記コントローラは、前記電源非感知型生成器からの前記パルス信号を調整するために較正コードを生成する、請求項１に記載の回路。
7. 前記コントローラは、前記デジタル信号が範囲内になるまで前記較正コードをインクリメントすることで前記較正コードを生成する、請求項６に記載の回路。
8. 前記電源非感知型生成器は、分周クロック信号に基づいて前記パルス信号を生成する、請求項１に記載の回路。
9. 前記デジタル信号は、温度計コードを備える、請求項１に記載の回路。
10. 前記コントローラは、前記温度計コードを４ビットの数へと復号する復号器を含む、請求項９に記載の回路。
11. 回路が電圧変化を検出するための方法であって
    電源非感知型生成器がパルス信号を生成することと、
    時間／デジタル変換器が、前記パルス信号と電圧とに基づいてデジタル信号を生成することと、
    前記デジタル信号に基づいて電圧変化を検出すること
    を備える、方法。
12. 前記電圧変化が電圧低下である場合にのみドループコードを生成することを更に備える、請求項１１に記載の方法。
13. 追加の電圧低下が期間内に発生しない場合、前記ドループコードをリセットすることを更に備える、請求項１２に記載の方法。
14. 前記電圧変化に基づいて、プロセッサのためにクロック信号の周波数を調整することを更に備える、請求項１１に記載の方法。
15. 前記クロック信号の前記周波数を調整することは、スレーブ電圧制御発振器からの注入信号をオフに切り替えることと、可変電流源を調整することとを備える、請求項１４に記載の方法。
16. 前記電源非感知型生成器からの前記パルス信号を調整するために較正コードを生成することを更に備える、請求項１１に記載の方法。
17. 前記較正コードを生成することは、前記デジタル信号が範囲内になるまで前記較正コードをインクリメントすることを備える、請求項１６に記載の方法。
18. 前記パルス信号は、分周クロック信号に基づいて生成される、請求項１１に記載の方法。
19. 前記デジタル信号は、温度計コードを備える、請求項１１に記載の方法。
20. 前記温度計コードを４ビットの数へと復号することを更に備える、請求項１９に記載の方法。
21. 電圧変化を検出するためのコンピュータプログラム製品であって、前記コンピュータプログラム製品は、命令を格納した非一時的な有形のコンピュータ可読媒体を備え、前記命令は、
    電源非感知型生成器がパルス信号を生成することを回路に行わせるためのコードと、
    前記パルス信号と電圧とに基づいて時間／デジタル変換器がデジタル信号を生成することを前記回路に行わせるためのコードと、
    前記デジタル信号に基づいて電圧変化を検出することを前記回路に行わせるためのコードと
    を備える、コンピュータプログラム製品。
22. 前記命令は更に、前記電圧変化が電圧低下である場合にのみドループコードを生成することを前記回路に行わせるためのコードを備える、請求項２１に記載のコンピュータプログラム製品。
23. 前記命令は更に、追加の電圧低下が期間内に発生しない場合、前記ドループコードをリセットすることを前記回路に行わせるためのコードを更に備える、請求項２２に記載のコンピュータプログラム製品。
24. 前記命令は更に、前記電圧変化に基づいて、プロセッサのためにクロック信号の周波数を調整することを前記回路に行わせるためのコードを備える、請求項２１に記載のコンピュータプログラム製品。
25. 前記命令は更に、前記電源非感知型生成器からの前記パルス信号を調整するために較正コードを生成することを前記回路に行わせるためのコードを備える、請求項２１に記載のコンピュータプログラム製品。
26. 電圧変化を検出するための装置であって
    電源電圧の変動に対して非感知的であるパルス信号を生成するための手段と、
    前記パルス信号と電圧とに基づいてデジタル信号を生成するための手段と、
    前記デジタル信号に基づいて電圧変化を検出するための手段と
    を備える、装置。
27. 前記電圧変化が電圧低下である場合にのみドループコードを生成するための手段を更に備える、請求項２６に記載の装置。
28. 追加の電圧低下が期間内に発生しない場合、前記ドループコードをリセットするための手段を更に備える、請求項２７に記載の装置。
29. 前記電圧変化に基づいて、プロセッサのためにクロック信号の周波数を調整するための手段を更に備える、請求項２６に記載の装置。
30. 前記パルス信号を調整するために較正コードを生成するための手段を更に備える、請求項２６に記載の装置。

Images