JP2011176521A - Ｐｌｌ回路のジッタ補正装置 - Google Patents

Abstract

【課題】ＰＬＬ回路から発生するクロックジッタを検出し、基準クロック周波数と同期するＰＬＬ回路のジッタ補正装置を提供する。
【解決手段】ジッタ検出回路２がＰＬＬ回路１に入力する基準クロック周波数とＰＬＬ周波数とを比較したジッタ情報をマイコン３およびメモリ４に出力し、前記ジッタ情報に基づいてマイコン３は設定されているジッタ幅しきい値を超えるジッタ情報を基準クロック周波数との時間差からジッタ補正値を演算、ＰＬＬ回路１に出力し、ＰＬＬ回路１は補正後のＰＬＬ周波数を出力する。
【選択図】図１

Description

この発明は、ジッタの補正装置に関するもので、特にＰＬＬ回路のジッタを検出し、ジッタを自動補正する装置に係るものである。

従来のＰＬＬ回路のクロックジッタ検出回路において、サイクルトゥサイクルジッタの程度を検出することを目的として、ＰＬＬ回路の発振クロック信号の遅延信号を、基準クロック信号の複数の遅延信号の変化に同期して複数のラッチ回路にラッチし、ラッチ回路毎にその出力またはその反転信号をセレクタで選択し、セレクタ毎にその出力の変化回数をカウンタで計数するとともに、制御回路は発振クロック信号の２ｎサイクル毎に、前回のセレクタ選択が非反転出力であれば今回の前記カウンタの計数値がｎ以上のときにセレクタの選択状態を反転し、前記カウンタの計数値がジッタ検出情報として出力される技術が示されている（例えば、特許文献１）。

特開２００９−０６５５３３号公報

最近、データ取り込みのＳｅｔｕｐ／Ｈｏｌｄ違反の回路誤動作防止のための入力電圧の変動や温度変化に起因するクロックジッタの検出およびそのジッタの補正方法が重要な課題とされてきている。しかしながら上記特許文献１に示された技術には、ジッタ補正方法に関する回路構成は何ら示されてなく、前記最近のニーズに対して対応可能なものではないという問題点がある。

この発明は上記のような課題を解決するためになされたものであり、クロックジッタ発生時におけるクロックジッタの自動補正を可能とするＰＬＬ回路のジッタ補正装置を提供することを目的としている。

この発明に係るＰＬＬ回路のジッタ補正装置は、ＰＬＬ回路とジッタ検出回路とマイコンとメモリとが設けられたＰＬＬ回路のジッタ補正装置において、
ジッタ検出回路は、ＰＬＬ回路に入力する基準クロック周波数と、ＰＬＬ回路が出力するＰＬＬ周波数とを比較してジッタを検出するとともに、ジッタ情報としてマイコンおよびメモリに出力し、
マイコンは、ジッタ幅しきい値が設定されており、該ジッタ幅しきい値を超えるジッタ情報は基準クロック周波数との時間差からジッタ補正値が演算されるとともにＰＬＬ回路に出力され、
該ＰＬＬ回路は、ジッタ補正値に基づいて、ＰＬＬ周波数を出力するものである。

この発明によるＰＬＬ回路のジッタ補正装置は、上記のような構成を備えているので、入力電圧の変動や周囲温度の変動による急峻なジッタの発生や、時間経過に伴う微小なジッタ発生に対して、自動的に補正を行うことが可能であり、データ取り込みのＳｅｔｕｐ／Ｈｏｌｄ違反の回路誤動作を防止できる。

実施の形態１のＰＬＬ回路のジッタ補正装置を示すブロック図である。 実施の形態１のジッタ情報の例を示す図である。 実施の形態１のジッタ検出回路を示すブロック図である。 実施の形態１のジッタ情報検出からジッタ補正までの処理シーケンスを示す図である。 実施の形態１のジッタ情報をマイコンにてヒストグラム化の例を示す図である。 実施の形態１のジッタ情報をマイコンにてヒストグラム化の例を示す図である。 実施の形態１のジッタ情報をマイコンにて処理するシーケンスを示す図である。 実施の形態１のマイコンによるジッタ補正値の算出法を説明する図である。

実施の形態１．
以下、この発明の実施の形態１を図に基づいて説明する。
図１は、実施の形態１によるＰＬＬ回路のジッタ補正装置１００を示すブロック図である。前記ジッタ補正装置１００は、ＰＬＬ回路１、ジッタ検出回路２、マイコン３、メモリ４とから構成されており、これらは全て、例えば半導体基板に組み込まれている。前記ＰＬＬ回路１には例えば水晶発振器５からの基準クロック周波数が入力され、該ＰＬＬ回路１の出力するＰＬＬ周波数と前記基準クロック周波数との位相差（時間差）を検出し、電圧制御発振器ＶＣＯ（Voltage Controlled Oscillator）や回路のループを制御することで、同期した周波数信号を発信する。ジッタ検出回路２は、電源電圧の変動や温度の変化によって発生したジッタを含む前記ＰＬＬ回路１の出力するジッタをジッタ情報として出力する。
なおジッタとは、ＰＬＬ周波数の時間軸上のぶれを称するものであり、ジッタが大きいとそのＰＬＬ周波数に同期動作する順序回路間で正しく信号を伝達することができない可能性が大きくなる。ジッタ検出回路２の動作は後に詳述する。マイコン３は各構成要素の制御やデータの計算などを行う機能を備え、また所定のジッタ幅しきい値を設けることによって、許容値以上の急峻なジッタや微小なジッタが発生した場合に、ジッタ補正値を演算し、これをＰＬＬ回路１に出力する機能も持っている。メモリ４は、時間の経過によって発生する微小なジッタ、つまり定期的なジッタ補正を目的としたジッタ情報を保存するものである。

図２に、ジッタ検出回路２で検出したジッタ検出信号（ジッタ情報）例を示す。この図２は基準クロック周波数に対するジッタの測定点を説明する図で、縦軸はクロックの振幅、横軸は時間を示す。
図３に示すように、ジッタ検出回路２は、複数段のバッファ２ａを用いることでＰＬＬ回路１の出力信号に対して０．１ｎｓずつ位相をずらし、各バッファ２ａの信号を複数のラッチ回路２ｂにて信号の変化に同期して信号をラッチする。その複数のラッチ回路２ｂにてラッチする信号として、図２のジッタ幅“０”の時をジッタが発生していない基準クロック状態だとする。上記のように複数のラッチ回路２ｂを用いてＰＬＬ回路２の出力するＰＬＬ周波数を複数点ラッチすることで、ジッタが発生していない“０”の状態を基準とし、ジッタの前後のズレを計測する。なお図２の点線Ａまで基準クロック周波数の位相がずれた場合、図３の１Ｘのラッチ回路で信号を検出したことになる。

前記マイコン３に設けられているジッタ幅しきい値とは、マイコン３のＳｅｔｕｐ／Ｈｏｌｄ時間を違反しないように設けられた値であり、Ｓｅｔｕｐ／Ｈｏｌｄ時間の違反が発生する前にジッタの補正が行われる。そして前述の如く、ジッタ検出回路２ではＰＬＬ回路１の全ての出力信号に対してジッタ検出行い、前記ジッタ幅しきい値を超えるようなジッタが発生した場合に、前記マイコン３がジッタ補正値を演算し、その結果をＰＬＬ回路１に出力する。

なおここでこの実施の形態１では、マイコン３には第１のジッタ幅しきい値と、第２のジッタ幅しきい値とが設定されている例を示す。前記第１のジッタ幅しきい値とは、この第１のジッタ幅しきい値を超えるような急峻なジッタ情報を入力したマイコン３は、ジッタ情報と基準クロック周波数との位相差（時間差）からジッタ補正値を演算し、ＰＬＬ回路１に出力、ＰＬＬ回路１は基準クロック周波数に同期するよう補正を行うものである。一方、第２のジッタ幅しきい値とは、前記第１のジッタ幅しきい値より小さな値を有するもので、例えば、時間の経過や温度変化に伴って発生する微小ジッタをメモリ４に入力、記憶させておき、マイコン３がメモリ４の記憶する微小ジッタ情報について、例えば、後述する図５、図６に示すようなヒストグラム化して、発生頻度の最も多いジッタ幅が第２のジッタ幅しきい値を超える場合に、基準クロック周波数との位相差（時間差）からジッタ補正値を演算、ＰＬＬ回路１に出力するものである。

図４に、この実施の形態１によるＰＬＬ回路のジッタ補正装置１００の動作、すなわちジッタ検出回路２にてジッタの検出を行い、マイコン３にジッタ情報を通知し、マイコン３がジッタ補正値の計算、ジッタ補正を行うまでの一連の処理シーケンスを示す。図４において、ＳＴ１ではＰＬＬ回路２の出力信号であるＰＬＬ周波数の変化に同期して、ジッタ検出回路２にて前記ＰＬＬ周波数をラッチし、ジッタ情報を検出する。ＳＴ２で前記検出したジッタ情報をマイコン３に通知すると共にメモリ４に保存する。ＳＴ３で前記ジッタ情報について、マイコン３に設けられた第１のジッタ幅しきい値を超えるような急峻なジッタか否かを判定する。急峻なジッタを検出した場合、ＳＴ４にてマイコン３はジッタ補正値を算出し、ジッタ補正値をＰＬＬ回路１に出力してＳＴ５でＰＬＬ回路１はジッタの自動補正を行う。
一方、微小ジッタである時間経過による基準クロックの周波数に対するズレは、ＳＴ６で所定量のジッタ情報をメモリ４に保存する。なお、前記ジッタ情報が所定量に達するまでは、前記ＳＴ１〜ＳＴ３の処理フローを繰り返す。ＳＴ６で所定量のジッタ情報を収集完了するとＳＴ７でマイコン３による前述した図５、６に示したようなヒストグラム処理で発生頻度の最多なジッタが第２のジッタ幅しきい値を超えていることを判定し、ＳＴ８でジッタ補正値を演算ＰＬＬ回路１に出力し、ＳＴ９でＰＬＬ回路１はジッタの自動補正を行う。

ここで前記微小ジッタである時間経過による基準クロックの周波数に対するズレについて再度説明する。ＰＬＬ回路１が長時間動作していると時間の経過に伴い、その出力する周波数が中心周波数からずれてくることがある。図５、図６はマイコン３がジッタ情報をヒストグラム処理した例を示す。図５に示すように中心周波数が“０”の基準点で計測していたとしても、時間の経過により図６に示すように中心周波数がずれてくることがある。その微小ジッタの発生を前記ジッタ検出回路２にて検出し、所定量の検出情報を検出、メモリ４に保存する。ここで云う所定量とは、環境、温度等によってジッタの発生が左右されることが考えられるため、任意に設定されるものである。

次に、前述した微小ジッタに関して、マイコン３がメモリ４の記憶データを得て行うジッタ補正値の演算について、図７に示す処理シーケンスで説明する。ＳＴ１でジッタ情報をマイコン３に通知すると同時に、メモリ４にも保存を行う。ＳＴ２でマイコン３はメモリ４に保存しているプログラムを読み出しヒストグラム化等の処理を行う。ＳＴ３で第２のジッタ幅しきい値を超えているかを判定する。第２のジッタ幅しきい値を超えている場合、ＳＴ４でジッタ補正量を演算し、その結果をＳＴ５でジッタ補正値としてＰＬＬ回路１に出力する。

次に、マイコンが演算するジッタ補正値の算出方法と補正方法について図８に基づいて説明する。なおこの図８は急峻なジッタ発生の場合ではなく、前述した図６と同様に時間経過や温度変化とともにジッタが発生した場合についての説明である。
第２のジッタ幅しきい値は図８に示すように、ジッタ発生頻度の最も多いジッタ幅“−２”に対して設定されているとする。まず基準クロック周波数である“０”との時間差ΔＴを求める。この場合、図２で述べたようにジッタ幅は０．１ｎｓずつ遅延、進めているので、図８のΔＴは０．２ｎｓ遅れていることになる。周波数誤差Δｆ＝１／ΔＴで求めることができる。マイコン３は補正に必要な周波数誤差ΔｆをＰＬＬ回路１に出力することにより、ＰＬＬ回路１の出力信号のＰＬＬ周波数は、基準クロック周波数に同期するよう自動制御される。このような時間経過や温度変化とともに発生するジッタに対して、マイコン３には発生頻度の最も多いジッタ幅と基準クロックとの時間差ΔＴについて、適宜ジッタ幅しきい値が設けてあり、このジッタ幅しきい値に達した時に、前記演算を実行し、その結果をＰＬＬ回路１に出力することで、ＰＬＬ回路１のＰＬＬ周波数は基準クロックと同期される。なお、急峻なジッタ発生の場合にも、設定された第１のジッタ幅しきい値に達した時、前述した算出方法、補正方法によってＰＬＬ回路１は自動制御される。

以上のように、この実施の形態１によるジッタ補正装置１００は、ジッタ検出回路２が検出したジッタ情報を入力するマイコン３は設定されているジッタ幅しきい値に達した場合に、基準クロック周波数との時間差から周波数誤差Δｆを得て、これをジッタ補正値としてＰＬＬ回路２に入力することでＰＬＬ回路２の出力が発振器５の出力する基準クロック周波数に同期するよう補正される。このことにより、微小ジッタによるデータ取り込みのＳｅｔｕｐ／Ｈｏｌｄ違反の回路誤動作も未然に防止できるとともに、急峻なジッタ発生の場合においてもマイコン３によってジッタの補正を即座に実施できるという効果がある。

なお、前記急峻でないジッタ発生の場合に発生頻度の最多のジッタ幅について第２のジッタ幅しきい値によって判定し、ジッタ補正を行う例について説明したが、第２のジッタ幅しきい値を実施の形態１では時間軸上のジッタ幅“−２”に設定したが、時間軸を例えば定期的な月、週、日などのカレンダ軸としてもよい。
また、実施の形態１では第１、第２のジッタ幅しきい値を設ける例を示したが、そのいずれか一方のジッタ幅しきい値、例えば急峻なジッタ発生のみを補正する場合には、第１のジッタ幅しきい値のみを備えたジッタ幅装置であってもよく、また第２のジッタ幅しきい値を備えたものであってもよい。またマイコンの演算結果をモニタに出力してもよい。

この発明は、ＰＬＬ回路から出力される発振クロック信号のジッタを検出回路に適用可能である。

１ ＰＬＬ回路、２ ジッタ回路、３ マイコン、４ メモリ、５ 発振器、
１００ ジッタ補正装置。

Claims (4)

1. ＰＬＬ回路とジッタ検出回路とマイコンとメモリとが設けられたＰＬＬ回路のジッタ補正装置において、
   前記ジッタ検出回路は、前記ＰＬＬ回路に入力する基準クロック周波数と、前記ＰＬＬ回路が出力するＰＬＬ周波数とを比較してジッタを検出するとともに、ジッタ情報として前記マイコンおよびメモリに出力し、
   前記マイコンは、ジッタ幅しきい値が設定されており、該ジッタ幅しきい値を超える前記ジッタ情報は前記基準クロック周波数との時間差からジッタ補正値が演算されるとともに前記ＰＬＬ回路に出力され、
   該ＰＬＬ回路は、前記ジッタ補正値に基づいて、ＰＬＬ周波数を出力することを特徴とするＰＬＬ回路のジッタ補正装置。
2. 前記マイコンは、ジッタ幅しきい値として、第１のジッタ幅しきい値とこの第１のジッタ幅しきい値より小さな第２のジッタ幅しきい値とが設定されており、前記第１のジッタ幅しきい値を超える前記ジッタ情報は、即座に、前記基準クロック周波数との時間差からジッタ補正値が演算されるとともに前記ＰＬＬ回路に出力され、前記メモリに入力されている前記ジッタ情報の発生頻度の最も多いジッタ幅を有するジッタ情報が、前記第２のジッタ幅しきい値を超える場合に、該ジッタ情報は前記基準クロック周波数との時間差からジッタ補正値が演算されるとともに前記ＰＬＬ回路に出力されることを特徴とする請求項１に記載のＰＬＬ回路のジッタ補正装置。
3. 前記マイコンは、前記第２のジッタ幅しきい値を超えるジッタ情報が、予め設定された所定のタイミングでジッタ補正値が演算されることを特徴とする請求項２に記載のＰＬＬ回路のジッタ補正装置。
4. 前記ＰＬＬ回路と前記ジッタ検出回路と前記マイコンと前記メモリとが半導体基板に組み込まれていることを特徴とする請求項１に記載のＰＬＬ回路のジッタ補正装置。

Images