KR101561520B1 - 시간-투-디지털 변환기를 이용하여 전압 변화를 검출하기 위한 회로, 장치, 방법 및 유형의 컴퓨터-판독 가능한 매체 - Google Patents

시간-투-디지털 변환기를 이용하여 전압 변화를 검출하기 위한 회로, 장치, 방법 및 유형의 컴퓨터-판독 가능한 매체 Download PDF

Info

Publication number
KR101561520B1
KR101561520B1 KR1020147026138A KR20147026138A KR101561520B1 KR 101561520 B1 KR101561520 B1 KR 101561520B1 KR 1020147026138 A KR1020147026138 A KR 1020147026138A KR 20147026138 A KR20147026138 A KR 20147026138A KR 101561520 B1 KR101561520 B1 KR 101561520B1
Authority
KR
South Korea
Prior art keywords
voltage
voltage change
detecting
signal
circuit
Prior art date
Application number
KR1020147026138A
Other languages
English (en)
Other versions
KR20140129213A (ko
Inventor
상욱 박
아쉬윈 라흐나탄
마르지오 페드랄리-노이
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20140129213A publication Critical patent/KR20140129213A/ko
Application granted granted Critical
Publication of KR101561520B1 publication Critical patent/KR101561520B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/255—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques using analogue/digital converters of the type with counting of pulses during a period of time proportional to voltage or current, delivered by a pulse generator with fixed frequency
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dc-Dc Converters (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

전압 변화를 검출하기 위한 회로가 설명된다. 회로는 펄스 신호를 생성하는 서플라이 둔감성 펄스 생성기를 포함한다. 회로는 또한 서플라이 둔감성 펄스 생성기에 커플링되는 시간-투-디지털 변환기를 포함한다. 시간-투-디지털 변환기는 펄스 신호 및 전압에 기초하여 디지털 신호를 생성한다. 이 회로는 또한 디지털 신호에 기초하여 전압 변화를 검출하는, 시간-투-디지털 변환기에 커플링되는 제어기를 포함한다.

Description

시간-투-디지털 변환기를 이용하여 전압 변화를 검출하기 위한 회로, 장치, 방법 및 유형의 컴퓨터-판독 가능한 매체{A CIRCUIT, AN APPARATUS, A METHOD AND A TANGIBLE COMPUTER-READABLE MEDIUM FOR DETECTING A VOLTAGE CHANGE USING A TIME-TO-DIGITAL CONVERTER}
본 개시는 일반적으로 전자 디바이스들에 관한 것이다. 보다 구체적으로, 본 개시는 시간-투-디지털 변환기를 이용하여 전압 변화를 검출하기 위한 회로에 관한 것이다.
전자 디바이스들은 일상의 부분이 되었다. 전자 디바이스들의 예들은 회로들, 집적 회로들, 셀룰러 전화들, 스마트폰들, 무선 모뎀들, 컴퓨터들, 디지털 음악 재생기들, GPS(Global Positioning System) 유닛들, 개인용 디지털 보조기기들, 게임 디바이스들 등을 포함한다. 전자 디바이스들은 매우 다양한 맥락들에서 이용될 수 있다. 예를 들어, 전자 디바이스들은 자동차에서부터 집 자물쇠까지 모든 것에서 이용될 수 있다.
전자 디바이스들의 복잡도는 최근 몇 년 내에 극적으로 증가하였다. 예를 들어, 다수의 전자 디바이스들은 디바이스의 제어를 돕는 하나 이상의 프로세서들은 물론 프로세서 및 디바이스의 다른 부분들을 지원하기 위한 다수의 디지털 회로를 갖는다. 몇몇 전자 디바이스들은 또한 속도 및 효율을 증가시키면서 크기가 감소하였다.
전자 디바이스들 내의 동작 조건들이 변동될 수 있다. 예를 들어, 전압들, 전류들, 온도 및/또는 프로세스들은 전자 디바이스가 동작하는 동안 변동될 수 있다. 이러한 논의에 의해 예시되는 바와 같이, 동작 조건들에서의 변동들에 대해 전자 디바이스의 동작을 보장하게 하는 시스템들 및 방법들이 유리할 수 있다.
전압 변화를 검출하기 위한 회로가 설명된다. 이 회로는 펄스 신호를 생성하는 서플라이 둔감성 펄스 생성기(supply insensitive pulse generator)를 포함한다. 이 회로는 또한 상기 서플라이 둔감성 펄스 생성기에 커플링되는 시간-투-디지털 변환기를 포함한다. 시간-투-디지털 변환기는 상기 펄스 신호 및 전압에 기초하여 디지털 신호를 생성한다. 이 회로는 또한 상기 디지털 신호에 기초하여 전압 변화를 검출하는, 상기 시간-투-디지털 변환기에 커플링된 제어기를 포함한다. 서플라이 둔감성 펄스 생성기는 주파수-분할된 클록 신호에 기초하여 펄스 신호를 생성할 수 있다. 디지털 신호는 온도계 코드를 포함할 수 있다.
제어기는 상기 전압 변화가 전압 강하(voltage drop)일 때만 드룹 코드(droop code)를 생성할 수 있다. 제어기는 어떠한 부가적인 전압 강하도 기간 내에 발생하지 않는 경우 상기 드룹 코드를 리셋할 수 있다.
제어기는 프로세서에 대한 클록 신호를 생성하는 위상-동기 루프에 커플링될 수 있다. 제어기는 상기 전압 변화에 기초하여 상기 클록 신호의 주파수를 조정할 수 있다. 제어기는 슬래이브 전압-제어식 발진기(slave voltage-controlled oscillator)로부터의 주입 신호를 스위칭 오프하고 가변 전류 소스를 조정함으로써 상기 클록 신호의 주파수를 조정할 수 있다. 제어기는 상기 서플라이 둔감성 펄스 생성기로부터의 펄스 신호를 조정하기 위한 교정 코드를 생성할 수 있다. 제어기는 상기 디지털 신호가 범위 내에 있을 때까지 상기 교정 코드를 증가시킴으로써 상기 교정 코드를 생성할 수 있다. 제어기는 온도계 코드를 4-비트수로 디코딩하는 디코더를 포함할 수 있다.
회로에 의해 전압 변화를 검출하기 위한 방법이 또한 설명된다. 이 방법은 서플라이 둔감성 펄스 생성기에 의해 펄스 신호를 생성하는 단계를 포함한다. 이 방법은 또한 상기 펄스 신호 및 전압에 기초하여 시간-투-디지털 변환기에 의해 디지털 신호를 생성하는 단계를 포함한다. 이 방법은 또한 상기 디지털 신호에 기초하여 전압 변화를 검출하는 단계를 포함한다.
전압 변화를 검출하기 위한 컴퓨터-프로그램 물건이 또한 설명된다. 컴퓨터 프로그램 물건은 명령들을 갖는 비-일시적인 유형의 컴퓨터-판독 가능한 매체를 포함한다. 상기 명령들은 회로로 하여금, 서플라이 둔감성 펄스 생성기에 의해 펄스 신호를 생성하게 하기 위한 코드를 포함한다. 명령들은 또한 상기 회로로 하여금, 상기 펄스 신호 및 전압에 기초하여 시간-투-디지털 변환기에 의해 디지털 신호를 생성하게 하기 위한 코드를 포함한다. 명령들은 상기 회로로 하여금, 상기 디지털 신호에 기초하여 전압 변화를 검출하게 하기 위한 코드를 더 포함한다.
전압 변화를 검출하기 위한 장치가 또한 설명된다. 이 장치는 서플라이 전압에서의 변동들에 둔감한 펄스 신호를 생성하기 위한 수단을 포함한다. 이 장치는 또한 상기 펄스 신호 및 전압에 기초하여 디지털 신호를 생성하기 위한 수단을 포함한다. 이 장치는 또한 상기 디지털 신호에 기초하여 전압 변화를 검출하기 위한 수단을 포함한다.
도 1은 시간-투-디지털 변환기(TDC)를 이용하여 전압 변화를 검출하기 위한 회로의 일 구성을 예시하는 블록도이다.
도 2는 전압 변화를 검출하기 위한 방법의 일 구성을 예시하는 흐름도이다.
도 3은 서플라이 둔감성 펄스 생성기의 일 구성을 예시하는 블록도이다.
도 4는 서플라이 둔감성 펄스 생성기의 일 구성의 기능을 예시하는 그래프이다.
도 5는 지연 블록의 일 구성을 예시하는 회로도이다.
도 6은 시간-투-디지털 변환기(TDC)의 일 구성을 예시하는 회로도이다.
도 7은 시간-투-디지털 변환기(TDC) 기능의 일 예를 예시하는 타이밍도이다.
도 8은 서플라이 둔감성 펄스 생성기를 교정하기 위한 방법의 일 구성을 예시하는 흐름도이다.
도 9는 교정 코드에 관하여 디지털 신호 값 대 서플라이 전압의 일 예를 예시하는 그래프이다.
도 10은 서플라이 둔감성 펄스 생성기를 교정하는 일 예를 예시하는 타이밍도이다.
도 11은 제어기의 일 구성을 예시하는 블록도이다.
도 12는 전압 변화를 검출하는 일 예를 예시하는 그래프이다.
도 13은 위상-동기 루프(PLL) 및 서플라이 드룹 센서의 일 구성을 예시하는 블록도이다.
도 14는 전압 변화를 검출하기 위한 방법의 보다 특정한 구성을 예시하는 흐름도이다.
도 15는 전자 디바이스에서 활용될 수 있는 다양한 컴포넌트들을 예시한다.
그의 맥락에 의해 명시적으로 제한되지 않으면, "신호"란 용어는 배선, 버스, 또는 다른 전송 매체 상에서 표현되는 바와 같은 메모리 위치의 상태(또는 메모리 위치들의 세트)를 포함해서, 그의 통상의 의미들 중 임의의 것을 표시하도록 본 명세서에서 이용된다. 그의 맥락에 의해 명시적으로 제한되지 않으면, "생성하는"이란 용어는 컴퓨팅하는 또는 그렇지 않으면, 생성하는 과 같은 그의 통상의 의미들 중 임의의 것을 표시하도록 본 명세서에서 이용된다. 그의 맥락에 의해 명시적으로 제한되지 않으면, "계산하는"이란 용어는 컴퓨팅하는, 평가하는 및/또는 값들의 세트로부터 선택하는 과 같은 그의 통상의 의미들 중 임의의 것을 표시하도록 본 명세서에서 이용된다. 그의 맥락에 의해 명시적으로 제한되지 않으면, "획득하는"이란 용어는 (예를 들어, 외부 디바이스로부터) 계산하는, 유도하는, 수신하는, 및/또는 (예를 들어, 저장 엘리먼트들의 어레이로부터) 리트리브(retrieve)하는 것과 같은 그의 통상의 의미들 중 임의의 것을 표시하도록 이용된다. "포함하는"이란 용어가 본 설명 및 청구항들에서 이용되면, 그것은 다른 엘리먼트들 또는 동작들을 배제하지 않는다. ("A는 B에 기초함"에서와 같이) "~에 기초하는"이란 용어는 경우들 (i) "적어도 기초하는"(예를 들어, "A는 적어도 B에 기초함"), 및 특정한 맥락에서 적절한 경우, (ii) "~와 동일한"(예를 들어, "A는 B와 동일함")을 포함해서 그의 통상의 의미들 중 임의의 것을 표시하도록 이용된다. 유사하게, "~에 응답하는" 이란 용어는 "적어도 ~에 응답하는"을 포함해서, 그의 통상의 의미들 중 임의의 것을 표시하도록 이용된다.
달리 표시되지 않으면, 특정한 특징을 갖는 장치의 동작의 임의의 개시는 또한 유사한 특징을 갖는 방법을 개시하도록 명시적으로 의도되고(그리고 그 반대도 가능함), 특정한 구성에 따른 장치의 동작의 임의의 개시는 또한 유사한 구성에 따른 방법을 개시하도록 명시적으로 의도된다(그리고 그 반대도 가능함). "구성"이란 용어는 그의 특정한 맥락에 의해 표시되는 바와 같은 방법, 장치 또는 시스템을 참조하여 이용될 수 있다. "방법", "프로세스", "프로시저" 및 "기법"이란 용어들은 특정한 맥락에 의해 달리 표시되지 않으면 총칭해서 및 상호 교환 가능하게 이용된다. "장치" 및 "디바이스"란 용어들은 또한 특정한 맥락에 의해 달리 표시되지 않으면 총칭해서 및 상호 교환 가능하게 이용된다. "엘리먼트" 및 "모듈" 이란 용어들은 통상적으로 더 큰 구성 중 일부를 표시하도록 이용된다. 문서의 일부의 참조에 의한 임의의 포함은 포함된 부분에서 참조되는 임의의 수치(figure)는 물론, 이러한 정의들이 문서 내의 다른 곳에서 나타나는 경우 부분 내에서 참조되는 용어들(terms) 또는 변수들의 정의들을 포함하는 것으로 또한 이해되어야 한다.
본 명세서에서 이용되는 바와 같이, "블록/모듈"이란 용어는 특정한 엘리먼트가 하드웨어, 소프트웨어 또는 이들 둘의 결합으로 구현될 수 있다는 것을 표시하도록 이용될 수 있다. 용어 "커플링된" 및 그의 변동들은 하나의 엔티티가 직접적으로 또는 간접적으로 다른 엔티티에 연결되었다고 표시하도록 이용될 수 있다. 예를 들어, 제 1 엔티티가 제 2 엔티티에 커플링되는 경우, 제 1 엔티티는 제 2 엔티티에 직접 연결될 수 있거나 다른 엔티티를 통해 제 2 엔티티에 간접적으로 연결될 수 있다.
본 명세서에서 기재된 시스템들 및 방법들은 시간-투-디지털 변환기(TDC)를 이용하여 전압 변화를 검출하기 위한 회로를 설명한다. 예를 들어, 본 명세서에서 기재되는 시스템들 및 방법들은 TDC(시간-투-디지털 변환기)를 갖는 전력 서플라이 전압 드룹 센서(power supply voltage droop sensor)를 구현하는데 이용될 수 있다. 전력 서플라이 전압 드룹 센서는 전력 서플라이(power supply) 상의 전압 변동을 모니터링할 수 있고, 현재 전압 레벨에 대응하는 디지털 코드들을 생성할 수 있다. 예를 들어, 전압 드룹 센서 또는 전압 감지 회로는 서플라이 전압이 강하할 때(그리고 예를 들어, 리셋할 때)만 (변화된) 디지털 코드를 생성하는 제어 블록(예를 들어, 제어기)을 갖는 시간-투-디지털 변환기(TDC)를 이용하여 구현될 수 있다. 일 구현에서, 위상-동기 루프(PLL) 주파수는 서플라이 전압 변화들에 따라 조정될 필요가 있을 수 있다. 예를 들어, PLL이 서플라이 전압 강하에 응답하는 것이 유리할 수 있다. 따라서 PLL은 전력 서플라이 드룹 센서로부터 디지털 코드들을 끊임없이 수신할 수 있고 전력 서플라이 전압 강하가 있을 때(예를 들어, 큰 디지털 코드 변동에 의해 표시될 때) 그의 동작 주파수를 조정할 수 있을 수도 있다.
당 분야의 다른 접근법들은 전압을 트래킹하는데 이용되었다. 일 접근법(예를 들어, 적응형 위상-시프트 PLL 아키텍처)에서, 전압 서플라이 트래킹은 서플라이 전압의 필터링된 버전으로 VCO(voltage controlled oscillator) 제어 전압들을 변조함으로써 행해진다. 이 접근법에서, 서플라이 전압으로부터 제어 전압으로의 전달 함수는 하나의 0 및 하나의 극(예를 들어, 고역-통과 필터를 산출함)을 갖는다. 커패시턴스들 및 몇몇 트랜지스터들을 조정함으로써, 서플라이 전압에 대한 제어 전압의 크기 및 위상 응답이 구성 가능하게 될 수 있다. 이 접근법은 서플라이 트래킹에 대한 유사한 접근법을 제공한다. 이는 서플라이 노이즈 프로파일에 의존하여 제어 전압에 관한 제한된 제어만을 제공할 수 있다.
다른 종래의 접근법에서, LVR(linear voltage regulator)은 서플라이 전압에 비교되는 PLL 전압을 생성한다. PLL 전압의 제어 루프를 통해, PLL 전압은 서플라이 전압을 트래킹한다. 이 접근법은 1차 서플라이 트래킹을 제공한다. PLL 출력 주파수는 프로세서 디지털 서플라이의 변동들에 응답하여 변조된다. 예를 들어, 프로세서는 그것이 고활동 모드로 변경될 때 높은 전류(큰 서플라이 드룹을 야기함)를 드로우(draw)하고 PLL은 프로세서 장애를 방지하기 위해 서플라이 드룹에 응답하여 그의 주파수를 낮출 수 있다.
본 명세서에서 기재된 시스템들 및 방법들의 일 구성에서, 서플라이 드룹 센서는 시간-투-디지털 변환기(TDC) 및 서플라이 둔감성 펄스 생성기를 이용하여 서플라이 전압 변화를 검출한다. 이 구성은 교정 및 제어 회로를 구현하는데 있어서의 유연성을 허용한다. 이 접근법은 서플라이 전압 오버슈트(supply voltage overshoot)에 대한 어떠한 응답도 제공하지 않을 수 있다. 기준 전압 레벨은 전압 레벨이 정해진 시간 동안 변경되지 않는 경우 리셋될 수 있다. 코드에 맵핑하는 서플라이 전압이 교정될 수 있다.
이 구성에서, (서플라이 둔감성) 펄스 생성기는 전압 둔감성 펄스 폭을 생성한다. 시간-투-디지털 변환기(TDC)는 서플라이 전압에 따라 변동되는 펄스 폭을 디지털 코드 또는 신호로 변환할 수 있다. 디지털 신호(예를 들어, TDC 디코더 출력)는 제어기에 의해 프로세싱될 수 있다.
제어기의 교정 로직은 TDC 출력들에 기초하여 전압 둔감성 펄스 폭의 프로세스 및 온도 변동 효과들을 교정할 수 있다. 예를 들어, 펄스 폭 생성 세팅은 (예를 들어, 판단 로직이 값들 0-15을 표현하기 위해 '0000' 내지 '1111' 범위의 4개의 비트들을 이용하는 경우) TDC 출력들이 특정한 범위 내에 놓이도록 조정될 수 있다. 교정은 제어 로직이 그의 기준 전압 레벨을 변경시킬 때마다 시작될 수 있다.
시스템들 및 방법들의 일 구현의 예는 이하에 주어진다. 예를 들어, 회로는 전압 드룹 센서로서 구현될 수 있다. 전압 드룹 센서의 전체 평면도는 기준 클록 분할기, 펄스 생성기, 시간-투-디지털 변환기(TDC) 디코더 및 판단 로직(예를 들어, 제어기)을 포함할 수 있다. 클록 분할기는 저주파수에서 전압 드룹 센서를 동작시키기 위한 옵션을 제공한다. 클록 분할기의 출력은 전압 드룹 센서에 대한 글로벌 클록으로서 이용될 수 있다.
펄스 생성기는 매 클록 사이클마다 전압 둔감성 펄스 폭을 생성한다. 펄스 및 그의 보완물(complement)은 시간-투-디지털 변환기(TDC) 디코더를 구동할 수 있다. 시간-투-디지털 변환기(TDC) 디코더는 전류 전압 레벨을 26-비트 "온도계" 코드들로 변환한다. 판단 로직은 온도계 코드들을 연속적으로 모니터링하고 전압 드룹이 발생하고 뒤이어 온도계 코드들의 변화가 이어질 때 3-비트 드룹 코드들에 따라 드룹 신호를 생성할 수 있다.
시간-투-디지털 변환기(TDC)는 전압 드룹을 감지하는데 이용될 수 있다. 즉, 시간-투-디지털 변환기(TDC)는 전압 드룹 센서로서 동작할 수 있다. 시간-투-디지털 변환기(TDC) 구조들은 2개의 입력 신호들의 위상을 비교하고 위상 차이들에 대응하는 디지털 코드들을 생성하도록 디지털 위상-동기 루프들(PLL들)에서 이용되었다는 것이 주의되어야 한다.
펄스 생성기로부터 생성된 전압 둔감성 펄스는 2개의 신호들로 분할될 수 있다. 입력 신호들 중 하나는 지연 체인들(TDC의)을 통해 전파되고, 다른 신호는 인버팅되고 래칭 클록(latching clock)으로서 이용된다. 전압 드룹 센서로서 동작하기 위해, 펄스 및 그의 역은 2개의 시간-투-디지털 변환기(TDC) 입력 신호들로서 이용된다. 그러므로 시간-투-디지털 변환기(TDC)는 1의 시퀀스들에 이어 0의 시퀀스를 생성할 것이다. 1-투-0의 천이 위치는 인버터 체인 지연의 합이 입력 펄스 폭(대략적으로)이 되는 곳에서 발생한다.
시간-투-디지털 변환기(TDC)의 응답은 서플라이 전압 레벨에 기초하여 변동될 수 있다. 예를 들어, 2개의 상이한 전력 서플라이 전압 레벨들에서 시간-투-디지털 변환기(TDC)로부터의 디지털 코드 출력들은 상이할 수 있다. 예를 들어, 전력 서플라이 전압이 높을 때, 인버터 셀들의 지연은 작다. 그러므로, 그것은 보다 많은 인버터 셀들이 인버터 지연의 합이 입력 펄스 폭이 되게 하는 것을 요구한다. 그러나 전력 서플라이 전압이 낮을 때, 인버터(들)의 지연은 크고, 단지 몇 개의 인버터 셀들만이 동일한 양의 지연(펄스 폭에 따라)을 갖도록 요구된다. 그러므로, "온도계" 코드들의 차이는 전력 서플라이 전압의 변동을 표시한다. 전력 서플라이 전압의 변동은 판단 로직(예를 들어, 제어기)에 의해 생성된 드룹 코드로서 해석될 수 있다. 일 구성에서, 드룹 코드는 4의 값(예를 들어, 비트 '100')을 가질 수 있다. PLL은 전력 서플라이 전압 강하의 표시로서 드룹 코드를 이용하고 그의 동작 주파수를 상응하게 조정할 수 있다.
몇몇 구성들에서, (서플라이 전압 둔감성) 펄스 생성기는 교정 프로시저에 따라 교정될 수 있다. 일 구성에서, 판단 로직(예를 들어, 제어기)은 내부적으로 값들 0-15에 대응하는 4-비트수들을 이용한다. 교정 로직(예를 들어, 제어기에서)은 펄스 폭 생성기의 구성을 조정함으로써 이 범위 내에서 시간-투-디지털 변환기(TDC) 디코더 출력을 유지하도록 시도한다. 예를 들어, 교정 프로시저는 더 낮은 수 측 상의 마진을 위해 0 및 1을 배제하도록 시도한다. 교정 로직은 시간-투-디지털 변환기(TDC) 디코더 출력이 2 내지 15 내에 있을 때까지 교정 코드를 사이클링할 수 있다. 교정 프로시저에 관한 보다 세부사항이 아래에 주어진다.
위에서 설명된 바와 같이, 시간-투-디지털 변환기(TDC)는 서플라이 드룹 센서로서 이용될 수 있다. 전압이 변경될 때, 시간-투-디지털 변환기(TDC)는 그의 1-투-0 천이 위치에 대응하는 "온도계" 코드 또는 디지털 신호를 생성한다. 온도계 코드는 서플라이 전압이 감소되면 증가(예를 들어, 더 긴 지연을 표시함)될 수 있다. 판단 로직은 서플라이 전압이 강하할 때(예를 들어, 시간-투-디지털 변환기(TDC) 디코더 코드가 증가될 때)만 드룹 코드를 생성할 수 있다. 몇몇 구성들에서, 전압이 증가되는 경우, 드룹 코드가 변경되지 않고 그의 이전의 코드를 유지할 수 있다. 특정한 시간(예를 들어, 기간) 동안 다른 서플라이 전압 강하(예를 들어, 부가적인 전압 강하)가 없는 경우, 판단 로직은 드룹 코드를 리셋할 수 있다. 이러한 방식으로, PLL은 서플라이 전압 과도기간들보다 오히려 서플라이 전압 강하에만 반응할 수 있다.
몇몇 구성들에서, 드룹 코드는 위상-동기 루프(PLL)에 적용될 수 있다. 예를 들어, PLL은 2개의 VCO들(voltage-controlled oscillators)을 포함할 수 있다. "마스터" VCO는 PLL에 의해 제어되는 루프에 포함될 수 있다. 본 명세서에서 기재되는 시스템들 및 방법들의 일 예에서, 드룹 코드가 '000'일 때, "슬래이브" VCO는 마스터 VCO로부터 주입(injection)(예를 들어, 주입 신호)을 통해 마스터 VCO와 동일한 주파수이다. 드룹 코드가 비-제로가 되는 경우, 마스터 VCO로부터의 주입(예를 들어, 주입 신호)은 디스에이블(스위치 오프)될 수 있고, 슬래이브 VCO의 주파수는 드룹 코드에 의해 제어될 수 있다.
다른 접근법들에 비교하면, 본 명세서에서 기재되는 시스템들 및 방법들에 의해 제공되는 아키텍처는 오버슈트들이 아니라 서플라이 드룹들을 통해서만 PLL 주파수를 감소시킬 수 있다. 이는 PLL이 특정한 최대 주파수에 대해 모두 레이팅되는 다수의 디지털 블록들을 클로킹하는데 이용될 수 있는 반면에, 이들 블록들 중 일부는 (예를 들어, 고성능 중앙 처리 장치(CPU)와) 상이한 서플라이 상에 있을 수 있으므로 유리할 수 있다. 따라서, PLL이 CPU 서플라이 상의 드룹에 응답하여 그의 주파수를 강하하면, 이들 블록들을 영향을 받지 않을 수 있다. 그러나 PLL이 CPU 서플라이 상의 오버슈트에 응답하고, 최대 주파수를 초과하여 그의 주파수를 범핑(bump)하는 경우, 이들 다른 블록들을 실패할 수 있다. 본 명세서에서 기재된 시스템들 및 방법들은 또한 드룹 이벤트가 지나간 이후 오버슈트가 없이 마스터에 슬래이브 발진기를 다시 고정(relock)하는 것을 보장하기 위해 TDC 드룹 검출기와 결합하여 주입 고정식 마스터-슬래이브 VCO 어레인지먼트를 이용할 수 있다. 다른 접근법들에서, PLL은 서플라이 과도기간이 지나가고 PLL 루프 역학에 기초한 PLL 주파수에서 오버슈트가 있으면 기준 클록에 재고정하도록 시도할 것이다.
동일한 참조 번호들이 기능적으로 동일한 엘리먼트들을 표시할 수 있는 도면들을 참조하여 다양한 구성들이 이제 설명된다. 본 명세서의 도면들에서 일반적으로 설명되고 예시되는 바와 같은 시스템들 및 방법들은 매우 다양한 상이한 구성들로 배열되고 설계될 수 있다. 따라서 도면들에서 표현되는 바와 같은 몇 개의 구성들의 다음의 보다 상세한 설명은 청구된 바와 같은 범위를 제한하도록 의도되는 것이 아니라, 시스템들 및 방법들을 단지 보여준다.
도 1은 시간-투-디지털 변환기(TDC)를 이용하여 전압 변화를 검출하기 위한 회로(102)의 일 구성을 예시하는 블록도이다. 회로(102)는 주파수 분할기(106), 서플라이 둔감성 펄스 생성기(108), 시간-투-디지털 변환기(TDC)(114) 및 제어기(118) 중 하나 이상을 포함할 수 있다. 회로(102) 및/또는 회로(102)의 하나 이상의 컴포넌트들(예를 들어, 주파수 분할기(106), 서플라이 둔감성 펄스 생성기(108), 시간-투-디지털 변환기(TDC)(114) 및/또는 제어기(118))은 하드웨어, 소프트웨어 또는 이들 둘의 결합으로 구현될 수 있다. 예를 들어, 회로(102) 및/또는 그의 컴포넌트들 중 하나 이상은 회로 컴포넌트들(예를 들어, 레지스터들, 커패시터들, 인덕터들, 트랜지스터들, 증폭기들, 버퍼들 등), 메모리 셀들, 래치들, 레지스터들, 로직 게이트들 등을 포함할 수 있다. 부가적으로 또는 대안적으로, 회로(102)는 집적 회로로서, 주문형 집적 회로(ASIC)로서 및/또는 프로세서 및 명령들을 이용하여 구현될 수 있다. 몇몇 구현들에서, 회로(102)는 전자 디바이스(예를 들어, 셀룰러 전화, 스마트폰, 오디오 재생기, 텔레비전, 컴퓨터 등) 내에 포함될 수 있다.
회로(102)는 클록 신호 A(104a)를 수신하거나 획득할 수 있다. 클록 신호 A(104a)는 VCO(voltage controlled oscillator) 또는 몇몇 다른 클록 생성기로부터 수신될 수 있다. 일 구성에서, 주파수 분할기(106)는 클록 신호 B(104b)를 생성하도록 클록 신호 A(104a)의 주파수를 분할할 수 있다. 즉, 클록 신호 B(104b)는 주파수-분할된 클록 신호일 수 있다. 이 경우에, 클록 신호 B(104b)은 클록 신호 A(104a)에 비해 감소되는 주파수를 가질 수 있다. 다른 구성들에서, 회로(102)는 주파수 분할기(106)를 포함하지 않을 수 있거나, 또는 주파수 분할기(106)는 클록 신호 A(104a)의 주파수를 감소시키지 않을 수 있거나 바이패싱될 수 있다. 이 경우에, 클록 신호 B(104b)는 클록 신호 A(104a)와 동일하다. 클록 신호 B(104b)는 예를 들어, 회로(102)의 다른 컴포넌트들(예를 들어, 서플라이 둔감성 펄스 생성기(108) 및 제어기(118))에 의해 이용되는 클록 신호일 수 있다.
클록 신호 B(104b)는 서플라이 둔감성 펄스 생성기(108) 및 제어기(118)에 제공될 수 있다. 서플라이 둔감성 펄스 생성기(108)는 클록 신호 B(104b)에 기초하여 펄스 신호(110)를 생성할 수 있다. 예를 들어, 서플라이 둔감성 펄스 생성기(108)는 클록 신호 B(104b)의 각각의 사이클에서 펄스 신호(110)의 펄스 폭을 생성할 수 있다. 서플라이 둔감성 펄스 생성기(108)에 의해 생성된 펄스 신호(110)는 서플라이 전압의 변동들에 둔감할 수 있다. 예를 들어, 서플라이 전압의 변동들은 서플라이 둔감성 펄스 생성기(108)의 기능에 크게 영향을 주지 않을 수 있거나, 다른 블록들보다 적게 그것에 영향을 줄 수 있다. 즉, 펄스 신호(110)는 서플라이 전압이 변동될 때조차도 비교적 일정하거나 규칙적인 채로 남아있을 수 있다. 몇몇 구성들에서, 펄스 신호(110)의 펄스 폭은 교정 코드(122)에 기초하여 교정되거나 조정될 수 있다. 이 조정 또는 교정에 관한 추가의 세부사항은 아래에서 주어진다.
펄스 신호(110)는 시간-투-디지털 변환기(TDC)(114)에 제공될 수 있다. 시간-투-디지털 변환기(TDC)(114)는 펄스 신호(110) 및 서플라이 전압(112)에 기초하여 디지털 신호(116)를 생성할 수 있다. 디지털 신호(116)는 서플라이 전압(112)의 변동들에 기초하여 변동될 수 있다. 예를 들어, 시간-투-디지털 변환기(TDC)는 전압-민감성 버퍼들의 체인을 포함할 수 있다. 서플라이 전압(112)이 높을수록, 전압-민감성 버퍼들이 더 빨리 응답한다. 예를 들어, 펄스 신호(110)는, 서플라이 전압(112)이 더 높을 때, 전압-민감성 버퍼 체인을 통해 더 빠르게 전파될 수 있다.
디지털 신호(116)는 서플라이 전압(112) 레벨의 표시를 반영하거나 제공할 수 있다. 일 구성에서, 디지털 신호(116)는 "온도계" 신호 또는 코드이다. 예를 들어, 디지털 신호(116)는 26 비트들을 포함할 수 있다. 일 예에서, 비트들은 일련의 "1" 비트들에 이어지는 일련의 "0" 비트들을 포함할 수 있다. 디지털 신호(116)에서 1들로부터 0들로의 천이의 위치는 서플라이 전압(112) 레벨을 반영할 수 있다. 예를 들어, 서플라이 전압(112)이 높을 때, 시간-투-디지털 변환기(TDC)에서 인버터 셀들의 지연은 작다. 그러므로, 이는 인버터 지연의 합이 펄스 신호(110)의 펄스 폭이 되도록 보다 많은 인버터 셀들을 요구한다. 그러나 서플라이 전압(112)이 낮을 때, 인버터들의 지연은 크고, 단지 몇 개의 인버터 셀들이 (펄스 폭에 따라) 동일한 양의 지연을 갖도록 요구된다. 그러므로 "온도계" 신호(예를 들어, 디지털 신호(116)의 차이는 서플라이 전압(112)의 변동을 표시한다.
디지털 신호(116)는 제어기(118)에 제공된다. 제어기(118)는 디지털 신호(116)에 기초하여 변화 검출 신호(120)를 생성할 수 있다. 예를 들어, 제어기(118)는 디지털 신호(116)를 모니터링하고 디지털 신호(116)가 서플라이 전압(112)의 변화를 표시할 때 변화 검출 신호(120)를 생성할 수 있다. 몇몇 구성들에서, 변화 검출 신호(120)는 서플라이 전압(112)의 강하가 발생했을 때(그리고 예를 들어, 리셋이 발생했을 때)를 단지 표시할 수 있다. 예를 들어, 변화 검출 신호(120)는 디지털 신호(116)가 서플라이 전압(112)의 강하를 표시할 때 제어기(118)에 의해 생성된 "드룹 코드(droop code)"를 표시할 수 있다. 서플라이 전압(112)의 다른(예를 들어, 부가적인) 강하가 특정한 기간 동안 발생하지 않고, 서플라이 전압(112)의 강하가 특정한 기간 동안 지속되지 않는 경우 및/또는 서플라이 전압(112)이 특정한 기간 동안 특정한 전압으로 리턴하는 경우, 제어기(118)는 변화 검출 신호(120)를 리셋할 수 있다. 이는 서플라이 전압(112) 드룹이 종료했음을 표시할 수 있다.
본 명세서에서 기재된 시스템들 및 방법들의 일 예에서, 변화 검출 신호(120)(예를 들어, 드룹 코드)는 위상-동기 로프(PLL)에 제공될 수 있다. 예를 들어, 드룹 코드는 VCO(voltage-controlled oscillator)가 서플라이 전압(112)의 강하에 기초하여 그의 사이클 주파수를 낮추게 할 수 있다. 이는 서플라이 전압(112)이 강하할 때 서플라이 전압(112)에 의해 전력공급되는 회로가 여전히 적절히 기능할 수 있다는 것을 보장하기 위해 행해질 수 있다. 예를 들어, 서플라이 전압(112)은 프로세서에 전력을 공급할 수 있다. 프로세서는 서플라이 전압(112)이 강하할 때 특정한(더 높은) 주파수에서 적절히 기능하지 못할 수도 있다. 따라서, 변화 검출 신호(120)는 프로세서에 클록 신호를 공급하는 PLL의 주파수를 낮추는데 이용될 수 있다. 이는 서플라이 전압(112)의 드룹이 발생할 때 프로세서가 더 낮은 주파수에서 적절히 기능하는 것을 허용할 수 있다.
몇몇 구성들에서, 제어기(118)는 또한 서플라이 둔감성 펄스 생성기(108)를 교정하기 위한 교정 코드(122)를 생성할 수 있다. 예를 들어, 제어기(118)는 내부적으로 4-비트수들을 이용하여 동작들을 수행할 수 있다. 4-비트수는 0 내지 15 범위의 값들에 대응할 수 있다. 제어기(118)는 서플라이 둔감성 펄스 생성기(108)를 조정하거나 교정함으로써 디지털 신호(116)를 이 범위 내로 유지하도록 시도할 수 있다. 일 구성에서, 제어기(118)는 너 낮은 수 측 상에서 값들 0 및 1을 배제하도록 시도할 수 있다. 예를 들어, 제어기(118)는 디지털 신호(116)가 2 내지 15의 값 범위 내에 있을 때까지 교정 코드(122)를 사이클링할 수 있다. 제어기(118)는 제어기(118)가 기준 전압 레벨을 변경할 때마다 서플라이 둔감성 펄스 생성기(108)를 교정할 수 있다.
도 2는 전압 변화를 검출하기 위한 방법(200)의 일 구성을 예시하는 흐름도이다. 회로(102)는 클록 신호(104)에 기초하여 펄스 신호(110)를 생성할 수 있다(202). 예를 들어, 서플라이 둔감성 펄스 생성기(108)는 클록 신호 B(104b)의 각각의 사이클에서 펄스 신호(110)의 펄스 폭을 생성할 수 있다.
회로(102)는 펄스 신호(110) 및 전압(112)에 기초하여 디지털 신호(116)를 생성할 수 있다(204). 예를 들어, 시간-투-디지털 변환기(TDC)(114)는 펄스 신호(110)와 서플라이 전압(112)에 기초하여 디지털 신호(116)(예를 들어, "온도계" 신호 또는 코드)를 생성할 수 있다. 위에서 설명된 바와 같이, 디지털 신호(116)는 서플라이 전압(112)의 변동들을 표시하거나 반영할 수 있다.
회로(102)는 디지털 신호(116)에 기초하여 전압 변화(예를 들어, 서플라이 전압(112)의 변화)를 검출할 수 있다(206). 예를 들어, 제어기(118)는 디지털 신호(116)가 이전이 표시된 것보다 더 긴 지연(및 이에 따라 더 낮은 서플라이 전압(112))을 표현할 때를 검출할 수 있다. 예를 들어, 디지털 신호(116)가 이전의 사이클에서 더 낮은 수에 비교해서 현재 사이클에서 더 높은 수를 제공하는 경우, 제어기(118)는 서플라이 전압(112)의 강하가 발생했음을 검출할 수 있다. 몇몇 구성들에서, 회로(102)는 검출된 전압 변화에 기초하여 변화 검출 신호(120)(예를 들어, 드룹 신호 또는 코드)를 제공할 수 있다.
도 3은 서플라이 둔감성 펄스 생성기(308)의 일 구성을 예시하는 블록도이다. 도 3에서 예시되는 서플라이 둔감성 펄스 생성기(308)는 도 1에서 예시되는 서플라이 둔감성 펄스 생성기(108)의 일 예일 수 있다. 도 3에서 예시된 바와 같이, 서플라이 둔감성 펄스 생성기(308)는 지연 블록(324) 및 AND 게이트(328)를 포함할 수 있다.
서플라이 둔감성 펄스 생성기(308)는 클록 신호(304)를 수신할 수 있다. 클록 신호(304)는 지연 블록(324) 및 AND 게이트(328)에 제공될 수 있다. 지연 블록(324)은 클록 신호(304)를 지연시킬 수 있으며, 결과적으로 지연된 신호(326)를 발생시킨다. 지연된 신호(326)는 시간적으로 지연된 클록 신호(304)의 버전일 수 있다. 지연된 신호(326)는 AND 게이트(328)에 제공되기 이전에 인버팅될 수 있다.
AND 게이트(328)는 클록 신호(304) 및 인버팅된 지연된 신호(326)에 기초하여 펄스 신호(310)를 생성할 수 있다. 펄스 신호(310)는 지연 블록(324)에 의해 제공된 지연의 양에 대응하는 펄스 폭을 가질 수 있다. 지연 블록(324)에 의해 제공된 지연의 양은 조정되거나 교정될 수 있다. 펄스 신호(310)는 서플라이에 기초하여 변동되지 않을 수 있다(또는 다른 회로(102) 컴포넌트보다 비교적 덜 변동될 수 있음)는 것이 주의되어야 한다.
도 4는 서플라이 둔감성 펄스 생성기의 일 구성의 기능을 예시하는 그래프이다. 특히, 도 4는 시간(432)에 걸쳐서 펄스 신호(410)에 대한 클록 신호(404)를 예시한다. 일 예에서, 펄스 신호(410)의 펄스 폭은 2000 피코초(ps) 기간 중 50 ps일 수 있다. 클록 신호(404)는 응답하여 펄스 신호(410)를 제공할 수 있는 서플라이 둔감성 펄스 생성기(예를 들어, 서플라이 둔감성 펄스 생성기(108, 308))에 제공될 수 있다.
도 4에서 예시된 바와 같이, 펄스 신호(410)의 펄스 폭은 지연(430a-b)에 대응할 수 있다. 예를 들어, (예를 들어, 지연 블록(324)에 의해 제공된) 지연(430a-b)의 양은 펄스 신호(410)의 폭을 결정한다. 펄스 신호(410) "폭"은 펄스 신호(410)의 각각의 스텝-업 부분(stepped-up portion)의 지속기간을 지칭할 수 있다.
도 5는 지연 블록(524)의 일 구성을 예시하는 회로도이다. 이 구성에서, 지연 블록(524)은 p채널 MOSFET들(metal-oxide-semiconductor field-effect transistors)(538a-g)(예를 들어, "PMOS 트랜지스터들"(538a-g)), n-채널 MOSFET들(540a-g)(예를 들어, "NMOS 트랜지스터들"(540a-g)), 레지스터(546), 인버터들(542a-f) 및 멀티플렉서(548)를 포함한다.
제 1 전압(534)은 PMOS 트랜지스터들(538a-g)의 소스들에서 인가될 수 있다. 몇몇 구성들에서, 제 1 전압(534)은 프로세서(예를 들어, CPU)에 공급되는 동일 전압일 수 있다. PMOS 트랜지스터들(538a-g)의 소스들은 함께 커플링될 수 있다. 제 2 전압(536)은 NMOS 트랜지스터들(540a-g)의 소스들에 인가될 수 있다. 몇몇 구성들에서, 제 2 전압(536)은 접지 또는 0 볼트(V)일 수 있다. NMOS 트랜지스터들(540a-g)의 소스들은 함께 커플링될 수 있다.
제 1 PMOS 트랜지스터(538a)의 드레인은 레지스터(546) 및 제 1 NMOS 트랜지스터(540a)의 게이트에 커플링될 수 있다. 제 1 NMOS 트랜지스터(540a)의 드레인은 레지스터(546) 및 제 2 NMOS 트랜지스터(540b)의 게이트에 커플링될 수 있다. 제 1 PMOS 트랜지스터(538a)의 게이트는 다른 PMOS 트랜지스터들(538b-g)의 게이트들, 제 2 PMOS 트랜지스터(538b)의 드레인, 및 제 2 NMOS 트랜지스터(540b)의 드레인에 커플링될 수 있다.
제 3 NMOS 트랜지스터(540c)의 게이트는 제 4 내지 제 7 NMOS 트랜지스터(540d-g)의 게이트들, 제 3 NMOS 트랜지스터(540c)의 드레인 및 제 3 PMOS 트랜지스터(538c)의 드레인에 커플링될 수 있다. 인버터 A(542a)는 제 4 PMOS 트랜지스터(538d)의 드레인 및 제 4 NMOS 트랜지스터(540d)의 드레인에 커플링될 수 있다. 인버터 B(542b)는 제 5 PMOS 트랜지스터(538e)의 드레인 및 제 5 NMOS 트랜지스터(540e)의 드레인에 커플링될 수 있다. 인버터 C(542c)는 제 6 PMOS 트랜지스터(538f)의 드레인 및 제 6 NMOS 트랜지스터(540f)의 드레인에 커플링될 수 있다. 인버터 D(542d)는 제 7 PMOS 트랜지스터(538g)의 드레인 및 제 7 NMOS 트랜지스터(540g)의 드레인에 커플링될 수 있다.
인버터 A(542a)의 입력은 클록 신호(504)를 수신할 수 있다. 인버터 A(542a)의 출력(544a)은 멀티플렉서(548) 및 인버터 B(542b)의 입력에 커플링될 수 있다. 인버터 B(542b)의 출력(544b)은 인버터 C(542c)의 입력 및 인버터 E(542e)에 커플링될 수 있으며, 이는 결국 멀티플렉서(548)에 커플링된다. 인버터 C(542c)의 출력(544c)은 멀티플렉서(548) 및 인버터 D(542d)의 입력에 커플링될 수 있다. 인버터 D(542d)의 출력(544d)은 인버터 F(542f)에 커플링될 수 있으며, 이는 결국 멀티플렉서(548)에 커플링된다.
멀티플렉서(548)는 제어 신호들(550a-b)을 수신할 수 있다. 제어 신호들(550a-b)은 도 1에서 예시된 교정 코드(122)의 일 예일 수 있다. 제어 신호들(550a-b)은 지연된 신호(526)를 생성하기 위해 (인버터 출력들(544a-d)에 기초하는) 멀티플렉서(548) 입력들 중 하나를 선택하도록 이용될 수 있다. 도 5에서 예시된 지연된 신호(526)는 도 3의 지연된 신호(326)의 일 예일 수 있다. 멀티플렉서(548) 입력들 각각은 상이한 양의 지연을 가질 수 있다. 따라서, 제어 신호들(550a-b)은 펄스 신호(예를 들어, 펄스 신호(110, 310, 410))의 폭을 조정하거나 교정하는데 이용될 수 있다.
도 5에서 예시된 바와 같이, 4개의 트랜지스터들(538a-b, 540a-b) 및 레지스터(546)는 4개의 인버터들(542a-d)에 서플라이-둔감성 전류를 제공하는 서플라이-둔감성 바이어스를 포함할 수 있다. 이는 결과적으로 더 낮은 서플라이-민감성 지연을 발생시킨다. 이는 이에 따라 예를 들어, 서플라이 둔감성 펄스 생성기(108, 308)가 서플라이 전압의 변동들에 둔감한 펄스를 제공하는 것을 가능케 할 수 있다.
도 6은 시간-투-디지털 변환기(TDC)(614)의 일 구성을 예시하는 회로도이다. 도 6에서 예시된 시간-투-디지털 변환기(TDC)(614)는 도 1에서 예시된 시간-투-디지털 변환기(TDC)(114)의 일 예일 수 있다. 시간-투-디지털 변환기(TDC)(614)는 전압 드룹을 감지하는데 이용될 수 있다.
시간-투-디지털 변환기(TDC)(614)는 전압 민감성 버퍼들(650a-n), D 플립-플롭들(656c-n) 및 인버터(652)를 포함할 수 있다. 시간-투-디지털 변환기(TDC)(614)는 펄스 신호(610)를 수신하고 디지털 신호(616c-n)를 제공할 수 있다. 펄스 신호(610)는 전압 서플라이 둔감성 펄스 생성기(예를 들어, 서플라이 둔감성 펄스 생성기(108))에 의해 생성될 수 있다.
펄스 신호(610)는 전압 민감성 버퍼들(650a-n)의 체인 및 인버터(652)에 제공될 수 있다. 인버터(652)는 펄스 신호(610)의 인버팅된 버전인 래칭 신호(654)를 생성한다. 래칭 신호(654)는 D 플립-플롭들(656c-n)에 제공된다.
펄스 신호(610)는 (전압 민감성 버퍼들(650a-n)의) 지연 체인을 통해 전파되는 반면에, 래칭 신호(654)는 D 플립-플롭들(656c-n)을 래칭하는데 이용된다. 전압 민감성 버퍼들(650a-n)은 높은 서플라이 전압이 제공될 때의 더 빠른 응답에 비교하면 (도 6에서 도시되지 않은) 더 낮은 서플라이 전압이 제공될 때 펄스 신호(610)에 대해 더 느리게 응답할 수 있다. 따라서, 펄스 신호(610)는 서플라이 전압이 강하하거나 드룹되거나 또는 감소될 때 전압 민감성 버퍼들(650a-n)의 지연 체인을 통해 더 느리게 전파될 수 있다.
펄스 신호(610)의 펄스 폭 및 전압 민감성 버퍼들(650a-n)에 제공되는 서플라이 전압(예를 들어, 서플라이 전압(112))에 기초하여, D 플립-플롭들(656c)은 디지털 신호(616c-n)에서 1들의 시퀀스에 이어 0들의 시퀀스를 생성할 수 있다. 1-0의 천이 위치는 전압 민감성 버퍼(650a-n) 체인 지연의 합이 펄스 신호(610)의 대략적인 폭이 되는 곳에서 발생한다.
도 7은 시간-투-디지털 변환기(TDC) 기능의 일 예를 예시하는 타이밍도이다. 보다 구체적으로, 도 7은 시간(732)에 걸쳐서 2개의 상이한 서플라이 전압들에서 시간-투-디지털 변환기(TDC) 기능의 일 예를 예시한다. 이 예는 시간(732)에 걸쳐서 래치 신호(754), 입력 A(710a), 출력 A(716a), 입력 B(710b) 및 출력 B(716b)을 예시한다. 입력들(710a-b)은 시간-투-디지털 변환기(TDC)에서 전압 민감성 버퍼들을 통해 펄스 신호들이 전파될 때 펄스 신호들을 표현할 수 있는 반면에, 출력들(716a-b)은 시간-투-디지털 변환기(TDC)에서 D 플립-플롭들로부터의 디지털 신호 출력을 표현할 수 있다.
전력 서플라이 전압이 입력 A(710a)의 플롯에서와 같이 더 높을 때, 전압 민감성 버퍼들(또는 예를 들어, 인버터 셀들)의 지연은 작다. 그러므로 버퍼 지연의 합이 입력 A(710a)의 펄스 폭이 되도록 보다 많은 전압 민감성 버퍼들이 요구된다. 이 예에서, 출력 A(716a)에서 1들로부터 0들로의 제 1 천이(758a)는 9의 값 또는 위치에서 발생할 수 있다. 그러나 전력 서플라이 전압이 입력 B(710b)의 플롯에서 예시된 바와 같이 감소될 때(760), 전압 민감성 버퍼의 지연은 크고, 단지 몇 개의 버퍼들만이 동일한 양의 지연(펄스 폭)을 갖도록 요구된다. 이 예에서, 출력 B(716b)에서 1들로부터 0들로의 제 2 천이(758b)는 13의 값 또는 위치에서 발생할 수 있다. 그러므로 출력들(716a-b)(예를 들어, 디지털 신호들 또는 "온도계" 코드들)의 차이는 전력 서플라이 전압의 변동(예를 들어, 강하)을 표시한다. 출력들(716a-b)의 차이는 제어기(예를 들어, 제어기(118))에 의해 생성된 드룹 코드(예를 들어, 변화 검출 신호(120))를 생성하는데 이용될 수 있다. 이 예에서, 드룹 코드는 4일 것이고, PLL은 전력 서플라이 전압 강하의 표시로서 드룹 코드를 이용하고 그의 동작 주파수를 상응하게 조정할 수 있다.
일 예에서, TDC 출력은 1.05V에서 6(예를 들어, '11111111111111111111000000')일 수 있다. 이 TDC 출력은 0.95V에서 10(예를 들어, '11111111111111110000000000')으로 변경될 수 있다. 이 예에서, 래치 신호(래치 신호(754)와 유사함)의 상승 에지는 스위치 지점(예를 들어, 비트들이 1들로부터 0들로 변경되는 곳)에서 발생할 수 있다.
도 8은 서플라이 둔감성 펄스 생성기(108)를 교정하기 위한 방법(800)의 일 구성을 예시하는 흐름도이다. 일 구성에서, 회로(102)(예를 들어, 제어기(118))의 교정 로직은 시간-투-디지털 변환기(TDC)(114) 출력들에 기초하여 전압-둔감성 펄스 폭의 프로세스 및 온도 변동 효과들을 교정할 수 있다. 예를 들어, 서플라이 둔감성 펄스 생성기(108) 펄스 폭 세팅은 시간-투-디지털 변환기(TDC)(114) 출력을 특정한 범위 내로 두도록 조정될 수 있다.
일 구성에서, 회로(102)의 판단 로직(예를 들어, 제어기(118))은 값들 0-15에 대응하는 4-비트수들을 내부적으로 이용한다. 교정 로직은 서플라이 둔감성 펄스 생성기(108)의 구성을 조정함으로써 시간-투-디지털 변환기(TDC)(114) 값을 이 범위 내로 유지하도록 시도한다. 일 예에서, 방법(800)은 더 낮은 수 측 상의 마진을 위해 0 및 1을 배제하도록 시도한다. 회로(102)(예를 들어, 제어기(118))는 시간-투-디지털 변환기(TDC)(114) 디지털 신호(116) 출력 값이 2 내지 15 내에 있을 때까지 교정 코드(122)를 사이클링할 수 있다.
교정은 회로(102)가 기준 전압 레벨을 변경할 때마다 시작될 수 있다. 기준 전압은 내부 카운터가 오버플로우되는 시간의 서플라이 전압일 수 있다. 기준 전압을 변경하는 것은 카운터가 오버플로우될 때마다 발생할 수 있다. 기준 전압 레벨이 변경될 때, 회로(102)는 교정 코드(예를 들어, 서플라이 둔감성 펄스 생성기(108) 펄스 폭 세팅)을 리셋할 수 있다(802). 예를 들어, 제어기(118)는 2-비트 교정 코드(122)를 2개의 '1' 비트들(예를 들어, '11')로 세팅할 수 있다.
회로(102)는 교정 코드(122)를 증가시킬 수 있다(804). 일 구성에서, 교정 코드(122)는 2-비트 코드들 '00', '01', '10', '11'을 통해 사이클링할 수 있다. 예를 들어, 제어기(118)는 리셋 이후에 '11'로부터 '00'로 교정 코드(122)를 증가시킨다(804).
회로(102)는 디지털 신호(116)가 범위 내에 있는지를 결정할 수 있다(806). 일 구성에서, 제어기(118)는 내부적으로 4-비트 로직을 이용한다. 이에 따라, 제어기(118)는 디지털 신호(116) 값을 0 - 15의 범위 내에 가져오도록 시도할 수 있다. 예를 들어, 제어기(118)는 1 < 디지털 신호 값 < 16 인지를 결정할 수 있다. 디지털 신호(116) 값이 이 범위 내에 있지 않은 경우, 회로(102)는 교정 코드(122)를 증가(804)시키도록 리턴할 수 있다. 디지털 신호(116)가 범위 내에 있는 경우, 방법(800)(예를 들어, 교정 프로시저)은 종료할 수 있다(808). 상이한 범위들이 구성에 의존하여 이용될 수 있다는 것이 주의되어야 한다.
도 9는 교정 코드(922)에 관하여 디지털 신호 값(962) 대 서플라이 전압(912)의 일 예를 예시하는 그래프이다. 디지털 신호 값(962)은 시간-투-디지털 변환기(TDC)(114) 출력의 값의 일 예일 수 있다. 그래프로부터 관찰될 수 있는 바와 같이, 특정한 서플라이 전압(912)에서 디지털 신호 값(962)은 교정 코드(922)에 기초하여 변동될 수 있다. 교정 동안, 예를 들어, 회로(102)(예를 들어, 제어기(118))는 디지털 신호 값(962)이 특정한 범위(예를 들어, 1 < 디지털 신호 값 < 16) 내에 있을 때까지 교정 코드들(922)을 통해 사이클링할 수 있다.
일 예에서, 서플라이 전압(912)은 교정 이전에(예를 들어, '00'의 교정 코드(922)에서) 1.05V에 있고 24의 디지털 신호 값(962)을 제공한다. 교정 이후에(예를 들어, '10'의 교정 코드(922)를 가짐), 디지털 신호 값(962)은 1.05V의 서플라이 전압(912)에서 10일 수 있다.
도 10은 서플라이 둔감성 펄스 생성기(108)를 교정하는 일 예를 예시하는 타이밍도이다. 특히, 도 10은 시간(1032)에 걸쳐서 교정 이전의 펄스 신호(1010a), 디코더 그리드(1064) 및 교정 이후 펄스 신호(1010b)를 예시한다. 예를 들어, 회로(102)(예를 들어, 제어기(118))는 시간-투-디지털 변환기(TDC)로부터의 디지털 신호(116)가 4-비트 범위(1066) 내에 있도록 서플라이 둔감성 펄스 생성기(108)를 교정할 수 있다.
이 예에서, 교정 이전의 펄스 신호(1010a)는 4-비트 범위(1066) 외부에 있는 디지털 신호(116) 값(특정한 서플라이 전압(112)에 대해)에 대응하는 펄스 폭을 가질 수 있다. 예를 들어, 교정 이전의 펄스 신호(1010a)는 22의 디지털 신호(116) 값에 대응하는 펄스 폭을 가질 수 있다. 이 경우에, 회로(102)(예를 들어, 제어기(118))는 펄스 신호(1010) 폭이 4-비트 범위(1066) 내에 있는 디지털 신호(116) 값(특정한 서플라이 전압(112)에서)에 대응할 때까지 교정 코드(122)를 증가시킬 수 있다. 도 10에서 예시된 예에서, 교정 이후의 펄스 신호(1010b)는 9의 디지털 신호(116) 값에 대응하는 펄스 폭을 갖는다.
도 11은 제어기(1118)의 일 구성을 예시하는 블록도이다. 도 11에서 예시되는 제어기(1118)는 도 1에서 예시된 제어기(118)의 일 예일 수 있다. 제어기(1118)는 교정기(1168), 디코더(1170) 및 변화 검출기(1174)를 포함할 수 있다. 제어기(1118)는 디지털 신호(1116)를 수신할 수 있고, 응답으로 교정 코드(1122) 및/또는 변화 검출 신호(1120)를 생성할 수 있다. 제어기(1118) 및/또는 제어기(1118)의 엘리먼트들(예를 들어, 교정기(1168), 디코더(1170) 및 변화 검출기(1174))은 클록 신호(도 11에서 도시되지 않음)로부터의 클록 사이클에 기초하여 동작할 수 있다는 것이 주의되어야 한다.
일 구성에서, 디지털 신호(1116)는 "온도계" 코드일 수 있다. 예를 들어, 디지털 신호(1116)는 다수의 비트들을 포함할 수 있다. 비트들은 일련의 '1' 비트들에 이어지는 일련의 '0' 비트들을 포함할 수 있거나, 그 반대도 가능하다. 디지털 신호(1116)의 값은 비트들의 천이 위치(예를 들어, '1' 비트들로부터 '0' 비트로 또는 그 반대로)에 의해 표현될 수 있다. 부가적으로 또는 대안적으로, 디지털 신호(1116)의 값은 특정한 비트의 수(예를 들어, '1' 비트들의 수 또는 '0' 비트들의 수)에 기초하여 해석될 수 있다. 예를 들어, 디지털 신호(1116)의 값은 비트들의 총 수에서 '1' 비트들의 수를 차감한 것일 수 있다. 예를 들어, 26 비트들이 디지털 신호(1116)를 표현하는데 이용되고, 이들 중 17개가 '1' 비트인 경우, 디지털 신호의 값은 9일 수 있다. 이 예를 계속하면, 디지털 신호(1116)의 값은 대안적으로 '0' 비트들의 수일 수 있다. 예를 들어, 디지털 신호(1116)에서 9개의 '0' 비트들이 있는 경우, 디지털 신호(1116)의 값은 9일 수 있다. 몇몇 구성들에서, 제어기(1118)는 병렬 포맷으로 디지털 신호(1116)를 수신할 수 있다. 예를 들어, 디지털 신호(1116)는 시간-투-디지털 변환기(TDC)(114)에서 26개의 D 플립-플롭들로부터의 26개의 배선들 상에 제공될 수 있다.
교정기(1168)는 디지털 신호(1116)에 기초하여 교정 코드(1122)를 생성할 수 있다. 예를 들어, 교정기(1168)는 디지털 신호(1116) 값이 특정한 범위(예를 들어, 2 내지 15) 내에 있을 때까지 교정 동안 2-비트 교정 코드(1122)를 증가시킬 수 있다.
디코더(1170)는 디지털 신호(1116)를 디코딩된 신호(1172)로 디코딩될 수 있다. 일 구성에서, 제어기(1118)는 디지털 신호(1116)(예를 들어, 서플라이 전압(112))를 표현하기 위해 4비트들을 이용할 수 있다. 예를 들어, 디코더(1170)는 제어기(1118)의 내부 로직에 의한 이용을 위해 디지털 신호(1116)를 26-비트 신호로부터 4-비트 디코딩된 신호(1172)로 변환할 수 있다. 디코딩된 신호(1172)는 변화 검출기(1174)에 제공될 수 있다.
변화 검출기(1174)는 디코딩된 신호(1172)에 기초하여 변화 검출 신호(1120)를 생성할 수 있다. 예를 들어, 변화 검출기(1174)는 이전의 클록 사이클로부터의 디코딩된 신호(1172)와 현재 클록 사이클의 디코딩된 신호(1172) 간의 차이에 기초하여 3-비트 변화 검출 신호(1120)를 생성할 수 있다. 예를 들어, 이전의 디코딩된 신호(1172)가 '1000'(예를 들어, 8의 값을 가짐)이고, 현재 디코딩된 신호(1172)가 '1100'(예를 들어, 12의 값을 가짐)인 경우, 변화 검출 신호(120)(예를 들어, "드룹 코드")는 비트들 "100"(4의 값을 가짐)일 수 있다. 디코딩된 신호(1172)에서 다른 강하가 특정한 기간 동안 발생하지 않는 경우, 디코딩된 신호(1172)의 변화가 특정한 기간 동안 지속되지 않는 경우 및/또는 디코딩된 신호(1172)가 특정한 기간 동안 특정한 값으로 리턴하지 않는 경우, 변화 검출기는 변화 검출 신호(1120)를 리셋할 수 있다.
몇몇 구성들에서, 변화 검출기(1174)는 서플라이 전압(112)(예를 들어, 디코딩된 신호(1172)의 값의 증가)의 강하 및 리셋을 단지 표시할 수 있다. 디코딩된 신호(1172) 값의 증가 이후에, 예를 들어, 디코딩된 신호(1172) 값이 감소하는 경우(그에 의해 서플라이 전압(112)의 증가를 표시함), 변화 검출기(1174)는 변화 검출 신호(1120)를 결국 리셋할 수 있다. 예를 들어, 변화 검출 신호(120)는 디코딩된 신호(1172) 값이 감소하고(예를 들어, 서플라이 전압(112)의 증가를 표시함) 특정한 기간 동안 특정한 임계값(예를 들어, 특정한 서플라이 전압(112)에 대응함) 위로 다시 증가하지 않는 경우 리셋될 수 있다. 몇몇 구성들에서, 변화 검출기(1174)는 디코딩된 신호(1172)의 값의 증가 및/또는 감소(서플라이 전압(112)의 감소 및/또는 증가를 표시함)를 표시할 수 있다.
도 12는 전압 변화를 검출하는 일 예를 예시하는 그래프이다. 특히, 도 12는 시간(1232)에 걸쳐서 (상위 플롯에서) 디지털 신호 1-투-0 천이 위치(1276)의 플롯 및, (하위 플롯에서) 변화 검출 신호(1220)의 플롯을 예시한다. 디지털 신호 1-투-0 천이 위치(1276)는 '0' 비트(들)로의 일련의 '1' 비트(들) 천이 시기의 견지에서 예시된다(예를 들어, 디지털 신호(116)에서 '0' 비트들의 수 - 1).
이 예에서, 상위 플롯은 시간(1232)에 걸쳐서 발생하는 디코딩된 신호 부분 A(1272a), 디코딩된 신호 부분 B(1272b) 및 디코딩된 신호 부분 C(1272c)을 예시한다. 디코딩된 신호 부분(1272a-c)은 하나 이상의 클록 사이클들의 지속기간을 각각 가질 수 있다. 예를 들어, 디코딩된 신호 부분 A(1272a)는 신호가 디코딩된 신호 부분 B(1272b)로 변경될 때까지 몇몇 클록 사이클들에 걸쳐서 동일하게 남아있을 수 있다. 몇몇 구성들에서, 디코딩된 신호 부분들(1272a-c)은 4 비트들을 이용하여 표현될 수 있다. 예를 들어, 디코딩된 신호 부분 A(1272a)은 천이 위치(1276)에서 3에 대응하는 비트들 '0011'(이는 예를 들어, 서플라이 전압(112)의 1 볼트(V)에 대응할 수 있음)을 포함할 수 있다. 부가적으로, 디코딩된 신호 부분 B(1272b)는 천이 위치(1276)에서 10에 대응하는 비트들 '1010'(이는 예를 들어, 서플라이 전압(112)의 0.85V에 대응할 수 있음)을 포함할 수 있다. 또한, 디코딩된 신호 부분 C(1272c)는 천이 위치(1276)에서 6에 대응하는 비트들 '0110'(이는 예를 들어, 서플라이 전압(112)의 0.9V에 대응할 수 있음)을 포함할 수 있다.
이 예에서, 하위 플롯은 시간(1232)에 걸쳐서 발생하는 변화 검출 신호 부분 A(1220a), 변화 검출 신호 부분 B(1220b) 및 변화 검출 신호 부분 C(1220c)를 예시한다. 변화 검출 신호 부분들(1220a-c)은 하나 이상의 클록 사이클들의 지속기간을 각각 가질 수 있다. 몇몇 구성들에서, 변화 검출 신호 부분들(1220a-c)은 3-비트 코드를 포함할 수 있다. 예를 들어, 변화 검출 신호 부분 A(1220a)는 비트들 '000'일 수 있고 변화 검출 신호 부분 B(1220b)는 비트들 '111'일 수 있다. '000' 외에도 임의의 비트 시퀀스는 몇몇 구성들에서 서플라이 전압(112) 강하를 표시하는 "드룹 코드"로 간주될 수 있다.
예시된 바와 같이, 디지털 신호 1-투-0 천이 위치(1276)는 3으로부터 10으로 변경될 수 있으며, 이는 (디코딩된 신호 부분 A(1272a) 비트들 '0011'로부터 디코딩된 신호 부분 B(1272b) 비트들 '1010'로의 값의 증가에 의해 표시되는 바와 같이) 1V로부터 0.85V로의 서플라이 전압(112) 강하를 표시한다. 코드(예를 들어, 드룹 코드)는 전압이 강하할 때 생성될 수 있다(1278). 예를 들어, 제어기(118)는 변화 신호 부분 B(1220b)에 의해 예시된 '111' 코드를 생성할 수 있다(1278).
디코딩된 신호 부분 C(1272c)(예를 들어, 비트들 '0110')는 어떠한 전압 강하도 기간(1280) 동안 발생하지 않았다는 것을 표시할 수 있다. 이 기간(1280)이 만료하면, 코드는 어떠한 전압 강하도 발생하지 않는 경우 리셋될 수 있다(1282). 예를 들어, 제어기(118)는 타이머(예를 들어, 카운터)를 포함할 수 있다. 제어기(118)는 전압 강하(예를 들어, 디코딩된 신호(1272) 값의 증가)가 있을 때 타이머를 시작할 수 있다. 다른 전압 강하가 기간(1280)의 종료 이전에(예를 들어, 특정한 길이의 시간 또는 클록 사이클의 수 이전에) 발생하는 경우, 제어기(118)는 타이머를 재시작할 수 있다. 그러나 기간의 길이(1280)가 (도 12에서 예시된 바와 같이) 전압의 강하 없이 도달되는 경우, 제어기(118)는 변화 검출 신호(1220)를 리셋할 수 있다. 예를 들어, 변화 검출 신호 부분 B(1220b)(예를 들어, 코드 '111')는 변화 검출 신호 부분 A(1220a)(예를 들어, 코드 '000')로 리셋(1282)될 수 있다.
몇몇 구성들에서, 변화 검출 신호(1220)는 서플라이 전압(112) 강하의 크기를 표시할 수 있다. 도 12에서 예시된 바와 같이, 예를 들어, 디코딩된 신호 부분 A(1272a)(예를 들어, 3)으로부터 디코딩된 신호 부분 B(1272b)(예를 들어, 10)으로의 값의 변화는 변화 검출 신호에 의해 '111'(예를 들어, 7)로서 표시될 수 있다. 값 변화(예를 들어, 서플라이 전압(112) 강하)의 다른 크기들은, 예를 들어, 이들이 변화 검출 신호(1220)에 대해 이용되는 비트들의 수에 의해 표현될 수 있는 범위 내에 있는 경우 변화 검출 신호(1220)에 의해 표시될 수 있다.
도 12에서 예시된 바와 같이, 변화 검출 신호(1220)는 몇몇 구성들에서 서플라이 전압(112)의 증가(예를 들어, 디코딩된 신호(1272) 값의 감소)를 표시하지 않을 수 있다. 이는 서플라이 전압(112) 과도기간들이 아닌, 서플라이 전압(112) 강하들만을 기초한 (예를 들어, PLL의) 제어를 허용할 수 있다.
도 13은 위상-동기 루프(PLL)(1311) 및 서플라이 드룹 센서(1302)의 일 구성을 예시하는 블록도이다. 도 13에서 예시된 서플라이 드룹 센서(1302)는 도 1에서 예시된 회로(102)의 일 예일 수 있다. 특히, 도 13은 서플라이 드룹 센서(1302)가 위상-동기 루프(PLL)(1311)에 어떻게 적용될 수 있는지를 예시한다. 위상-동기 루프(PLL)(1311)는 서플라이 드룹 센서(1302) 및 프로세서(1309)에 커플링된다. 몇몇 구성들에서, 서플라이 드룹 센서(1302)는 위상-동기 루프(PLL)(1311) 내에 포함될 수 있다. 다른 구성들에서, 서플라이 드룹 센서(1302)는 위상-동기 루프(PLL)(1311)와 별개일 수 있다.
이 구성에서, 위상-동기 루프(PLL)(1311)는 위상 주파수 검출기, 충전 펌프 및 루프 필터(1386), 분할기(1396), 마스터 VCO(voltage-controlled oscillator)(1388), 슬래이브 VCO(1398), 주입 버퍼(1303), 인버터(1394g) 및 OR 게이트(1305)를 포함한다. 위상-동기 루프(PLL)(1311)는 기준 신호(1384)를 수신할 수 있다. 기준 신호(1384)는 크리스탈과 같은 발진 소스로부터 유도될 수 있다. 위상 주파수 검출기, 충전 펌프 및 루프 필터(1386)는 분할기(1396)로부터 분할된 피드백 신호 및 기준 신호에 기초하여 마스터 VCO(voltage-controlled oscillator)(1388)에 제공되는 출력 신호를 생성할 수 있다.
마스터 VCO(voltage-controlled oscillator)(1388)는 전류 소스(1392) 및 인버터들(1394a-c)을 포함할 수 있다. 마스터 VCO(voltage-controlled oscillator)(1388)는 주입 버퍼(1303), 분할기(1396) 및 위상 주파수 검출기, 충전 펌프 및 루프 필터(1386)에 커플링될 수 있다. 마스터 VCO(voltage-controlled oscillator)(1388)는 위상 주파수 검출기, 충전 펌프 및 루프 필터(1386)로부터 출력 신호 및 전압(1390a)에 기초하여 서플라이 드룹 센서(1302)에 제공되는 마스터 클록 신호(1304)를 생성할 수 있다. 마스터 클록 신호(1304)는 또한 분할기(1396) 및 주입 버퍼(1303)에 제공된다. 마스터 VCO(voltage-controlled oscillator)(1388)는 또한 슬래이브 VCO(voltage-controlled oscillator)(1398)에 제공되는 출력 신호를 생성할 수 있다.
슬래이브 VCO(voltage-controlled oscillator)(1398)는 가변 전류 소스(1301) 및 인버터들(1394d-f)을 포함할 수 있다. 슬래이브 VCO(voltage-controlled oscillator)(1398)는 프로세서(1309)에 커플링될 수 있다. 슬래이브 VCO(voltage-controlled oscillator)(1398)는 스위치를 통해 주입 버퍼(1303)에 선택적으로 커플링될 수 있다. 슬래이브 VCO(voltage-controlled oscillator)(1398)는 마스터 VCO(voltage-controlled oscillator)(1388)로부터의 출력 신호 및 전압(1390b)에 기초하여 프로세서(1309)에 제공되는 슬래이브 클록 신호(1307)를 생성할 수 있다. 슬래이브 클록 신호(1307)는 프로세서(1309)가 동작하는 주파수를 제어할 수 있다.
예시된 바와 같이, 서플라이 드룹 센서(1302) 및 프로세서(1309)는 둘 다 서플라이 전압(1312)에 커플링된다. 서플라이 전압(1312)은 VCO들(voltage-controlled oscillator)(1388, 1398)에 전력을 공급하는데 이용되는 전압들(1390a-b)(예를 들어, 상이한 전압 서플라이로부터 발생할 수 있음)과 상이할 수 있다는 것이 주의되어야 한다. 서플라이 드룹 센서(1302)(예를 들어, 회로(102))는 서플라이 전압(1312)이 강하할 때 드룹 코드(1320)(예를 들어, 변화 검출 신호(120))를 생성할 수 있다.
위에서 설명된 바와 같이, 프로세서(1309)는 서플라이 전압(1312)이 강하할 때 특정한(더 높은) 주파수에서 동작들을 충분히 수행할 수 없을 수도 있다. 예를 들어, 프로세서(1309)는 서플라이 전압(1312)이 특정한 양만큼 강하하는 경우 잘못된 출력들을 제공할 수 있거나 특정한(더 높은) 주파수에서 동작하는데 실패할 수 있다. 서플라이 드룹 센서(1302)에 의해 제공되는 드룹 코드(1320)는 OR 게이트(1305) 및 가변 전류 소스(1301)에 제공되는 3개의 비트들을 포함할 수 있다. 서플라이 전압(1312)이 강하되지 않은 경우에(예를 들어, 드룹 코드가 '000'임), OR 게이트(1305) 및 인버터(1394g)는 주입 버퍼(1303)의 스위치를 폐쇄하도록 스위치를 제어할 수 있다. 주입 버퍼(1303)는 슬래이브 전압-제어식 발진기(1398)에 주입 신호를 제공하여서, 슬래이브 클록 신호(1307)는 마스터 클록 신호(1304)와 등가가 된다. 그러나 서플라이 전압(1312)이 강하하였다고 드룹 코드(1320)가 표시하는 경우(예를 들어, 드룹 코드(1320)가 하나 이상의 '1' 비트들을 포함함), 스위치는 개방될 수 있다. 이는 주입 신호를 스위치 오프할 수 있다. 이 경우에, 드룹 코드(1320)는 또한 슬래이브 클록 신호(1307)의 주파수를 감소시키도록 가변 전류 소스(1301)를 또한 제어한다. 따라서, 프로세서(1309)는 더 느린 주파수에서 동작할 수 있다. 이러한 방식으로, 프로세서(1309)는 서플라이 전압(1312)이 (예를 들어, 증가된 로딩으로 인해) 강하할 때조차 올바르게 동작할 수 있다.
본 명세서에서 기재된 시스템들 및 방법들은 오버슈트들의 경우가 아니라, 서플라이 전압(1312) 드룹의 경우에만, 프로세서 클록(예를 들어, 슬래이브 클록 신호(1307)) 주파수의 감소를 허용할 수 있다. 이는 위상-동기 루프(PLL)(1311)가 특정한 최대 주파수에 대해 모두 레이팅되는 다수의 디지털 블록들을 클로킹하는데 이용될 수 있으므로 유리할 수 있다. 이들 디지털 블록들 중 일부는 프로세서(1309)와 상이한 서플라이 전압 상에 있을 수 있다. 따라서 위상-동기 루프(PLL)(1311)가 서플라이 상의 강하에 응답하여 슬래이브 클록 신호(1307) 주파수를 강하시키면, 이들 디지털 블록들이 영향을 받지 않을 수 있다. 그렇지 않으면(예를 들어, 위상-동기 루프(PLL)(1311)가 서플라이 전압(1312) 상의 오버슈트에 응답하고 최대 주파수 위로 클록 주파수를 증가시키는 경우), 이들 다른 디지털 블록들은 실패할 수 있다. 본 명세서에서 기재되는 시스템들 및 방법들의 다른 유리한 특징은 서플라이 드룹 센서와 결합한 주입 고정식 마스터-슬래이브 VCO(voltage-controlled oscillator)들(1388, 1398)은, 드룹 이벤트가 지나간 이후 오버슈트 없이 마스터 클록 신호(1304)에 슬래이브 클록 신호(1307)가 재고정된다는 것을 보장할 수 있다는 것이다. 다른 종래 기술 방식들에서, PLL은 서플라이 과도기간가 지나가면 재고정을 시도할 수 있고, PLL 루프 역학들에 기초하여 PLL 주파수에서 오버슈트가 있을 수 있다.
도 14는 전압 변화를 검출하기 위한 방법(1400)의 보다 특정한 구성을 예시하는 흐름도이다. 서플라이 드룹 센서(1302)는 마스터 클록 신호(1304)에 기초하여 펄스 신호를 생성할 수 있다(1402). 예를 들어, 서플라이 드룹 센서(1302)의 서플라이 둔감성 펄스 생성기는 마스터 클록 신호(1304)의 각각의 사이클에서 펄스 신호의 펄스 폭(또는 예를 들어, 마스터 클록 신호(1304)의 주파수-분할된 버전)을 생성할 수 있다.
서플라이 드룹 센서(1302)는 펄스 신호 및 전압(1312)에 기초하여 디지털 신호를 생성할 수 있다(1404). 예를 들어, 서플라이 드룹 센서(1302)에서 시간-투-디지털 변환기(TDC)는 펄스 신호 및 서플라이 전압(1312)에 기초하여 디지털 신호(예를 들어, "온도계 신호")를 생성할 수 있다(1404). 위에서 설명된 바와 같이, 디지털 신호는 서플라이 전압(1312)의 변동들을 표시하거나 반영할 수 있다.
서플라이 드룹 센서(1302)는 디지털 신호에 기초하여 전압 강하(예를 들어, 서플라이 전압(1312)의 강하)를 검출할 수 있다(1406). 예를 들어, 서플라이 드룹 센서(1302)는 디지털 신호가 이전에 표시된 것보다 더 긴 지연(및 이에 따라 더 낮은 서플라이 전압(1312))을 표현할 때를 검출할 수 있다.
서플라이 드룹 센서(1302)는 드룹 코드(1320)를 생성할 수 있다(1408). 예를 들어, 서플라이 드룹 센서(1302)는 전압 강하가 검출되면(1406) 3-비트 드룹 코드(1320)를 생성할 수 있다.
서플라이 드룹 센서(1302)는 드룹 코드(1320)에 기초하여 클록 주파수(예를 들어, 슬래이브 클록(1307) 주파수)를 조정할 수 있다(1410). 예를 들어, 드룹 코드(1320)는 주입 버퍼(1303)가 마스터 전압-제어식 발진기(1388)와 슬래이브 전압-제어식 발진기(1398) 간의 스위치를 개방하게 할 수 있다. 드룹 코드(1320)는 슬래이브 클록(1307)(예를 들어, 프로세서 클록)의 주파수를 낮추기 위해 가변 전류 소스(1301)를 또한 제어할 수 있다. 결과적인 슬래이브 클록(1307) 주파수는 드룹 코드(1320)의 크기에 기초할 수 있다. 예를 들어, 더 작은 서플라이 전압(1312) 드룹은 더 작은 드룹 코드(1320) 크기를 유도할 수 있으며, 이는 슬래이브 클록(1307)의 주파수를 더 큰 서플라이 전압(1312) 드룹 미만으로 낮출 수 있다.
도 15는 전자 디바이스(1502)에서 활용될 수 있는 다양한 컴포넌트들을 예시한다. 예시된 컴포넌트들은 동일한 물리적 구조 내에 또는 별개의 하우징들 또는 구조들에 위치될 수 있다. 전자 디바이스(1502)의 예들은 셀룰러 전화, 스마트폰들, 컴퓨터들, 텔레비전들 등을 포함할 수 있다. 전자 디바이스(1502)는 앞서 설명된 회로(102)와 유사하게 및/또는 서플라이 드룹 센서(1302)와 유사하게(선택적으로 위상-동기 루프(1311) 및/또는 프로세서(1309)와 함께) 구성될 수 있다. 전자 디바이스(1502)는 프로세서(1531)를 포함한다. 프로세서(1531)는 범용 단일- 또는 다중-칩 마이크로프로세서(예를 들어, ARM), 특수 목적 마이크로프로세서(예를 들어, 디지털 신호 프로세서(DSP)), 마이크로제어기, 프로그래밍 가능한 게이트 어레이 등일 수 있다. 프로세서(1531)는 중앙 처리 장치(CPU)로서 지칭될 수 있다. 단지 단일의 프로세서(1531)가 도 15의 전자 디바이스(1502)에서 도시되지만, 대안적인 구성에서, 프로세서들(예를 들어, ARM 및 DSP)의 결합이 이용될 수 있다.
전자 디바이스(1502)는 또한 프로세서(1531)와 전자통신하는 메모리(1513)를 포함한다. 즉, 프로세서(1531)는 메모리(1513)에 정보를 기록하고 및/또는 이로부터 정보를 판독할 수 있다. 메모리(1513)는 전자 정보를 저장할 수 있는 임의의 전자 컴포넌트일 수 있다. 메모리(1513)는 RAM(random access memory), ROM(read-only memory), 자기 디스크 저장 매체들, 광학 저장 매체들, RAM 내의 플래시 메모리 디바이스들, 프로세서와 함께 포함되는 온-보드 메모리, 프로그래밍 가능한 판독-전용 메모리(PROM), 소거 가능한 프로그래밍 가능한 판독-전용 메모리(EPROM), 전기적으로 소거 가능한 PROM(EEPROM), 레지스터들 및 이들의 결합들을 포함한 기타 등등일 수 있다.
데이터(1517a) 및 명령들(1515a)은 메모리(1513)에 저장될 수 있다. 명령들(1515a)은 하나 이상의 프로그램들, 루틴들, 서브-루틴들, 함수들, 프로시저들 등을 포함할 수 있다. 명령들(1515a)은 단일 컴퓨터-판독 가능한 스테이트먼트 또는 다수의 컴퓨터-판독 가능한 스테이트먼트들을 포함할 수 있다. 명령들(1515a)은 위에서 설명된 방법들(200, 800, 1400) 중 하나 이상을 구현하도록 프로세서(1531)에 의해 실행 가능할 수 있다. 명령들(1515a)을 실행하는 것은 메모리(1513)에 저장된 데이터(1517a)의 이용을 포함할 수 있다. 도 15는 프로세서(1531)에 로딩되는 일부 명령들(1515b) 및 데이터(1517b)(이는 명령들(1515a) 및 데이터(1517a)로부터 올 수 있음)를 도시한다.
전자 디바이스(1502)는 또한 다른 전자 디바이스들과 통신하기 위해 하나 이상의 통신 인터페이스들(1519)을 포함할 수 있다. 통신 인터페이스들(1519)은 유선 통신 기술, 무선 통신 기술, 또는 둘 다에 기초할 수 있다. 상이한 타입들의 통신 인터페이스들(1519)의 예들은 직렬 포트, 병렬 포트, USB(Universal Serial Bus), 이더넷 어댑터, IEEE 1394 버스 인터페이스, SCSI(small computer system interface) 버스 인터페이스, IR(infrared) 통신 포트, 블루투스 무선 통신 어댑터, IEEE 802.11 무선 통신 어댑터 등을 포함한다.
전자 디바이스(1502)는 또한 하나 이상의 입력 디바이스들(1521) 및 하나 이상의 출력 디바이스(1523)를 포함할 수 있다. 상이한 종류들의 입력 디바이스들(1521)의 예들은 키보드, 마우스, 마이크로폰, 원격 제어 디바이스, 버튼, 조이스틱, 트랙볼, 터치패드, 광펜 등을 포함한다. 상이한 종류들의 출력 디바이스들(1523)의 예들은 스피커, 프린터 등을 포함한다. 통상적으로 전자 디바이스(1502)에 포함될 수 있는 하나의 특정한 타입의 출력 디바이스는 디스플레이 디바이스(1525)이다. 본 명세서에서 기재된 구성들과 함께 이용되는 디스플레이 디바이스들(1525)은 CRT(cathode ray tube), LCD(liquid crystal display), LED(light-emitting diode), 가스 플라즈마, 전자발광 등과 같은 임의의 적합한 이미지 프로젝션 기술을 활용할 수 있다. 디스플레이 제어기(1527)는 또한 텍스트, 디스플레이 디바이스(1525) 상에 도시된 그래픽들 및/또는 동영상들로 메모리(1513)에 저장된 데이터를 (적절히) 변환하기 위해 제공될 수 있다.
전자 디바이스(1502)의 다양한 컴포넌트들은 하나 이상의 버스들에 의해 함께 커플링될 수 있으며, 하나 이상의 버스들은 전력 버스, 제어 신호 버스, 상태 신호 버스, 데이터 버스 등을 포함할 수 있다. 단순함을 위해, 다양한 버스들은 도 15에서 버스 시스템(1529)으로서 예시된다. 도 15는 전자 디바이스(1502)의 단지 하나의 가능한 구성을 예시한다는 것이 주의되어야 한다. 다양한 다른 아키텍처들 및 컴포넌트들이 활용될 수 있다.
용어 "결정하는"은 매우 다양한 동작들을 포함하며, 이에 따라 "결정하는"은 계산하는, 컴퓨팅하는, 프로세싱하는, 유도하는, 조사하는, 룩업하는(예를 들어, 표, 데이터베이스 또는 다른 데이터 구조에서 룩업), 확인하는(ascertaining) 등을 포함할 수 있다. 또한, "결정하는"은 수신하는(예를 들어, 정보를 수신하는), 액세스하는(예를 들어, 메모리 내의 데이터에 액세스하는) 등을 포함할 수 있다. 또한, "결정하는"은 해결하는, 선택하는, 선정하는, 설정하는 등을 포함할 수 있다.
구문 "~에 기초하는"은 달리 명확히 특정되지 않으면 "~에만 기초하는"을 의미하지 않는다. 즉, 구문 "~에 기초하는"은 "~에만 기초하는" 및 "적어도 ~에 기초하는" 둘 다를 기술한다.
용어 "프로세서"는 범용 프로세서, 중앙 처리 장치(CPU), 마이크로프로세서, 디지털 신호 프로세서(DSP), 제어기, 마이크로제어기, 상태 머신 등을 포함하도록 넓게 해석되어야 한다. 몇몇 상황들에 하에서, "프로세서"는 ASIC(application specific integrated circuit), PLD(programmable logic device), FPGA(field programmable gate array) 등을 지칭할 수 있다. 용어 "프로세서"는 프로세싱 디바이스들의 조합, 예를 들어, DSP와 마이크로프로세서의 조합, 복수의 마이크로프로세서, DSP 코어에 결합된 하나 이상의 마이크로프로세서, 또는 임의의 다른 이러한 구성을 지칭할 수 있다.
용어 "메모리"는 전자 정보를 저장할 수 있는 임의의 전자 컴포넌트를 포함하도록 넓게 해석되어야 한다. 용어 메모리는 RAM(random access memory), ROM(read-only memory), NVRAM(non-volatile random access memory), PROM(programmable read-only memory), EPROM(erasable programmable read only memory), EEPROM(electrically erasable PROM), 플래시 메모리, 자기 또는 광학 데이터 저장소, 레지스터 등과 같이 다양한 타입들의 프로세서-판독 가능한 매체들을 지칭할 수 있다. 프로세서가 메모리로부터 정보를 판독하고 및/또는 메모리에 정보를 기록할 수 있는 경우 메모리는 메모리 프로세서와 전자통신 하는 것으로 간주된다. 프로세서에 통합된 메모리는 프로세서와 전자 통신한다.
용어 "명령들" 및 "코드"는 임의의 타입의 컴퓨터-판독 가능한 스테이트먼트(들)를 포함하도록 넓게 해석되어야 한다. 예를 들어, 용어 "명령들" 및 "코드"는 하나 이상의 프로그램들, 루틴들, 서브-루틴들, 함수들, 프로시저들 등을 지칭할 수 있다. "명령들" 및 "코드"는 단일의 컴퓨터-판독 가능한 스테이트먼트 또는 다수의 컴퓨터-판독 가능한 스테이트먼트들을 포함할 수 있다.
여기서 기술된 기능들은 하드웨어에 의해 실행되는 펌웨어 또는 소프트웨어로 구현될 수 있다. 기능들은 컴퓨터-판독 가능한 매체 상의 하나 이상의 명령들로서 저장될 수 있다. 용어들 "컴퓨터-판독 가능한 매체" 또는 "컴퓨터-프로그램 물건"은 컴퓨터 또는 프로세서에 의해 액세스될 수 있는 임의의 비-일시적인 유형의 저장 매체를 지칭한다. 제한이 아닌 예로서, 컴퓨터-판독 가능한 매체는 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 저장소, 자기 디스크 저장 또는 다른 자기 저장 디바이스들, 또는 컴퓨터에 의해 액세스될 수 있고 명령들 또는 데이터 구조들의 형태로 원하는 프로그램 코드를 전달 또는 저장하는데 이용될 수 있는 임의의 다른 매체를 포함할 수 있다. 여기서 이용된 바와 같은 디스크(disk) 및 디스크(disc)는 컴팩트 디스크(compact disc)(CD), 레이저 디스크(laser disc), 광학 디스크(optical disc), 디지털 다용도 디스크(digital versatile disc)(DVD), 플로피 디스크(floppy disk) 및 블루레이® 디스크(Blu-ray® disc)를 포함하며, 여기서 disk들은 보통 데이터를 자기적으로 재생하는 반면에, disc들은 레이저들로 광학적으로 데이터를 재생한다.
여기서 기재된 방법들은 기술된 방법을 달성하기 위한 하나 이상의 단계들 또는 동작들을 포함한다. 방법 단계들 및/또는 동작들은 청구항들의 범위로부터 벗어남 없이 서로 교환될 수 있다. 즉, 단계들 또는 동작들의 특정한 순서가 기술되고 있는 방법의 적절한 동작을 위해 요구되지 않으면, 특정한 단계들 및/또는 동작들의 순서 및/또는 이용은 청구항들의 범위로부터 벗어남 없이 수정될 수 있다.
또한, 도 2, 도 8 및 도 14에 의해 예시된 것들과 같이, 여기서 기술된 방법들 및 기법들을 수행하기 위한 모듈들 및/또는 다른 적절한 수단은 디바이스에 의해 다운로드되고 및/또는 다른 방식으로 획득될 수 있다는 것이 인지되어야 한다. 예를 들어, 디바이스는 여기서 기술된 방법들을 수행하기 위한 수단의 이전을 용이하게 하기 위해 서버에 커플링될 수 있다. 대안적으로, 여기서 기술된 다양한 방법들은 저장 수단(예를 들어, 랜덤 액세스 메모리(RAM), 판독 전용 메모리(ROM), 컴팩트 디스크(CD) 또는 플로피 디스크와 같은 물리적 저장 매체 등)을 통해 제공될 수 있어서, 디바이스는 저장 수단을 디바이스에 제공하거나 커플링할 때 다양한 방법들을 획득할 수 있다.
청구항들은 위에서 예시된 바로 그 구성 및 컴포넌트들로 제한되지 않는다는 것이 이해될 것이다. 다양한 수정들, 변경들 및 변동물들은 청구항들의 범위로부터 벗어남 없이 여기서 기술된 시스템들, 방법들 및 장치의 어레인지먼트(arrangement), 동작 및 상세들에서 이루어질 수 있다.

Claims (30)

  1. 전압 변화를 검출하기 위한 회로로서,
    서플라이 전압의 변동들에 둔감한(insensitive) 펄스 신호를 생성하는 서플라이 둔감성 펄스 생성기;
    상기 서플라이 둔감성 펄스 생성기에 커플링되는 시간-투-디지털 변환기 ― 상기 시간-투-디지털 변환기는 전압 민감성 버퍼들을 포함하고, 상기 펄스 신호 및 상기 서플라이 전압에 기초하여 디지털 신호를 생성함 ―; 및
    상기 디지털 신호에 기초하여 전압 변화를 검출하는, 상기 시간-투-디지털 변환기에 커플링되는 제어기를 포함하는,
    전압 변화를 검출하기 위한 회로.
  2. 제 1 항에 있어서,
    상기 제어기는,
    상기 전압 변화가 전압 강하(voltage drop)일 때만 드룹 코드(droop code)를 생성하는,
    전압 변화를 검출하기 위한 회로.
  3. 제 2 항에 있어서,
    상기 제어기는,
    어떠한 부가적인 전압 강하도 기간 내에 발생하지 않는 경우 상기 드룹 코드를 리셋(reset)하는,
    전압 변화를 검출하기 위한 회로.
  4. 제 1 항에 있어서,
    상기 제어기는 프로세서에 대한 클록 신호를 생성하는 위상-동기 루프에 커플링되고, 상기 제어기는 상기 전압 변화에 기초하여 상기 클록 신호의 주파수를 조정하는,
    전압 변화를 검출하기 위한 회로.
  5. 제 4 항에 있어서,
    상기 제어기는,
    슬레이브 전압-제어식 발진기(slave voltage-controlled oscillator)로부터의 주입 신호(injection signal)를 스위칭 오프하고 가변 전류 소스를 조정함으로써 상기 클록 신호의 주파수를 조정하는,
    전압 변화를 검출하기 위한 회로.
  6. 제 1 항에 있어서,
    상기 제어기는,
    상기 서플라이 둔감성 펄스 생성기로부터의 상기 펄스 신호를 조정하기 위해 교정 코드를 생성하는,
    전압 변화를 검출하기 위한 회로.
  7. 제 6 항에 있어서,
    상기 제어기는,
    상기 디지털 신호가 범위 내에 있을 때까지 상기 교정 코드를 증가시킴으로써 상기 교정 코드를 생성하는,
    전압 변화를 검출하기 위한 회로.
  8. 제 1 항에 있어서,
    상기 서플라이 둔감성 펄스 생성기는,
    주파수-분할된 클록 신호에 기초하여 상기 펄스 신호를 생성하는,
    전압 변화를 검출하기 위한 회로.
  9. 제 1 항에 있어서,
    상기 디지털 신호는,
    온도계 코드(thermometer code)를 포함하는,
    전압 변화를 검출하기 위한 회로.
  10. 제 9 항에 있어서,
    상기 제어기는,
    상기 온도계 코드를 4-비트 수로 디코딩하는 디코더를 포함하는,
    전압 변화를 검출하기 위한 회로.
  11. 회로에 의해 전압 변화를 검출하기 위한 방법으로서,
    서플라이 둔감성 펄스 생성기에 의해 펄스 신호를 생성하는 단계 ― 상기 펄스 신호는 서플라이 전압의 변동들에 둔감함 ―;
    상기 펄스 신호 및 상기 서플라이 전압에 기초하여 시간-투-디지털 변환기에 의해 디지털 신호를 생성하는 단계 ― 상기 시간-투-디지털 변환기는 전압 민감성 버퍼들을 포함함 ―; 및
    상기 디지털 신호에 기초하여 전압 변화를 검출하는 단계를 포함하는,
    회로에 의해 전압 변화를 검출하기 위한 방법.
  12. 제 11 항에 있어서,
    상기 전압 변화가 전압 강하일 때만 드룹 코드를 생성하는 단계를 더 포함하는,
    회로에 의해 전압 변화를 검출하기 위한 방법.
  13. 제 12 항에 있어서,
    어떠한 부가적인 전압 강하도 기간 내에 발생하지 않는 경우 상기 드룹 코드를 리셋하는 단계를 더 포함하는,
    회로에 의해 전압 변화를 검출하기 위한 방법.
  14. 제 11 항에 있어서,
    상기 전압 변화에 기초하여 프로세서에 대한 클록 신호의 주파수를 조정하는 단계를 더 포함하는,
    회로에 의해 전압 변화를 검출하기 위한 방법.
  15. 제 14 항에 있어서,
    상기 클록 신호의 주파수를 조정하는 단계는,
    슬레이브 전압-제어식 발진기로부터의 주입 신호를 스위칭 오프하고 가변 전류 소스를 조정하는 단계를 포함하는,
    회로에 의해 전압 변화를 검출하기 위한 방법.
  16. 제 11 항에 있어서,
    상기 서플라이 둔감성 펄스 생성기로부터의 상기 펄스 신호를 조정하기 위해 교정 코드를 생성하는 단계를 더 포함하는,
    회로에 의해 전압 변화를 검출하기 위한 방법.
  17. 제 16 항에 있어서,
    상기 교정 코드를 생성하는 단계는,
    상기 디지털 신호가 범위 내에 있을 때까지 상기 교정 코드를 증가시키는 단계를 포함하는,
    회로에 의해 전압 변화를 검출하기 위한 방법.
  18. 제 11 항에 있어서,
    상기 펄스 신호는,
    주파수-분할된 클록 신호에 기초하여 생성되는,
    회로에 의해 전압 변화를 검출하기 위한 방법.
  19. 제 11 항에 있어서,
    상기 디지털 신호는,
    온도계 코드를 포함하는,
    회로에 의해 전압 변화를 검출하기 위한 방법.
  20. 제 19 항에 있어서,
    상기 온도계 코드를 4-비트 수로 디코딩하는 단계
    를 더 포함하는,
    회로에 의해 전압 변화를 검출하기 위한 방법.
  21. 전압 변화를 검출하기 위한 유형의(tangible) 컴퓨터-판독 가능한 매체로서,
    명령들을 갖고,
    상기 명령들은,
    회로로 하여금, 서플라이 둔감성 펄스 생성기에 의해 펄스 신호를 생성하게 하기 위한 코드 ― 상기 펄스 신호는 서플라이 전압의 변동들에 둔감함 ―;
    상기 회로로 하여금, 상기 펄스 신호 및 상기 서플라이 전압에 기초하여 시간-투-디지털 변환기에 의해 디지털 신호를 생성하게 하기 위한 코드 ― 상기 시간-투-디지털 변환기는 전압 민감성 버퍼들을 포함함 ―; 및
    상기 회로로 하여금, 상기 디지털 신호에 기초하여 전압 변화를 검출하게 하기 위한 코드를 포함하는,
    유형의 컴퓨터-판독 가능한 매체.
  22. 제 21 항에 있어서,
    상기 명령들은,
    상기 회로로 하여금, 상기 전압 변화가 전압 강하일 때만 드룹 코드를 생성하게 하기 위한 코드를 더 포함하는,
    유형의 컴퓨터-판독 가능한 매체.
  23. 제 22 항에 있어서,
    상기 명령들은,
    상기 회로로 하여금, 어떠한 부가적인 전압 강하도 기간 내에 발생하지 않는 경우 상기 드룹 코드를 리셋하게 하기 위한 코드를 더 포함하는,
    유형의 컴퓨터-판독 가능한 매체.
  24. 제 21 항에 있어서,
    상기 명령들은,
    상기 회로로 하여금, 상기 전압 변화에 기초하여 프로세서에 대한 클록 신호의 주파수를 조정하게 하기 위한 코드를 더 포함하는,
    유형의 컴퓨터-판독 가능한 매체.
  25. 제 21 항에 있어서,
    상기 명령들은,
    상기 회로로 하여금, 상기 서플라이 둔감성 펄스 생성기로부터의 상기 펄스 신호를 조정하기 위해 교정 코드를 생성하게 하기 위한 코드를 더 포함하는,
    유형의 컴퓨터-판독 가능한 매체.
  26. 전압 변화를 검출하기 위한 장치로서,
    서플라이 전압의 변동들에 둔감한 펄스 신호를 생성하기 위한 수단;
    상기 펄스 신호 및 상기 서플라이 전압에 기초하여 디지털 신호를 생성하기 위한 수단 ― 상기 디지털 신호를 생성하기 위한 수단은 전압 민감성 버퍼들을 포함함 ―; 및
    상기 디지털 신호에 기초하여 전압 변화를 검출하기 위한 수단을 포함하는,
    전압 변화를 검출하기 위한 장치.
  27. 제 26 항에 있어서,
    상기 전압 변화가 전압 강하일 때만 드룹 코드를 생성하기 위한 수단을 더 포함하는,
    전압 변화를 검출하기 위한 장치.
  28. 제 27 항에 있어서,
    어떠한 부가적인 전압 강하도 기간 내에 발생하지 않는 경우 상기 드룹 코드를 리셋하기 위한 수단을 더 포함하는,
    전압 변화를 검출하기 위한 장치.
  29. 제 26 항에 있어서,
    상기 전압 변화에 기초하여 프로세서에 대한 클록 신호의 주파수를 조정하기 위한 수단을 더 포함하는,
    전압 변화를 검출하기 위한 장치.
  30. 제 26 항에 있어서,
    상기 펄스 신호를 조정하기 위해 교정 코드를 생성하기 위한 수단을 더 포함하는,
    전압 변화를 검출하기 위한 장치.
KR1020147026138A 2012-02-21 2013-02-21 시간-투-디지털 변환기를 이용하여 전압 변화를 검출하기 위한 회로, 장치, 방법 및 유형의 컴퓨터-판독 가능한 매체 KR101561520B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/401,296 US8669794B2 (en) 2012-02-21 2012-02-21 Circuit for detecting a voltage change using a time-to-digital converter
US13/401,296 2012-02-21
PCT/US2013/027194 WO2013126611A1 (en) 2012-02-21 2013-02-21 A circuit for detecting a voltage change using a time-to-digital converter

Publications (2)

Publication Number Publication Date
KR20140129213A KR20140129213A (ko) 2014-11-06
KR101561520B1 true KR101561520B1 (ko) 2015-10-19

Family

ID=47780211

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147026138A KR101561520B1 (ko) 2012-02-21 2013-02-21 시간-투-디지털 변환기를 이용하여 전압 변화를 검출하기 위한 회로, 장치, 방법 및 유형의 컴퓨터-판독 가능한 매체

Country Status (6)

Country Link
US (1) US8669794B2 (ko)
EP (1) EP2817643B1 (ko)
JP (1) JP5823638B2 (ko)
KR (1) KR101561520B1 (ko)
CN (1) CN104136928B (ko)
WO (1) WO2013126611A1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5552514B2 (ja) * 2012-05-19 2014-07-16 株式会社半導体理工学研究センター Ｔｄ変換器及びａｄ変換器
US9118371B2 (en) * 2013-05-21 2015-08-25 Mediatek Inc. Digital transmitter and method for compensating mismatch in digital transmitter
PL227657B1 (pl) * 2013-08-30 2018-01-31 Univ Jagiellonski Sposób pomiaru parametrów sygnału analogowego oraz urządzenie do pomiaru parametrów sygnału analogowego
US9847676B2 (en) * 2013-09-27 2017-12-19 Intel IP Corporation Power saving technique for digital to time converters
KR20150133941A (ko) * 2014-05-20 2015-12-01 삼성디스플레이 주식회사 전원 공급 장치 및 전원 공급 장치 구동방법
ES2834633T3 (es) * 2014-10-10 2021-06-18 Xiaohua Luo Dispositivo de cómputo y unidad de accionamiento de LED activada por señal de flanco de cable de alimentación
US9490808B2 (en) * 2014-12-01 2016-11-08 Mediatek Inc. Sensing circuit
WO2016134319A1 (en) 2015-02-19 2016-08-25 Enphase Energy, Inc. Method and apparatus for time-domain droop control with integrated phasor current control
US9851730B2 (en) * 2015-04-10 2017-12-26 Qualcomm Incorporated Voltage droop control
KR102327339B1 (ko) 2015-05-06 2021-11-16 삼성전자주식회사 집적 회로와 이를 포함하는 컴퓨팅 장치
US9866208B2 (en) 2015-06-15 2018-01-09 Microsoft Technology Lincensing, LLC Precision measurements and calibrations for timing generators
JP6533135B2 (ja) 2015-09-16 2019-06-19 ルネサスエレクトロニクス株式会社 半導体装置
KR102512819B1 (ko) 2016-04-19 2023-03-23 삼성전자주식회사 딜레이 코드를 발생하는 전압 모니터
CN106019923B (zh) * 2016-05-18 2018-11-13 中国科学技术大学 一种基于fpga的时间数字变换器
US9628089B1 (en) 2016-06-24 2017-04-18 Qualcomm Incorporated Supply voltage tracking clock generator in adaptive clock distribution systems
CN106066599B (zh) * 2016-07-15 2018-10-12 中国地震局地震研究所 用于三维激光扫描仪的精密时间测量系统
GB2560045B (en) * 2017-02-28 2019-10-30 Cirrus Logic Int Semiconductor Ltd Amplifiers
US10423182B2 (en) * 2017-04-04 2019-09-24 Intel Corporation Self-referenced droop detector circuitry
JP6886903B2 (ja) * 2017-09-15 2021-06-16 ラピスセミコンダクタ株式会社 電池監視装置及び電池監視システム
CN110672907B (zh) * 2018-07-03 2021-09-21 东元电机股份有限公司 电力电子元件的电压响应测试方法
CN110289656B (zh) * 2019-07-04 2023-05-16 大唐恩智浦半导体有限公司 电池管理电路及电池模块
US11789076B2 (en) 2019-11-12 2023-10-17 Mediatek Inc. Apparatus and method of monitoring chip process variation and performing dynamic adjustment for multi-chip system by pulse width
CN111025884B (zh) * 2019-12-08 2021-10-26 复旦大学 两步式高速动态时间数字转换器
US11442082B2 (en) * 2019-12-23 2022-09-13 Graphcore Limited Droop detection
TWI729742B (zh) * 2020-03-23 2021-06-01 友達光電股份有限公司 顯示裝置
US11132010B1 (en) 2020-06-18 2021-09-28 Apple Inc. Power down detection for non-destructive isolation signal generation
US11196435B1 (en) 2020-09-08 2021-12-07 Apple Inc. Anti-aliasing techniques for time-to-digital converters
US11249530B1 (en) 2020-11-25 2022-02-15 Qualcomm Incorporated Adaptive voltage controller
CN115267304A (zh) * 2021-04-30 2022-11-01 脸萌有限公司 供电电压检测器、供电电压检测装置、系统和介质
CN113787845B (zh) * 2021-09-17 2023-03-07 上海商米科技集团股份有限公司 一种打印机的电源控制电路、方法和打印机
US11742868B1 (en) * 2022-02-22 2023-08-29 Micron Technology, Inc. Time to digital circuitry with error protection scheme
TWI804290B (zh) * 2022-04-26 2023-06-01 開曼群島商臉萌有限公司 供電電壓檢測器、供電電壓檢測裝置、系統和介質
KR20240030473A (ko) 2022-08-31 2024-03-07 삼성전자주식회사 디지털 드룹 검출기, 반도체 장치, 그리고 그것의 켈리브레이션 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110074398A1 (en) * 2009-09-25 2011-03-31 Barton Aaron M Methods and sytems to detect voltage changes within integrated circuits
JP2011526752A (ja) * 2008-07-02 2011-10-13 エスティー‐エリクソン、ソシエテ、アノニム 時間デジタル変換器を有する回路および位相測定方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63292820A (ja) * 1987-05-26 1988-11-30 Matsushita Electric Works Ltd パルス発生回路
JPH0949868A (ja) * 1995-06-01 1997-02-18 Rohm Co Ltd 電池切れ検出装置、これを有する電源回路およびこの電源回路を有する携帯用機器
JPH1013222A (ja) * 1996-06-26 1998-01-16 Sony Corp Ｐｌｌ回路
US6411142B1 (en) * 2000-12-06 2002-06-25 Ati International, Srl Common bias and differential structure based DLL with fast lockup circuit and current range calibration for process variation
US6670800B2 (en) * 2002-05-08 2003-12-30 Intel Corporation Timing variation measurements
JP2004096493A (ja) * 2002-08-30 2004-03-25 Nec Electronics Corp パルス発生回路及び半導体装置
US6922111B2 (en) 2002-12-20 2005-07-26 Intel Corporation Adaptive frequency clock signal
US8284886B2 (en) * 2003-01-17 2012-10-09 Texas Instruments Incorporated Radio frequency built-in self test for quality monitoring of local oscillator and transmitter
US6882238B2 (en) 2003-03-21 2005-04-19 Intel Corporation Method and apparatus for detecting on-die voltage variations
US7123063B2 (en) * 2004-04-28 2006-10-17 Broadcom Corporation Supply tracking clock multiplier
JP4442508B2 (ja) 2005-04-28 2010-03-31 株式会社デンソー Ａ／ｄ変換装置
KR100852180B1 (ko) 2006-11-24 2008-08-13 삼성전자주식회사 타임투디지털컨버터
US7478011B2 (en) * 2006-12-19 2009-01-13 International Business Machines Corporation Method and system for measuring signal characteristics of data signals transmitted between integrated circuit chips
JP4420094B2 (ja) * 2007-09-26 2010-02-24 ソニー株式会社 Ｐｌｌ回路
US7667529B2 (en) * 2007-11-07 2010-02-23 Orlando Consuelo Charge pump warm-up current reduction
US7855933B2 (en) * 2008-01-08 2010-12-21 Hynix Semiconductor Inc. Clock synchronization circuit and operation method thereof
JP4443616B2 (ja) 2008-03-07 2010-03-31 株式会社半導体理工学研究センター 時間デジタル変換回路
US8204107B2 (en) * 2008-04-09 2012-06-19 National Semiconductor Corporation Bandwidth reduction mechanism for polar modulation
US8164369B2 (en) 2008-11-12 2012-04-24 Qualcomm Incorporated Techniques for minimizing control voltage noise due to charge pump leakage in phase locked loop circuits
TWI364169B (en) 2008-12-09 2012-05-11 Sunplus Technology Co Ltd All digital phase locked loop circuit
US8076960B2 (en) 2009-04-29 2011-12-13 Qualcomm Incorporated Digital phase-locked loop with two-point modulation using an accumulator and a phase-to-digital converter
JP5466874B2 (ja) * 2009-05-13 2014-04-09 オリンパス株式会社 固体撮像装置
JP2011004248A (ja) * 2009-06-19 2011-01-06 Fujitsu Ltd 半導体集積回路
US8228106B2 (en) 2010-01-29 2012-07-24 Intel Mobile Communications GmbH On-chip self calibrating delay monitoring circuitry
JP5263791B2 (ja) * 2010-02-08 2013-08-14 ルネサスエレクトロニクス株式会社 半導体装置
GB201003030D0 (en) * 2010-02-23 2010-04-07 Icera Inc Digital frequency locked loop
JP2011176521A (ja) * 2010-02-24 2011-09-08 Mitsubishi Electric Corp Ｐｌｌ回路のジッタ補正装置
JP5501070B2 (ja) * 2010-03-31 2014-05-21 本田技研工業株式会社 電源電圧保護装置、及び、電源電圧保護方法
JP5540901B2 (ja) * 2010-06-01 2014-07-02 ソニー株式会社 積分型ａ／ｄ変換器、積分型ａ／ｄ変換方法、固体撮像素子、およびカメラシステム
US8294525B2 (en) * 2010-06-18 2012-10-23 International Business Machines Corporation Technique for linearizing the voltage-to-frequency response of a VCO
TWI445936B (zh) * 2011-06-03 2014-07-21 Univ Nat Taiwan Science Tech 支持單點校正之溫度感測系統
KR101787720B1 (ko) * 2011-08-19 2017-10-18 건국대학교 산학협력단 주파수 편이 변조 방식의 디지털 위상 동기 루프 회로 장치 및 그 제어 방법
JP5684076B2 (ja) * 2011-09-06 2015-03-11 株式会社日立製作所 アナログデジタル変換器及び無線受信機

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011526752A (ja) * 2008-07-02 2011-10-13 エスティー‐エリクソン、ソシエテ、アノニム 時間デジタル変換器を有する回路および位相測定方法
US20110074398A1 (en) * 2009-09-25 2011-03-31 Barton Aaron M Methods and sytems to detect voltage changes within integrated circuits

Also Published As

Publication number Publication date
WO2013126611A1 (en) 2013-08-29
EP2817643A1 (en) 2014-12-31
CN104136928A (zh) 2014-11-05
JP5823638B2 (ja) 2015-11-25
CN104136928B (zh) 2016-05-04
EP2817643B1 (en) 2018-12-19
US8669794B2 (en) 2014-03-11
JP2015514967A (ja) 2015-05-21
KR20140129213A (ko) 2014-11-06
US20130214831A1 (en) 2013-08-22

Similar Documents

Publication Publication Date Title
KR101561520B1 (ko) 시간-투-디지털 변환기를 이용하여 전압 변화를 검출하기 위한 회로, 장치, 방법 및 유형의 컴퓨터-판독 가능한 매체
US10615810B2 (en) Integrated circuit comprising circuitry to determine settings for an injection-locked oscillator
US9564883B1 (en) Circuitry and method for timing speculation via toggling functional critical paths
US7821310B2 (en) DLL circuit having duty cycle correction and method of controlling the same
US9838025B1 (en) Method for reducing lock time in a closed loop clock signal generator
US7129800B2 (en) Compensation technique to mitigate aging effects in integrated circuit components
US8264294B2 (en) Semiconductor device having on-chip oscillator for producing clock signal
JP2007017158A (ja) テスト回路、遅延回路、クロック発生回路、及び、イメージセンサ
US9077351B2 (en) All-digital phase-locked loop for adaptively controlling closed-loop bandwidth, method of operating the same, and devices including the same
WO2006074301A2 (en) Low power method of monitoring and of responsively initiating higher powered intelligent response to detected change of condition
US20160359476A1 (en) Method for reduced power clock frequency monitoring
JP5130904B2 (ja) 電子回路装置及び電子回路装置の制御方法
US7459955B2 (en) Integrated circuit temperature sensing method
KR20150128147A (ko) 듀티 사이클 감지 회로 및 이를 구비하는 반도체 집적 회로 장치
US8102158B2 (en) Phase synchronization circuit
US20140204974A1 (en) Temperature sensor and temperature sensing method
KR101866486B1 (ko) 온도 감지 회로
US9379716B2 (en) Electronic circuit, method of controlling electronic circuit, and electronic apparatus
CN107645288A (zh) 用于产生脉冲的电子电路、方法及电子装置
JP4641045B2 (ja) 半導体集積回路及びマイクロコンピュータ
WO2011021276A1 (ja) 温度検出装置、情報処理装置および温度検出装置の制御方法
US8907732B2 (en) Oscillation frequency regulating circuit and method
JP2009271941A5 (ko)
US9395747B1 (en) Method for calibrating a clock signal generator in a reduced power state
US20180137929A1 (en) Wear sensor and method of operation for a memory device

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180928

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190924

Year of fee payment: 5