JP2015216250A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2015216250A
JP2015216250A JP2014098440A JP2014098440A JP2015216250A JP 2015216250 A JP2015216250 A JP 2015216250A JP 2014098440 A JP2014098440 A JP 2014098440A JP 2014098440 A JP2014098440 A JP 2014098440A JP 2015216250 A JP2015216250 A JP 2015216250A
Authority
JP
Japan
Prior art keywords
metal
layer
molten metal
layer containing
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014098440A
Other languages
English (en)
Other versions
JP6379650B2 (ja
Inventor
今泉 延弘
Nobuhiro Imaizumi
延弘 今泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2014098440A priority Critical patent/JP6379650B2/ja
Publication of JP2015216250A publication Critical patent/JP2015216250A/ja
Application granted granted Critical
Publication of JP6379650B2 publication Critical patent/JP6379650B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】溶融金属を含む層の全体が確実に合金化されるようにして、エレクトロマイグレーションに対する耐性を十分に向上させ、品質及び信頼性を向上させる。【解決手段】第1電極パッド3を有する第1半導体チップ1と、第2電極パッド4を有する第2半導体チップ2又は回路基板とを接合する工程を、第1及び第2電極パッドの一方の上に第1金属を含む第1端子5、第1溶融金属を含む層7、第3金属を含む層9が設けられ、他方の上に第2金属を含む第2端子6、第2溶融金属を含む層8が設けられた状態で、第3金属を含む層と第2溶融金属を含む層とが対向するように、第1半導体チップと第2半導体チップ又は回路基板とを位置合わせする工程と、第1及び第2溶融金属を含む層を溶融し、荷重を印加して第3金属を含む層を第1及び第2溶融金属を含む層の中に押し込んで、第1及び第2溶融金属と第1、第2及び第3金属とを合金化する工程とを含むものとする。【選択図】図2

Description

本発明は、半導体装置の製造方法に関する。
従来、半導体チップ同士を接合して、あるいは、半導体チップと回路基板を接合して、半導体装置を製造する場合、これらを接合するのに、例えば、はんだバンプ構造、柱状金属端子上にはんだ層を設けた柱状バンプ構造などが用いられている。
また、柱状バンプ構造を、高融点金属層とはんだ層とが積層された構造とし、はんだの割合を多くして、実装時のストレスを緩和し、バンプが破壊されるのを防ぐようにしたものもある。
特開2010−27849号公報
ところで、上述のようなバンプ構造が微細になると、電流密度が高くなり、接合部分に用いられているはんだ層にエレクトロマイグレーションと呼ばれる現象が発生し、破断してしまうおそれがある。
このような事態を防止すべく、はんだ層などの溶融金属を含む層を合金化し、高融点化することで、エレクトロマイグレーションに対する耐性を向上させることが考えられる。
しかしながら、溶融金属を含む層の全体を確実に合金化するのは難しく、図4に示すように、合金化されずに溶融金属(図4中、符号Aで示す)が残存してしまったり、ボイド(図4中、符号Bで示す)が発生してしまったりする場合があり、エレクトロマイグレーションに対する耐性を十分に向上させることが難しい。
そこで、溶融金属を含む層の全体が確実に合金化されるようにして、エレクトロマイグレーションに対する耐性を十分に向上させ、品質及び信頼性を向上させたい。
本半導体装置の製造方法は、第1電極パッドを有する第1半導体チップと、第2電極パッドを有する第2半導体チップ又は回路基板とを接合する工程を含み、接合工程は、第1電極パッド及び第2電極パッドの一方の上に第1金属を含む第1端子、第1端子上に第1溶融金属を含む層、第1溶融金属を含む層上に第3金属を含む層が設けられ、第1電極パッド及び第2電極パッドの他方の上に第2金属を含む第2端子、第2端子上に第2溶融金属を含む層が設けられた状態で、第3金属を含む層と第2溶融金属を含む層とが対向するように、第1半導体チップと第2半導体チップ又は回路基板とを位置合わせする工程と、第1溶融金属を含む層及び第2溶融金属を含む層を溶融し、荷重を印加して第3金属を含む層を第1溶融金属を含む層及び第2溶融金属を含む層の中に押し込んで、第1溶融金属及び第2溶融金属と第1金属、第2金属及び第3金属とを合金化する工程とを含む。
したがって、本半導体装置の製造方法によれば、溶融金属を含む層の全体が確実に合金化され、エレクトロマイグレーションに対する耐性が十分に向上し、品質及び信頼性が向上するという利点がある。
(A)〜(E)は、本実施形態にかかる半導体装置の製造方法を説明するための模式図であり、(A)〜(D)は断面図であり、(E)は斜視図である。 (A)〜(D)は、本実施形態の変形例にかかる半導体装置の製造方法を説明するための模式的断面図である。 (A)〜(E)は、本実施形態の変形例にかかる半導体装置の製造方法を説明するための模式図であり、(A)〜(C)は断面図であり、(D)は斜視図であり、(E)は合金化した部分を拡大して示す断面図である。 一般的な接合を行なう半導体装置の製造方法における課題を説明するための図である。 (A)〜(C)は、一般的な接合を行なう半導体装置の製造方法を説明するための模式的断面図である。
以下、図面により、本発明の実施の形態にかかる半導体装置の製造方法について、図1〜図5を参照しながら説明する。
本実施形態にかかる半導体装置の製造方法は、半導体チップ同士を接合して、あるいは、半導体チップと回路基板を接合して、半導体装置を製造する方法である。
本実施形態では、半導体装置の製造方法は、第1電極パッドを有する第1半導体チップと、第2電極パッドを有する第2半導体チップ又は回路基板とを接合する工程(接合工程)を含む。なお、接合工程は、これらを接続する工程であるため、接続工程ともいう。また、半導体チップを半導体素子ともいう。
そして、この接合工程は、第1電極パッド及び第2電極パッドの一方の上に第1金属を含む第1端子、第1端子上に第1溶融金属を含む層、第1溶融金属を含む層上に第3金属を含む層が設けられ、第1電極パッド及び第2電極パッドの他方の上に第2金属を含む第2端子、第2端子上に第2溶融金属を含む層が設けられた状態で、第3金属を含む層と第2溶融金属を含む層とが対向するように、第1半導体チップと第2半導体チップ又は回路基板とを位置合わせする工程(位置合わせ工程)と、第1溶融金属を含む層及び第2溶融金属を含む層を溶融し、荷重を印加して第3金属を含む層を第1溶融金属を含む層及び第2溶融金属を含む層の中に押し込んで、第1溶融金属及び第2溶融金属と第1金属、第2金属及び第3金属とを合金化する工程(合金化工程)とを含む[図2(A)〜図2(D)参照]。
また、位置合わせ工程において、さらに、第2溶融金属を含む層上に第4金属を含む層が設けられた状態で、第3金属を含む層と第4金属を含む層とが対向するように、第1半導体チップと第2半導体チップ又は回路基板とを位置合わせし、合金化工程において、第1溶融金属を含む層及び第2溶融金属を含む層を溶融し、荷重を印加して第3金属を含む層及び第4金属を含む層を第1溶融金属を含む層及び第2溶融金属を含む層の中に押し込んで、第1溶融金属及び第2溶融金属と第1金属、第2金属、第3金属及び第4金属とを合金化するのが好ましい[図1(A)〜図1(E)、図3(A)〜図3(E)参照]。
以下、第1電極パッドを有する第1半導体チップと第2電極パッドを有する第2半導体チップとを接合する工程を含む半導体装置の製造方法であって、第1半導体チップに第3金属を含む層として第1高融点金属層が設けられているとともに、第2半導体チップに第4金属を含む層として第2高融点金属層が設けられている場合を例に挙げて、図1(A)〜図1(E)を参照しながら説明する。
ここでは、まず、図1(A)に示すように、第1半導体チップ1及び第2半導体チップ2のそれぞれに備えられる電極パッド3,4上に金属端子5,6を設け、金属端子5,6上に溶融金属層7,8を設け、溶融金属層7,8上に高融点金属層9,10を設ける。
つまり、第1半導体チップ1に備えられる第1電極パッド3上に、第1金属を含む第1端子である第1金属端子5を設け、この第1金属端子5上に、第1溶融金属を含む層である第1溶融金属層7を設け、この第1溶融金属層7上に、第3金属を含む層である第1高融点金属層9を設ける。
ここで、第1金属端子5は、第1溶融金属と合金形成可能な金属材料からなる。ここでは、第1金属端子5は、第1溶融金属よりも融点の高い高融点な金属材料からなる高融点金属端子である。つまり、第1金属は、第1溶融金属よりも融点の高い高融点金属である。例えば、第1金属端子5はCu端子である。この場合、第1金属はCuである。なお、これに限られるものではなく、例えば、第1金属端子5は、Ni端子、Zn端子、W端子、Ag端子、Cu端子のいずれかであれば良い。この第1金属端子5は、第1金属を含む端子であれば良い。このため、第1金属端子5は、Niを含む端子、Znを含む端子、Wを含む端子、Agを含む端子、Cuを含む端子のいずれかであれば良い。このため、第1金属は、Ni、Zn、W、Ag、Cuのいずれかの金属であれば良い。例えば、第1金属端子5は、第1電極パッド3上に第1金属をめっきすることで形成することができる。
第1溶融金属層7は、金属接合(合金化接合)を行なうために用いられるものであり、一定の温度に達したら溶融する溶融金属層であって、例えば約350℃以下の温度で溶融しうる比較的低融点の溶融金属層である。例えば、第1溶融金属層7はSn−Agはんだ層である。この場合、第1溶融金属はSn−Agはんだである。なお、これに限られるものではなく、例えば、第1溶融金属層7は、Sn−Ag層、Sn−Ag−Cu層、Sn−Cu層、Sn−Pb層、Sn−Bi層、Sn−Zn層、Sn−Au層などのはんだ層(Snを含むはんだ層)、Sn層、In層のいずれかであれば良い。この第1溶融金属層7は、第1溶融金属を含む層であれば良い。このため、第1溶融金属層7は、Sn−Agを含む層、Sn−Ag−Cuを含む層、Sn−Cuを含む層、Sn−Pbを含む層、Sn−Biを含む層、Sn−Znを含む層、Sn−Auを含む層などのはんだを含む層(Snを含むはんだ層)、Snを含む層、Inを含む層のいずれかであれば良い。このため、第1溶融金属は、例えば、Sn−Ag、Sn−Ag−Cu、Sn−Cu、Sn−Pb、Sn−Bi、Sn−Zn、Sn−Auなどのはんだ(Snを含むはんだ)、Sn、Inのいずれかであれば良い。例えば、第1溶融金属層7は、第1金属端子5上に第1溶融金属をめっきすることで形成することができる。
第1高融点金属層9は、第1溶融金属を合金化するために用いられるものであり、第1溶融金属と合金形成可能な金属材料からなる。ここでは、第1高融点金属層9は、第1溶融金属よりも融点の高い高融点な金属材料からなる高融点金属層(第3金属層)である。つまり、第1高融点金属(第3金属)は、第1溶融金属よりも融点の高い高融点金属である。例えば、第1高融点金属層9はNi層である。この場合、第1高融点金属はNiである。なお、これに限られるものではなく、例えば、第1高融点金属層9は、Ni層、Zn層、W層、Ag層、Cu層のいずれかであれば良い。この第1高融点金属層9は、第1高融点金属を含む層であれば良い。このため、第1高融点金属層9は、Niを含む層、Znを含む層、Wを含む層、Agを含む層、Cuを含む層のいずれかであれば良い。例えば、第1高融点金属層9は、第1高融点金属が樹脂中に混合されたもの、即ち、第1高融点金属が混合されたペースト状のもの(例えばAgペーストなど)によって形成されたものであっても良い。このため、第1高融点金属は、Ni、Zn、W、Ag、Cuのいずれかの金属であれば良い。例えば、第1高融点金属層9は、第1溶融金属層7上に第1高融点金属をめっきすることで形成することができる。なお、第1高融点金属は、第1金属と同じであっても異なっていても良い。
なお、第1金属及び第3金属はCu、Ag、Znとし、第1溶融金属はSnを含むはんだ又はSnとするのが好ましい。これにより、金属拡散速度が速くなるため、後述の合金化工程にかかる時間を短縮し、生産性を向上させることが可能となる。
また、第3金属はNi、Zn、Wのいずれかの金属とするのが好ましい。これにより、合金化した場合に体積収縮があまり起きないようにすることができ、応力を緩和することが可能となる。
また、第2半導体チップ2に備えられる第2電極パッド4上に、第2金属を含む第2端子である第2金属端子6を設け、この第2金属端子6上に、第2溶融金属を含む層である第2溶融金属層8を設け、この第2溶融金属層8上に、第4金属を含む層である第2高融点金属層10を設ける。
ここで、第2金属端子6は、第2溶融金属と合金形成可能な金属材料からなる。ここでは、第2金属端子6は、第2溶融金属よりも融点の高い高融点な金属材料からなる高融点金属端子である。つまり、第2金属は、第2溶融金属よりも融点の高い高融点金属である。例えば、第2金属端子6はCu端子である。この場合、第2金属はCuである。なお、これに限られるものではなく、例えば、第2金属端子6は、Ni端子、Zn端子、W端子、Ag端子、Cu端子のいずれかであれば良い。この第2金属端子6は、第2金属を含む端子であれば良い。このため、第2金属端子6は、Niを含む端子、Znを含む端子、Wを含む端子、Agを含む端子、Cuを含む端子のいずれかであれば良い。このため、第2金属は、Ni、Zn、W、Ag、Cuのいずれかの金属であれば良い。例えば、第2金属端子6は、第2電極パッド4上に第2金属をめっきすることで形成することができる。なお、第2金属は、第1金属と同じであっても異なっていても良い。
第2溶融金属層8は、金属接合(合金化接合)を行なうために用いられるものであり、一定の温度に達したら溶融する溶融金属層であって、例えば約350℃以下の温度で溶融しうる比較的低融点の溶融金属層である。例えば、第2溶融金属層8はSn−Agはんだ層である。この場合、第2溶融金属はSn−Agはんだである。なお、これに限られるものではなく、例えば、第2溶融金属層8は、Sn−Ag層、Sn−Ag−Cu層、Sn−Cu層、Sn−Pb層、Sn−Bi層、Sn−Zn層、Sn−Au層などのはんだ層(Snを含むはんだ層)、Sn層、In層のいずれかであれば良い。この第2溶融金属層8は、第2溶融金属を含む層であれば良い。このため、第2溶融金属層8は、Sn−Agを含む層、Sn−Ag−Cuを含む層、Sn−Cuを含む層、Sn−Pbを含む層、Sn−Biを含む層、Sn−Znを含む層、Sn−Auを含む層などのはんだを含む層(Snを含むはんだ層)、Snを含む層、Inを含む層のいずれかであれば良い。このため、第2溶融金属は、例えば、Sn−Ag、Sn−Ag−Cu、Sn−Cu、Sn−Pb、Sn−Bi、Sn−Zn、Sn−Auなどのはんだ(Snを含むはんだ)、Sn、Inのいずれかであれば良い。例えば、第2溶融金属層8は、第2金属端子6上に第2溶融金属をめっきすることで形成することができる。なお、第2溶融金属は、第1溶融金属と同じであっても異なっていても良い。
第2高融点金属層10は、第2溶融金属を合金化するために用いられるものであり、第2溶融金属と合金形成可能な金属材料からなる。ここでは、第2高融点金属層10は、第2溶融金属よりも融点の高い高融点な金属材料からなる高融点金属層(第4金属層)である。つまり、第2高融点金属(第4金属)は、第2溶融金属よりも融点の高い高融点金属である。例えば、第2高融点金属層10はNi層である。この場合、第2高融点金属はNiである。なお、これに限られるものではなく、例えば、第2高融点金属層10は、Ni層、Zn層、W層、Ag層、Cu層のいずれかであれば良い。この第2高融点金属層10は、第2高融点金属を含む層であれば良い。このため、第2高融点金属層10は、Niを含む層、Znを含む層、Wを含む層、Agを含む層、Cuを含む層のいずれかであれば良い。例えば、第2高融点金属層10は、第2高融点金属が樹脂中に混合されたもの、即ち、第2高融点金属が混合されたペースト状のもの(例えばAgペーストなど)によって形成されたものであっても良い。このため、第2高融点金属は、Ni、Zn、W、Ag、Cuのいずれかの金属であれば良い。例えば、第2高融点金属層10は、第2溶融金属層8上に第2高融点金属をめっきすることで形成することができる。なお、第2高融点金属は、第2金属と同じであっても異なっていても良い。また、第2高融点金属は、第1高融点金属と同じであっても異なっていても良い。
なお、第2金属及び第4金属はCu、Ag、Znとし、第2溶融金属はSnを含むはんだ又はSnとするのが好ましい。これにより、金属拡散速度が速くなるため、後述の合金化工程にかかる時間を短縮し、生産性を向上させることが可能となる。
また、第4金属はNi、Zn、Wのいずれかの金属とするのが好ましい。これにより、合金化した場合に体積収縮があまり起きないようにすることができ、応力を緩和することが可能となる。
このようにして、第1半導体チップ1及び第2半導体チップ2のそれぞれに備えられる電極パッド3,4上に、金属端子5,6、溶融金属層7,8、高融点金属層9,10を設ける。
なお、第1半導体チップ1及び第2半導体チップ2のそれぞれに備えられる電極パッド3,4上に設けられた、金属端子5,6、溶融金属層7,8及び高融点金属層9,10の全体をまとめて、柱状端子、突起状端子、接合端子又は接続端子ともいう。また、接続端子に加わる応力を緩和したり、接続端子の下部にある電極パッドに加わる電流集中による接続不具合を防止したりするため、金属端子5,6の高さは、特に限定はしないが端子幅に対するアスペクト比が1以上になるようにするのが好ましい。また、金属端子5,6は、単一の金属からなるものでなくても良く、多層構造になっていても良い。例えば、Cu上に、溶融金属に対する金属拡散速度が遅いNiを積層した構造を有するものとしても良い。
次に、上述のようにして、電極パッド3,4上に金属端子5,6、溶融金属層7,8、高融点金属層9,10が設けられた、第1半導体チップ1と第2半導体チップ2とを位置合わせする。つまり、第1電極パッド3上に第1金属端子5、第1溶融金属層7、第1高融点金属層9が設けられた第1半導体チップ1と、第2電極パッド4上に第2金属端子6、第2溶融金属層8、第2高融点金属層10が設けられた第2半導体チップ2とを、第1高融点金属層9(第3金属層)と第2高融点金属層10(第4金属層)とが対向するように、位置合わせする(位置合わせ工程)。
次に、図1(B)〜図1(D)に示すように、第1溶融金属層7及び第2溶融金属層8を溶融し、荷重を印加して第1高融点金属層9(第3金属層)及び第2高融点金属層10(第4金属層)を第1溶融金属層7及び第2溶融金属層8の中に押し込んで、第1溶融金属層7に含まれる第1溶融金属及び第2溶融金属層8に含まれる第2溶融金属と第1金属端子5に含まれる第1金属、第2金属端子6に含まれる第2金属、第1高融点金属層9に含まれる第1高融点金属(第3金属)及び第2高融点金属層10に含まれる第2高融点金属(第4金属)とを合金化する(合金化工程)。
ここでは、図1(B)に示すように、第1半導体チップ1と第2半導体チップ2とを位置合わせし、第1高融点金属層9(第3金属層)と第2高融点金属層10(第4金属層)とが接した状態で、加熱することで、第1溶融金属層7及び第2溶融金属層8を溶融させる。ここで、第1溶融金属層7及び第2溶融金属層8の融点以上の温度になるように加熱することで、第1溶融金属層7及び第2溶融金属層8を溶融させることができる。
そして、図1(C)に示すように、上下方向に荷重を印加して(即ち、加圧して)、第1高融点金属層9(第3金属層)及び第2高融点金属層10(第4金属層)を、第1溶融金属層7及び第2溶融金属層8の中に押し込む。つまり、上下方向に荷重を印加して(即ち、加圧して)、第1高融点金属層9(第3金属層)を第1溶融金属層7の中に押し込むとともに、第2高融点金属層10(第4金属層)を第2溶融金属層8の中に押し込む。
このようにして、溶融金属を溶融させ、荷重を印加して高融点金属層9,10を溶融金属層7,8の中に押し込むことで、図1(D)に示すように、溶融金属と金属端子5,6に含まれる金属及び高融点金属層9,10に含まれる高融点金属とを合金化する。なお、図1(D)中、符号11は合金化した部分を示している。
特に、溶融させた溶融金属層7,8の中に高融点金属層9,10を押し込むことで、高融点金属層9,10の周囲に、溶融金属を回り込ませることができる。例えば、第1溶融金属及び第2溶融金属を、第1高融点金属層9の側面や第2高融点金属層10の側面に回り込ませ、第1高融点金属層9と第2高融点金属層10とが接触している箇所(接合界面)にまで入り込ませ、浸透させることができる。これにより、合金化を促進し、その時間を短縮でき、生産性を向上させることが可能である。
このような合金化工程は、例えばフリップチップボンダを用いて行なうことができる。しかしながら、フリップチップボンダを用いる場合、例えば一方の半導体チップの側から接続端子を局所的に加熱することになる。このため、合金化に時間がかかるため、量産性を考慮した場合、合金化にかかる時間をより短縮したい。
この場合、合金化工程において、第1溶融金属層7及び第2溶融金属層8を溶融し、荷重を印加して第1高融点金属層9(第3金属層)及び第2高融点金属層10(第4金属層)を第1溶融金属層7及び第2溶融金属層8の中に押し込み[図1(B)、図1(C)参照]、その後にリフロー処理を行なって合金化する[図1(D)参照]のが好ましい。なお、このようなリフロー処理を行なわずに、上述のようにして合金化しても良い。例えば、フリップチップボンダのみを用いて合金化しても良い。
ここで、リフロー処理では、第1溶融金属層7及び第2溶融金属層8を溶融し、荷重を印加して第1高融点金属層9及び第2高融点金属層10を第1溶融金属層7及び第2溶融金属層8の中に押し込んだ状態の第1半導体チップ1及び第2半導体チップ2を、例えばリフロー装置を用いて、全体的に加熱することで、合金化する。この場合、第1溶融金属層7及び第2溶融金属層8を溶融し、荷重を印加して第1高融点金属層9及び第2高融点金属層10を第1溶融金属層7及び第2溶融金属層8の中に押し込んだ状態で、一部が合金化し、第1半導体チップ1と第2半導体チップ2とは仮接合され、その後、全体的に加熱された際に、全体が合金化し、第1半導体チップ1と第2半導体チップ2とが本接合されることになる。
この場合、フリップチップボンダを用いて第1溶融金属層7及び第2溶融金属層8を溶融させる際には、第1高融点金属層9及び第2高融点金属層10を、第1溶融金属層7及び第2溶融金属層8の中に押し込むことができる程度に、第1溶融金属層7及び第2溶融金属層8を溶融させれば良く、全体を合金化させなくても良くなる。
上述のようにして合金化した場合、図1(E)に示すように、接続端子同士が接合された接合部分12は、第1金属端子5の側に第1金属と溶融金属とが合金化した領域11Aができ、第2金属端子6の側に第2金属と溶融金属とが合金化した領域11Bができ、これらの領域11A,11Bの間に高融点金属と溶融金属とが合金化した領域11Cができる。なお、高融点金属と溶融金属とが合金化した領域11Cには、高融点金属が、合金化されずに、残っていても良い。
なお、ここでは、第1半導体チップ1に第3金属を含む層として第1高融点金属層9が設けられているとともに、第2半導体チップ2に第4金属を含む層として第2高融点金属層10が設けられている場合を例に挙げて説明しているが、これに限られるものではない。
例えば、第1半導体チップ及び第2半導体チップの両方に高融点金属層が設けられていなくても良く、第1半導体チップ及び第2半導体チップの一方に高融点金属層(第3金属を含む層又は第4金属を含む層)が設けられているだけでも良い。つまり、第1半導体チップ及び第2半導体チップの少なくとも一方に高融点金属層(第3金属を含む層又は第4金属を含む層)が設けられていれば良い。この場合、位置合わせ工程において、第1電極パッド及び第2電極パッドの一方の上に第1金属を含む第1端子、第1端子上に第1溶融金属を含む層、第1溶融金属を含む層上に第3金属を含む層(高融点金属層)が設けられ、第1電極パッド及び第2電極パッドの他方の上に第2金属を含む第2端子、第2端子上に第2溶融金属を含む層が設けられた状態で、第3金属を含む層と第2溶融金属を含む層とが対向するように、第1半導体チップと第2半導体チップとを位置合わせすることになる。そして、合金化工程において、第1溶融金属を含む層及び第2溶融金属を含む層を溶融し、荷重を印加して第3金属を含む層(高融点金属層)を第1溶融金属を含む層及び第2溶融金属を含む層の中に押し込んで、第1溶融金属及び第2溶融金属と第1金属、第2金属及び第3金属とを合金化することになる。また、合金化工程を、第1溶融金属を含む層及び第2溶融金属を含む層を溶融し、荷重を印加して第3金属を含む層を第1溶融金属を含む層及び第2溶融金属を含む層の中に押し込んだ後にリフロー処理を含むものとするのが好ましい。
具体的には、例えば図2(A)に示すように、第1半導体チップ1に高融点金属層9(第3金属を含む層)が設けられており、第2半導体チップ2に高融点金属層10(第4金属を含む層)が設けられていなくても良い。
この場合、図2(A)に示すように、位置合わせ工程において、第1電極パッド3上に第1金属を含む第1端子5、第1端子5上に第1溶融金属を含む層7、第1溶融金属を含む層7上に第3金属を含む層9(高融点金属層)が設けられ、第2電極パッド4上に第2金属を含む第2端子6、第2端子6上に第2溶融金属を含む層8が設けられた状態で、第3金属を含む層9と第2溶融金属を含む層8とが対向するように、第1半導体チップ1と第2半導体チップ2とを位置合わせすることになる。
そして、図2(B)〜図2(D)に示すように、合金化工程において、第1溶融金属を含む層7及び第2溶融金属を含む層8を溶融し、荷重を印加して第3金属を含む層9(高融点金属層)を第1溶融金属を含む層7及び第2溶融金属を含む層8の中に押し込んで、第1溶融金属及び第2溶融金属と第1金属、第2金属及び第3金属とを合金化することになる。
なお、合金化工程を、第1溶融金属を含む層7及び第2溶融金属を含む層8を溶融し、荷重を印加して第3金属を含む層9を第1溶融金属を含む層7及び第2溶融金属を含む層8の中に押し込んだ後にリフロー処理[図2(D)参照]を含むものとするのが好ましい。
ところで、上述のような半導体装置の製造方法を採用しているのは、以下の理由による。
つまり、従来のバンプ構造(接続端子)を用いて半導体装置を製造する場合、そのバンプ構造が微細になると、電流密度が高くなり、接合部分に用いられているはんだ層にエレクトロマイグレーションと呼ばれる現象が発生し、破断してしまうおそれがある。
例えば、半導体チップと回路基板を接合する場合、回路基板のデザインルールに依存して接続端子を形成することになるのに対し、半導体チップ同士を接合する場合、回路基板のデザインルールに依存せずに接続端子を形成することができる。このため、半導体チップ同士を接合する場合、半導体チップの微細な配線に応じた微細なピッチの接続端子を用いて接合することが可能となる。しかしながら、接続端子のサイズによらず、1つの接続端子を流れる電流は一定であるため、端子径が微細になると、1つの接続端子を流れる電流の電流密度が高くなり、例えば接続端子同士を接合するのに用いられる溶融金属(例えば溶融金属の主成分であるSn)の限界電流値を超え、エレクトロマイグレーションと呼ばれる現象が発生し、接続端子が破断してしまうおそれがある。
このような事態を防止すべく、はんだ層などの溶融金属を含む層を合金化し、高融点化することで、エレクトロマイグレーションに対する耐性を向上させることが考えられる。なお、これを合金化接合ともいう。例えば、接続端子同士を接合する際に加える熱によって、接続端子同士を接合するのに用いられる溶融金属(例えば溶融金属の主成分であるSn)の合金化を促進することで、大電流が流れ、電流密度が高くなる場合であっても、接続端子に用いられる溶融金属(例えば溶融金属の主成分であるSn)が単一材料として存在しないようにして、接続端子の電流密度耐性、即ち、エレクトロマイグレーション耐性を向上させることが考えられる。
しかしながら、溶融金属を含む層の全体を確実に合金化するのは難しく、図4に示すように、合金化されずに溶融金属(図4中、符号Aで示す)が残存してしまったり、ボイド(図4中、符号Bで示す)が発生してしまったりする場合があり、エレクトロマイグレーションに対する耐性を十分に向上させることが難しい。例えば、接続端子同士を接合する際に加える熱によって、接続端子同士を接合するのに用いられる溶融金属(例えば溶融金属の主成分であるSn)の合金化を促進する場合、加えられる熱は全体で一定(均一)ではないため、合金化されずに溶融金属(例えば溶融金属の主成分であるSn)が残存してしまったり、合金化された部分の密度(合金の密度)が高くなり、欠陥が生じ、粗大化することによって、ボイドが生じてしまったりする場合があり、エレクトロマイグレーションに対する耐性を十分に向上させることが難しい。
そこで、合金化接合を行なう際に、溶融金属を含む層の全体が確実に合金化(均一に合金化)されるようにして、エレクトロマイグレーションに対する耐性を十分に向上させ、品質及び信頼性を向上させるべく、上述のような半導体装置の製造方法を採用している。
特に、上述のように、溶融金属層7,8上に金属層9,10(第3金属を含む層及び第4金属を含む層;高融点金属層)を設けることで、溶融金属層7,8の上下に溶融金属と合金化可能な金属層9,10が存在することになるため、合金化を速め、その時間を短縮でき、生産性を向上させることが可能である。また、溶融金属層7,8に用いる溶融金属量を少なくし、すべてを合金化するための時間を短縮でき、生産性を向上させることが可能となる。例えば、金属端子20,21上に溶融金属(例えばはんだ)22,23を設け、金属端子20,21同士を溶融金属22,23を介して接合する場合[図5(A)〜図5(C)参照]、金属端子20,21の径を約35μmとし、高さを約30μmとし、溶融金属22,23の厚さを約13μmとする。この場合、溶融金属量が多いため、そのすべてを合金化するために、プロセス時間にかなりの時間を要し、製造時間が長くなり、生産性を向上させるのは難しい。なお、図5(C)中、符号24は合金化した部分を示している。これに対し、上述のように、金属端子5,6上に溶融金属層7,8を設け、溶融金属層7,8上に高融点金属層9,10を設ける場合、例えば、金属端子5,6の径を約35μmとし、高さを約30μmとし、溶融金属層7,8の厚さを約7μmとし、高融点金属層9,10の厚さを約7μmとすれば良い。この場合、溶融金属層7,8の厚さは薄いため、即ち、溶融金属量が少ないため、そのすべてを合金化するために、プロセス時間を短縮でき、製造時間が短くなり、生産性を向上させることが可能である。
また、上述のように、溶融金属層7,8上に金属層9,10(第3金属を含む層及び第4金属を含む層;高融点金属層)を設けることで、半導体チップ1,2の電極パッド3,4上に設けた接続端子(バンプ)の検査が容易になる。
例えば、バンプ表面が溶融金属(例えばSnを主体とした溶融金属)をめっきしたものとなっていると、めっき材料の性質によって、めっき形成後の表面の凹凸が激しく、画像認識する際には暗い画像となる。このため、バンプ検査装置によるバンプ高さの計測が困難である。そこで、めっき形成後の溶融金属を、一度溶融させ、表面張力によって丸くすることでバンプ頭頂に光沢性を発現させ、バンプ頭頂を認識することを可能とし、バンプ高さの検査を行なうことができるようにしている。
これに対し、本実施形態のように、バンプ表面が高融点金属をめっきしたものとする場合、めっき材料の中で光沢性のある材料を選択することが容易となる。このため、バンプ表面を光沢性があるものとすることで、バンプ頭頂を認識することが可能となり、バンプ高さの検査を行なうことが可能である。つまり、高融点金属の下側の溶融金属を溶融させることなく、バンプ頭頂を容易に認識することが可能となり、バンプ高さの検査を容易に行なうことが可能となる。
なお、溶融金属(例えばSnを主体とした溶融金属)をめっきする場合、その材料として光沢性があるものもあるが、一般に、光沢性を得るための添加剤は、めっき膜中に残存し、溶融金属が溶融する際に分解し、ガス化して、ボイドとなり、溶融金属の内部に残存してしまい、接合信頼性が低下してしまうことになる。このため、光沢性があるものを使用するのは困難である。また、バンプ検査のために溶融金属を溶融した場合、界面に合金形成が進み、形成された合金は融点が高いものに変化するため、接合に寄与する溶融金属量が減少することになる。特に、微細なバンプ径を用いた場合、接合に寄与するバンプ頭頂の溶融金属量が減少することになる。このため、本実施形態のように、溶融金属を溶融させることなく、バンプ検査が行なえるようにすることで、接合信頼性を向上させることができ、非常に有利となる。
したがって、本実施形態にかかる半導体装置の製造方法によれば、溶融金属を含む層7,8の全体が確実に合金化され、エレクトロマイグレーションに対する耐性が十分に向上し、品質及び信頼性が向上するという利点がある。
例えば、半導体チップ同士、あるいは、半導体チップと回路基板の接合において、接続端子の微細化やパワーデバイスのように大電流を流すことになるような場合であっても、全体を均一に合金化することで、エレクトロマイグレーションのような接続不良を生じさせることなく、品質の向上及び信頼性の向上を図ることが可能となる。
なお、上述の実施形態では、半導体チップ1と半導体チップ2(又は回路基板)とを接合する場合に、互いに接合される半導体チップ1,2(又は互いに接合される半導体チップ及び回路基板)のそれぞれに設ける接続端子の大きさが同じになっているが、これに限られるものではない。
例えば、図3(A)〜図3(E)に示すように、互いに接合される半導体チップ1,2(又は互いに接合される半導体チップ及び回路基板)のそれぞれに設ける接続端子の大きさ(ここでは幅方向の大きさ;断面積の大きさ)が異なっていても良い。ここでは、上述の実施形態において、半導体チップ2に設けられる接続端子の大きさ、即ち、第2金属端子6X上に第2溶融金属層8X、第2高融点金属層10Xを備える接続端子の大きさが小さくなっている。
この場合、少なくとも、互いに接合される半導体チップ1,2(又は互いに接合される半導体チップ及び回路基板)のそれぞれに設ける接続端子に含まれる高融点金属層9,10(第3金属を含む層、第4金属を含む層)の接合面の大きさ(ここでは接合面の面積)が異なるようにすれば良い。例えば、少なくとも、上述の実施形態において、半導体チップ2に設けられる接続端子に含まれる高融点金属層10Xの接合面の大きさ(ここでは接合面の面積)が小さくなるようにすれば良い。
このようにして、互いに接合される半導体チップ1,2の一方(あるいは互いに接合される半導体チップ及び回路基板の一方)に設けられる接続端子の大きさ(サイズ)を変えることで、高融点金属層の側面(特に大きさの小さい高融点金属層の側面)を溶融金属で確実に覆うことができ、また、接合界面への溶融金属の充填を促進することができる。また、互いに接合される半導体チップ同士を位置合わせする際の位置ずれマージンを確保することが可能となる。
例えば、上述の実施形態において、半導体チップ2に設けられる接続端子に含まれる高融点金属層10Xの接合面の大きさ(ここでは接合面の面積)を小さくした場合、図3(C)〜図3(E)に示すように、大きさの小さい高融点金属層10Xはその全体が合金化され、大きさの大きい高融点金属層9は一部が合金化され、残りの部分は合金化されずに残る。この場合、接続端子同士が接合された接合部分12Xは、第1金属端子5の側に第1金属と溶融金属、溶融金属と高融点金属の一部が合金化した領域11XAができ、第2金属端子6の側に第2金属と溶融金属、溶融金属と高融点金属の全体が合金化した領域11XBができ、これらの領域11XA,11XBの間に高融点金属の残りの部分が存在する領域11XCができる。
ここで、実際に、上述の実施形態の半導体装置の製造方法によって、半導体チップ同士を接合し、その合金化比率及びボイドの発生について評価を行なった。なお、事前にウェハ状態でプローブテストによって歩留りの確認を行なった。
まず、半導体チップの回路面側、即ち、電極パッドが設けられている側に、スパッタ装置を用いて、Ti約100nm、Cu約500nmを、めっきシード層として形成した。次いで、厚さ約50μmのポジ型めっきレジストを、めっきシード層の全面を覆うように形成した。その後、露光マスクを用いてめっきレジストに光を照射し、接続端子の形状をパターンニングした。ここでは、接続端子の形状は、高さ約30μm、直径約30μmの円柱で、端子ピッチは約50μmであり、端子数は約960である。なお、半導体チップのサイズは約4×約8mmである。
次に、Oアッシング処理を行ない、めっき液との濡れ性の改善を図った後、Cuめっき処理を電流密度約4ASDで約30分行なって、電極パッド上に、金属端子として、高さ約30μm、直径約30μmのCu端子を形成した。
次に、金属端子としてのCu端子上に、溶融金属としてのSn−Agはんだを、厚さ約7μmになるようにめっきして、溶融金属層としてのSn−Agはんだ層を形成した。
次に、溶融金属層としてのSn−Agはんだ層上に、高融点金属であるNiを、厚さ約7μmになるようにめっきして、高融点金属層としてのNi層を形成した。
このようにして、半導体チップの電極パッド上に、金属端子としてのCu端子、Cu端子上に溶融金属層としてのSn−Agはんだ層、Sn−Agはんだ層上に高融点金属層としてのNi層を備える接続端子を形成した。
その後、めっきレジストを除去した後、不要なめっきシード層を除去するエッチング処理を行なって、それぞれの接続端子を電気的に独立させた[図1(A)参照]。
そして、フリップチップボンダを用いて、このような接続端子が形成された半導体チップ同士を、Ni層同士が対向するように、位置合わせした後、加熱してSn−Agはんだ層を溶融し、荷重を印加してNi層をSn−Agはんだ層の中に押し込んだ[図1(B)、図1(C)参照]。ここでは、フリップチップボンダのヒータ温度を約350℃とし、荷重印加時間を約15秒とした。
その後、リフロー装置を用いて、ピークトップ温度約250℃でリフロー処理を行ない、Sn−AgはんだとNi、Cuとを合金化して、半導体チップ同士を接合した半導体装置を作製した[図1(D)参照]。
なお、ここでは、比較対象として、金属端子としてのCu端子上に、厚さ約10μmのSn−Agはんだ層を形成し、半導体チップの電極パッド上に、金属端子としてのCu端子、Cu端子上に溶融金属層としてのSn−Agはんだ層を備える接続端子を形成し、これを用いて合金化接合して比較例の半導体装置も作製した[図5(A)〜図5(C)参照]。
このようにして半導体チップ同士を接合した後、その接合部の合金化率を調査するため、断面研磨し、電子線マイクロアナライザ(EPMA:Electron Probe Micro Analyzer)を用いて、元素分析を行ない、マッピングデータからSnが単体で存在する箇所の面積を算出し、Snの残存量を面積比率で計算した。
この結果、比較対象として形成した接続端子(Cu端子上にSn−Agはんだ層を備える接続端子)を用いて接合した比較例の半導体装置[図5(A)〜図5(C)参照]では、合金化率が約85〜約95%程度であり、ボイドの発生比率は約12%と高い比率を示した。これに対し、上述の実施形態のようにして形成した接続端子(Cu端子上にSn−Agはんだ層、Ni層を備える接続端子)を用いて接合した半導体装置[図1(A)〜図1(E)参照]では、すべての端子で、合金化比率約100%であり、ボイドの発生は見られず、良好な結果が得られた。
そして、上述の実施形態のようにして得られた半導体装置に対して、約−55℃から約125℃の温度サイクル試験を約1000cyc、約125℃の高温放置試験を約504時間実施しても良好な接合状態を維持できることを確認した。
また、互いに接合される半導体チップのそれぞれに設ける接続端子の直径を、それぞれ、約35μm、約25μmとし、各半導体チップの高融点金属層が互いに接する面の大きさが異なるようにした場合[図3(A)〜図3(E)参照]も、上述の場合と同様の結果が得られた。つまり、すべての端子で、合金化比率約100%であり、ボイドの発生は見られず、良好な結果が得られ、また、約−55℃から約125℃の温度サイクル試験を約1000cyc、約125℃の高温放置試験を約504時間実施しても良好な接合状態を維持できることを確認した。
なお、本発明は、上述した実施形態及び変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
以下、上述の実施形態及び変形例に関し、更に、付記を開示する。
(付記1)
第1電極パッドを有する第1半導体チップと、第2電極パッドを有する第2半導体チップ又は回路基板とを接合する工程を含み、
前記接合工程は、
前記第1電極パッド及び前記第2電極パッドの一方の上に第1金属を含む第1端子、前記第1端子上に第1溶融金属を含む層、前記第1溶融金属を含む層上に第3金属を含む層が設けられ、前記第1電極パッド及び前記第2電極パッドの他方の上に第2金属を含む第2端子、前記第2端子上に第2溶融金属を含む層が設けられた状態で、前記第3金属を含む層と前記第2溶融金属を含む層とが対向するように、前記第1半導体チップと前記第2半導体チップ又は前記回路基板とを位置合わせする工程と、
前記第1溶融金属を含む層及び前記第2溶融金属を含む層を溶融し、荷重を印加して前記第3金属を含む層を前記第1溶融金属を含む層及び前記第2溶融金属を含む層の中に押し込んで、前記第1溶融金属及び前記第2溶融金属と前記第1金属、前記第2金属及び前記第3金属とを合金化する工程とを含むことを特徴とする半導体装置の製造方法。
(付記2)
前記第1金属、前記第2金属及び前記第3金属は、前記第1溶融金属及び前記第2溶融金属よりも融点の高い高融点金属であることを特徴とする、付記1に記載の半導体装置の製造方法。
(付記3)
前記合金化工程は、前記第1溶融金属を含む層及び前記第2溶融金属を含む層を溶融し、荷重を印加して前記第3金属を含む層を前記第1溶融金属を含む層及び前記第2溶融金属を含む層の中に押し込んだ後にリフロー処理を含むことを特徴とする、付記1又は2に記載の半導体装置の製造方法。
(付記4)
前記第1溶融金属及び前記第2溶融金属は、Snを含むはんだ、Sn、Inのいずれかであり、
前記第1金属、前記第2金属及び前記第3金属は、Ni、Zn、W、Ag、Cuのいずれかの金属であることを特徴とする、付記1〜3のいずれか1項に記載の半導体装置の製造方法。
(付記5)
前記第1溶融金属及び第2溶融金属は、Snを含むはんだ又はSnであり、
前記第1金属、前記第2金属及び前記第3金属は、Cuであることを特徴とする、付記4に記載の半導体装置の製造方法。
(付記6)
前記第3金属は、Ni、Zn、Wのいずれかの金属であることを特徴とする、付記4に記載の半導体装置の製造方法。
(付記7)
前記位置合わせ工程において、さらに、前記第2溶融金属を含む層上に第4金属を含む層が設けられた状態で、前記第3金属を含む層と前記第4金属を含む層とが対向するように、前記第1半導体チップと前記第2半導体チップ又は前記回路基板とを位置合わせし、
前記合金化工程において、前記第1溶融金属を含む層及び前記第2溶融金属を含む層を溶融し、荷重を印加して前記第3金属を含む層及び前記第4金属を含む層を前記第1溶融金属を含む層及び前記第2溶融金属を含む層の中に押し込んで、前記第1溶融金属及び前記第2溶融金属と前記第1金属、前記第2金属、前記第3金属及び前記第4金属とを合金化することを特徴とする、付記1〜3のいずれか1項に記載の半導体装置の製造方法。
(付記8)
前記第4金属は、前記第1溶融金属及び前記第2溶融金属よりも融点の高い高融点金属であることを特徴とする、付記7に記載の半導体装置の製造方法。
(付記9)
前記合金化工程は、前記第1溶融金属を含む層及び前記第2溶融金属を含む層を溶融し、荷重を印加して前記第3金属を含む層及び前記第4金属を含む層を前記第1溶融金属を含む層及び前記第2溶融金属を含む層の中に押し込んだ後にリフロー処理を含むことを特徴とする、付記7又は8に記載の半導体装置の製造方法。
(付記10)
前記第3金属を含む層と前記第4金属を含む層は、接合面の大きさが異なることを特徴とする、付記7〜9のいずれか1項に記載の半導体装置の製造方法。
(付記11)
前記第1溶融金属及び前記第2溶融金属は、Snを含むはんだ、Sn、Inのいずれかであり、
前記第1金属、前記第2金属、前記第3金属及び前記第4金属は、Ni、Zn、W、Ag、Cuのいずれかの金属であることを特徴とする、付記7〜10のいずれか1項に記載の半導体装置の製造方法。
(付記12)
前記第1溶融金属及び第2溶融金属は、Snを含むはんだ又はSnであり、
前記第1金属、前記第2金属、前記第3金属及び前記第4金属は、Cuであることを特徴とする、付記11に記載の半導体装置の製造方法。
(付記13)
前記第3金属及び前記第4金属は、Ni、Zn、Wのいずれかの金属であることを特徴とする、付記11に記載の半導体装置の製造方法。
1 第1半導体チップ
2 第2半導体チップ
3 第1電極パッド
4 第2電極パッド
5 第1金属端子(第1金属を含む第1端子)
6、6X 第2金属端子(第2金属を含む第2端子)
7 第1溶融金属層(第1溶融金属を含む層)
8、8X 第2溶融金属層(第2溶融金属を含む層)
9 第1高融点金属層(第1高融点金属を含む層;第3金属層;第3金属を含む層)
10、10X 第2高融点金属層(第2高融点金属を含む層;第4金属層;第4金属を含む層)
11、11X 合金化した部分
11A 第1金属と溶融金属とが合金化した領域
11B 第2金属と溶融金属とが合金化した領域
11C 高融点金属と溶融金属とが合金化した領域
11XA 第1金属と溶融金属、溶融金属と高融点金属の一部が合金化した領域
11XB 第2金属と溶融金属、溶融金属と高融点金属の全体が合金化した領域
11XC 高融点金属の残りの部分が存在する領域
12、12X 接続端子同士が接合された接合部分

Claims (4)

  1. 第1電極パッドを有する第1半導体チップと、第2電極パッドを有する第2半導体チップ又は回路基板とを接合する工程を含み、
    前記接合工程は、
    前記第1電極パッド及び前記第2電極パッドの一方の上に第1金属を含む第1端子、前記第1端子上に第1溶融金属を含む層、前記第1溶融金属を含む層上に第3金属を含む層が設けられ、前記第1電極パッド及び前記第2電極パッドの他方の上に第2金属を含む第2端子、前記第2端子上に第2溶融金属を含む層が設けられた状態で、前記第3金属を含む層と前記第2溶融金属を含む層とが対向するように、前記第1半導体チップと前記第2半導体チップ又は前記回路基板とを位置合わせする工程と、
    前記第1溶融金属を含む層及び前記第2溶融金属を含む層を溶融し、荷重を印加して前記第3金属を含む層を前記第1溶融金属を含む層及び前記第2溶融金属を含む層の中に押し込んで、前記第1溶融金属及び前記第2溶融金属と前記第1金属、前記第2金属及び前記第3金属とを合金化する工程とを含むことを特徴とする半導体装置の製造方法。
  2. 前記合金化工程は、前記第1溶融金属を含む層及び前記第2溶融金属を含む層を溶融し、荷重を印加して前記第3金属を含む層を前記第1溶融金属を含む層及び前記第2溶融金属を含む層の中に押し込んだ後にリフロー処理を含むことを特徴とする、請求項1に記載の半導体装置の製造方法。
  3. 前記位置合わせ工程において、さらに、前記第2溶融金属を含む層上に第4金属を含む層が設けられた状態で、前記第3金属を含む層と前記第4金属を含む層とが対向するように、前記第1半導体チップと前記第2半導体チップ又は前記回路基板とを位置合わせし、
    前記合金化工程において、前記第1溶融金属を含む層及び前記第2溶融金属を含む層を溶融し、荷重を印加して前記第3金属を含む層及び前記第4金属を含む層を前記第1溶融金属を含む層及び前記第2溶融金属を含む層の中に押し込んで、前記第1溶融金属及び前記第2溶融金属と前記第1金属、前記第2金属、前記第3金属及び前記第4金属とを合金化することを特徴とする、請求項1又は2に記載の半導体装置の製造方法。
  4. 前記第3金属を含む層と前記第4金属を含む層は、接合面の大きさが異なることを特徴とする、請求項3に記載の半導体装置の製造方法。
JP2014098440A 2014-05-12 2014-05-12 半導体装置の製造方法 Expired - Fee Related JP6379650B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014098440A JP6379650B2 (ja) 2014-05-12 2014-05-12 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014098440A JP6379650B2 (ja) 2014-05-12 2014-05-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015216250A true JP2015216250A (ja) 2015-12-03
JP6379650B2 JP6379650B2 (ja) 2018-08-29

Family

ID=54752891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014098440A Expired - Fee Related JP6379650B2 (ja) 2014-05-12 2014-05-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6379650B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199539A (ja) * 1996-01-17 1997-07-31 Toshiba Microelectron Corp 半導体装置の製造方法
JP2001085470A (ja) * 1999-09-16 2001-03-30 Fujitsu Ltd 半導体装置及びその製造方法
JP2002289768A (ja) * 2000-07-17 2002-10-04 Rohm Co Ltd 半導体装置およびその製法
JP2009283484A (ja) * 2008-05-19 2009-12-03 Sharp Corp 半導体装置、半導体装置の実装方法、および半導体装置の実装構造
JP2011035155A (ja) * 2009-07-31 2011-02-17 Fujitsu Ltd 半導体装置の製造方法
JP2011159830A (ja) * 2010-02-01 2011-08-18 Osaka Univ 電子回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199539A (ja) * 1996-01-17 1997-07-31 Toshiba Microelectron Corp 半導体装置の製造方法
JP2001085470A (ja) * 1999-09-16 2001-03-30 Fujitsu Ltd 半導体装置及びその製造方法
JP2002289768A (ja) * 2000-07-17 2002-10-04 Rohm Co Ltd 半導体装置およびその製法
JP2009283484A (ja) * 2008-05-19 2009-12-03 Sharp Corp 半導体装置、半導体装置の実装方法、および半導体装置の実装構造
JP2011035155A (ja) * 2009-07-31 2011-02-17 Fujitsu Ltd 半導体装置の製造方法
JP2011159830A (ja) * 2010-02-01 2011-08-18 Osaka Univ 電子回路

Also Published As

Publication number Publication date
JP6379650B2 (ja) 2018-08-29

Similar Documents

Publication Publication Date Title
JP6667765B2 (ja) 電極接続方法及び電極接続構造
JP4998073B2 (ja) 半導体チップおよびその製造方法
JP6572673B2 (ja) 電子装置及び電子装置の製造方法
KR100744606B1 (ko) 패키지 기판 제조방법
JP2009158593A (ja) バンプ構造およびその製造方法
JP2009076851A (ja) 実装基板構造物及びその製造方法
JPWO2013108323A1 (ja) 半導体装置製造方法および半導体装置
JP6255949B2 (ja) 接合方法、及び半導体装置の製造方法
JP2014116367A (ja) 電子部品、電子装置の製造方法及び電子装置
JP2011198796A (ja) 半導体装置及びその製造方法
JP2009004454A (ja) 電極構造体及びその形成方法と電子部品及び実装基板
TWI502666B (zh) Electronic parts mounting body, electronic parts, substrate
JP2009009994A (ja) 半導体装置およびその製造方法
WO2014024796A1 (ja) 半導体装置およびその製造方法
JP6350967B2 (ja) 半導体装置及びその製造方法
JP6379650B2 (ja) 半導体装置の製造方法
JP2010123911A (ja) 半導体装置およびその製造方法
JP3631230B2 (ja) 予備ハンダの形成方法
JP6136411B2 (ja) 電子部品の接合方法および電子機器
JP2007335652A (ja) 半導体装置、回路基板及びそれらの製造方法
JP2007027701A (ja) 配線基板
JP2008218552A (ja) 電子部品の実装基板および実装方法
JP2008218483A (ja) 半導体装置及びその製造方法
JP6379342B2 (ja) 半導体装置及びその製造方法
JP6920611B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180716

R150 Certificate of patent or registration of utility model

Ref document number: 6379650

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees