JP2011159830A - 電子回路 - Google Patents
電子回路 Download PDFInfo
- Publication number
- JP2011159830A JP2011159830A JP2010020664A JP2010020664A JP2011159830A JP 2011159830 A JP2011159830 A JP 2011159830A JP 2010020664 A JP2010020664 A JP 2010020664A JP 2010020664 A JP2010020664 A JP 2010020664A JP 2011159830 A JP2011159830 A JP 2011159830A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- electronic circuit
- brazing material
- electronic
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005219 brazing Methods 0.000 claims description 116
- 239000000463 material Substances 0.000 claims description 102
- 125000006850 spacer group Chemical group 0.000 claims description 49
- 239000003963 antioxidant agent Substances 0.000 claims description 43
- 230000003078 antioxidant effect Effects 0.000 claims description 43
- 229910000765 intermetallic Inorganic materials 0.000 claims description 26
- 229910045601 alloy Inorganic materials 0.000 claims description 20
- 239000000956 alloy Substances 0.000 claims description 20
- 229910052763 palladium Inorganic materials 0.000 claims description 15
- 229910052697 platinum Inorganic materials 0.000 claims description 15
- 229910052709 silver Inorganic materials 0.000 claims description 15
- 229910052802 copper Inorganic materials 0.000 claims description 14
- 229910052737 gold Inorganic materials 0.000 claims description 11
- 229910052718 tin Inorganic materials 0.000 claims description 8
- 229910000521 B alloy Inorganic materials 0.000 claims description 7
- 229910018104 Ni-P Inorganic materials 0.000 claims description 7
- 229910018536 Ni—P Inorganic materials 0.000 claims description 7
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 229910052804 chromium Inorganic materials 0.000 claims description 6
- 229910052738 indium Inorganic materials 0.000 claims description 6
- 229910052787 antimony Inorganic materials 0.000 claims description 4
- 229910052797 bismuth Inorganic materials 0.000 claims description 4
- 229910052733 gallium Inorganic materials 0.000 claims description 4
- 238000010030 laminating Methods 0.000 abstract 2
- 150000001875 compounds Chemical class 0.000 abstract 1
- 230000002950 deficient Effects 0.000 abstract 1
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 92
- 238000005304 joining Methods 0.000 description 39
- 230000008018 melting Effects 0.000 description 33
- 238000002844 melting Methods 0.000 description 33
- 229910052751 metal Inorganic materials 0.000 description 27
- 239000002184 metal Substances 0.000 description 27
- 239000000945 filler Substances 0.000 description 26
- 238000000034 method Methods 0.000 description 26
- 235000012431 wafers Nutrition 0.000 description 22
- 239000007772 electrode material Substances 0.000 description 20
- 239000010409 thin film Substances 0.000 description 16
- 238000010438 heat treatment Methods 0.000 description 15
- 150000002739 metals Chemical class 0.000 description 15
- 239000000758 substrate Substances 0.000 description 14
- 230000008569 process Effects 0.000 description 8
- 230000003064 anti-oxidating effect Effects 0.000 description 6
- WZZBNLYBHUDSHF-DHLKQENFSA-N 1-[(3s,4s)-4-[8-(2-chloro-4-pyrimidin-2-yloxyphenyl)-7-fluoro-2-methylimidazo[4,5-c]quinolin-1-yl]-3-fluoropiperidin-1-yl]-2-hydroxyethanone Chemical compound CC1=NC2=CN=C3C=C(F)C(C=4C(=CC(OC=5N=CC=CN=5)=CC=4)Cl)=CC3=C2N1[C@H]1CCN(C(=O)CO)C[C@@H]1F WZZBNLYBHUDSHF-DHLKQENFSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000006378 damage Effects 0.000 description 5
- 238000005566 electron beam evaporation Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 239000013077 target material Substances 0.000 description 5
- 238000004090 dissolution Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000002265 prevention Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 229910020836 Sn-Ag Inorganic materials 0.000 description 1
- 229910020988 Sn—Ag Inorganic materials 0.000 description 1
- 229910018956 Sn—In Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000010828 elution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】接続用電極を含む複数の電子部品が積層接続されて構成される電子回路であって、対向配置される電子部品10,20は、対向する接続用電極同士が直接接合している直接接合部(第1接合部、第3接合部)と、対向する接続用電極同士が金属間化合物30を介して接合している間接接合部(第2接合部)とにより接続されている。
【選択図】図4
Description
接続用電極を含む複数の電子部品が積層接続されて構成される電子回路であって、
対向配置される各電子部品は、対向する接続用電極同士が直接接合している直接接合部と、対向する接続用電極同士が金属間化合物を介して接合している間接接合部とにより接続されていることを特徴としている。
接続用電極を含む複数の電子部品が積層接続されて構成される電子回路であって、
対向配置される各電子部品は、対向する接続用電極同士が、スペーサを介して接合している第1接合部と、対向する接続用電極同士が金属間化合物を介して接合している第2接合部とにより接続されていることを特徴としている。
図1は、本実施の形態1に係る電子回路1の概略構成を示す断面図である。電子回路1は、3次元LSIなどの積層デバイス(3DSiP)であり、半導体チップ等の複数の電子部品10,20,…が積層接続されて構成されている。この図では、一例として、8個のDRAMメモリチップを積層接続した状態を模式的に示している。以下では、説明の便宜上、電子部品10およびこれに接続される電子部品20を例に挙げて説明する。
(1.ろう材膜バンプ形成工程)
電気素子および接続用電極が形成された基板にレジストパターンを形成し、ろう材膜を形成する。形成方法は、真空中で均一な成膜が可能な電子ビーム蒸着法が好ましい。
(2.表面酸化膜防止工程)
ろう材膜が大気に晒されて表面に自然酸化膜が形成されることを抑制するため、ろう材膜形成後、真空を保持したまま酸化防止膜を電子ビーム蒸着により連続して成膜する。
(3.接合工程)
上述の工程を経てろう材膜バンプを形成した電子部品をボンダーに設置し、位置合わせを行った後、ろう材の融点以上に加熱するとともに加圧し、一定時間保持する。
〔実施例1〕
次に、本実施の形態1に係る電子回路1の実施例1について以下に説明する。
〔実施例2〕
次に、本実施の形態1に係る電子回路1の実施例2について以下に説明する。
〔実施例3〕
次に、本実施の形態1に係る電子回路1の実施例3について以下に説明する。
〔実施の形態2〕
前記実施の形態1で例に挙げた図1の電子回路1において、電子部品10およびこれに接続される電子部品20の他の形態について説明する。以下では、説明の便宜上、図1の電子部品10を電子部品70と表し、電子部品20を電子部品80と表す。
対向配置される各電子部品は、対向する接続用電極同士が、該電子部品同士の間の距離を保持するスペーサに接することにより電気的に接続される第1接合部と、対向する接続用電極同士が金属間化合物を介して電気的に接続される第2接合部とにより接続されている構成である。
10,20,70,80 電子部品
11,21,71,81 Si基板、ウェハ
12,22,72,82 接続用電極
13,23,73,83,92 ろう材
14,24,74,84,93 酸化防止膜
30 金属間化合物
90 スペーサ
91 スペーサ本体
10a,10b,10c 電子部品
20a,20b,20c 電子部品
Claims (9)
- 接続用電極を含む複数の電子部品が積層接続されて構成される電子回路であって、
対向配置される各電子部品は、対向する接続用電極同士が直接接合している直接接合部と、対向する接続用電極同士が金属間化合物を介して接合している間接接合部とにより接続されていることを特徴とする電子回路。 - 接続用電極を含む複数の電子部品が積層接続されて構成される電子回路であって、
対向配置される各電子部品は、対向する接続用電極同士が、スペーサを介して接合している第1接合部と、対向する接続用電極同士が金属間化合物を介して接合している第2接合部とにより接続されていることを特徴とする電子回路。 - 前記スペーサは、Ni,Ni−P合金,Ni−B合金,Cu,Au,Ag,Pd,Pt,あるいはこれらの組み合わせから成る材料で構成されていることを特徴とする請求項2に記載の電子回路。
- 前記金属間化合物は、対向する接続用電極間に供給されるろう材と、該接続用電極とにより生成されていることを特徴とする請求項1に記載の電子回路。
- 前記金属間化合物は、対向する接続用電極間に供給されるろう材と、該接続用電極と、前記スペーサとにより生成されていることを特徴とする請求項2または3に記載の電子回路。
- 前記ろう材は、表面に酸化防止膜が形成されていることを特徴とする請求項4または5に記載の電子回路。
- 前記ろう材は、Sn、In、Bi、これらの合金、あるいは、これらの材料にGa,Sb,Ag,Cu,Ge,Au,Pd,Ptを少なくとも1つ含む合金、により構成されていることを特徴とする請求項4〜6のいずれか1項に記載の電子回路。
- 前記酸化防止膜は、Ag、Au、Pd、Pt、あるいはこれらの組み合わせにより構成されていることを特徴とする請求項6に記載の電子回路。
- 前記接続用電極は、Cr、Ni、Ni−P合金、Ni−B合金、Cu、Au、Ag、Pd、Pt、あるいはこれらの組み合わせにより構成されていることを特徴とする請求項1〜8のいずれか1項に記載の電子回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010020664A JP5544465B2 (ja) | 2010-02-01 | 2010-02-01 | 電子回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010020664A JP5544465B2 (ja) | 2010-02-01 | 2010-02-01 | 電子回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011159830A true JP2011159830A (ja) | 2011-08-18 |
JP5544465B2 JP5544465B2 (ja) | 2014-07-09 |
Family
ID=44591526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010020664A Expired - Fee Related JP5544465B2 (ja) | 2010-02-01 | 2010-02-01 | 電子回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5544465B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013098541A (ja) * | 2011-11-03 | 2013-05-20 | Internatl Business Mach Corp <Ibm> | 強化された銅−銅接合を有する三次元(3d)集積回路およびその形成方法 |
CN103426849A (zh) * | 2012-05-18 | 2013-12-04 | 台湾积体电路制造股份有限公司 | 三维芯片堆叠件及其形成方法 |
JP2015216250A (ja) * | 2014-05-12 | 2015-12-03 | 富士通株式会社 | 半導体装置の製造方法 |
US9922960B2 (en) | 2015-07-24 | 2018-03-20 | Shinko Electric Industries Co., Ltd. | Packaging structure of substrates connected by metal terminals |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002261105A (ja) * | 2000-06-12 | 2002-09-13 | Hitachi Ltd | 電子機器 |
-
2010
- 2010-02-01 JP JP2010020664A patent/JP5544465B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002261105A (ja) * | 2000-06-12 | 2002-09-13 | Hitachi Ltd | 電子機器 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013098541A (ja) * | 2011-11-03 | 2013-05-20 | Internatl Business Mach Corp <Ibm> | 強化された銅−銅接合を有する三次元(3d)集積回路およびその形成方法 |
CN103426849A (zh) * | 2012-05-18 | 2013-12-04 | 台湾积体电路制造股份有限公司 | 三维芯片堆叠件及其形成方法 |
KR101539491B1 (ko) * | 2012-05-18 | 2015-07-24 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 삼차원 칩 스택 및 그 형성방법 |
JP2015216250A (ja) * | 2014-05-12 | 2015-12-03 | 富士通株式会社 | 半導体装置の製造方法 |
US9922960B2 (en) | 2015-07-24 | 2018-03-20 | Shinko Electric Industries Co., Ltd. | Packaging structure of substrates connected by metal terminals |
Also Published As
Publication number | Publication date |
---|---|
JP5544465B2 (ja) | 2014-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9502396B2 (en) | Air trench in packages incorporating hybrid bonding | |
US20210227735A1 (en) | Thermocompression bonding with passivated silver-based contacting metal | |
TWI668817B (zh) | 半導體封裝之製造方法 | |
US20150194409A1 (en) | Stud bump and package structure thereof and method of manufacturing the same | |
JP2002110726A (ja) | 半導体装置及びその製造方法 | |
JP5544465B2 (ja) | 電子回路 | |
JP2015090937A (ja) | 半導体装置の製造方法 | |
JP2010272737A (ja) | 半導体装置の製造方法 | |
US20080284000A1 (en) | Integrated Circuit Packages, Methods of Forming Integrated Circuit Packages, And Methods of Assembling Integrated Circuit Packages | |
KR102574011B1 (ko) | 반도체 소자의 실장 구조 및 반도체 소자와 기판의 조합 | |
JP5035134B2 (ja) | 電子部品実装装置及びその製造方法 | |
US20110195273A1 (en) | Bonding structure and method of fabricating the same | |
JP6432208B2 (ja) | パワーモジュール用基板の製造方法、及び、ヒートシンク付パワーモジュール用基板の製造方法 | |
JP5376356B2 (ja) | 電子素子の実装方法および該実装方法によって実装された電子部品 | |
JP2006179570A (ja) | 半導体装置の製造方法 | |
TW201010049A (en) | Package-on-package assembly and method for manufacturing substrate thereof | |
JP4964505B2 (ja) | 半導体装置およびその製造方法、並びに電子部品 | |
TWI672782B (zh) | 半導體晶片之製造方法 | |
JP2013093507A (ja) | 半導体チップを3次元積層アセンブリへと多段に形成していく、はんだ接合プロセス | |
JP5187341B2 (ja) | 半導体装置の製造方法 | |
JP2013157483A (ja) | 電子回路装置およびその製造方法 | |
WO2013134054A1 (en) | 3d packaging with low-force thermocompression bonding of oxidizable materials | |
TWI450347B (zh) | 銲線接合結構 | |
JP2011166066A (ja) | 電子デバイスの製造方法 | |
JP2007306021A (ja) | 電子回路装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130128 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130128 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130424 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130816 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140314 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140324 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5544465 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |