JP2015193170A - 画像形成装置 - Google Patents

Abstract

【課題】 画像形成装置において、データ幅の異なる制御部と露光部との間での信号変換を行う変換装置の回路量を抑制する。
【解決手段】 本発明は、発光素子群を有する露光部と、制御部と露光部との間の信号使用の差分を吸収する信号変換部とを備える画像形成装置に関する。そして、制御部は、第１のクロック信号を出力する手段と、第１のクロック信号に同期したタイミングで第１のデータ幅のデータを出力する手段とを有する。また、信号変換部は、制御部から出力されるデータを、第１のクロック信号のｎ（ｎは２以上の整数）クロック分保持する手段と、保持したｎクロック分のデータを露光部に１クロックで出力する手段とを有する。
【選択図】 図１

Description

この発明は、発光素子を複数配置する発光素子群を持つ露光部を備えた画像形成装置に関するものである。

従来、露光部を備える画像形成装置としては特許文献１の記載技術がある。特許文献１の記載技術では露光部に用いられるＬＥＤアレイ（ラインヘッド）に対して画像形成装置の制御部がライン単位でデータの供給を行う構成となっている。

特開２００８−６８４５９号公報

ところで、従来の露光部を備える画像形成装置において、制御部が出力するデータの幅と、露光部（プリントヘッド）が入力を受付けるデータの幅が一致しない場合もあり得る。その場合は、制御部と露光部を仲介する変換装置を挿入することにより制御部と露光部を接続することができる。

しかしながら、その変換装置には、制御部側のデータ幅と露光部のデータ幅との差分を吸収するためのバッファが必要となる。通常このようなバッファには処理速度を優先してＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）が適用されるため、変換装置に用いるＬＳＩの回路量が増大し、消費電力や製造コストの増大を招くことになる。

そのため、データ幅の異なる制御部と露光部との間での信号変換を行う変換装置の回路量を抑制する画像形成装置が望まれている。

本発明は、複数の発光素子を配置した発光素子群を有する露光部と、前記露光部を制御する制御部と、前記制御部から送出される信号の一部又は全部を変換して、前記露光部に供給する信号変換部とを備える画像形成装置において、（１）前記制御部は、（１−１）少なくとも、前記発光素子群の１列分の発光パターンを示すデータを保持するデータ保持手段と、（１−２）データ出力に係る第１のクロック信号を出力する第１のクロック出力手段と、（１−３）前記第１のクロック信号に同期したタイミングで、前記データ保持手段で保持しているデータから、第１のデータ幅のデータを取得して出力する第１のデータ出力手段とを有し、（２）前記信号変換部は、（２−１）前記制御部から出力されるデータを、前記第１のクロック信号のｎ（ｎは２以上の整数）クロック分保持する入力データ保持手段と、（２−２）データ出力に係る第２のクロック信号を出力する第２のクロック出力手段と、（２−３）前記入力データ保持手段が保持した前記第１のクロック信号のｎクロック分のデータを、前記露光部に、前記第２のクロック信号の１クロックで出力する第２のデータ出力手段とを有することを特徴とする。

本発明によれば、画像形成装置において、データ幅の異なる制御部と露光部との間での信号変換を行う変換装置の回路量を抑制することができる。

実施形態に係る画像形成装置の全体構成について示したブロック図である。 実施形態に係るヘッドデータ変換ＬＳＩ（信号変換部）の機能的構成について示したブロック図である。 実施形態に係る画像形成装置の動作について示したタイミングチャートである。

（Ａ）主たる実施形態
以下、本発明による画像形成装置の一実施形態を、図面を参照しながら詳述する。

（Ａ−１）実施形態の構成
図１は、この実施形態の画像形成装置１０の全体構成について示したブロック図である。

画像形成装置１０は、プリンタとして動作するものであり、上位装置２０から供給される印刷ジョブのデータに従って印刷用紙（媒体）に印刷（画像形成）を行うものである。

上位装置２０は例えば、図示しないプリンタドライバがインストールされたＰＣが該当する。上位装置２０は、ネットワークインタフェースとしての通信手段２１を備えており、通信手段２１からネットワーク(例えば、ＬＡＮ等)を介して画像形成装置１０に印刷ジョブのデータ供給が可能であるものとする。

画像形成装置１０は、メイン制御ＬＳＩ１１、信号変換部としてのヘッドデータ変換ＬＳＩ１２、センサ１３、モータ１４、ＬＥＤヘッド１５、画像形成ユニット１６、転写部１７、及び定着ユニット１８を有している。

センサ１３は、メイン制御ＬＳＩ１１の制御に応じて、装置内の印刷用紙の位置認識等を行う検知手段（例えば、光学的又は機械的なセンサ）である。モータ１４は、メイン制御ＬＳＩ１１の制御に応じて、装置内で印刷用紙の搬送等を行うローラ等を駆動するものである。図１では説明を簡易とするため、センサ１３及びモータ１４は一つの構成要素として図示されているが、配置される数は限定されないものである。

画像形成ユニット１６は、ＬＥＤヘッド１５の照射光のパターンに基づくトナー像（画像）を形成するものであり、感光体ドラム１６１、現像ユニット１６２、及びトナーカートリッジ１６３を有している。転写部１７（転写ローラ）は、画像形成ユニット１６の感光体ドラム１６１の表面に形成されたトナー像を印刷用紙に転写する。

感光体ドラム１６１は、ＬＥＤヘッド１５からの照射光のパターンに応じた静電潜像を担持する。現像ユニット１６２は、トナーカートリッジ１６３に保持されたトナー剤を感光体ドラム１６１に供給して静電潜像を現像する。これにより、感光体ドラム１６１の表面にトナー像が形成される。

この実施形態では、画像形成装置１０は単色のトナー（例えば、ブラック）による印刷のみに対応するため、ＬＥＤヘッド１５、画像形成ユニット１６及び転写部１７の組みを１組のみ備えているが、複数組備えるようにしてもよいことは当然である。

ＬＥＤヘッド１５は、メイン制御ＬＳＩ１１の制御に応じたパターンで、画像形成ユニット１６（感光体ドラム１６１）を露光するものである。ＬＥＤヘッド１５は、一部の信号線について、ヘッドデータ変換ＬＳＩ１２を介してメイン制御ＬＳＩ１１と接続している。

ＬＥＤヘッド１５は、メイン制御ＬＳＩ１１側からのデータ（発光パターンのデータ）を保持するシフトレジスタ１５１と、シフトレジスタ１５１で保持したデータに基づいて発光するＬＥＤアレイ１５４を有している。

ここでは、１つのラインを構成するＬＥＤアレイ１５４は、ＬＥＤ素子群前半部１５３とＬＥＤ素子群後半部１５４の２つの領域に分割され、それぞれの領域に対して制御されるものとする。

ここでは例として、ＬＥＤアレイ１５４は、全体で４９９２個のＬＥＤ素子で構成されており、前半部分のＬＥＤ素子（１番目から２４９６番目までのＬＥＤ素子）がＬＥＤ素子群前半部１５５に所属し、後半部分のＬＥＤ素子（２４９７番目から４９９２番目までのＬＥＤ素子）がＬＥＤ素子群後半部１５６に所属しているものとする。

そして、ＬＥＤヘッド１５では、ＬＥＤアレイ１５４に合わせて、シフトレジスタ１５１も２つに分割されて制御される構成となっている。具体的には、シフトレジスタ群前半部１５２は、シフトレジスタ群前半部１５２及びシフトレジスタ群後半部１５３により構成されている。シフトレジスタ群前半部１５２及びシフトレジスタ群後半部１５３は、それぞれ、ＬＥＤ素子群前半部１５５及びＬＥＤ素子群後半部１５６に供給する信号（データ）を保持するものとなっている。

ここで、ＬＥＤヘッド１５（ＬＥＤアレイ１５４）を構成する各ＬＥＤ素子の発光タイミングについて説明する。ＬＥＤヘッド１５では、連続して配列された４つのＬＥＤ素子を１つの組（以下、「ＬＥＤ素子セット」と呼ぶ）として制御される。これは、ＬＥＤアレイ１５４の全てのＬＥＤ素子を同時に発光させると、瞬間的に大きな出力負荷が発生するため、各ＬＥＤ素子セット内で、４つのＬＥＤ素子を所定の時間差で発光（ＬＥＤ素子を４分割して制御し、時間差で発光）させることで、同時に発生する出力負荷を抑える構成となっている。すなわち、ＬＥＤヘッド１５（ＬＥＤアレイ１５４）では、同時に発光するＬＥＤ素子は全体の４分の１の数となる。この実施形態では、ＬＥＤアレイ１５４は、４９９２個であるため、同時に発光するＬＥＤ素子は、１２４８個となる。したがって、ＬＥＤ素子群前半部１５５及びＬＥＤ素子群後半部１５６では、それぞれにおいて、６２４個のＬＥＤ素子が同時に発光することになる。したがってシフトレジスタ群前半部１５２及びシフトレジスタ群後半部１５３には、それぞれ６２４ビットのデータ（信号）を保持する容量が必要となる。この実施形態では、シフトレジスタ群前半部１５２及びシフトレジスタ群後半部１５３は、それぞれ、４ビット×１５６段のシフトレジスタと６２４個のデータドライバで構成されるものとして説明する。

なお、以下では、説明を簡易とするため、ＬＥＤアレイ１５４を構成するＬＥＤ素子の識別子を「素子番号」と呼ぶものとする。そして、ＬＥＤアレイ１５４の一方の端（任意の端）の素子から順に１〜４９９２という素子番号が割り振られているものとして説明する。

そして、以下の例では、ＬＥＤアレイ１５４において、先頭から順に４つずつのＬＥＤ素子で、それぞれＬＥＤ素子セットが形成されているものとする。すなわち、素子番号が１〜４のＬＥＤ素子で１番目のＬＥＤ素子セットが形成され、素子番号が５〜８のＬＥＤ素子で２番目のＬＥＤ素子セットが形成され、…、素子番号が４９８９〜４９９２のＬＥＤ素子で第１２４８番目のＬＥＤ素子セットが形成されることになる。

すなわち、ＬＥＤヘッド１５では、ＬＥＤアレイ１５４を構成する各ＬＥＤ素子セットの第１番目のＬＥＤ素子（素子番号が１、５、９、…のＬＥＤ素子）だけで構成される第１のブロック、各ＬＥＤ素子セットの第２番目のＬＥＤ素子（素子番号が、２、６、１０、…のＬＥＤ素子）だけで構成される第２のブロック、各ＬＥＤ素子セットの第３番目のＬＥＤ素子（素子番号が３、７、１１、…のＬＥＤ素子）だけで構成される第３のブロック、及び各ＬＥＤ素子セットの第４番目のＬＥＤ素子（素子番号が、４、８、１２、…のＬＥＤ素子）だけで構成される第４のブロックに分けて制御が行われる。言い換えると、ＬＥＤヘッド１５では、では、１ライン分の発光（露光）を行う際には、第１のブロック〜第４のブロックの順に所定時間ずつＬＥＤ素子を発光させる制御が行われる。

また、ＬＥＤ素子群前半部１５５は素子番号が１〜２４９６のＬＥＤ素子で構成され、ＬＥＤ素子群後半部１５６は、素子番号が２４９７〜４９９２のＬＥＤ素子で構成されているものとする。

定着ユニット１８は、画像形成ユニット１６及び転写部１７によりトナー像が転写された印刷用紙に熱及び圧力を加えて、当該トナー像を当該印刷用紙に定着させる処理を行うものである。

メイン制御ＬＳＩ１１は、装置全体の制御を行うものであり、通信手段１１１、画像処理用ＣＰＵ部１１２、画像処理部１１３、プリンタ制御用ＣＰＵ部１１４、メカ制御部１１５、制御部（第１のクロック出力手段、及び第１のデータ出力手段）としてのヘッド制御部１１６、及びデータ保持手段としてのラインバッファ（１段目のラインバッファ１１７、及び２段目のラインバッファ１１８）を有している。

通信手段１１１は、ネットワークインタフェースであり、ここでは、上位装置２０と通信し、印刷ジョブのデータ等を受信する処理を行う。

画像処理用ＣＰＵ部１１２は、受信した印刷ジョブのデータを解析して印刷用画像データを生成し、画像処理部１１３に供給する。

画像処理部１１３は、印刷用画像データを、ヘッド制御部１１６で処理可能な形式の信号に変換して、ヘッド制御部１１６に供給する。

プリンタ制御用ＣＰＵ部１１４は、各デバイス（各デバイスの制御部を含む）を制御する機能を担っている。図１では、プリンタ制御用ＣＰＵ部１１４は、メカ制御部１１５、ヘッド制御部１１６、画像形成ユニット１６、転写部１７及び定着ユニット１８を制御するものとして図示している。

メカ制御部１１５は、プリンタ制御用ＣＰＵ部１１４の制御及びセンサ１３の検知結果に基づいて、機械的に動作するモータ１４の制御等を行うものとする。

次に、ヘッド制御部１１６から出力される信号（信号線）の構成について説明する。

ヘッド制御部１１６からは、ｈｙｓｙｎｃ、ｈｃｌｋ、ｈｄａｔａ、ｈｌｄ、及びｈｓｔｂの信号が出力される。

ｈｄａｔａは、４ビットのバス幅（データ幅）でＬＥＤアレイ１５４の発光パターン（４ビットで４つのＬＥＤ素子の発光パターン）のデータを出力する信号である。以下では、ｈｄａｔａを構成する４ビットの信号を、下位ビットから順にｈｄａｔａ［０］〜ｈｄａｔａ［３］と表すものとする。また、以下では、ｈｄａｔａ［０］〜ｈｄａｔａ［３］をまとめて、ｈｄａｔａ［３：０］とも表すものとする。

ｈｃｌｋは、ｈｄａｔａを用いたデータ出力の同期を図るクロック信号である。

ｈｙｓｙｎｃ、ｈｌｄ、及びｈｓｔｂは、ｈｄａｔａを用いたデータ伝送及び発光制御を行うための信号であり、それぞれ１本の信号線により出力される信号である。ｈｙｓｙｎｃ、ｈｌｄ、及びｈｓｔｂの信号の詳細機能については、動作説明の項で説明する。

次に、ＬＥＤヘッド１５に入力される信号（信号線）の構成について説明する。

ＬＥＤヘッド１５には、ｈｙｓｙｎｃ_i、ｈｃｌｋ_i、ｈｄａｔａ_i、ｈｌｄ_i、及びｈｓｔｂ_iの信号が入力される。

ｈｙｓｙｎｃ_i、ｈｌｄ_i、及びｈｓｔｂ_iの信号は、ヘッド制御部１１６側（ｈｙｓｙｎｃ、ｈｌｄ、及びｈｓｔｂ）と同じ仕様となっている。したがって、ヘッド制御部１１６側から出力されたｈｙｓｙｎｃ、ｈｌｄ、及びｈｓｔｂの信号は、そのままＥＤヘッド１５にｈｙｓｙｎｃ_i、ｈｌｄ_i、及びｈｓｔｂ_iの信号として入力される。

ｈｄａｔａ_iは、８ビットのバス幅でＬＥＤアレイ１５４の発光パターン（８ビットで８つのＬＥＤ素子の発光パターン）のデータ供給を受ける信号である。なお、以下では、ｈｄａｔａ＿ｉを構成する８ビットの信号を、下位ビットから順にｈｄａｔａ＿ｉ［０］〜ｈｄａｔａ＿ｉ［７］と表すものとする。また、以下では、ｈｄａｔａ＿ｉ［０］〜ｈｄａｔａ＿ｉ［７］をまとめてｈｄａｔａ＿ｉ［７：０］と表し、ｈｄａｔａ＿ｉ［０］〜ｈｄａｔａ＿ｉ［３］をまとめてｈｄａｔａ＿ｉ［３：０］と表し、ｈｄａｔａ＿ｉ［４］〜ｈｄａｔａ＿ｉ［７］をまとめて、ｈｄａｔａ＿ｉ［７：４］と表すものとする。

ｈｃｌｋ_iは、ｈｄａｔａ＿ｉでデータ読込を行う際に用いるクロック信号である。

以上のように、ヘッド制御部１１６からは４ビットのバス幅のｈｄａｔａが出力されるが、ＬＥＤヘッド１５には、８ビットのバス幅のｈｄａｔａ_iとして入力する必要がある。すなわち、ヘッド制御部１１６のｈｄａｔａから２回のデータ出力（２クロック分の信号出力）がされなければ、ＬＥＤヘッド１５のｈｄａｔａ_iに１回のデータ入力(１クロック分の信号入力)ができないことになる。ヘッドデータ変換ＬＳＩ１２では、上述のようなヘッド制御部１１６とＬＥＤヘッド１５との間の差分（ギャップ）を、吸収する回路構成となっている。

具体的には、ヘッドデータ変換ＬＳＩ１２は、ヘッド制御部１１６から出力されるｈｃｌｋ及びｈｄａｔａの信号を変換して、ｈｃｌｋ＿ｏ及びｈｄａｔａ＿ｏとして出力する。ヘッドデータ変換ＬＳＩ１２から出力されるｈｃｌｋ＿ｏ及びｈｄａｔａ＿ｏの信号は、ＬＥＤヘッド１５側の、ｈｃｌｋ＿ｉ及びｈｄａｔａ_iとして入力される。ｈｃｌｋ＿ｉ及びｈｄａｔａ_iは、ｈｃｌｋ＿ｏ及びｈｄａｔａ_ｏと同様の仕様である。

上述のように、ｈｄａｔａ_iは８ビットのバス幅（ｈｄａｔａの倍のバス幅）であるため、ｈｃｌｋ＿ｏ及びｈｃｌｋ_iは、ヘッド制御部１１６側のｈｃｌｋの倍の周期となる
なお、以下では、ｈｄａｔａ＿ｏを構成する８ビットの信号を、下位ビットから順にｈｄａｔａ＿ｏ［０］〜ｈｄａｔａ＿ｏ［７］と表すものとする。また、以下では、ｈｄａｔａ＿ｏ［０］〜ｈｄａｔａ＿ｏ［７］をまとめてｈｄａｔａ＿ｏ［７：０］と表し、ｈｄａｔａ＿ｏ［０］〜ｈｄａｔａ＿ｏ［３］をまとめてｈｄａｔａ＿ｏ［３：０］と表し、ｈｄａｔａ＿ｏ［４］〜ｈｄａｔａ＿ｏ［７］をまとめて、ｈｄａｔａ＿ｏ［７：４］と表すものとする。

次に、図２を用いて、ヘッドデータ変換ＬＳＩ１２の内部構成について説明する。

ヘッドデータ変換ＬＳＩ１２は、第１のデータバッファ１２１、第２のデータバッファ１２２、クロック生成部１２３、及び出力バッファ１２４を有している。

入力データ保持手段としての第１のデータバッファ１２１、及び第２のデータバッファ１２２は、それぞれ、４ビット分のデータ（ｈｄａｔａから１クロックで出力されるデータ）を格納することができる。

ヘッドデータ変換ＬＳＩ１２では、まず、第１の入力クロック（ｈｃｌｋ）と共に入力される４ビットのデータ（ｈｄａｔａ）を第１のデータバッファ１２１で保持する。そして、第１の入力クロックの次の第２の入力クロック（ｈｃｌｋ）と共に入力される４ビットのデータ（ｈｄａｔａ）が、第２のデータバッファ１２２により保持される。

そして、第２のデータバッファ１２２でデータが保持されると、第１のデータバッファ１２１及び第２のデータバッファ１２２で保持された８ビットのデータが、ｈｃｌｋ＿ｏとして出力される。なお、第１のデータバッファ１２１で保持された４ビットのデータは、出力バッファ１２４を介して出力することで、出力タイミングを第２のデータバッファ１２２からの出力タイミングと同期させることができる構成となっている。

すなわち、メイン制御ＬＳＩ１１では、出力バッファ１２４（第１のデータバッファ１２１）からは、ｈｄａｔａ＿ｏ［３：０］の信号が出力され、第２のデータバッファ１２２からは、ｈｄａｔａ＿ｏ［７：４］の信号が出力されることになる。

すなわち、ヘッドデータ変換ＬＳＩ１２では、出力バッファ１２４（第１のデータバッファ１２１）及び第２のデータバッファ１２２により、第２のデータ出力手段が構成されている。

第２のクロック出力手段としてのクロック生成部１２３は、入力されてきたｈｃｌｋの周期を倍にする変換を行ってｈｃｌｋ＿ｏとして出力する。

そして、ＬＥＤヘッド１５では、シフトレジスタ群前半部１５２の１段目（最前段）のシフトレジスタ（４ビットのシフトレジスタ）に、ｈｄａｔａ＿ｏ［３：０］（ｈｄａｔａ＿ｉ［３：０］）のデータ（信号）が供給されるものとする。シフトレジスタ群前半部１５２では、ｈｃｌｋ＿ｏ（ｈｃｌｋ_i）により、各シフトレジスタのデータが後段のシフトレジスタにシフトされる構成となっている。

シフトレジスタ群後半部１５３についても同様に、１段目（最前段）のシフトレジスタ（４ビットのシフトレジスタ）に、ｈｄａｔａ＿ｏ［７：４］（ｈｄａｔａ＿ｉ［７：４］）のデータ（信号）が供給され、ｈｃｌｋ＿ｏ（ｈｃｌｋ_i）により各シフトレジスタの値がシフトすることになる。

（Ａ−２）実施形態の動作
次に、以上のような構成を有するこの実施形態の画像形成装置１０におけるＬＥＤヘッド１５の制御動作について図３のフローチャートを用いて説明する。

図３では、画像形成装置１０において印刷ジョブに基づく印刷が開始し、ＬＥＤヘッド１５から感光体ドラム１６１に対して最初のラインの露光を行う際の動作について示している。また、ここでは、１段目のラインバッファ１１７に最初（先頭）のラインのデータ（４９９２ビット分のデータ）が書き込まれた状態から、図３のフローチャートの処理が始まるものとする。

上述の通り、ＬＥＤヘッド１５では、ＬＥＤアレイ１５４を構成する４９９２個のＬＥＤ素子について、４つのブロックに分割したブロック単位で発光制御が行われる。以下では、説明を簡易にするため、先頭のブロックの発光制御について説明するが、他のブロックについても同様の制御が行われるため詳しい説明を省略する。

図３のタイミングチャートでは、上から順に、ｈｙｓｙｎｃ、ｈｃｌｋ、ｈｄａｔａ［０］〜ｈｄａｔａ［３］、ｈｃｌｋ＿ｏ（ｈｃｌｋ_i）、ｈｄａｔａ＿ｏ［０］〜ｈｄａｔａ＿ｏ［７］（ｈｄａｔａ＿ｉ［０］〜ｈｄａｔａ＿ｉ［７］）、ｈｌｄ（ｈｌｄ_i）、及びｈｓｔｂ（ｈｓｔｂ_i）の各タイミングでの状態が記されている。また、図３では、ｈｄａｔａ［０］〜ｈｄａｔａ［３］、及びｈｄａｔａ＿ｏ［０］〜ｈｄａｔａ＿ｏ［７］（ｈｄａｔａ＿ｉ［０］〜ｈｄａｔａ＿ｉ［７］）については、各タイミングにおいて各信号線で出力（又は入力）されるデータ（ビット）に対応する素子番号を付している。

まず、タイミングＴ１で、ヘッド制御部１１６が、ライン同期信号であるｈｓｙｎｃ信号を所定の幅だけアサー卜（所定期間だけＬレベルを出力）したものとする。

次に、タイミングＴ２で、ヘッド制御部１１６が、１段目のラインバッファ１１７から素子番号１，５，９，１３に相当する値（発光パターンの値）を読み出して、ｈｄａｔａ［３：０］として出力する。

次に、タイミングＴ３で、ヘッド制御部１１６はｈｃｌｋとしてポジエッジを出力（ＬレベルからＨレベルへ遷移）する。また、このとき、ヘッドデータ変換ＬＳＩ０１７では、ｈｃｌｋのポジエッジでｈｄａｔａ［３：０］の値が第１のデータバッファ１２１に保持される。

次に、タイミングＴ４で、ヘッド制御部１１６が、１段目のラインバッファ１１７から素子番号２４９７，２５０１，２５０５，２５０９に相当する値を読み出して、ｈｄａｔａ［３：０］として出力する。

次に、タイミングＴ５で、ヘッド制御部１１６はｈｃｌｋとしてネガエッジを出力（ＨレベルからＬレベルに遷移）する。また、このときヘッドデータ変換ＬＳＩ０１７では、ｈｃｌｋのネガエッジでｈｄａｔａ［３：０］が第２のデータバッファ１２２に保持される。また、ヘッドデータ変換ＬＳＩ１２では、このとき、第１のデータバッファ１２１のデータが出力バッファ１２４により保持されｈｄａｔａ＿ｏ［３：０］としてＬＥＤヘッド１５に出力される。また、このとき、第２のデータバッファ１２２の値がｈｄａｔａ＿０［７：４］としてＬＥＤヘッド１５に出力される。

次にタイミングＴ６で、ヘッド制御部１１６は、１段目のラインバッファ１１７から素子番号１７、２１、２５、２９に相当する値を読み出して、ｈｄａｔａ［３：０］として出力する。

次にタイミングＴ７で、ヘッド制御部１１６は、ｈｃｌｋとしてポジエッジを出力する。また、このとき、ヘッドデータ変換ＬＳＩ１２は、ｈｃｌｋのポジエッジでｈｄａｔａ［３：０］の値を第１のデータバッファ１２１に保持する。さらに、このとき、ヘッドデータ変換ＬＳＩ０１７は、ｈｄｃｌｋ＿ｏのポジエッジを出力する。

また、ｈｃｌｋ＿ｏにより、ＬＥＤヘッド１５内のシフトレジスタ群前半部１５２は、ｈｄａｔａ［３：０］を保持し、シフトレジスタ群後半部１５３は、ｈｄａｔａ［７：４］を保持する。

次に、タイミングＴ８で、ヘッド制御部１１６が、１段目のラインバッファ１１７から素子番号２５１３、２５１７、２５２１、２５２５に相当する値を読み出して、ｈｄａｔａ［３：０］として出力する。

次に、タイミングＴ９で、ヘッド制御部１１６が、ｈｃｌｋとしてネガエッジを出力する。また、このときヘッドデータ変換ＬＳＩ０１７では、ｈｃｌｋのネガエッジでｈｄａｔａ［３：０］が第２のデータバッファ１２２に保持される。また、ヘッドデータ変換ＬＳＩ１２では、このとき、第１のデータバッファ１２１のデータが出力バッファ１２４により保持されｈｄａｔａ＿ｏ［３：０］としてＬＥＤヘッド１５に出力される。また、このとき、第２のデータバッファ１２２の値がｈｄａｔａ＿０［７：４］としてＬＥＤヘッド１５に出力される。

次に、タイミングＴ１１で、ヘッドデータ変換ＬＳＩ０１７は、ｈｄｃｌｋ＿ｏとしてネガエッジを出力する。また、このとき、ｈｃｌｋ＿ｏにより、ＬＥＤヘッド１５内のシフトレジスタ群前半部１５２は、既に保持しているデータをシフトしつつｈｄａｔａ［３：０］を保持し、シフトレジスタ群後半部１５３は、既に保持しているデータをシフトしつつｈｄａｔａ［７：４］を保持する。

その後、図３では図示を省略しているが、ヘッド制御部１１６、ヘッドデータ変換ＬＳＩ１２、及びＬＥＤヘッド１５では、上述のタイミングＴ６〜Ｔ９の処理が繰り返され、タイミングＴ１２の時点で前半の素子番号２４７７までのデータ伝送、及び、後半の素子番号４９７３までのデータ伝送が終了したものとする。

次に、タイミングＴ１３で、ヘッド制御部１１６が、１段目のラインバッファ１１７から素子番号２４８１、２４８５、２４８９、２４９３に相当する値を読み出して、ｈｄａｔａ［３：０］として出力する。

次に、タイミングＴ１４で、ヘッド制御部１１６が、ｈｃｌｋとしてポジエッジを出力する。このとき、ヘッドデータ変換ＬＳＩ０１７が、ｈｃｌｋのポジエッジでｈｄａｔａ［３：０］の値を第１のデータバッファ１２１に保持する。また、このとき、ヘッドデータ変換ＬＳＩ０１７が、ｈｄｃｌｋ＿ｏのポジエッジを出力する。さらに、このとき、ｈｃｌｋ＿ｏにより、ＬＥＤヘッド１５内のシフトレジスタ群前半部１５２が、既に保持しているデータをシフトしつつｈｄａｔａ［３：０］を保持する。さらにまた、このとき、ＬＥＤヘッド１５内のシフトレジスタ群後半部１５３が、既に保持しているデータをシフトしつつｈｄａｔａ［７：４］を保持する。

次に、タイミングＴ１５で、ヘッド制御部１１６が、１段目のラインバッファ１１７から素子番号４９７７、４９８１、４９８５、４９８９に相当する値を読み出して、ｈｄａｔａ［３：０］として出力する。本データが、本ブロック最後のデータである。

次に、タイミングＴ１６で、ヘッド制御部１１６が、ｈｃｌｋとしてネガエッジを出力する。また、このときヘッドデータ変換ＬＳＩ０１７では、ｈｃｌｋのネガエッジでｈｄａｔａ［３：０］が第２のデータバッファ１２２に保持される。また、ヘッドデータ変換ＬＳＩ１２では、このとき、第１のデータバッファ１２１のデータが出力バッファ１２４により保持されｈｄａｔａ＿ｏ［３：０］としてＬＥＤヘッド１５に出力される。また、このとき、第２のデータバッファ１２２の値がｈｄａｔａ＿０［７：４］としてＬＥＤヘッド１５に出力される。

次に、タイミングＴ１８で、ヘッド制御部１１６がｈｃｌｋとしてポジエッジを出力する。また、このとき、ヘッドデータ変換ＬＳＩ０１７が、ｈｄｃｌｋ＿ｏとしてネガエッジを出力する。さらに、このとき、ｈｃｌｋ＿ｏにより、ＬＥＤヘッド１５内のシフトレジスタ群前半部１５２が、既に保持しているデータをシフトしつつｈｄａｔａ［３：０］を保持し、シフトレジスタ群後半部１５３が、既に保持しているデータをシフトしつつｈｄａｔａ［７：４］を保持する。

次に、タイミングＴ１９で、ヘッド制御部１１６が、ｈｃｌｋとしてネガエッジを出力する。また、このときヘッドデータ変換ＬＳＩ０１７では、ｈｃｌｋのネガエッジでｈｄａｔａ［３：０］が第２のデータバッファ１２２に保持される。また、ヘッドデータ変換ＬＳＩ１２では、このとき、第１のデータバッファ１２１のデータが出力バッファ１２４により保持されｈｄａｔａ＿ｏ［３：０］としてＬＥＤヘッド１５に出力される。また、このとき、第２のデータバッファ１２２の値がｈｄａｔａ＿０［７：４］としてＬＥＤヘッド１５に出力される。

次に、タイミングＴ２０で、ヘッド制御部１１６が、ｈｌｄ信号をアサー卜する（所定期間だけＬレベルからＨレベルに遷移させる）。このとき、シフトレジスタ群前半部０１９、後半部０２０内のドライバにデータがラッチされ、ＬＥＤアレイ１５４内（ＬＥＤ素子群前半部１５５、ＬＥＤ素子群後半部１５６）のＬＥＤ素子にデータがドライブされる。

次に、タイミングＴ２１で、ヘッド制御部１１６がｈｓｔｂ信号を所定の時間だけアサー卜（所定期間だけＨレベルからＬレベルに遷移させる）する。これにより、ＬＥＤアレイ１５４のＬＥＤ素子４９９２個中、第１のブロックに所属する１２４８個のＬＥＤが発行（露光）する。

以上のように、ヘッド制御部１１６から、ヘッドデータ変換ＬＳＩ１２を介して、ＬＥＤヘッド１５に１ブロック分のデータ伝送が行われる。ヘッド制御部１１６、ヘッドデータ変換ＬＳＩ１２、及びＬＥＤヘッド１５では、以上のような動作を合計４回繰り返して、ＬＥＤアレイ１５４の１ライン分のデータ（４ブロック分のデータ）伝送が行われる。

（Ａ−３）実施形態の効果
この実施形態によれば、以下のような効果を奏することができる。

ヘッド制御部１１６が１クロックで４ビットのデータを出力し、ヘッドデータ変換ＬＳＩ１２で２クロック分のデータ（８ビットのデータ）を保持して、１クロック（ヘッド制御部１１６の倍の周期のクロック）でＬＥＤヘッド１５に供給している。これにより、ヘッド制御部１１６が出力するデータ幅とＬＥＤヘッド１５が入力を受けるデータ幅に差分があっても、ヘッドデータ変換ＬＳＩ１２でその差分を吸収することができる。

また、画像形成装置１０では、ヘッド制御部１１６は、１ラインの前半部分のデータと、後半部分のデータを交互に出力するとともに、図３のタイミングＴ１８，Ｔ１９に示すように、ｈｃｌｋを余計に１パルス送信することにより、ヘッドデータ変換ＬＳＩ１２は、ラインバッファを搭載することなく、軽微なロジック（Ｆ／Ｆが数十個程度）で実現することが出来るので、回路量が低減でき、コストが抑えられるという効果を奏する。

具体的には、図３のタイミングＴ１８，Ｔ１９に示すように、ヘッド制御部１１６が所定量のデータ（１ブロック分のデータ）出力を行った後、新たなデータ出力を伴わずにｈｃｌｋを余計に所定数（図３では１クロック（１パルス））送信している。これにより、メイン制御ＬＳＩ１１よりも出力クロック周期が長いヘッドデータ変換ＬＳＩ１２において、最後のデータ出力（図３では、素子番号４９７７、４９８１、４９８５、４９８９のデータ）を行うことが可能となる。このように、ヘッドデータ変換ＬＳＩ１２の出力クロックｈｃｌｋ＿ｏは、ヘッド制御部１１６の出力クロックｈｃｌｋの倍の周期（ｎ倍の周期）となっているが、ヘッド制御部１１６が余計に１個のクロック（ｎ−１個のクロック）を出力することにより、メイン制御ＬＳＩ１１がヘッド制御部１１６から供給されるクロックｈｃｌｋに基づく動作を行うことができる。すなわち、上述のように、ヘッド制御部１１６が余計に１個のクロック（ｎ−１個のクロック）を出力することにより、ヘッドデータ変換ＬＳＩ１２では、ラインバッファ（ＬＥＤアレイ１５４の１ライン分のバッファ）を搭載したり、独自のクロック生成部を搭載すること等が必要なくなる。

（Ｂ）他の実施形態
本発明は、上記の実施形態に限定されるものではなく、以下に例示するような変形実施形態も挙げることができる。

（Ｂ−１）上記の実施形態では、ＬＥＤアレイ１５４を構成する各ＬＥＤ素子セットの素子数（時間差で発光させる時分割数）を４つとしていたが、任意の数に変更（例えば、１個、２個、８個、１６個等）に変更するようにしてもよい。

（Ｂ−２）上記の実施形態では、ヘッド制御部１１６が出力するデータバスの幅（ｈｄａｔａのビット数）が４ビットで、ＬＥＤヘッド１５に入力されるデータバスの幅（ｈｄａｔａ_i、ｈｄａｔａ＿ｏ）が８ビット（ヘッド制御部１１６の２倍）の例について説明したが、ｈｄａｔａに対するｈｄａｔａ_i（ｈｄａｔａ＿ｏ）の倍率を任意のｎ倍
（ｎは２以上の整数）としてもよい。

例えば、ｈｄａｔａ_i（ｈｄａｔａ＿ｏ）の幅を１６ビット（ｎ＝４）、３２ビット（ｎ＝８）等としてもよい。

ｈｄａｔａ_i（ｈｄａｔａ＿ｏ）の幅を、ｈｄａｔａのｎ倍とした場合、ヘッドデータ変換ＬＳＩ１２の出力クロックｈｃｌｋ＿ｏ（ＬＥＤヘッド１５の入力クロックｈｃｌｋ_i）を、ヘッド制御部１１６の出力クロックｈｃｌｋ_iのｎ倍の周期とする必要がある。例えば、上記の実施形態ではｎ＝２であるので、ｈｃｌｋ＿ｏ（ｈｃｌｋ_i）の周期を、ｈｃｌｋ_iの２倍としていたが、ｎ＝４の場合、ｈｃｌｋ＿ｏ（ｈｃｌｋ_i）の周期を、ｈｃｌｋ_iの４倍とする必要がある。

また、ｈｄａｔａ_i（ｈｄａｔａ＿ｏ）の幅を、ｈｄａｔａのｎ倍とした場合、ＬＥＤアレイ１５４の領域をｎ分割して制御する必要がある。例えば、上記の実施形態では、ｎ＝２であるので、ＬＥＤアレイ１５４を、２つの領域（ＬＥＤ素子群前半部１５５、ＬＥＤ素子群後半部１５６）に分割して制御可能とし、ヘッド制御部１１６は、ＬＥＤ素子群前半部１５５のデータとＬＥＤ素子群後半部１５６のデータを交互に出力する構成となっていた。これに対して、ｎ＝４となる場合には、ＬＥＤアレイ１５４を、４つの領域に分割して制御可能とし、ヘッド制御部１１６は、４つの領域のそれぞれのデータについて所定の順序でデータ出力する処理を繰り返すことになる。この場合、当然、シフトレジスタ１５１も４つに分割（ｎ個に分割）した制御を行う必要がある。また、この場合、当然ヘッドデータ変換ＬＳＩ１２では、データバッファを４個（ｎ個）備える必要がある。

（Ｂ−３）上記の実施形態では、本発明の画像形成装置をプリンタに適用する例について説明したが、プリントヘッドとしてＬＥＤヘッドを用いた電子写真式の他の画像形成装置（例えば、ＦＡＸ、複合機、コピー機等）に適用するようにしてもよい。

１０…画像形成装置、Ｉ１１…メイン制御ＬＳ、１１１…通信手段、１１２…画像処理用ＣＰＵ部、１１３…画像処理部、１１４…プリンタ制御用ＣＰＵ部、１１５…メカ制御部、１１６…ヘッド制御部、１１７…１段目のラインバッファ、１１８…２段目のラインバッファ、１２…ヘッドデータ変換ＬＳＩ、１２１…第１のデータバッファ、１２２…第２のデータバッファ、１２３…クロック生成部、１２４…出力バッファ、１３…センサ、１４…モータ、１５…ＬＥＤヘッド、…シフトレジスタ１５１、…シフトレジスタ群前半部１５２、…シフトレジスタ群後半部１５３、１５４…ＬＥＤアレイ、１５５…ＬＥＤ素子群前半部、１５６…ＬＥＤ素子群後半部、１６…画像形成ユニット、１６１…感光体ドラム、１６２…現像ユニット、１６３…トナーカートリッジ、１７…転写部、１８…定着ユニット、２０…上位装置、２１…通信手段。

Claims (4)

1. 複数の発光素子を配置した発光素子群を有する露光部と、前記露光部を制御する制御部と、前記制御部から送出される信号の一部又は全部を変換して、前記露光部に供給する信号変換部とを備える画像形成装置において、
   前記制御部は、
   少なくとも、前記発光素子群の１列分の発光パターンを示すデータを保持するデータ保持手段と、
   データ出力に係る第１のクロック信号を出力する第１のクロック出力手段と、
   前記第１のクロック信号に同期したタイミングで、前記データ保持手段で保持しているデータから、第１のデータ幅のデータを取得して出力する第１のデータ出力手段とを有し、
   前記信号変換部は、
   前記制御部から出力されるデータを、前記第１のクロック信号のｎ（ｎは２以上の整数）クロック分保持する入力データ保持手段と、
   データ出力に係る第２のクロック信号を出力する第２のクロック出力手段と、
   前記入力データ保持手段が保持した前記第１のクロック信号のｎクロック分のデータを、前記露光部に、前記第２のクロック信号の１クロックで出力する第２のデータ出力手段とを有する
   ことを特徴とする画像形成装置。
2. 前記第２のクロック信号の周期は、前記第１のクロック信号のｎ倍であり、
   前記第１のクロック出力手段は、前記第１のデータ出力手段により所定数連続して前記第１のクロック手段に同期したタイミングでデータ出力が行われた後、前記第１のデータ出力手段によるデータ出力を伴わずに所定数のクロックを出力する
   ことを特徴とする請求項１に記載の画像形成装置。
3. 前記第１のデータ出力手段は、前記データ保持手段のデータについて、前記発光素子群をｎ個の領域に分けた場合のそれぞれの領域に対応するデータにアクセスし、前記第１のクロック信号に同期して、それぞれの領域に係るデータを、前記第１のデータ幅分ずつ、所定の順序で出力する動作を繰り返すことを特徴とする請求項１又は２に記載の画像形成装置。
4. 前記第１のデータ出力手段は、前記データ保持手段のデータについて、前記発光素子群を、前半部分と後半部分の２つの領域に分けた場合のそれぞれの領域に対応するデータにアクセスし、前半部分の領域に係るデータと、後半部分の領域に係るデータを、前記第１のデータ幅分ずつ、交互に出力する動作を繰りかえし、
   前記入力データ保持手段は、前記制御部から出力されるデータを、前記第１のクロック信号の２クロック分保持する
   ことを特徴とする請求項３に記載の画像形成装置。

Images