JP6168757B2 - 画像データ出力装置、画像形成装置、画像データ出力装置の制御方法、及び画像形成装置の制御方法 - Google Patents

Description

本発明は、画像データ出力装置、画像形成装置、画像データ出力装置の制御方法、及び画像形成装置の制御方法に関する。

電子写真方式の画像形成装置では、一般的に半導体レーザから発光するレーザビームをＯＮ／ＯＦＦ制御しながら、このレーザビームを回転多面鏡（ポリゴンミラー）で偏向して感光体を主走査方向に繰り返し走査することによって、潜像形成が行われる。

このような画像形成装置においては、レーザビームのＯＮ／ＯＦＦ制御に一定周波数の画像クロックが用いられている。その理由は、この画像クロックの周波数が一定でないと、レーザビームのＯＮ／ＯＦＦタイミングが正規のタイミングからずれ、それにより感光体上に形成される静電潜像のドット形成位置がずれ、期待した印刷結果と異なるものとなってしまうからである。

そして、画像クロックが常に一定周波数であることから、レーザビームのＯＮ／ＯＦＦを制御するためのＯＮ／ＯＦＦ信号を、その生成回路からレーザ駆動回路へ伝送する伝送路において不要輻射ノイズが発生する。特に、印刷する画像が１画素毎に黒画素と白画素が交互に連続するようなパターンである場合は、より大きな不要輻射ノイズが発生する。その不要輻射ノイズのレベルは、国際的な不要輻射ノイズ規格に規定されている値を超える場合が多い。

そこで、この不要輻射ノイズを軽減するために、１画素を整数値で分割した画素片を生成し、この画素片の追加と削除を所定の走査期間において部分的に行い、１画素の周期を変更する技術が提案されている（例えば、特許文献１参照）。

特開２００９−１２６０９１号公報

しかしながら、上記従来技術では、画像領域の全体に対して画素片の挿入および削除を行うため、元画像に対する変更範囲が大きくなり、画像のオリジナル性が損なわれるおそれがある。

また、白画素、黒画素の区別なく任意に画素片の挿入および削除を行うため、挿入および削除がそれぞれの画素に集中してしまった場合には、画像の濃度が変化してしまうおそれがある。

本発明は、上記問題に鑑みて成されたものであり、元画像に対する変更範囲が小さくてオリジナル性を保ちやすく、また画像濃度の変化を少なくすることができる画像データ出力装置、画像形成装置、画像データ出力装置の制御方法、及び画像形成装置の制御方法を提供することを目的とする。

上記目的を達成するために、本発明の画像データ出力装置は、黒画素及び白画素が交互に繰り返される部分を画像データから検出する検出手段と、前記部分の検出に基づいて、前記検出された部分に含まれる少なくとも２画素からなるデータのうちの一方の画素のデータの出力期間が１画素分の期間よりも所定長だけ短く、且つ他方の画素のデータの出力期間が１画素分の期間よりも前記所定長だけ長くなるように前記画像データを変換する変換手段と、前記変換された画像データを出力する出力手段とを有し、前記所定長は、１画素分の期間よりも短いことを特徴とする。また、上記目的を達成するために、本発明の画像形成装置は、複数の連続する画素を参照する画素参照手段と、前記画素参照手段により参照された複数の連続する画素から、画素が１画素毎に交互に論理反転を繰り返している配列を検出する画素配列検出手段と、前記画素配列検出手段により前記画素が１画素毎に交互に論理反転を繰り返している配列が検出された場合に、当該検出された配列に含まれる画素の一部分を指定する部分指定手段と、前記部分指定手段により指定された部分を論理反転する部分反転手段と、１画素と同期出力するクロック信号の周波数の整数倍の周波数のクロック信号を生成するクロック生成手段と、前記部分反転手段の出力信号を前記クロック生成手段で生成されたクロックにて同期出力するクロック同期出力手段と、を有することを特徴とする。

本発明によれば、白画素と黒画素が１画素毎に交互に連続する場合にのみ画像変換を行うので、オリジナル画像に対する変更範囲が小さく済み、オリジナル性を保ちやすいという効果がある。また、隣接する白画素と黒画素の同じサイズの一部分をそれぞれ反転処理するため、画像濃度を保つことができる。

本発明の第１の実施形態に係る画像形成装置の概略構成を示す断面図である。 図１におけるプリンタ制御ユニットの概略構成を示すブロック図である。 本発明の第１の実施形態におけるビデオインターフェース部の概略構成を示すブロック図である。 図３のタイミング生成部の動作を説明するためのタイミングチャートである。 図３のシフトレジスタの内部構成を示すブロック図である。 （ａ）図３のパターン検出部によるマッチングパターン検出のアルゴリズムを説明するための真理値表を表した図、（ｂ）反転生成部における入出力のアルゴリズムを説明するための真理値表を表した図である。 図３のカウンタの動作の流れを示すフローチャートである。 図３の部分反転部の内部構成例を示す図であり、（ａ）セレクタを含むもの、（ｂ）排他的論理和に置き換えられたものを示す。 ビデオインターフェース部の動作を説明するためのタイミングチャートである（その１）。 ビデオインターフェース部の動作を説明するためのタイミングチャートである（その２）。 （ａ）ビデオインターフェース部によって変換された出力画像と出力信号と出力信号の周波数の一例を示す図、（ｂ）変換されなかった出力画像と出力信号と出力信号の周波数の一例を示す図である。 本発明の第２の実施形態におけるビデオインターフェース部の概略構成を示すブロック図である。 図１１のプログラマブルパターン検出部によるマッチングパターン検出のアルゴリズムを説明するための真理値表を表した図である。 本発明の第３の実施形態におけるビデオインターフェース部の概略構成を示すブロック図である。 図１３のライン別パターン検出部によるマッチングパターン検出のアルゴリズムを説明するための真理値表を表した図である。 ライン別パターン検出部によって変換された出力画像の一例を示す図であり、（ａ）市松模様の元の出力画像、（ｂ）第１の実施形態における変換後の出力画像、（ｃ）ライン別パターン検出部によって変換された出力画像を示す。 本発明の第４の実施形態におけるビデオインターフェース部の概略構成を示すブロック図である。 第４の実施形態におけるタイミング生成部の動作を説明するためのタイミングチャートである。

以下、本発明の実施の形態を図面を参照して詳細に説明する。

［第１の実施形態］
図１は、本発明の第１の実施形態に係る画像形成装置の概略構成を示す断面図である。

図１において、画像形成装置１００は、外部のホストコンピュータ（例えば、図２に示すホストコンピュータ９０）から不図示のネットワークやケーブル等を介して送信された印刷ジョブ（文字コードやイメージ情報等を含む印刷情報）を受信して記憶する。そして、受信した印刷ジョブに従って、対応する文字パターンなどを作成し、記録媒体である記録紙上に画像を形成する。画像形成装置１００は以下に説明する各部を備える。

操作部１３０は、操作のためのスイッチおよびＬＥＤ表示器などが配されている。プリンタ制御ユニット１０１は、画像形成装置１００全体の制御およびホストコンピュータから受信した印刷ジョブなどを解析する。このプリンタ制御ユニット１０１は、受信した印刷ジョブから画像データを作成し、作成した画像データを順次ビデオ信号に変換してレーザドライバ１０２に出力する。

レーザドライバ１０２は、半導体レーザ１０３を駆動するための回路であり、入力されたビデオ信号に応じて半導体レーザ１０３から発射されるレーザ光１０４のＯＮ／ＯＦＦ切り換えを行う。

レーザ光１０４は、回転多面鏡（ポリゴンミラー）１０５で左右方向に振らされて静電ドラム１０６上を走査露光する。これにより、静電ドラム１０６上には、文字パターンの静電潜像が形成される。この静電潜像は、静電ドラム１０６周囲に配設された現像ユニット１０７により現像された後、記録紙に現像剤（トナー）が転写される。そして、定着ユニット１１２により記録紙へのトナーの定着が行われる。この記録紙にはカットシートが用いられる。カットシート記録紙は、画像形成装置１００に装着された用紙カセット１０８に収納されており、給紙ローラ１０９、搬送ローラ１１０、及び搬送ローラ対１１１により、装置内に取り込まれて、静電ドラム１０６に供給される。

図２は、図１におけるプリンタ制御ユニット１０１の概略構成を示すブロック図である。

ホストＩ／Ｆ部２０２は、ネットワーク８０を介してホストコンピュータ９０と通信を行うホストインターフェース部であり、ホストコンピュータ９０から送信される印刷ジョブ等を受信する。なお、本実施形態では、画像形成装置１００とホストコンピュータ９０等の外部装置との間をネットワークにより接続する形態について説明するが、これに限定されず、ＵＳＢケーブルやパラレルインターフェース等のローカル接続であってもよい。

描画部２０３は、印刷ジョブ中のプリンタ記述言語（ＰＤＬ）のデータから画像データを生成するための描画部である。

ビデオＩ／Ｆ部２０４は、生成された画像データをシリアルのビデオ信号に変換し、それをレーザドライバ１０２に出力するためのビデオインターフェース部である。

操作部Ｉ／Ｆ部２０５は、操作部１３０と通信を行う操作部インターフェース部である。

ＣＰＵ２０７は、画像形成装置全体を滞りなく動作させるために、図示の２０２〜２０５の各ユニットを制御する演算装置（ＣＰＵ）である。

ＲＯＭ２０８は、ＣＰＵ２０７が実行するプログラムを格納したフラッシュメモリ等の不揮発性メモリである。

ＲＡＭ２０９は、ＣＰＵ２０７が動作するためのシステムワークメモリ、また、受信した印刷ジョブや描画部２０３によって生成された画像データ等を記憶するＤＲＡＭ等の揮発性メモリである。

システムバス２１０は、上述したホストＩ／Ｆ部２０２〜操作部Ｉ／Ｆ部２０５、ＣＰＵ２０７〜ＲＡＭ２０９の各ユニットを接続するシステムバスである。

次に、プリンタ制御ユニット１０１におけるデータの流れを説明する。

まず、ホストコンピュータ９０から送信された印刷ジョブは、ホストインターフェース部２０２にて受信し、ＲＡＭ２０９に格納される。

次に、ＲＡＭ２０９に格納された印刷ジョブをＣＰＵ２０７が解析し、描画部２０３と連携して画像データを生成し、これをＲＡＭ２０９に格納する。そして、ビデオＩ／Ｆ部２０４は、ＲＡＭ２０９に格納された画像データを順次シリアルの画素データに変換してレーザドライバ１０２に出力する。

図３は、本発明の第１の実施形態におけるビデオＩ／Ｆ部２０４の概略構成を示すブロック図である。

クロック生成部３００は、水晶発振器やクロックジェネレータＩＣ等から構成され、クロック生成手段としてクロック信号を生成する。ここで生成されるクロック信号は、画像データ１画素と同期出力するクロック信号の周波数の整数倍の周波数のクロック信号を生成する。本実施形態では、４倍の周波数とし、そのクロック信号を４ｘＶＣＬＫ３１１と表記する。

タイミング生成部３０１は、４ｘＶＣＬＫ３１１を４分周したビデオクロック（以下、「ＶＣＬＫ」と表記。）３３２を生成し、また、画素反転させるタイミングを示す画素反転タイミング信号（以下、「ＲＥＶＥＲＳＥ」と表記。）３１３を生成する。このＲＥＶＥＲＳＥ３１３は、ＶＣＬＫ３３２の１周期の間に４ｘＶＣＬＫ３１１の周期と同じ時間だけハイレベルになる。これら生成する２つの信号と４ｘＶＣＬＫ３１１との関係を図４のタイミングチャートに示す。

シフトレジスタ３０２は、６ビット（ｂｉｔ）のシフトレジスタである。シフトレジスタ３０２には、描画部２０３によって生成され、ＲＡＭ２０９に格納された画像データから順次取り込み、シリアルデータに変換された画像信号（以下、「ＶＩＤＥＯ＿ＩＮ」と表記。）３１４がＶＣＬＫ３３２に同期して入力される。シフトレジスタ３０２の内部回路を図５に示す。

図５に示すように、シフトレジスタ３０２では、６個のフリップフロップが直列に接続された回路構成を有する。入力された画像信号ＶＩＤＥＯ＿ＩＮ３１４が順次シフトされ、それぞれのフリップフロップの出力がＳＦ１＿３２１〜ＳＦ６＿３２６として出力される。そして、この出力されるＳＦ１＿３２１〜ＳＦ６＿３２６は、連続する６画素である。このように、シフトレジスタ３０２は、例えば、画素参照手段として機能する。

パターン検出部３０３には、シフトレジスタ３０２の出力である連続する６画素ＳＦ１＿３２１〜ＳＦ６＿３２６が入力される。パターン検出部３０３は、入力された６画素ＳＦ１＿３２１〜ＳＦ６＿３２６と、予め決められたマッチングパターンとを比較し、マッチングパターンと一致したときに検出信号（以下、「ＤＥＴＥＣＴ」と表記。）３２７をＨｉｇｈレベル（論理値“１”）として出力する。ここでは、ＳＦ１＿３２１〜ＳＦ６＿３２６に対応するマッチングパターンを“白画素”、“黒画素”、“白画素”、“黒画素”、“白画素”、“黒画素”とし、“白画素”を“０”、“黒画素”を“１”として真理値表に表わすと図６（ａ）のようになる。このように、パターン検出部３０３は、例えば、画素配列検出手段として機能し、画素が１画素毎に交互に論理反転している配列を検出する。

カウンタ３０４は、カウント値（以下、「ＣＮＴ［２：０］」と表記。）３２８を出力する。そして、このカウンタ３０４の動作を図７のフローチャートを用いて説明する。なお、カウンタ３０４は、ＶＣＬＫ３３２に同期して動作するものである。

図７において、まず、カウンタ３０４は、ＣＮＴ［２：０］３２８を“０”にしてクリアする（ステップＳ７０１）。

次に、カウンタ３０４は、入力されるＤＥＴＥＣＴ３２７が“１”になるまで待つ（ステップＳ７０２）。ＤＥＴＥＣＴ３２７が“１”になった場合、カウンタ３０４は、ＣＮＴ［２：０］３２８に“１”を加えてカウントアップする（ステップＳ７０３）。

次に、カウンタ３０４は、ＣＮＴ［２：０］３２８が“５”であるか否かを判定し（ステップＳ７０４）、“５”でない場合は、ステップＳ７０３に遷移し、ＣＮＴ［２：０］３２８に“１”を加えてカウントアップする。そして、ＣＮＴ［２：０］３２８が“５”になるまでカウントアップを続ける。

ステップＳ７０４でＣＮＴ［２：０］３２８が“５”である場合、カウンタ３０４は、ＣＮＴ［２：０］３２８を“０”にしてクリアして（ステップＳ７０５）、本処理を終了する。

図３に戻り、反転生成部３０５は、カウンタ３０４の出力であるＣＮＴ［２：０］３２８とタイミング生成部３０１の出力であるＲＥＶＥＲＳＥ３１３の状態によって、反転有効信号（以下、「ＲＥＶ＿ＥＮＢ」と表記。）３２９をＨｉｇｈレベル（論理値“１”）にして出力する。真理値表に表わすと図６（ｂ）のようになる。ＣＮＴ［２：０］３２８が“１”または“２”で、ＲＥＶＥＲＳＥ３１３が“１”であるときに、ＲＥＶ＿ＥＮＢ３２９を“１”とするように作用する。このように、カウンタ３０４及び反転生成部３０５は、タイミング生成部３０１を含めて、例えば部分指定手段として機能する。すなわち、この部分指定手段は、特定の配列の画素が検出された場合に、当該特定の配列の画素のうちの一部画素の一部分を指定することが可能である。

部分反転部３０６は、例えば、図８（ａ）、図８（ｂ）に示す２つの内部構成のいずれかを有する。

図８（ａ）に示す部分反転部３０６は、シフトレジスタ３０２の出力の１つであるＳＦ４をインバータ９０１で反転したものと反転しないものをセレクタ９０２でどちらかを選択して、部分変換信号（以下、「ＣＨＧ＿ＶＤＯ」と表記。）３３０を出力する。セレクタ９０２の論理値は、ＲＥＶ＿ＥＮＢ３２９がＬｏｗレベル（論理値“０”）のときはＳＦ４を選択し、Ｈｉｇｈレベル（論理値“１”）のときはＳＦ４をインバータ９０１で反転した信号を選択するように作用する。このように、図８（ａ）に示す部分反転部３０６は、入力信号を反転変換したものとしないもののどちらかを選択する選択手段から構成される。

図８（ｂ）に示す部分反転部３０６は、排他的論理和（ＥｘｃｌｕｓｉｖｅＯＲ）ロジックである。反転生成部３０５の出力であるＲＥＶ＿ＥＮＢ３２９がＨｉｇｈレベル（論理値“１”）のとき、シフトレジスタ３０２の出力の１つであるＳＦ４の論理値を反転させるように作用する。このように、図８（ｂ）に示す部分反転部３０６は、排他的論理和の論理変換手段で構成される。なお、部分反転部３０６の内部構成は図示例に限定されるものではない。

フリップフロップ（Ｆ／Ｆ）３０７は、部分反転部３０６の出力であるＣＨＧ＿ＶＤＯ３３０を４ｘＶＣＬＫ３１１で同期させてビデオ出力信号（以下、「ＶＩＤＥＯ＿ＯＵＴ」と表記。）３３１を出力する。このようにＦ／Ｆ３０７は、例えばクロック同期出力手段として機能する。

次に、上述したビデオＩ／Ｆ部２０４の動作を図９Ａ、図９Ｂに示すタイミングチャートを用いて説明する。なお、本実施形態では、白画素がしばらく連続したのちに黒画素と白画素が１画素ずつ交互に連続した場合を例に説明する。また、黒画素と白画素が交互に連続し始めたところからの画素をそれぞれＶ１，Ｖ２，Ｖ３，・・・と呼ぶこととする。

まず、ＶＩＤＥＯ＿ＩＮ信号としてＶ１（黒）、Ｖ２（白）、Ｖ３（黒）が順次シフトレジスタ３０２に入力される。そして、入力した画素は、ＳＦ１〜ＳＦ６（３２１〜３２６）へ順次シフトされ、パターン検出部３０３に出力されていく。

シフトレジスタ３０２の出力のうちのＳＦ４は、部分反転部３０６に入力され（３２４）、ＲＥＶ＿ＥＮＢ３２９の状態に従って論理反転され、ＣＨＧ＿ＶＤＯ３３０としてＦ／Ｆ３０７に出力される。そして、ＣＨＧ＿ＶＤＯ３３０が、Ｆ／Ｆ３０７により４ｘＶＣＬＫ３１１と同期させて、ＶＩＤＥＯ＿ＯＵＴ３３１として出力される。図９Ａに示すＴ１は、最初の黒画素Ｖ１が出力されるタイミングである。

Ｔ２では、シフトレジスタ３０２にＶ１〜Ｖ６の６画素が取り込まれ、それらがＳＦ１〜ＳＦ６の信号としてパターン検出部３０３に入力されたところである。ここでパターン検出部３０３では、マッチングパターンとの比較が行われるが、このとき比較結果が一致するため、ＤＥＴＥＣＴ３２７がＨｉｇｈレベル（論理値“１”）となる。

Ｔ３では、ＤＥＴＥＣＴ３２７が“１”であるため、カウンタ３０４がカウントアップし、ＣＮＴ［２：０］３２８が“１”となる。

Ｔ４では、ＣＮＴ［２：０］３２８が“１”で、ＲＥＶＥＲＳＥ３１３が“１”であるため、反転生成部３０５にてＲＥＶ＿ＥＮＢ３２９がＨｉｇｈレベル（論理値“１”）となる。すると白画素であったＶ４画素が後端の１／４期間だけ黒に変換される。

Ｔ５では、Ｔ４で変換された黒が１／４期間だけＶＩＤＥＯ＿ＯＵＴ３３１として出力される。要するに白画素であったＶ４は、３／４画素分が白で１／４画素分が黒に変換されたことになる。また、このとき、ＲＥＶ＿ＥＮＢ３２９は、Ｌｏｗレベル（論理値“０”）となるため、Ｖ５の最初は黒のまま変換されない。

Ｔ６では、ＣＮＴ［２：０］３２８が“２”で、ＲＥＶＥＲＳＥ３１３が“１”であるため、反転生成部３０５にてＲＥＶ＿ＥＮＢ３２９がＨｉｇｈレベル（論理値“１”）となる。すると黒画素であったＶ５画素が後端の１／４期間だけ白に変換される。

Ｔ７では、Ｔ６で変換された白が１／４期間だけＶＩＤＥＯ＿ＯＵＴ３３１として出力される。要するに黒画素であったＶ５は、３／４画素分が黒で１／４画素分が白に変換されたことになる。しかしながら、その前のＶ４の１／４画素分が黒に変換されているので、合わせると１画素分の黒が出力されることとなる。また、このとき、ＲＥＶ＿ＥＮＢ３２９は、Ｌｏｗレベル（論理値“０”）となるためＶ６は、白のまま変換されない。このように、部分指定手段は、隣接する２つの画素（白画素、黒画素）の各々同じ方向（図９Ａ、図９Ｂの右方向）の端部を指定する。

Ｔ８では、変換されないＶ６が１画素分白のまま出力される。従って、その前のＶ５の１／４画素分が白に変換されているので、合わせると５／４画素分の黒が出力されることとなる。

次に、Ｔ８からＴ９までの期間では、ＤＥＴＥＣＴ３２７がＨｉｇｈレベル（論理値“１”）となるが、ＣＮＴ［２：０］３２８が“１”と“２”以外となり、部分反転部３０６で反転変換されることはない。そして、Ｔ９では、ＣＮＴ［２：０］３２８が“５”となり、ＣＮＴ［２：０］３２８が“０”にクリアされる。

Ｔ１０では、ＤＥＴＥＣＴ３２７がＨｉｇｈレベル（論理値“１”）となり、カウンタ３０４は再びカウントアップを開始する。以下、同様な動作が行われる。

ビデオＩ／Ｆ部２０４によって変換された出力画像と、出力信号と、出力信号の周波数の一例を図１０（ａ）に示す。また、変換されなかった場合の出力画像と、出力信号と、出力信号の周波数の一例を図１０（ｂ）に示す。

図１０（ｂ）に示すように、上述した動作により変換されなかった場合、出力画像の黒画素と白画素が１画素ずつ交互に連続すると、その出力信号は、一定の周波数の矩形波となる。矩形波は、その周波数と、その周波数の整数倍の高調波成分を含んでいるので、それが不要輻射ノイズとして発生する。矩形波の周波数が１０ＭＨｚであるとすると、３０ＭＨｚ、５０ＭＨｚ、７０ＭＨｚ、・・・といった周波数に不要輻射ノイズが発生する（矩形波のデューティ比が５０％であるため、偶数倍の周波数の高調波は発生しにくい）。

一方、本実施形態では、図１０（ａ）に示すように、出力画像の黒画素と白画素が１画素ずつ交互に連続した場合、白画素が３／４画素や５／４画素に変換される。すると出力信号の周波数も一定ではなく、分散する。具体的には、変換されなかったときの周波数が１０ＭＨｚであるとすると、１０ＭＨｚのほか１１．４ＭＨｚと８．９ＭＨｚになる。但し、変換しても矩形波には変わりなく、それぞれの周波数の整数倍の高調波成分は含んでいるため、その整数倍の周波数に不要輻射ノイズは発生する。しかしながら、矩形波の周波数が３つに分散し、それぞれの周波数で持つエネルギーが１／３となり、不要輻射ノイズの発生エネルギーも１／３となる。

また、黒画素は３画素に１画素の割合で１／４画素幅分位置がずれるが、画素幅は１画素幅のまま変化しない。一方、白画素は３画素中の２画素の画素幅は３／４画素、５／４画素の幅に変わるが平均の画素幅は１画素幅となる。このように、隣接する白画素と黒画素の同じサイズの一部分をそれぞれ反転処理するため、画像データの画像濃度を保つことが出来る。

上記実施形態によれば、白画素と黒画素が１画素毎交互に連続する画像データを検出し、検出した場合にそのうちの隣接した２画素の一部を反転して出力する。これにより、元画像に対する変更範囲が小さくてオリジナル性を保ちやすく、また画像濃度の変化を少なくすることができる。

［第２の実施形態］
本発明の第２の実施の形態では、図１、図２に示す構成が上記第１の実施の形態と同じであり、第１の実施の形態と同様の部分については、同一の符号を用いてその説明を省略する。以下に、上記第１の実施の形態と異なる点のみを説明する。

図１１は、本発明の第２の実施形態におけるビデオＩ／Ｆ部２０４の概略構成を示すブロック図である。本図では、図３に示すビデオＩ／Ｆ部２０４と異なる部分を説明する。

図１１に示すビデオＩ／Ｆ部２０４は、図３に示すビデオＩ／Ｆ部２０４に対して、パターン検出部３０３がプログラマブルパターン検出部１３０３に変更されている。第１の実施形態では、パターン検出部３０３によりシフトレジスタ３０２の出力である連続する６画素ＳＦ１〜ＳＦ６と予め決められたマッチングパターンである“白画素”、“黒画素”、“白画素”、“黒画素”、“白画素”、“黒画素”の配列と比較した。第２の実施形態では、このマッチングパターンをＣＰＵ２０７から設定可能としたものであり、マッチングパターン信号ＭＣＰＴ［６：１］１３４１がＣＰＵ２０７からプログラマブルパターン検出部１３０３に入力されるマッチングパターン信号である。このように、本実施形態では、プログラマブルパターン検出部１３０３により、検出する画素配列を任意に設定することができる。

図１２は、図１１のプログラマブルパターン検出部１３０３によるマッチングパターン検出のアルゴリズムを説明するための真理値表を表した図である。

プログラマブルパターン検出部１３０３は、図示の通り、連続する６画素ＳＦ１〜ＳＦ６がそれぞれＭＣＰＴ１〜ＭＣＰＴ６と一致したときにＤＥＴＥＣＴ３２７をＨｉｇｈレベル（論理値“１”）として出力する。例えば、マッチングパターンＭＣＰＴ１〜ＭＣＰＴ６を第１の実施形態とは逆の“黒画素”、“白画素”、“黒画素”、“白画素”、“黒画素”、“白画素”とすると、白画素ではなく、黒画素の画素幅が３／４や５／４になるような変換が行われる。

このように画素幅を変更する画素を白画素か黒画素かを選択することができると、静電ドラム１０６や現像ユニット１０７、定着ユニット１１２の特性に応じて柔軟な対応が可能となる。

また、第２の実施形態においても、第１の実施形態と同様に、画像データの濃度を保持したまま、不要輻射ノイズの発生エネルギーも１／３に低減することが可能となる。

［第３の実施形態］
本発明の第３の実施の形態では、図１、図２に示す構成が上記第１の実施の形態と同じである。そして、第１及び第２の実施の形態と同様の部分については、同一の符号を用いてその説明を省略する。以下に、上記第１及び第２の実施の形態と異なる点のみを説明する。

図１３は、本発明の第３の実施形態におけるビデオＩ／Ｆ部２０４の概略構成を示すブロック図である。本図では、図１１に示すビデオＩ／Ｆ部２０４と異なる部分を説明する。

図１３に示すビデオＩ／Ｆ部２０４は、図３に示すビデオＩ／Ｆ部２０４に対して、パターン検出部３０３がライン別パターン検出部１５０３に変更されている。第２の実施形態では、プログラマブルパターン検出部１３０３により、全てのラインで同じマッチングパターンを用いて連続する６画素ＳＦ１〜ＳＦ６と比較した。第３の実施形態では、ライン別パターン検出部１５０３により、奇数ラインと偶数ラインでマッチングパターンを変更できるようにしたものである。

１５４１は奇数ラインであることを示す信号（以下、「ＯＤＤ＿ＬＩＮＥ」と表記。）であり、レーザビームをラインの先頭で検出した信号（図示しない）をトグル動作させて生成される。１５４２は偶数ライン用のマッチングパターン信号（以下、「Ｅ＿ＰＴ［６：１］」と表記。）、１５４３は奇数ライン用のマッチングパターン信号（以下、「Ｏ＿ＰＴ［６：１］」と表記。）であり、共にＣＰＵ２０７から設定される。

図１４は、図１３のライン別パターン検出部１５０３によるマッチングパターン検出のアルゴリズムを説明するための真理値表を表した図である。

ライン別パターン検出部１５０３は、図示の通り、偶数ライン時には連続する６画素ＳＦ１〜ＳＦ６とＥ＿ＰＴ１〜Ｅ＿ＰＴ６と比較し、奇数ライン時にはＯ＿ＰＴ１〜Ｏ＿ＰＴ６と比較する。そして、それぞれのラインで一致したときにＤＥＴＥＣＴ３２７をＨｉｇｈレベル（論理値“１”）として出力する。例えば、偶数ライン用マッチングパターンＥ＿ＰＴ１〜Ｅ＿ＰＴ６を「“白画素”、“黒画素”、“白画素”、“黒画素”、“白画素”、“黒画素”」とする。また、奇数ライン用マッチングパターンＯ＿ＰＴ１〜Ｏ＿ＰＴ６を反対の「“黒画素”、“白画素”、“黒画素”、“白画素”、“黒画素”、“白画素”」とする。すると、偶数ラインで白画素の画素幅が３／４や５／４になるような変換が行われ、奇数ラインで黒画素の画素幅が３／４や５／４になるような変換が行われる。例えば、図１５（ａ）のような市松模様の画像データである場合、第１の実施形態での変換後は、縦方向に黒画素が重なることがある（図１５（ｂ）に示す矢印↑の部分）。そうすると、トナーが載りやすくなるため、印刷結果が違ってしまうことがある。

第３の実施形態では、図１５（ｃ）に示すように、奇数ラインと偶数ラインで重なりがなくなるため、変換後の印刷結果を変換前の結果に近づけることが可能となる。また、本第３の実施形態においても、上記第１の実施形態や第２の実施形態と同様に、画像データの濃度を保持したまま、不要輻射ノイズの発生エネルギーも１／３に低減することが可能となる。

［第４の実施形態］
本発明の第４の実施の形態では、図１、図２に示す構成が上記第１の実施の形態と同じであり、第１の実施の形態と同様の部分については、同一の符号を用いてその説明を省略する。以下に、上記第１の実施の形態と異なる点のみを説明する。

図１６は、本発明の第４の実施形態におけるビデオＩ／Ｆ部２０４の概略構成を示すブロック図である。本図では、図３に示すビデオＩ／Ｆ部２０４と異なる部分を説明する。

１８００はクロック生成部である。第１の実施形態では、クロック生成部３００は４倍の周波数のクロック信号を生成したが、第４の実施形態では、クロック生成部１８００は１６倍の周波数のクロック信号を生成する。クロック生成部１８００から出力されるクロック信号を１６ｘＶＣＬＫ１８１１と表記する。なお、クロック信号の周波数は整数倍であればよく、これに限定されない。

１８０１はタイミング生成部である。タイミング生成部１８０１は、１６ｘＶＣＬＫ１８１１を１６分周したビデオクロック（以下「ＶＣＬＫ」と表記。）３３２を生成し、また、画素反転させるタイミングを示す画素反転タイミング信号であるＲＥＶＥＲＳＥ３１３を生成する。第１の実施形態では、このＲＥＶＥＲＳＥ３１３をハイレベルにするタイミングを図４のタイミングチャートに示すように固定にした。一方、第４の実施形態では、このＲＥＶＥＲＳＥ３１３のタイミングをＣＰＵ２０７から設定可能としたものであり、反転位置指定信号（以下、「ＲＥＶ＿Ｐ［１５：０］」と表記。）１８３２によって指定される。具体的には、１６ｘＶＣＬＫ１８１１をカウントするカウンタ（不図示）とそのカウント出力と反転位置指定信号１８３２を比較して一致した場合にＲＥＶＥＲＳＥ３１３をハイレベルにする比較器（不図示）から構成される。例えば「ＲＥＶ＿Ｐ［１５：０］＝１１１０００００００００００００ｂ」と設定したときのタイミングチャートを図１７に示す。

このように、反転タイミングを自由に設定できるようにすることで、画素変換した際の分散させる周波数が可変になり、出力画像への影響と不要輻射ノイズの対策を柔軟に行うことが可能となる。

また、印刷速度の向上に伴い、複数のレーザビームを使用する画像形成装置が存在する。その場合は、ビデオインターフェース部もレーザビームの本数と同じ数だけ必要になり、さらに複数のビデオインターフェース部は同時に動作することとなる。もし同時に出力される画像データが黒画素と白画素が１画素ずつ交互に連続したものである場合、第１の実施形態の方式に従って画素変換を行っても分散される周波数が同じになってしまうため、不要輻射ノイズが大きくなってしまうという課題が残る。このような場合に、第４の実施形態の方式を用いて、複数のビデオインターフェース部のＲＥＶ＿Ｐ［１５：０］を異なる設定にすることで画素を反転させるタイミングが異なり、分散される周波数がさらに分散され不要輻射ノイズの低減が可能となる。

上記第１〜第４の実施形態では、シフトレジスタ３０２のビット数を６ビット、パターン検出部３０３の比較する画素数を６画素、カウンタ３０４のカウント数も“０”から“５”の６カウントとして説明したが、これに限定されるものではない。

１０１ 画像形成装置
２０４ ビデオＩ／Ｆ部
３００ クロック生成部
３０１ タイミング生成部
３０２ シフトレジスタ
３０３ パターン検出部
３０４ カウンタ
３０５ 反転生成部
３０６ 部分反転部
３０７ Ｆ／Ｆ

Claims (14)

1. 黒画素及び白画素が交互に繰り返される部分を画像データから検出する検出手段と、
   前記部分の検出に基づいて、前記検出された部分に含まれる少なくとも２画素からなるデータのうちの一方の画素のデータの出力期間が１画素分の期間よりも所定長だけ短く、且つ他方の画素のデータの出力期間が１画素分の期間よりも前記所定長だけ長くなるように前記画像データを変換する変換手段と、
   前記変換された画像データを出力する出力手段とを有し、
   前記所定長は、１画素分の期間よりも短いことを特徴とする画像データ出力装置。
2. 前記変換手段は、前記検出された部分に含まれる画素の一部分に対応するデータを論理反転して前記画像データを変換することを特徴とする請求項１記載の画像データ出力装置。
3. 前記変換手段は、前記検出された部分に含まれる、互いに隣接する白画素及び黒画素のそれぞれの一部分を論理反転して前記画像データを変換することを特徴とする請求項２記載の画像データ出力装置。
4. 前記変換手段は、前記検出された部分に含まれる１つの白画素のデータの出力期間が１画素分の期間よりも前記所定長だけ短く、且つ前記検出された部分に含まれる他の白画素のデータの出力期間が１画素分の期間よりも前記所定長だけ長くなるように、前記画像データを変換することを特徴とする請求項１乃至３のいずれか１項に記載の画像データ出力装置。
5. 前記変換手段は、前記検出された部分に含まれる白画素の一部分に対応するデータを論理反転し、且つ前記検出された部分に含まれる、当該白画素に隣接する黒画素の一部分に対応するデータを論理反転して前記画像データを変換することを特徴とする請求項４記載の画像データ出力装置。
6. １画素分のデータの出力期間の整数倍のクロック信号を生成する生成手段を有し、
   前記出力手段は、前記生成されたクロック信号にしたがって、前記変換された画像データを出力することを特徴とする請求項１乃至５のいずれか１項に記載の画像データ出力装置。
7. 複数の連続する画素を参照する画素参照手段と、
   前記画素参照手段により参照された複数の連続する画素から、画素が１画素毎に交互に論理反転を繰り返している配列を検出する画素配列検出手段と、
   前記画素配列検出手段により前記画素が１画素毎に交互に論理反転を繰り返している配列が検出された場合に、当該検出された配列に含まれる画素の一部分を指定する部分指定手段と、
   前記部分指定手段により指定された部分を論理反転する部分反転手段と、
   １画素と同期出力するクロック信号の周波数の整数倍の周波数のクロック信号を生成するクロック生成手段と、
   前記部分反転手段の出力信号を前記クロック生成手段で生成されたクロックにて同期出力するクロック同期出力手段と、
   を有することを特徴とする画像形成装置。
8. 前記画素参照手段は、複数のフリップフロップが直列に接続された回路構成を有するシフトレジスタであることを特徴とする請求項７記載の画像形成装置。
9. 前記部分指定手段は、隣接する２つの画素の各々同じ方向の端部を指定することを特徴とする請求項７記載の画像形成装置。
10. 前記部分指定手段は、隣接する２つの画素のうち画素幅を変更する画素を白画素か黒画素か選択できることを特徴とする請求項７記載の画像形成装置。
11. 前記部分反転手段は、入力信号を反転変換したものとしないもののどちらかを選択する選択手段から構成されること、または排他的論理和の論理変換手段で構成されることを特徴とする請求項７記載の画像形成装置。
12. 前記クロック同期出力手段は、フリップフロップであることを特徴とする請求項７乃至１１のいずれか１項に記載の画像形成装置。
13. 画像データ出力装置の制御方法であって、
    黒画素及び白画素が交互に繰り返される部分を画像データから検出する検出ステップと、
    前記部分の検出に基づいて、前記検出された部分に含まれる少なくとも２画素からなるデータのうちの一方の画素のデータの出力期間が１画素分の期間よりも所定長だけ短く、且つ他方の画素のデータの出力期間が１画素分の期間よりも前記所定長だけ長くなるように前記画像データを変換する変換ステップと、
    前記変換された画像データを出力する出力ステップとを有し、
    前記所定長は、１画素分の期間よりも短いことを特徴とする画像データ出力装置の制御方法。
14. 画像形成装置の制御方法であって、
    複数の連続する画素を参照する画素参照ステップと、
    前記画素参照ステップで参照された複数の連続する画素から、画素が１画素毎に交互に論理反転を繰り返している配列を検出する画素配列検出ステップと、
    前記画素配列検出ステップで前記画素が１画素毎に交互に論理反転を繰り返している配列が検出された場合に、当該検出された配列に含まれる画素の一部分を指定する部分指定ステップと、
    前記部分指定ステップで指定された部分を論理反転する部分反転ステップと、
    １画素と同期出力するクロック信号の周波数の整数倍の周波数のクロック信号を生成するクロック生成ステップと、
    前記部分反転ステップの出力信号を前記クロック生成ステップで生成されたクロックにて同期出力するクロック同期出力ステップと、
    を有することを特徴とする画像形成装置の制御方法。

Images