JP2019022960A - 光書込装置及び画像形成装置 - Google Patents

Abstract

【課題】濃度ムラを低減した光書込装置及び画像形成装置を提供する。【解決手段】 画素クロック生成部３２３が、２以上の光源３１ａのうち１つの走査速度を計測し、当該計測された走査速度に応じて補正した周期の画素クロックを生成する。パルス情報生成・出力部３２４が、画素クロック生成部３２３により生成された画素クロック毎のパルス幅情報を生成し、光源３１ａ毎に出力する。複数の画像パルス生成・出力部３２５が、２以上の光源３１ａ毎に設けられ、パルス幅情報に応じたパルス幅を有する画像パルスを生成して出力する。パルス情報生成・出力部３２４は、２以上の光源のうち一部に対して出力するパルス幅情報を１画素クロック遅延して出力する。画像パルス生成・出力部３２５は、２以上の光源３１ａのうち一部を除いた残りに対して出力する画像パルスを１画素クロック遅延して出力する。【選択図】図３

Description

本発明は、光書込装置及び画像形成装置に関する。

レーザプリンタ、デジタル複写機などに用いられる光書込装置として、複数の光源を有し、各光源からの光により感光体上を複数ライン同時に走査して静電画像を書き込むものが知られている。

また、上記光書込装置においては、実際の走査速度を測定し、測定値と設定値との誤差に基づいて画素クロックの周波数を補正する画素クロック生成機能を有するものが知られている（特許文献１）。上述した画素クロックは、単位クロックΔＴを整数倍して出力される。しかしながら、補正した画素クロックの周波数が単位クロックΔＴの整数倍でない場合、以下の問題が生じている。

即ち、補正した画素クロックの周波数が単位クロックΔＴの例えば、２４．５倍であれば、１走査中に２４×ΔＴの画素クロックと２５×ΔＴの画素クロックとを交互に出力する必要がある。ところで、下記の（１）、（２）のように、１画素クロック毎に黒、白の印字データが交互に出力される場合、同じ濃度の画像になることが望ましい。しかしながら、（１）の場合の方が濃く見え、濃度ムラが発生する恐れがあった。
（１）画素クロック周期の長いところ（２５×ΔＴ）に印字データ（黒）があり、画素クロック周期の短いところ（２４×ΔＴ）に印字データ（白）がある場合
（２）画素クロック周期の長いところ（２４×ΔＴ）に印字データ（白）があり、画素クロック周期の短いところ（２５×ΔＴ）に印字データ（黒）がある場合

本発明は、以上の背景に鑑みてなされたものであり、濃度ムラを低減した光書込装置及び画像形成装置を提供することを目的としている。

上述した課題を解決するためになされた請求項１記載の発明は、２以上の光源を持つ光書込装置において、前記２以上の光源のうち１つの走査速度を計測し、当該計測された走査速度に応じて補正した周期の画素クロックを生成する画素クロック生成部と、前記画素クロック生成部により生成された前記画素クロック毎のパルス幅情報を生成し、前記光源毎に出力するパルス情報生成・出力部と、前記２以上の光源毎に設けられ、前記パルス幅情報に応じたパルス幅を有する画像パルスを生成して出力する複数の画像パルス生成・出力部と、を備え、前記パルス情報生成・出力部は、前記２以上の光源のうち一部に対して出力する前記パルス幅情報を１画素クロック遅延して出力し、前記画像パルス生成・出力部は、前記２以上の光源のうち前記一部を除いた残りに対して出力する前記画像パルスを１画素クロック遅延して出力することを特徴とする。

以上説明したように請求項１記載の発明によれば、パルス情報生成・出力部は、２以上の光源のうち一部に対して出力するパルス幅情報を１画素クロック遅延して出力し、画像パルス生成・出力部は、２以上の光源のうち前記一部を除いた残りに対して出力する画像パルスを１画素クロック遅延して出力する。これにより、濃度ムラを低減できる。

本発明の光書込装置を組み込んだ画像形成装置を示す図である。 図１に示す光源基板に搭載された光源と、感光体と、の位置関係を説明するための図である。 図１に示す書込制御部を示すブロック図である。 多相クロックclk＿v0〜clk＿v3及び内部動作用クロックclk＿ｇのタイムチャートである。 内部動作用クロックclk＿ｇ、画素クロックclk＿w、画像パルスのタイムチャートである。 図５の一部を拡大したタイムチャートである。 画素クロックclk＿w、パルス情報生成・出力部から出力される情報に応じた画像パルスを示すタイムチャートである。 画素クロックclk＿w、画像パルス生成・出力部から出力される画像パルスを示すタイムチャートである。画像パルスのタイムチャートである。 他の実施形態における図３に示すパルス情報生成・出力部を示すブロック図である。

本発明の一実施形態を、図１〜図６に基づいて説明する。図１に示すように、画像形成装置１は、感光体２と、光書込装置３と、光学系４と、を備えている。

感光体２は、略円柱状に形成され、軸を中心に回転する。感光体２は、マイナスに帯電され、光書込装置３により光が照射された部分のマイナス電荷が打ち消されることにより、静電画像が書き込まれる。光書込装置３は、感光体２に静電画像を書き込むための光を照射する装置であり、詳細については後述する。

光学系４は、光書込装置３からの光を感光体２の表面（光走査面）上に走査させるために設けられる。光学系４は、コリメータレンズ４１と、シリンダレンズ４２と、ポリゴンミラー４３と、ｆθレンズ４４と、ミラー４５と、トロイダルレンズ４６と、フォトディテクタＰＤ１及びＰＤ２と、を備えている。

光書込装置３からのレーザ光は、上記コリメータレンズ４１及びシリンダレンズ４２を透過することで整形された後、回転するポリゴンミラー４３に入射される。ポリゴンミラー４３は、入射されたレーザ光が感光体２上を直線状に走査するように反射する。ポリゴンミラー４３で反射されたレーザ光は、ｆθレンズ４４、ミラー４５及びトロイダルレンズ４６を介して感光体２上に照射され、光スポットを形成する。

上記ミラー４５の両端には、フォトディテクタＰＤ１、フォトディテクタＰＤ２がそれぞれ配置されており、後述する光書込装置３から照射される複数のレーザ光のうち１つの走査の開始と終了とが検出される。つまり、ポリゴンミラー４３により反射されたレーザ光は、感光体２上を１ライン走査する前にフォトディテクタＰＤ１に入射され、走査後にフォトディテクタＰＤ２に入射される。それぞれのフォトディテクタＰＤ１及びＰＤ２では入射されたレーザ光をそれぞれ第１の同期信号ＳＰＳＹＮＣ及び第２の同期信号ＥＰＳＹＮＣに変換し、後述する光書込装置３に供給する。

光書込装置３は、１ｃｈ〜Ｎｃｈの複数（２以上）の光源３１ａ１〜３１ａＮ（図２）を搭載した光源基板３１と、複数の光源３１ａ１〜３１ａＮの点灯を制御する制御する書込制御部３２と、を備えている。光源基板３１からは、複数の光源３１ａ１〜３１ａ（以下光源３１ａと略す場合もある）から複数のレーザ光が出射され、上記光学系４により複数のラインを同時に走査できるようになっている。なお、図１に示す点線は、光源基板３１に搭載された複数の光源３１ａ１〜３１ａＮのうち１つのレーザ光を代表して示している。

複数の光源３１ａは、図２に示すように、光源３１ａの書込走査方向と直交する副走査方向に沿って離間して設置されている。もちろん光源３１ａを走査方向と副走査方向とに沿ってマトリクス状に並べてもよい。

書込制御部３２は、図３に示すように、多相クロック生成部としてのＰＬＬ３２１と、４分周部３２２と、画素クロック生成部３２３と、１つのパルス情報生成・出力部３２４と、複数の画像パルス生成・出力部３２５と、を備えている。

ＰＬＬ３２１は、周知のＰＬＬから構成され、基準クロックＣＬＫＲＥＦを基に、周期Ｔ、相数Ｐで、位相差（単位クロック）ΔＴ＝Ｔ／Ｐずつ互いに位相をずらした多相クロックclk＿v0、clk＿v1、clk＿v2、clk＿v3を生成する（図４）。なお、図４では、Ｐ＝４に設定されているが、任意の整数であればよい。

４分周部３２２は、周知の分周器から構成され、多相クロックclk＿v0〜clk＿v3の１つを４分周し内部動作用クロックclk＿g（図４）を生成する。本実施形態では、４分周部３２２は、多相クロックclk＿v0を４分周して内部動作用クロックclk＿gを生成している。

画素クロック生成部３２３は、光源基板３１に搭載された複数の光源３１ａのうち１つの走査速度を測定し、測定された走査速度に応じて補正した周期の画素クロック情報及び画素クロックパルスを生成する。画素クロック生成部３２３は、画素クロック情報生成部３２３Ａと、画素クロックＰＷＭ生成部３２３Ｂと、シリアライザ３２３Ｃと、から構成されている。

画素クロック情報生成部３２３Ａは、光源基板３１に搭載された複数の光源３１ａのうち１つの走査速度を測定し、測定された走査速度に応じて補正した周波数の画素クロック情報を生成する。画素クロック情報生成部３２３Ａには、上述した第１の同期信号ＳＰＳＹＮＣ及び第２の同期信号ＥＰＳＹＮＣ、多相クロックclk＿v0〜clk＿v3及び内部動作用クロックclk＿gが供給されている。第１の同期信号ＳＰＳＹＮＣ及び第２の同期信号ＥＰＳＹＮＣの時間差は、複数の光源３１ａのうち１つの走査速度に応じた値である。

また、画素クロック情報生成部３２３Ａには、予め設定された１走査中に出力される画素クロック数の目標値が入力されている。画素クロック情報生成部３２３Ａは、測定した時間差（走査速度）と目標値とを比較し、１走査中に出力される画素クロック数が目標値となるような画素クロックの周波数を設定する。なお、目標値は、ＣＰＵ３２６によってＣＰＵＩＦレジスタ３２７に記憶され、ＣＰＵＩＦレジスタ３２７から画素クロック情報生成部３２３Ａに入力される。このとき、画素クロック情報生成部３２３Ａは、画素クロックの周波数が多相クロックclk＿v0〜clk＿v3の位相差ΔＴの整数倍となるように設定する。

しかしながら、画素クロック情報生成部３２３Ａにより設定された画素クロックの周波数が、位相差ΔＴの整数倍になるとは限らない。例えば、上記設定された画素クロックの周波数が、位相差ΔＴのＮ倍（Ｎは任意の整数）より大きく、かつ、位相差ΔＴの（Ｎ＋１）倍より小さく、整数倍にならない場合について考える。このとき、画素クロック情報生成部３２３Ａは、位相差ΔＴのＮ倍の周期の画素クロックと、位相差ΔＴの（Ｎ＋１）倍の周期の画素クロックと、を混在して出力する。

図５では、上記設定された画素クロックclk＿wの周波数が位相差ΔＴの２４．５倍であった場合を示す。同図の上から２番目、７番目に示すように、画素クロックclk＿wは、位相差ΔＴの２４倍の周期と、２５倍の周期と、が交互に出力される。図５は一例であり、画素クロックclk＿wの周期は、第１の同期信号ＳＰＳＹＮＣ及び第２の同期信号ＥＰＳＹＮＣの時間差に応じて設定される。

次に、上述した異なる周期の画素クロックclk＿wが出力される毎にＨ、Ｌが切り替わる画像パルスを複数の光源３１ａに出力する場合について考える。この場合、画像パルスの出力タイミングによっては、図５の上段Ｐ１に示す画像パルスが出力されることも、図５の下段Ｐ２に示す画像パルスが出力されることもある。図５の上段Ｐ１に示す画像パルスは、位相差ΔＴの２４倍の短い周期でＨ、位相差ΔＴの２５倍の長い周期でＬとなる。一方、図５の下段Ｐ２に示す画像パルスは、位相差ΔＴの２４倍の短い周期でＬ、位相差ΔＴの２５倍の長い周期でＨとなる。なお、入力される画像パルスがＨのとき、光源３１ａが点灯して例えば黒色が印字される。入力される画像パルスがＬのとき、光源３１ａが消灯して例えば白色が印字される。

このため、図５の下段Ｐ２に示す画像パルスが光源３１ａに入力された場合の方が、図５の上段Ｐ１に示す画像パルスが光源３１ａに入力された場合よりも濃くなり、画像パルスの出力タイミングによって濃度ムラが生じる問題がある。本実施形態の画像形成装置１は、このような濃度ムラを抑制する。

上記画素クロック情報生成部３２３Ａは、生成した画素クロックclk＿wに関する情報を画素クロック情報として出力する。画素クロック情報は、例えばＰＬＳ、ＥＤＧ、ＷＤから構成されている。ＰＬＳは、今回の内部動作用クロックclk＿gの中に画素クロックclk＿wのエッジが含まれるか否かを示す情報である。ＥＤＧは、１内部動作用クロックclk＿g内のどの位置に画素クロックclk＿wの立ち上がりがあるかを示す情報である。ＷＤは、画素クロックclk＿wの周期は位相差ΔＴの何倍かを示す情報である。

画素クロックＰＷＭ生成部３２３Ｂは、上記ＰＬＳ、ＥＤＧ、ＷＤが供給され、これに基づ位相差ΔＴ毎のＨ、Ｌを示す画素クロックclk＿wのビット列を内部動作用クロックclk＿g毎に順次、並列出力する。即ち、画素クロックＰＷＭ生成部３２３Ｂでは、内部動作用クロックclk＿g毎に、画素クロックclk＿wの１６ビット分のビット列が順次、並列に出力される。

詳しく説明する。１内部動作クロックclk＿gが出力されるとき、例えば、図６に示すような画素クロックclk＿wを出力する場合、そのビット列は「ＨＨＨＨＨＨＨＨＨＨＨＨＬＬＬＬ」となる。画素クロックＰＷＭ生成部３２３Ｂには１６ビットの出力端子が設けられ、上記１６ビット分のビット列を並列出力する。シリアライザ３２３Ｃは、多相クロックclk＿v0〜clk＿v3が供給され、位相差ΔＴ毎に１６ビットのビット列を順次出力することにより、画素クロックclk＿wを出力する。

図３に示すように、パルス情報生成・出力部３２４は、パルス情報生成部３２４Ａと、パルス情報ＩＦ部３２４Ｂと、を備えている。

パルス情報生成部３２４Ａには、画素クロックclk＿wが供給され、画素クロックclk＿w毎の画像データに応じた画像パルスのパルス幅情報、位相情報及びシフト量情報が出力される。これらパルス幅情報、位相情報及びシフト量情報は、全ての光源３１ａについて順次、出力される。パルス幅情報は、１画素クロックclk＿w中に画像パルスをＨにする時間を示す情報である。

画素クロックclk＿wが高速の場合、パルス情報生成・出力部３２４は、１画素クロックclk＿wの全幅（１画素クロックclk＿w全部でＨ）を示す情報と、０（１画素クロックclk＿w全部でＬ）を示す情報と、の２種類だけをパルス幅情報として出力するようにしてもよい。また、パルス情報生成・出力部３２４は、この２種類に加えて、１画素クロックclk＿wの半分を示す情報の３種類をパルス幅情報として出力するようにしてもよい。

位相情報は、画素クロックclk＿wと画像パルスとの位相差を示す情報である。位相情報は、上述したようにパルス幅情報として、１画素クロックclk＿wの全幅、０を示す情報の２種類しか出力しない場合は必要ない。しかしながら、１画素クロックclk＿w中の前半でＨかつ後半でＬ、１画素クロックclk＿w中の前半でＬかつ後半でＨとなる画像パルスを出力して、画素クロックclk＿wの２倍の精度で画像を形成したい場合は、位相情報が必要となる。即ち、パルス幅情報として１画素クロックclk＿wの半分を示す情報を出力し、位相情報として０を示す情報を出力すると、後述する画像パルス生成・出力部３２５が、１画素クロックclk＿w中の前半でＨかつ後半でＬとなる画像パルスを出力する。また、パルス幅情報として１画素クロックclk＿wの半分を示す情報を出力し、位相情報として１画素クロックclk＿wの半分を示す情報を出力すると、１画素クロックclk＿w中の前半でＬかつ後半でＨとなる画像パルスを出力することができる。

シフト量情報は、光源３１ａ毎の走査ラインの長さを揃えるために、画素クロックclk＿w毎の画像パルスのシフト量を示す情報であり、位相差ΔＴの整数倍に設定されている。上述したように同一の画素クロックclk＿wで複数の光源３１ａを制御した場合、光源３１ａと感光体２との距離の差に起因して、光源３１ａ毎に感光体２に照射される光スポットの幅が異なり、走査ラインの長さが異なる。後述するＰＷＭ生成部３２５Ａが、シフト量情報に応じたシフト量だけ画像パルスをシフトすることにより、光源３１ａと感光体２との距離に差があっても、走査ラインの長さのばらつきを抑制できる。

パルス情報生成部３２４Ａは、ＣＰＵ３２６により予め指定された光源３１ａのパルス幅情報、位相情報及びシフト量情報については１画素クロックclk＿wだけ遅延して、後述するパルス情報ＩＦ部３２４Ｂに出力することができる。

パルス情報ＩＦ部３２４Ｂは、パルス情報生成部３２４Ａからのパルス幅情報、位相情報、シフト量情報（以下、「各種情報」と略記）を、光源３１ａ毎に並列に出力する。

画像パルス生成・出力部３２５は、光源３１ａ毎に設けられる。画像パルス生成・出力部３２５は、ＰＷＭ生成部３２５Ａと、シリアライザ３２５Ｂと、を備えている。ＰＷＭ生成部３２５Ａには、画素クロック情報生成部３２３Ａからの画素クロック情報（ＷＤ、ＥＤＧ、ＰＬＳ）が供給されている。また、ＰＷＭ生成部３２５Ａには、パルス情報ＩＦ部３２４Ｂから１画素クロック毎のパルス幅情報、位相情報及びシフト量情報が供給されている。ＰＷＭ生成部３２５Ａは、パルス幅情報に応じたパルス幅を有し、シフト量情報に応じてタイミングがシフトされた画像パルスを生成する。ＰＷＭ生成部３２５Ａには、多相クロックclk＿v0〜clk＿v3が供給され、画像パルスのパルス幅はその位相差ΔＴの整数倍に設定される。また、シフト量もその位相差ΔＴの整数倍に設定される。

また、ＰＷＭ生成部３２５Ａは、位相差ΔＴ毎のＨ、Ｌを示す画像パルスのビット列を内部動作用クロックclk＿g毎に順次、並列出力する。即ち、ＰＷＭ生成部３２５Ａでは、内部動作用クロックclk＿g毎に、画像パルスの１６ビット分のビット列が順次、並列に出力される。

詳しく説明する。１内部動作クロックclk＿gが出力されるとき、例えば、図６に示すような画像パルスを出力する場合、そのビット列は「ＨＨＨＨＨＨＨＨＨＨＨＨＨＨＨＨ」となる。ＰＷＭ生成部３２５Ａにはそれぞれ１６ビットの出力端子が設けられ、上記１６ビット分のビット列を並列出力する。シリアライザ３２５Ｂには、多相クロックclk＿v0〜clk＿v3が供給され、位相差ΔＴ毎に１６ビットのビット列を順次出力することにより、画像パルスが出力される。

シリアライザ３２５Ｂには、多相クロックclk＿v0〜clk＿v3が供給され、位相差ΔＴ毎に１６ビットのビット列（画像パルス）を順次出力する。シリアライザ３２５Ｂには、シフトレジスタ機能が内蔵されている。これにより、シリアライザ３２５Ｂは、ＣＰＵ３２６により遅延が設定されると、上記ビット列を１画素クロックclk＿wだけ遅延して、光源３１ａの駆動部に出力する。一方、シリアライザ３２５Ｂは、ＣＰＵ３２６により遅延が設定されなければ、上記ビット列を遅延させず、光源３１ａの駆動部に出力する。

次に、上述した構成の画像形成装置１の動作について図７及び図８を参照して以下説明する。ＣＰＵ３２６は、パルス情報生成部３２４Ａに対して、並び方向において奇数番目に配置された光源３１ａ１、３１ａ３…を１画素クロックclk＿wだけ遅延して、パルス幅情報、位相情報及びシフト量情報を出力する光源として指定する。即ち、奇数番目に配置された光源３１ａ１、３１ａ３…が「一部の光源」に相当する。

さらに、ＣＰＵ３２６は、並び方向において奇数番目に配置された光源３１ａ１、３１ａ３…に対応したシリアライザ３２３Ｃに対して、遅延を設定しない。また、ＣＰＵ３２６は、並び方向において偶数番目に配置された光源３１ａ２、３１ａ４…に対応したシリアライザ３２３Ｃに対して、遅延を設定する。即ち、偶数番目に配置された光源３１ａ２、３１ａ４…が「残りの光源」に相当する。

その後、ＣＰＵ３２６は走査を開始する。画素クロック情報生成部３２３Ａは、光源基板３１に搭載された複数の光源３１ａのうち１つの走査速度を測定し、測定された走査速度に応じて補正した周波数の画素クロック情報を生成する。今、補正した画素クロックclk＿wの周波数が、位相差ΔＴの２４．５倍であった場合を示す。この場合、図７に示すように、画素クロック生成部３２３からは２４×ΔＴの画素クロックclk＿wと２５×ΔＴの画素クロックclk＿wとが交互に出力される。

ここで、説明を簡単にするため、画素クロックclk＿wが出力される毎にＨ、Ｌが切り替わる画像パルスを複数の光源３１ａに出力する場合について考える。この場合、パルス情報生成・出力部３２４から出力される情報から生成される画像パルス（以下、仮想画像パルス）は、図７に示すようになる。即ち、本実施形態では、奇数番目に配置された光源３１ａ１、３１ａ３…に対応する１ｃｈ、３ｃｈの仮想画像パルスは、図７に示すように、パルス情報生成部３２４Ａにより１画素クロックclk＿wだけ遅延される。このため、奇数番目（１ｃｈ、３ｃｈ…）の仮想画像パルスは、位相差ΔＴの２４倍の短い周期でＬ、位相差ΔＴの２５倍の長い周期でＨとなる。一方、偶数番目（２ｃｈ、４ｃｈ…）の仮想画像パルスは、位相差ΔＴの２４倍の短い周期でＨ、位相差ΔＴの２５倍の長い周期でＬとなる。奇数番目（１ｃｈ、３ｃｈ…）の仮想画像パルスと偶数番目（２ｃｈ、４ｃｈ…）の仮想画像パルスとは１画素クロックclk＿wだけ位相がずれる。

パルス情報生成・出力部３２４からは、図７に示すような仮想画像パルスの情報が出力され、画像パルス生成・出力部３２５に入力される。複数のＰＷＭ生成部３２５Ａは、パルス情報生成・出力部３２４からの情報に基づいて生成した画像パルスをシリアライザ３２５Ｂに出力する。本実施形態では、図８に示すように、偶数番目（２ｃｈ、４ｃｈ…）のシリアライザ３２５Ｂの出力は、１画素クロックclk＿wだけ遅延される。

このため、奇数番目（１ｃｈ、３ｃｈ…）の画像パルスと偶数番目（２ｃｈ、４ｃｈ…）の画像パルスとの位相が一致する。しかも、奇数番目（１ｃｈ、３ｃｈ…）の画像パルスは、位相差ΔＴの２４倍の短い周期でＬ、位相差ΔＴの２５倍の長い周期でＨとなり、偶数番目（２ｃｈ、４ｃｈ…）の仮想画像パルスは、位相差ΔＴの２４倍の短い周期でＨ、位相差ΔＴの２５倍の長い周期でＬとなる。位相差ΔＴの２４倍の短い周期でＨ、または、位相差ΔＴの２５倍の長い周期でＨとなる画像パルスが全ての光源３１ａに対して供給されることがないため、濃度ムラを抑制することができる。

なお、上述した実施形態によれば、パルス情報生成・出力部３２４で遅延させた画像パルスを出力する光源３１ａ（一部の光源）と、画像パルス生成・出力部３２５で遅延させた画像パルスを出力する光源３１ａ（残りの光源）と、が交互に並ぶようにしていたが、これに限ったものではない。例えば、ランダム発生器などを用いて、ランダム発生器により発生した乱数に対応する光源３１ａについて、パルス情報生成・出力部３２４で遅延させた画像パルスを出力するようにしてもよい。即ち、ＣＰＵ３２６は、設定部として働き、パルス情報生成・出力部３２４で遅延させた画像パルスを出力する光源３１ａをランダムに設定するようにしてもよい。これによれば、光源３１ａの走査方向に周期性のある画像データ入力されても濃度ムラを抑制することができる。

また、上述した実施形態によれば、パルス情報生成部３２４Ａは、画像パルスのシフト量情報を出力していたが、これに限ったものではない。シフト量情報は必須ではなく、出力しなくてもよい。

また、上述した実施形態によれば、パルス情報生成部３２４Ａから出力される情報が、指定された光源３１ａに対応する情報のみ１画素クロックclk＿wだけ遅延されるようにしていたが、これに限ったものではない。例えば、図９に示すように、パルス情報ＩＦ部３２４Ｂと画像パルス生成・出力部３２５との間にシフトレジスタ３２４Ｃと、切換スイッチ３２４Ｄと、を設けることも考えられる。

シフトレジスタ３２４Ｃは、光源３１ａ毎に設けられ、パルス情報ＩＦ部３２４Ｂから出力される各種情報を１画素クロックclk＿wだけ遅延して、後述する画像パルス生成・出力部３２５に出力する。

切換スイッチ３２４Ｄは、シフトレジスタ３２４Ｃ毎に設けられる。切換スイッチ３２４Ｄは、パルス情報ＩＦ部３２４Ｂから出力される各種情報についてシフトレジスタ３２４Ｃを通して１画素クロックclk＿wだけ遅延させて出力するか、シフトレジスタ３２４Ｃを通さないでそのままして出力するか、を切り替える。切換スイッチ３２４Ｄは、ＣＰＵ３２６により切替が制御される。

ＣＰＵ３２６は、指定した光源３１ａに対応する切換スイッチ３２４Ｄをシフトレジスタ３２４Ｃを通す側に切り替える。この場合も、上述した実施形態と同様の効果を得ることができる。

なお、本発明は上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。

１ 画像形成装置
３ 光書込装置
４ 光学系
７ 光学系
３１ａ 光源
３１ａ１〜３１ａＮ 光源
３２３ 画素クロック生成部
３２４ パルス情報生成・出力部
３２５ 画像パルス生成・出力部
３２６ ＣＰＵ（設定部）

特開２００６−３０５７８０号公報

Claims (6)

1. ２以上の光源を持つ光書込装置において、
   前記２以上の光源のうち１つの走査速度を計測し、当該計測された走査速度に応じて補正した周期の画素クロックを生成する画素クロック生成部と、
   前記画素クロック生成部により生成された前記画素クロック毎のパルス幅情報を生成し、前記光源毎に出力するパルス情報生成・出力部と、
   前記２以上の光源毎に設けられ、前記パルス幅情報に応じたパルス幅を有する画像パルスを生成して出力する複数の画像パルス生成・出力部と、を備え、
   前記パルス情報生成・出力部は、前記２以上の光源のうち一部に対して出力する前記パルス幅情報を１画素クロック遅延して出力し、
   前記画像パルス生成・出力部は、前記２以上の光源のうち前記一部を除いた残りに対して出力する前記画像パルスを１画素クロック遅延して出力することを特徴とする光書込装置。
2. 周期Ｔ、相数Ｐで、位相差Ｔ／Ｐずつ互いに位相をずらした多相クロックを生成する多相クロック生成部を備え、
   前記画素クロック生成部は、前記画素クロックの周期が前記位相差Ｔ／Ｐの整数倍となるように補正することを特徴とする請求項１に記載の光書込装置。
3. 前記２以上の光源は、当該光源の書込走査方向と直交する副走査方向に沿って並べて設けられていることを特徴とする請求項１又は２に記載の光書込装置。
4. 前記一部となる光源と前記残りとなる光源とが交互に前記副走査方向に沿って並べて配置されていることを特徴とする請求項３に記載の光書込装置。
5. 前記一部となる光源をランダムに設定する設定部を有することを特徴とする請求項１〜３何れか１項に記載の光書込装置。
6. 請求項１〜５何れか１項に記載の光書込装置と、
   前記光源からの光を、光走査面上に光走査させるための光学系と、を有する画像形成装置。

Images