JP6662086B2 - 光書込装置及び画像形成装置 - Google Patents

Description

本発明は、光書込装置及び画像形成装置に関する。

レーザプリンタ、デジタル複写機などに用いられる光書込装置として、複数の光源を有し、各光源からの光により感光体上を複数ライン同時に走査して静電画像を書き込むものが知られている。

また、上記光書込装置においては、各光源と、感光体との距離が異なる場合、この距離の違いに起因して、各光源の走査ラインの長さが揃わず、走査ライン毎に画像のズレが生じる、という問題があった。この問題を解決するために、各光源に対して出力される画像パルスを適宜シフトさせることで、画像のズレを補正する射入射台形補正技術が知られている（特許文献１）。

また、上記光書込装置においては、実際の走査速度を測定し、測定値と設定値との誤差に基づいて画素クロックの周波数を補正する画素クロック生成機能を有するものが知られている（特許文献２）。これを、複数光源を有する光書込装置に適用する際に、光源毎に画素クロック生成機能を持たせれば、上記走査ライン毎の画像のズレの補正も行うことができる。しかしながら、光源毎に画素クロック機能を持たせると回路規模が大きくなり過ぎてコスト高になってしまう。

一方、複数の光源の１つを基準にして画素クロック生成機能を１つにして全光源で共通化してしなうと、コストを削減できるが、上述した走行ライン毎の画像のズレが補正できない。しかも、上述した特許文献１に記載された射入射台形補正技術は、画素クロックが補正されることを想定していないため、特許文献１の画素クロック生成機能を有する光書込装置に適用することができない、という問題が生じている。

本発明は上記事情に鑑みてなされたものであり、回路規模を大きくすることなく、画像をより精度よく生成することができる光書込装置及び画像形成装置を提供することを目的とする。

上述した課題を解決するためになされた本発明の一実施形態は、２以上の光源を持つ光書込装置において、前記２以上の光源のうち１つの走査速度を測定し、当該測定された走査速度に応じて補正した周期の画素クロックを生成する画素クロック生成部と、前記画素クロック生成部により生成された前記画素クロック毎のパルス幅情報及びシフト量情報を生成し、前記光源毎に出力するパルス情報生成・出力部と、前記２以上の光源毎に設けられ、前記パルス幅情報に応じたパルス幅を有し、前記シフト量情報に応じてタイミングがシフトされた画像パルスを生成して出力する複数の画像パルス生成・出力部と、を備え、複数の前記画像パルス生成・出力部には、共通の前記画素クロックが供給されていることを特徴とする光書込装置である。

上記光書込装置によれば、画素クロック生成部が、２以上の光源のうち１つの走査速度を測定し、当該測定された走査速度に応じて補正した周期の画素クロックを生成し、複数の光源に対して共通の画素クロックを用いることにより、回路規模を大きくすることなく、画素クロックの周波数を精度良く補正できる。また、パルス情報生成・出力部が、光源毎のパルス幅情報及びシフト量情報を出力し、２以上の光源毎に設けられた画像パルス生成・出力部が、パルス幅情報に応じたパルス幅を有し、シフト量情報に応じてタイミングがシフトされた画像パルスを生成して出力する。このため、画素クロックの周波数が補正されても、光源毎の走査ラインの長さのズレを補正することができる。よって、回路規模を大きくすることなく、画像をより精度よく生成することができる。

第１実施形態における本発明の光書込装置を組み込んだ画像形成装置を示す図である。 図１に示す光源基板に搭載された光源と、感光体と、の位置関係を説明するための図である。 図１に示す光源基板に搭載された光源と、感光体と、の位置関係を説明するための図である。 図１に示す書込制御部を示すブロック図である。 （Ａ）〜（Ｄ）は多相クロックのタイムチャートであり、（Ｅ）は内部動作用クロックのタイムチャートである。 （Ａ）〜（Ｃ）はそれぞれ内部動作用クロック、画素クロック、画像パルスのタイムチャートである。 （Ａ）〜（Ｆ）はそれぞれ内部動作用クロック、画素クロック、ＩＦ情報保持レジスタに格納される情報、シフト無しの画像パルス、左側にシフトした画像パルス、右側にシフトされた画像パルスのタイムチャートである。 （Ａ）〜（Ｅ）はそれぞれ内部動作用クロック、画素クロック、光源３１ａ１に供給される画像パルス、光源３１ａｘに供給される画像パルスに対応する画素クロック、光源３１ａｘに供給される画像パルスのタイムチャートである。 第２実施形態における本発明の光書込装置を組み込んだ画像形成装置を示す図である。

（第１実施形態）
本発明の第１実施形態を、図１〜図８に基づいて説明する。図１に示すように、画像形成装置１は、感光体２と、光書込装置３と、光学系４と、を備えている。

感光体２は、略円柱状に形成され、軸を中心に回転する。感光体２は、マイナスに帯電され光書込装置３により光が照射された部分のマイナス電荷が打ち消されることにより、静電画像が書き込まれる。光書込装置３は、感光体２に静電画像を書き込むための光を照射する装置であり、詳細については後述する。

光学系４は、光書込装置３からの光を感光体２の表面（光走査面）上に走査させるために設けられる。光学系４は、コリメータレンズ４１と、シリンダレンズ４２と、ポリゴンミラー４３と、ｆθレンズ４４と、ミラー４５と、トロイダルレンズ４６と、フォトディテクタＰＤ１及びＰＤ２と、を備えている。

光書込装置３からのレーザ光は、上記コリメータレンズ４１及びシリンダレンズ４２を透過することで整形された後、回転するポリゴンミラー４３に入射される。ポリゴンミラー４３は、入射されたレーザ光が感光体２上を直線状に走査するように反射する。ポリゴンミラー４３で反射されたレーザ光は、ｆθレンズ４４、ミラー４５及びトロイダルレンズ４６を介して感光体２上に照射され、光スポットを形成する。

上記ミラー４５の両端には、フォトディテクタＰＤ１、フォトディテクタＰＤ２がそれぞれ配置されており、後述する光書込装置３から照射される複数のレーザ光のうち１つの走査の開始と終了とが検出される。つまり、ポリゴンミラー４３により反射されたレーザ光は、感光体２上を１ライン走査する前にフォトディテクタＰＤ１に入射され、走査後にフォトディテクタＰＤ２に入射される。それぞれのフォトディテクタＰＤ１及びＰＤ２では入射されたレーザ光をそれぞれ第１の同期信号ＳＰＳＹＮＣ及び第２の同期信号ＥＰＳＹＮＣに変換し、後述する光書込装置３に供給する。

光書込装置３は、１ｃｈ〜Ｎｃｈの複数の光源３１ａ１〜３１ａＮ（図２）を搭載した光源基板３１と、複数の光源３１ａ１〜３１ａＮの点灯を制御する制御する書込制御部３２と、を備えている。光源基板３１からは、複数の光源３１ａ１〜３１ａ（以下光源３１ａと略す場合もある）から複数のレーザ光が出射され、上記光学系４により複数のライン同時に走査できるようになっている。なお、図１に示す点線は、光源基板３１に搭載された複数の光源３１ａ１〜３１ａＮのうち１つのレーザ光を代表して示している。

複数の光源３１ａは、図２に示すように、感光体２の回転方向、すなわち副走査方向に沿って離間して設置されている。もちろん光源３１ａをマトリクス状に並べてもよい。光源３１ａから射出されるビーム光はそれぞれ感光体２に斜めに入射する。即ち、光源３１ａ毎に感光体２までの距離が異なる。これに起因して、光源３１ａ毎に感光体２に照射される光スポットの幅が異なる。このため、同一の画素クロックで複数の光源３１ａを制御すると、図３に示すように、光源３１ａ毎に走査ラインの長さＤが異なってしまう。図３中、Ｄｍａｘは最も光スポットの幅が広い光源３１ａの走査ライン長さ、Ｄｍｉｎは最も光スポットの幅が狭い光源３１ａの走査ライン長さ、Ｄｔｙｐは光スポットの幅が平均の光源３１ａの走査ライン長さを示す。本実施形態の書込制御部３２は、光源３１ａ毎の走査ラインの長さが揃うように複数の光源３１ａの点灯を制御する。

書込制御部３２は、図４に示すように、多相クロック生成部としてのＰＬＬ３２１と、４分周部３２２と、画素クロック生成部３２３と、１つのパルス情報生成・出力部３２４と、複数の画像パルス生成・出力部３２５と、を備えている。

ＰＬＬ３２１は、周知のＰＬＬから構成され、基準クロックＣＬＫＲＥＦを基に、周期Ｔ、相数Ｐで、位相差ΔＴ＝Ｔ／Ｐずつ互いに位相をずらした多相クロックclk＿v0、clk＿v1、clk＿v2、clk＿v3を生成する（図５（Ａ）〜（Ｄ））。なお、図５では、Ｐ＝４に設定されているが、任意の整数であればよい。

４分周部３２２は、周知の分周器から構成され、多相クロックclk＿v0〜clk＿v3の１つを４分周し内部動作用クロックclk＿g（図５（Ｅ））を生成する。本実施形態では、４分周部３２２は、多相クロックclk＿v0を４分周して内部動作用クロックclk＿gを生成している。

画素クロック生成部３２３は、光源基板３１に搭載された複数の光源３１ａのうち１つの走査速度を測定し、測定された走査速度に応じて補正した周期の画素クロック情報及び画素クロックパルスを生成する。画素クロック生成部３２３は、画素クロック情報生成部３２３Ａと、画素クロックＰＷＭ生成部３２３Ｂと、シリアライザ３２３Ｃと、から構成されている。

画素クロック情報生成部３２３Ａは、光源基板３１に搭載された複数の光源３１ａのうち１つの走査速度を測定し、測定された走査速度に応じて補正した周波数の画素クロック情報を生成する。画素クロック情報生成部３２３Ａには、上述した第１の同期信号ＳＰＳＹＮＣ及び第２の同期信号ＥＰＳＹＮＣ、多相クロックclk＿v0〜clk＿v3及び内部動作用クロックclk＿gが供給されている。第１の同期信号ＳＰＳＹＮＣ及び第２の同期信号ＥＰＳＹＮＣの時間差は、複数の光源３１ａのうち１つの走査速度に応じた値である。

また、画素クロック情報生成部３２３Ａには、目標値が入力されている。画素クロック情報生成部３２３Ａは、測定した時間差（走査速度）と目標値とを比較して、多相クロックclk＿v0〜clk＿v3の位相差ΔＴの整数倍となるように画素クロックの周波数を設定する。図６では、画素クロックclk＿wの周期を位相差ΔＴの２４倍に設定した場合を示す。図６は一例であり、画素クロックclk＿wの周期は、第１の同期信号ＳＰＳＹＮＣ及び第２の同期信号ＥＰＳＹＮＣの時間差に応じて位相差ΔＴの２３倍や２２倍など任意の整数倍に設定される。

画素クロック情報生成部３２３Ａは、生成した画素クロックclk＿wに関する情報を画素クロック情報として出力する。画素クロック情報は、例えばＰＬＳ、ＥＤＧ、ＷＤから構成されている。ＰＬＳは、今回の内部動作用クロックclk＿gの中に画素クロックclk＿wのエッジが含まれるか否かを示す情報である。ＥＤＧは、１内部動作用クロックclk＿g内のどの位置に画素クロックclk＿wの立ち上がりがあるかを示す情報である。ＷＤは、画素クロックclk＿wの周期は位相差ΔＴの何倍かを示す情報である。

画素クロックＰＷＭ生成部３２３Ｂは、上記ＰＬＳ、ＥＤＧ、ＷＤが供給され、これに基づ位相差ΔＴ毎のＨ、Ｌを示す画素クロックclk＿wのビット列を内部動作用クロックclk＿g毎に順次、並列出力する。即ち、画素クロックＰＷＭ生成部３２３Ｂでは、内部動作用クロックclk＿g毎に、画素クロックclk＿wの１６ビット分のビット列が順次、並列に出力される。

詳しく説明すると、例えば、図６の図中１番左の内部動作クロックclk＿gにおいて、画素クロックclk＿wのビット列は「ＨＨＨＨＬＬＬＬＬＬＬＬＬＬＬＬ」となる。画素クロックＰＷＭ生成部３２３Ｂには１６ビットの出力端子が設けられ、上記１６ビット分のビット列を並列出力する。シリアライザ３２３Ｃには、多相クロックclk＿v0〜clk＿v3が供給され、位相差ΔＴ毎に１６ビットのビット列を順次出力することにより、図６（Ａ）に示す画素クロックclk＿wのパルスが出力される。

図４に示すように、パルス情報生成・出力部３２４は、パルス情報生成部３２４Ａと、パルス情報ＩＦ部３２４Ｂと、を備えている。

パルス情報生成部３２４Ａには、画素クロックclk＿wが供給され、画素クロックclk＿w毎の画像パルスのパルス幅情報、位相情報及びシフト量情報が出力される。これらパルス幅情報、位相情報及びシフト量情報は、全ての光源３１ａについて順次、出力される。パルス幅情報は、１画素クロックclk＿w中に光源３１ａを光らせる時間であり、位相差ΔＴの整数倍に設定されている。

画素クロックclk＿wが高速の場合、パルス幅情報としては、１画素クロックclk＿wの全幅（１画素クロックclk＿w全部で点灯）と、０（１画素クロックclk＿w全部で消灯）と、の２種類でよい。図６に示すように、１画素クロックclk＿w左半分、右半分で点灯を指定できると、画素クロックclk＿wの２倍の精度で画像を形成することができる。

位相情報は、画素クロックclk＿wと画像パルスとの位相差を示す情報である。上述したように１画素クロックclk＿wの全幅、０の２つの場合は必要ないが、１画素クロックclk＿w左半分、右半分と指定する場合には必要となる。シフト量情報は、図３に示す光源３１ａ毎の走査ラインの長さＤを揃えるために、画素クロックclk＿w毎の画像パルスのシフト量を示す情報であり、位相差ΔＴの整数倍に設定されている。上述したように同一の画素クロックclk＿wで複数の光源３１ａを制御した場合、光源３１ａと感光体２との距離の差に起因して、光源３１ａ毎に感光体２に照射される光スポットの幅が異なり、図３に示すように、走査ラインＤが異なる。

次に、光源３１ａを左から右に走査させた場合について考えてみる。走査ライン長さＤｍａｘの光源３１ａに対しては、図７（Ｅ）に示すように、画像パルスを適宜左側にシフトさせるようなシフト量情報を供給して走査ラインを短くする必要がある。左側へのシフト量が大きいほど走査ラインを短くできる。走査ライン長さＤｍｉｎの光源３１ａに対しては、図７（Ｆ）に示すように、画像パルスを適宜右側にシフトさせるようなシフト量情報を供給して走査ラインを長くする必要がある。この場合は右側へのシフト量が大きいほど走査ラインを長くできる。走査ライン長さＤｔｙｐの光源３１ａに対しては、図７（Ｄ）に示すように、画像パルスをシフトさせないようなシフト量情報を供給する。上記シフト量情報は、各光源３１ａと感光体２との位置関係に応じて定められるものであり、事前に画像形成装置１毎に光源３１ａ毎の走査ライン長さＤを実測し、これが揃うような値に予め設定される。

パルス情報ＩＦ部３２４Ｂは、パルス情報生成部３２４Ａからのパルス幅情報、位相情報、シフト量情報を、光源３１ａ毎に並列に出力する。

画像パルス生成・出力部３２５は、光源３１ａ毎に設けられる。画像パルス生成・出力部３２５は、ＰＷＭ生成部３２５Ａと、シリアライザ３２５Ｂと、を備えている。ＰＷＭ生成部３２５Ａには、画素クロック情報生成部３２３Ａからの画素クロック情報（ＷＤ、ＥＤＧ、ＰＬＳ）が供給されている。また、ＰＷＭ生成部３２５Ａには、パルス情報ＩＦ部３２４Ｂから１画素クロック毎のパルス幅情報、位相情報及びシフト量情報が供給されている。ＰＷＭ生成部３２５Ａは、パルス幅情報に応じたパルス幅を有し、シフト量情報に応じてタイミングがシフトされた画像パルスを生成する。ＰＷＭ生成部３２５Ａには、多相クロックclk＿v0〜clk＿v3が供給され、画像パルスのパルス幅はその位相差ΔＴの整数倍に設定される。また、シフト量もその位相差ΔＴの整数倍に設定される。

以下、上記ＰＷＭ生成部３２５Ａの動作を詳細に説明する。例えば、パルス情報生成・出力部３２４から出力される、光源３１ａ１に対応する画像パルスのシフト量情報が、１〜６画素クロックまでが０の場合について考えてみる。この場合、図８（Ｂ）及び（Ｃ）に示すように、画素クロック生成部３２３により生成された画素クロックclk＿wと同じタイミングで画像パルスが出力される。なお、図８中の２４などの数字は、２４×ΔＴのΔＴを省略したものである。

一方、光源３１ａｘ（ｘは任意の整数）に対応する画像パルスのシフト量情報が、１〜２、４〜６画素クロックについては０、３画素クロック目が左側に位相差ΔＴの１倍分シフトの場合について考えてみる。この場合、図８（Ｄ）及び（Ｅ）に示すように、１〜２画素クロックについては、画素クロック生成部３２３により生成された画素クロックと同じタイミングで画像パルスが出力される。３画素クロック目が仮想的に左側に位相差ΔＴだけずれ、このずれた画素クロックのタイミングで画像パルスが出力される。ＰＷＭ生成部３２５Ａは、シフト量の積算値分シフトするため、４〜６画素クロックもそれぞれ仮想的に左側に位相差ΔＴだけずれ、このずれた画素クロックのタイミングで画像パルスが出力される。

上述したようにＰＷＭ生成部３２５Ａは、パルス情報生成・出力部３２４から出力されるシフト量情報を積算して、その積算値に応じて画像パルスをシフトしていた。しかしながら、これに限ったものではなく、パルス情報生成・出力部３２４から予め積算されたシフト量情報を出力させるようにしてもよい。

また、ＰＷＭ生成部３２５Ａは、位相差ΔＴ毎のＨ、Ｌを示す画像パルスのビット列を内部動作用クロックclk＿g毎に順次、並列出力する。即ち、ＰＷＭ生成部３２５Ａでは、内部動作用クロックclk＿g毎に、画像パルスの１６ビット分のビット列が順次、並列に出力される。

詳しく説明すると、例えば、図８の図中左から３番目の内部動作クロックclk＿gにおいて、光源３１ａ１に対応する画像パルスのビット列は「ＨＨＨＨＬＬＬＬＬＬＬＬＬＬＬＬ」となる。光源３１ａｘに対応する画像パルスのビット列は「ＨＨＨＨＬＬＬＬＬＬＬＬＬＬＬＨ」となる。ＰＷＭ生成部３２５Ａにはそれぞれ１６ビットの出力端子が設けられ、上記１６ビット分のビット列を並列出力する。シリアライザ３２５Ｂには、多相クロックclk＿v0〜clk＿v3が供給され、位相差ΔＴ毎に１６ビットのビット列を順次出力することにより、図８（Ｃ）及び（Ｅ）に示す画像パルスが出力される。

また、光源３１ａの各位置の違いに起因して、図３に示すように、印字開始位置がそれぞれ異なる。走査ライン長さＤmaxの印字開始位置が最も左側で、走査ライン長さＤminの印字開始位置が最も右側となっている。このため、走査ライン長さＤmaxの光源３１ａに対してはそもそも印字開始位置を右側にずらした状態で走査を開始すべきである。そこで、本実施形態では、書込制御部３２は、ＣＰＵ３２６により書き込み可能なＣＰＵＩＦレジスタ３２７（＝第１の記憶部、第２の記憶部）を有し、ＣＰＵＩＦレジスタ３２７に光源３１ａ毎の印字開始シフト量情報を格納している。ＰＷＭ生成部３２５Ａは、ＣＰＵＩＦレジスタ３２７から対応する光源３１ａの印字開始シフト量情報を読み取り、１走査ラインの最初の画素クロックに対応する画像パルスを読み取った印字開始シフト量情報に応じてシフトする。

具体的に説明すると、走査ライン長さＤｍａｘの光源３１ａに対しては図７（Ｅ）に示すような、大きな印字開始シフト量の画像パルスを供給して、書き込みを遅らせる。走査ライン長さＤｔｙｐの光源３１ａに対しては、図７（Ｄ）に示すように、少し大きな印字開始シフト量のパルスを供給して、書き込みを少し遅らせる。走査ライン長さＤｍｉｎの光源３１ａに対しては図７（Ｆ）に示すような印字開始シフト量０の画像パルスを供給する。これにより、走査ライン長さＤｍａｘの光源３１ａによる印字開始位置が大きく右側にずれる。また、走査ライン長さＤｔｙｐの光源３１ａによる印字開始位置が少し右側にずれる。結果、走査ライン長さＤｍａｘ、Ｄｍｉｎ、Ｄｔｙｐの光源３１ａの印字開始位置が同じ位置となる。

また、ＰＷＭ生成部３２５Ａはそれぞれ、４画素クロック分のパルス幅情報、位相情報、シフト量情報（以下単に「情報」と略すこともある）を格納できるＩＦ情報保持レジスタ３２５Ｃ（＝第３の記憶部）を有している。即ち、図７（Ｂ）及び（Ｃ）に示すように、１〜４画素クロック目において、ＰＷＭ生成部３２５Ａは、ＩＦ情報保持レジスタ３２５Ｃに１〜４画素クロックの情報を順次格納する。５画素クロック目になると、ＰＷＭ生成部３２５Ａは、一番古い１画素クロック目の情報を消去して、２〜５画素クロックの情報が格納し、これを繰り返す。

そして、ＰＷＭ生成部３２５Ａは、パルス情報ＩＦ部３２４Ｂから出力される各種情報の画素クロックに対して２画素クロック分、遅れた画素クロックの画像パルスを出力している。即ち、２画素クロック分の各種情報を先読みした状態で、画像パルスを出力している。これにより、シフト量情報の積算値が左側に１画素クロックclk＿w以上大きくなってもシフトすることができる。

即ち、シフトなしでｐ（ｐは任意の整数）画素目の画像パルスを出力するタイミングで、図７（Ｅ）に示す左側へのシフトを繰り返した結果、ｐ＋１画素目の画像パルスも出力することがある。本実施形態では、２画素分先読みしているので、ｐ画素目の画像パルスを出力するタイミングで、ＩＦ情報保持レジスタ３２５Ｃにｎ＋１画素目の画像パルスが保持されているので対応できる。

パルス情報ＩＦ部３２４Ｂに格納される情報としては、シフト量情報によって最大にずれる量を格納し、その半分を先読みした状態で印字を開始する。例えば、左のシフト量情報の最大積算値が２画素クロック、右のシフト量情報の最大積算値が２画素クロックであった場合、実施形態のように４画素クロック分の情報を格納し、その半分の２画素クロック分先読みした状態で印字を開始すればよい。

上述した実施形態によれば、画素クロック生成部３２３が、２以上の光源３１ａのうち１つの走査速度を測定し、当該測定された走査速度に応じて補正した周期の画素クロックを生成している。また、複数の光源３１ａに対して共通の画素クロックを用いる。このため、回路規模を大きくすることなく、画素クロックの周波数を精度良く補正できる。また、パルス情報生成・出力部３２４が、光源３１ａ毎のパルス幅情報及びシフト量情報を出力し、２以上の光源３１ａ毎に設けられた画像パルス生成・出力部３２５が、パルス幅情報に応じたパルス幅を有し、シフト量情報に応じてタイミングがシフトされた画像パルスを生成して出力する。このため、画素クロックの周波数が補正されても、光源３１ａ毎の走査ラインの長さのズレを補正することができる。よって、回路規模を大きくすることなく、画像をより精度よく生成することができる。

また、上述した実施形態によれば、周期Ｔ、相数Ｐで、位相差Ｔ／Ｐずつ互いに位相をずらした多相クロックを生成するＰＬＬ３２１を備え、画素クロック生成部３２３は、画素クロックの周期が位相差の整数倍となるように補正し、パルス幅情報及びシフト量情報は、位相差Ｔ／Ｐの整数倍になるよう設定されている。これにより、簡単な構成で画素クロックを補正できると共に、補正された画素クロックに応じた画像パルスを出力することができる。

上述した実施形態によれば、２以上の光源３１ａ毎に印字開始シフト量情報を記憶するＣＰＵＩＦレジスタ３２７を有し、画像パルス生成・出力部３２５はそれぞれ、１走査ラインの最初の画素クロックに対応する画像パルスを印字開始シフト量情報に応じてシフトする。これにより、印字開始位置を揃えることができる。

上述した実施形態によれば、パルス情報生成・出力部３２４から出力される画素クロック毎のパルス幅情報及びシフト量情報を複数画素分（本実施形態では４画素分）記憶するＩＦ情報保持レジスタ３２５Ｃを有し、画像パルス生成・出力部３２５は、パルス情報生成・出力部３２４により出力されるパルス幅情報及びシフト量情報に対応する画素クロックに対して、所定画素以上（本実施形態では２画素分）遅れた画素クロックに対応する画像パルスを出力する。シフト量が１画素クロックを超えても対応することができる。

なお、上述した実施形態によれば、パルス幅情報は位相差ΔＴの何倍であるかを示すデータであった。このため、本実施形態では、最小のパルス幅情報である位相差ΔＴ×１〜最大のパルス幅情報である位相差ΔＴ×２４（＝ｎ）の２５個のデータを出力できるパルス情報ＩＦ部３２４Ｂが必要であった。そこで、例えば、使用するパルス幅情報である位相差ΔＴ×２４、位相差ΔＴ×１２、位相差ΔＴ×０の３つ（＝ｍ）を選択する。そして、選択した３つのパルス幅情報とそれに対応した３つの選択情報とをＣＰＵＩＦレジスタ３２７に記憶させる。また、パルス情報生成・出力部３２４からは、この選択情報をパルス幅情報として出力する。パルス情報生成・出力部３２４は、ＣＰＵＩＦレジスタ３２７から出力された選択情報に応じたパルス幅を求めて、画像パルスを出力する。このようにすれば、パルス情報ＩＦ部３２４Ｂとして、３つの選択情報が出力できればよく、回路規模を減らすことができる。

（第２実施形態）
また、上述した第１実施形態では、感光体２が１つであったが、図９に示すような光束分割方式の画像形成装置にも適用することができる。第２実施形態について説明する。なお、上記第１実施形態と同一の部分については同一符号を付してその詳細を省略する。

図９に示すように、画像形成装置５は、４つの感光体６ａ〜６ｄと、光書込装置３と、光学系７と、を備えている。感光体６ａ〜６ｄは、マゼンタ、イエロー、ブラック、シアンの各色に対応して設けられている。光書込装置３は、光源３１ａが２つで、それぞれ別々に設けられている点以外第１実施形態と同じであるため詳細な説明を省略する。

光学系７は、ハーフミラープリズム７１ａｂ、７１ｃｄと、シリンドリカルレンズ７２ａ〜７２ｄと、上段ポリゴンミラー７３ａｂ及び下段ポリゴンミラー７３ｃｄと、第１走査レンズ７４ａ〜７４ｄ及び第２走査レンズ７５ａ〜７５ｄと、図示しないミラーと、を備えている。

ハーフミラープリズム７１ａｂ、７１ｃｄは、光源３１ａ毎に設けられていて、光源３１ａからのレーザ光を副走査方向に２分割する。まず、ハーフミラープリズム７１ａｂによって２分割されたレーザ光について説明する。分割されたレーザ光は、それぞれシリンドリカルレンズ７２ａ、７２ｂを介して上段ポリゴンミラー７３ａｂ及び下段ポリゴンミラー７３ｃｄに入射される。上段ポリゴンミラー７３ａｂは、入射されたレーザ光が感光体６ａ上を直線状に走査するように反射する。下段ポリゴンミラー７３ｃｄは、入射されたレーザ光が感光体６ｂ上を直線状に走査するように反射する。上段及び下段ポリゴンミラー７３ａｂ、７３ｃｄで反射された２つのレーザ光は、それぞれ第１走査レンズ７４ａ、７４ｂ、第２走査レンズ７５ａ、７５ｂと図示しないミラーを介して感光体６ａ、６ｂ上に照射され、光スポットを形成している。ハーフミラープリズム７１ｃｄによって２分割されたレーザ光も同様に、感光体６ｃ、６ｄ上に照射される。

上段ポリゴンミラー７３ａｂ及び下段ポリゴンミラー７３ｃｄは互いに４５°異なるため、上段ポリゴンミラー７３ａｂで反射された光が感光体６ａ、６ｃに照射している間は、下段ポリゴンミラー７３ｃｄで反射された光が感光体に６ｂ、６ｃは照射されない。即ち、光源３１ａからの光を複数の感光体６ａ、６ｂの表面（光走査面）上に時間的にずらして走査させている。また、光源３１ａからの光を複数の感光体６ｃ、６ｄの表面上に時間的にずらして走査されている。

本実施形態の光書込装置３は、このような光束分割式の画像形成装置５に用いられる複数の光源３１ａの書き込みを制御することもできる。この場合、感光体６ａ〜６ｃ毎の走査ラインの長さを揃えることができる。

なお、前述した各実施形態は本発明の代表的な形態を示したに過ぎず、本発明は、実施形態に限定されるものではない。即ち、当業者は、従来公知の知見に従い、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。かかる変形によってもなお本発明の給紙装置の構成を具備する限り、勿論、本発明の範疇に含まれるものである。

１ 画像形成装置
３ 光書込装置
４ 光学系
７ 光学系
３１ａ 光源
３１ａ１〜３１ａＮ 光源
３２１ ＰＬＬ（多相クロック生成部）
３２３ 画素クロック生成部
３２４ パルス情報生成・出力部
３２５ 画像パルス生成・出力部
３２５Ｃ ＩＦ情報保持レジスタ（第３の記憶部）
３２７ ＣＰＵＩＦレジスタ（第１の記憶部、第２の記憶部）

特開２０１１−５９５７０号公報 特開２００６−３０５７８０号公報

Claims (7)

1. ２以上の光源を持つ光書込装置において、
   前記２以上の光源のうち１つの走査速度を測定し、当該測定された走査速度に応じて補正した周期の画素クロックを生成する画素クロック生成部と、
   前記画素クロック生成部により生成された前記画素クロックの一周期毎のパルス幅情報及びシフト量情報を生成し、前記光源毎に出力するパルス情報生成・出力部と、
   前記２以上の光源毎に設けられ、前記パルス幅情報に応じたパルス幅を有し、前記シフト量情報に応じてタイミングがシフトされた画像パルスを生成して出力する複数の画像パルス生成・出力部と、を備え、
   複数の前記画像パルス生成・出力部には、共通の前記画素クロックに関する情報が供給されている
   ことを特徴とする光書込装置。
2. 周期Ｔ、相数Ｐで、位相差Ｔ／Ｐずつ互いに位相をずらした多相クロックを生成する多相クロック生成部を備え、
   前記画素クロック生成部は、前記画素クロックの周期が前記位相差Ｔ／Ｐの整数倍となるように補正し、
   前記パルス幅情報及び前記シフト量情報は、前記位相差Ｔ／Ｐの整数倍になるよう設定されている
   ことを特徴とする請求項１に記載の光書込装置。
3. 最小の前記パルス幅情報を示す位相差Ｔ／Ｐ×０〜最大の前記パルス幅情報を示す位相差ΔＴ／Ｐ×ｎのうちｍ個（ｍは１以上、ｎ＋１未満の整数）の前記パルス幅情報を選択し、選択したｍ個の前記パルス幅情報とそれに対応して付したｍ個の選択情報とを記憶する第１の記憶部を有し、
   前記パルス情報生成・出力部は、前記パルス幅情報として前記選択情報を出力し、
   前記画像パルス生成・出力部は、前記出力された選択情報に対応する前記パルス幅情報を前記第１の記憶部から求める
   ことを特徴とする請求項２に記載の光書込装置。
4. 前記２以上の光源毎に印字開始シフト量情報を記憶する第２の記憶部を有し、
   前記画像パルス生成・出力部はそれぞれ、１走査ラインの最初の前記画素クロックに対応する画像パルスを前記印字開始シフト量情報に応じてシフトする
   ことを特徴とする請求項１〜３の何れか１項に記載の光書込装置。
5. 前記パルス情報生成・出力部から出力される前記画素クロックの一周期毎のパルス幅情報及びシフト量情報を複数画素分、記憶する第３の記憶部を有し、
   前記画像パルス生成・出力部は、前記パルス情報生成・出力部により出力されるパルス幅情報及びシフト量情報に対応する画素クロックに対して、所定画素以上遅れた画素クロックに対応する画像パルスを出力する
   ことを特徴とする請求項１〜４の何れか１項に記載の光書込装置。
6. 請求項１〜５の何れか１項に記載の光書込装置と、
   前記光源からの光を、複数の光走査面上に時間的にずらして光走査させるための光学系と、を有することを特徴とする画像形成装置。
7. 請求項１〜５の何れか１項に記載の光書込装置と、
   前記光源からの光を、光走査面上に光走査させるための光学系と、を有する画像形成装置。

Images