JP2015163883A - 高線形性高速ピーク検出器 - Google Patents

高線形性高速ピーク検出器 Download PDF

Info

Publication number
JP2015163883A
JP2015163883A JP2015075945A JP2015075945A JP2015163883A JP 2015163883 A JP2015163883 A JP 2015163883A JP 2015075945 A JP2015075945 A JP 2015075945A JP 2015075945 A JP2015075945 A JP 2015075945A JP 2015163883 A JP2015163883 A JP 2015163883A
Authority
JP
Japan
Prior art keywords
current
transistor
input signal
source
variable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015075945A
Other languages
English (en)
Other versions
JP6073401B2 (ja
Inventor
ウェンジュン・ス
Wen-Jun Su
アリストテレ・ハドジクリストス
Hadjichristos Aristotele
マルコ・カッシア
Cassia Marco
チューチャーン・ナラソング
Narasong Chauhan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2015163883A publication Critical patent/JP2015163883A/ja
Application granted granted Critical
Publication of JP6073401B2 publication Critical patent/JP6073401B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/04—Measuring peak values or amplitude or envelope of ac or of pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

【課題】高線形性高速ピーク検出器を提供する。
【解決手段】ピーク検出器は、トランジスタ５１２，５２２と、可変電流源５１４，５２４と、キャパシタ５１６と、フィードバック回路５２０とを含む。トランジスタ５１２は、入力信号を受信し、ソース電流を与える。可変電流源５１４は、入力信号が低であるときには高バイアス電流を与え、入力信号が高であるときには低バイアス電流を与える。キャパシタは、入力信号が高であるときにはソース電流によって充電され、入力信号が低であるときには高バイアス電流によって放電される。フィードバック回路は、キャパシタからの被検出信号を受信し、入力信号が高であるときにトランジスタにより高いバイアス電圧を供給する、その結果、トランジスタからのソース電流はより高くなる。
【選択図】図７

Description

米国特許法第１１９条に基づく優先権の主張
本特許出願は、本出願の譲受人に譲渡され、参照により本明細書に明確に組み込まれる、２００９年８月２７日に出願された「HIGH LINEAR FAST PEAK DETECTOR」と題する米国仮出願第６１／２３７，６２５号の優先権を主張する。
本開示は、一般に電子機器に関し、より詳細にはピーク検出器に関する。
ワイヤレス通信デバイスは、一般に、データ送信をサポートするための送信機を含む。送信機は、一般に、無線周波（ＲＦ）信号を増幅し、高出力電力を与えるための電力増幅器（ＰＡ）を含む。電力増幅器は、特定の負荷インピーダンス、たとえば、５０オームを駆動するように設計され得る。負荷インピーダンスは、様々な妨害により変動し得、その結果、電力増幅器は高ピーク電圧を観測し得る。高ピーク電圧は、電力増幅器の信頼できる動作を保証することができるレベルを超え得る。電力増幅器が高ピーク電圧から保護され得るように、高ピーク電圧を検出し、必要に応じて補正措置を実行することが望ましいことがある。
ワイヤレス通信デバイスのブロック図。 ＰＡモジュールおよび保護回路のブロック図。 固定バイアス電流と固定バイアス電圧とをもつピーク検出器を示す図。 ドレイン電流対ドレインソース間電圧の曲線族を示す図。 可変バイアス電流をもつピーク検出器を示す図。 可変バイアス電圧をもつピーク検出器を示す図。 可変バイアス電流と可変バイアス電圧とをもつピーク検出器を示す図。 可変電流源とフィードバック回路とをもつピーク検出器を示す図。 図８中のピーク検出器における様々な信号のプロットを示す図。 異なるピーク検出器のピーク検出誤りのプロットを示す図。 ピーク検出を実行するためのプロセスを示す図。
以下に記載する詳細な説明は、本開示の例示的な設計を説明するものであり、本開示が実施され得る唯一の設計を表すものではない。「例示的」という用語は、本明細書では「例、事例、または例示の働きをすること」を意味するために使用する。本明細書で「例示的」として説明されるいかなる設計も、必ずしも他の設計よりも好適または有利であると解釈すべきではない。詳細な説明は、本開示の例示的な設計の完全な理解を与える目的で具体的な詳細を含む。本明細書で説明する例示的な設計はこれらの具体的な詳細なしに実施され得ることが当業者には明らかであろう。いくつかの例では、本明細書で提示する例示的な設計の新規性を不明瞭にしないように、よく知られている構造およびデバイスをブロック図の形式で示す。
高ピーク電圧を検出することができる高線形性高速ピーク検出器の様々な例示的な設計について、本明細書で説明する。ピーク検出器は、ワイヤレス通信デバイス、セルラー電話、携帯情報端末（ＰＤＡ）、ハンドヘルドデバイス、ワイヤレスモデム、ラップトップコンピュータ、コードレス電話、Ｂｌｕｅｔｏｏｔｈ（登録商標）デバイス、民生用電子デバイスなど、様々な電子回路デバイスのために使用され得る。明快のために、ワイヤレス通信デバイスのためのピーク検出器の使用について以下で説明する。
図１に、ワイヤレス通信デバイス１００の例示的な設計のブロック図を示す。この例示的な設計では、ワイヤレスデバイス１００は、データプロセッサ１１０とトランシーバ１２０とを含む。トランシーバ１２０は、双方向ワイヤレス通信をサポートする送信機１３０と受信機１５０とを含む。概して、ワイヤレスデバイス１００は、任意の数の通信システムと任意の数の周波数帯域とのための任意の数の送信機と任意の数の受信機とを含み得る。
送信経路では、データプロセッサ１１０は、送信すべきデータを処理し、送信機１３０にアナログ出力ベースバンド信号を与える。送信機１３０内で、アナログ出力ベースバンド信号は、増幅器（Ａｍｐ）１３２によって増幅され、デジタルアナログ変換によって生じる画像を除去するために低域フィルタ１３４によってフィルタ処理され、可変利得増幅器（ＶＧＡ）１３６によって増幅され、ミキサ１３８によってベースバンドからＲＦにアップコンバートされる。アップコンバートされた信号は、フィルタ１４０によってフィルタ処理され、ドライバ増幅器１４２と電力増幅器１４４とによってさらに増幅され、スイッチ／デュプレクサ１４６を介してルーティングされ、アンテナ１４８を介して送信される。
受信経路では、アンテナ１４８は、基地局および／または他の送信機局から信号を受信し、受信信号を与え、その受信信号は、スイッチ／デュプレクサ１４６を介してルーティングされ、受信機１５０に供給される。受信機１５０内で、受信信号は、低雑音増幅器（ＬＮＡ）１５２によって増幅され、バンドパスフィルタ１５４によってフィルタ処理され、ミキサ１５６によってＲＦからベースバンドにダウンコンバートされる。ダウンコンバートされた信号は、ＶＧＡ１５８によって増幅され、低域フィルタ１６０によってフィルタ処理され、アナログ入力ベースバンド信号を取得するために増幅器１６２によって増幅され、そのアナログ入力ベースバンド信号はデータプロセッサ１１０に供給される。
図１に、１つの段においてＲＦとベースバンドとの間で信号を周波数変換する直接変換アーキテクチャを実装する送信機１３０と受信機１５０とを示す。送信機１３０および／または受信機１５０は、複数の段においてＲＦとベースバンドとの間で信号を周波数変換するスーパーヘテロダインアーキテクチャをも実装し得る。局部発振器（ＬＯ）発生器１７０は、送信および受信ＬＯ信号をそれぞれ発生し、ミキサ１３８および１５６に供給する。位相ロックループ（ＰＬＬ）１７２は、データプロセッサ１１０から制御情報を受信し、ＬＯ発生器１７０に制御信号を供給して、適切な周波数で送信および受信ＬＯ信号を発生する。
図１に、例示的なトランシーバ設計を示す。概して、送信機１３０および受信機１５０中の信号の調節は、増幅器、フィルタ、ミキサなどの１つまたは複数の段によって実行され得る。これらの回路は、図１に示す構成とは異なって構成され得る。さらに、図１に示されていない他の回路も送信機および受信機において使用され得る。たとえば、図１中の様々な能動回路を整合させるために、整合回路が使用され得る。また、図１中のいくつかの回路が省略され得る。トランシーバ１２０の全部または一部分が、１つまたは複数のアナログ集積回路（ＩＣ）、ＲＦ ＩＣ（ＲＦＩＣ）、混合信号ＩＣなどの上で実装され得る。たとえば、送信機１３０中の増幅器１３２から電力増幅器１４４までがＲＦＩＣ上で実装され得る。また、ドライバ増幅器１４２および電力増幅器１４４がＲＦＩＣの外部の別のＩＣ上で実装され得る。
データプロセッサ１１０は、ワイヤレスデバイス１００のための様々な機能、たとえば、送信データおよび受信データの処理を実行し得る。メモリ１１２は、データプロセッサ１１０のプログラムコードとデータとを記憶し得る。データプロセッサ１１０は、１つまたは複数の特定用途向け集積回路（ＡＳＩＣ）および／または他のＩＣ上で実装され得る。
ワイヤレスデバイスにおいて使用される電力増幅器の場合、高出力電力ならびに高電力付加効率（ＰＡＥ）が重要である。電力増幅器は、より小さいサイズと、より低いコストと、他の利点とを取得するためにＩＣ上で作製され得る。高出力電力および高ＰＡＥを取得するために、シリコンベースの電力増幅器は、直接、より高い電源電圧に接続され、または場合によっては、バッテリーに接続され得る。さらに、コストならびに挿入損失を低減するために、電力増幅器は、一般に負荷不整合により反射信号を減衰させるために使用されるアイソレータを通過することなしに、アンテナに結合され得る。その結果、電力増幅器におけるトランジスタのゲートおよびドレインは、高ピーク電圧を観測し得る。高ピーク電圧は、電力増幅器の出力における厳しいインピーダンス不整合があるとき、電源電圧の３〜４倍になり得る。厳しい負荷不整合は、高い電圧定在波比（ＶＳＷＲ）、たとえば、１０：１以上のＶＳＷＲに対応し得る。適切な補正措置が実行され得るように、ピーク検出器は、電力増幅器によって観測される高ピーク電圧を検出するために使用され得る。
図２に、ピーク電圧を制限するための電力増幅器（ＰＡ）モジュール２１０および保護回路２２０のブロック図を示す。ＰＡモジュール２１０は、図１中のドライバ増幅器（ＤＡ）１４２と電力増幅器１４４とに対応し得るドライバ増幅器２４２と電力増幅器２４４とを含む。ドライバ増幅器２４２は、構成可能な利得とともに入力ＲＦ（ＲＦｉｎ）信号を受信し、増幅し、中間ＲＦ信号を供給する。電力増幅器２４４は、さらに中間ＲＦ信号を増幅し、出力ＲＦ（ＲＦｏｕｔ）信号を供給する。整合回路２４６は、電力増幅器２４４のための出力インピーダンス整合を実行し、電力増幅器２４４とアンテナ２４８との間に結合される。整合回路２４６は、電力増幅器２４４の低出力インピーダンス（たとえば、２〜４オーム）をアンテナ２４８の適度のインピーダンス（たとえば、５０オーム）に整合させ得る。
保護回路２２０は、電力増幅器２４４の出力におけるピーク電圧を制限し、電力増幅器２４４中のトランジスタを破壊から保護する。保護回路２２０は、ＶＳＷＲ保護回路、ＰＡ保護回路などと呼ばれることもある。保護回路２２０内で、減衰器２５０は、電力増幅器２４４からＲＦｏｕｔ信号を受信し、ＲＦｏｕｔ信号の減衰させられたバージョンとなり得るピーク検出器入力（Ｖｉｎ）信号を供給する。ピーク検出器２６０は、Ｖｉｎ信号のピーク電圧を検出し、検出したピーク電圧を示すピーク検出器出力（Ｖｏｕｔ）信号を供給する。利得制御ユニット２７０は、ピーク検出器２６０からＶｏｕｔ信号を受信し、そのＶｏｕｔ信号に基づいて利得制御信号を発生する。ドライバ増幅器２４２の利得は、利得制御信号によって調整される。
図２に示すように、ＰＡモジュール２１０および保護回路２２０は、負のフィードバックループ中で結合される。保護回路２２０は、ＲＦｏｕｔ信号のピーク電圧を感知し、高ピーク電圧が検出されると、ドライバ増幅器２４２の利得を低減する。ドライバ増幅器２４２の低減された利得は、ＲＦｏｕｔ信号の振幅を低減し、それにより、今度はピーク電圧を低減するであろう。したがって、フィードバックループ中の保護回路２２０は、ドライバ増幅器２４２の利得を低減することによって、ＲＦｏｕｔ信号のピーク電圧を低減し、制限することができる。
１つの例示的な設計では、利得制御ユニット２７０は、ピーク検出器２６０からのＶｏｕｔ信号と基準電圧との間の誤差を判断し、その誤差に基づいて利得制御信号を発生する誤差増幅器を含む。誤差増幅器は、ピーク電圧が、基準電圧によって設定された所定のレベルを超えると、ドライバ増幅器２４２の利得を低減する。
別の例示的な設計では、利得制御ユニット２７０は、ピーク検出器２６０からのＶｏｕｔ信号を基準電圧のセットと比較し、デジタル比較器出力信号のセットを供給するコンパレータのセットを含む。次いで、デジタル回路は、比較器出力信号を処理し、ドライバ増幅器２４２のための利得制御信号を発生する。利得制御信号は、高ピーク電圧が検出されたときに２つの出力電力レベル間のトグリングを回避するためにヒステリシスを用いて発生され得る。ドライバ増幅器２４２の利得は、ＲＦｏｕｔ信号が高しきい値を超えたときに低減され得る。次いで、これは、ＲＦｏｕｔ信号に振幅を減少させる。しかしながら、ＲＦｏｕｔ信号が、高しきい値よりもヒステリシス量だけ低く設定され得る低しきい値を下回るときのみ、ドライバ増幅器２４２の利得は増加し得る。ヒステリシスは、利得が変更されたときのＲＦｏｕｔ信号エンベロープのリンギングによる利得のトグリングを回避することができる。ヒステリシスは、さらに保護回路２２０がＲＦｏｕｔ信号上の振幅変調を扱うことを可能にし得る。
図３に、図２中のピーク検出器２６０のために使用され得るピーク検出器３００の概略図を示す。ピーク検出器３００内で、Ｎチャネル金属酸化物半導体（ＮＭＯＳ）トランジスタ３１２は、Ｖｉｎ信号を受信するそれのゲートを有し、それのソースがノードＸに結合され、それのドレインが電源（Ｖｄｄ）に結合されている。電流源３１４およびキャパシタ３１６は、並列に結合され、ノードＸと回路接地との間にある。ＮＭＯＳトランジスタ３２２は、それのゲートがピーク検出器３００の出力に結合され、それのソースがノードＹに結合され、それのドレインがＶｄｄ電源に結合されている。電流源３２４は、ノードＹと回路接地との間に結合される。演算増幅器（オペアンプ）３２６は、それの非反転入力がノードＸに結合され、それの反転入力がノードＹに結合され、それの出力がＮＭＯＳトランジスタ３２２のゲートに結合されている。電流源３１４および３２４はそれぞれ、固定電流Ｉｂｉａｓを与える。
ピーク検出器３００は次のように動作する。ＮＭＯＳトランジスタ３１２は、Ｖｉｎ信号の存在下で整流順方向バイアスダイオードとして働き、正の整流電圧を取得するために電荷をキャパシタ３１６上へ整流する。電荷転送をキャパシタ３１６について双方向にするために、電流源３１４は、ピーク検出器３００が時間変動波形に応答することができるように、一定の電流シンクとして働く。Ｖｉｎ信号は、システム帯域幅内で変調周波数の連続体を含み得る。キャパシタ３１６のキャパシタンスおよび電流源３１４のバイアス電流は、Ｖｉｎ信号上のエンベロープの最高振幅および最高電圧変化率（ｄｖ／ｄｔ）が追求および追跡され得るように選択され得る。キャパシタ３１６からの電荷漏れを防ぐために、キャパシタ３１６上で得られた被検出電圧が高入力インピーダンスオペアンプ３２６に供給される。
ノードＸにおける被検出電圧は、ＮＭＯＳトランジスタ３１２のゲートにおける電圧−ＮＭＯＳトランジスタ３１２のゲートソース間電圧（Ｖｇｓ）に等しい。オペアンプ３２６は、負のフィードバックループにおいて接続され、ノードＹにおける電圧がノードＸにおける電圧を整合させるようにＮＭＯＳトランジスタ３２２のゲート電圧を設定する。ＮＭＯＳトランジスタ３２２および電流源３２４がＮＭＯＳトランジスタ３１２および電流源３１４のレプリカであるので、ＮＭＯＳトランジスタ３２２のゲート電圧はＮＭＯＳトランジスタ３１２のゲート電圧を整合させるべきである。したがって、ＮＭＯＳトランジスタ３２２は、ＮＭＯＳトランジスタ３１２のＶｇｓ電圧を補償する。
図４に、ＮＭＯＳトランジスタのドレイン電流（Ｉｄ）対ドレインソース間電圧（Ｖｄｓ）の曲線族を示す。所与のＶｇｓ電圧について、Ｉｄ対Ｖｄｓの曲線が描画され得る。この曲線は、曲線の屈曲部分（knee）に到達するまで、Ｖｄｓ電圧とともに増加するＩｄ電流を示す。屈曲部分の後、Ｖｄｓ電圧が増加するにつれて、Ｉｄ電流は（理想的には）最終値まで平坦化し、増加しない。図４に、３つの異なるＶｇｓ電圧Ｖｇｓ１、Ｖｇｓ２およびＶｇｓ３についての３つの曲線を示す。図４に示すように、漸進的により高いＶｇｓ電圧の曲線は、Ｉｄ電流の漸進的により大きい最終値を有する。
再び図３を参照すると、ＮＭＯＳトランジスタ３１２は、ソース電流Ｉｓｏｕｒｃｅを与える。ソース電流は、（ｉ）図３に示されていない、電流源３１４からのバイアス電流とＮＭＯＳトランジスタ３１２のゲートにおいて適用されるバイアス電圧とによって判断されるＤＣ成分と、（ｉｉ）Ｖｉｎ信号によって判断される動的成分とを含む。電荷電流Ｉｃｈａｒｇｅは、ＮＭＯＳトランジスタ３１２からのソース電流−電流源３１４からのバイアス電流に等しい。キャパシタ３１６は、ソース電流がバイアス電流よりも大きいときに電荷電流によって充電され、ソース電流がバイアス電流よりも小さいときに電荷電流によって放電される。必要な場合、電力増幅器への損傷を防ぐための補正措置が取られ得るように、キャパシタ３１６の充電速度は、ピーク検出器が大きい高速立上りＶｉｎ信号を追跡することを可能にするのに十分に高速であるべきである。キャパシタ３１６は、Ｖｏｕｔ信号におけるリップルを制限するために小さすぎるべきではない。
ピーク検出器３００は、Ｖｉｎ信号のピーク電圧を検出することができるが、いくつかの欠点を有することがある。特に、図４に示すように、ピーク検出器３００は、ＮＭＯＳトランジスタ３１２のゲートとソースとの間の非線形電圧および電流特性による低い速度、不十分な精度、および不十分な線形性という欠点があり得る。速度と精度と線形性との間のトレードオフは、バイアス電流の適切な値を選択することによって行われ得る。大きい高速立上りＶｉｎ信号を検出するために、ＮＭＯＳトランジスタ３１２からのソース電流は大きくなるべきであり、ソース電流のすべてはキャパシタ３１６を充電するために使用されるべきである。しかしながら、図３に示すように、ソース電流の一部分はバイアス電流として与えられ、残りの部分は電荷電流として与えられる。この場合、バイアス電流は小さくなるべきである（が、これがＮＭＯＳトランジスタ３１２の速度を制限するので小さすぎるべきではない）。逆に、高速立下りＶｉｎ信号に従うために、ＮＭＯＳトランジスタ３１２からのソース電流は急速に０になるべきであり、バイアス電流は、キャパシタ３１６を急速に放電するのに適度に大きくなるべきである。残念ながら、固定バイアス電流と、固定バイアス電圧をもつＮＭＯＳトランジスタとを使用して、大きい高速立上りＶｉｎ信号と大きい高速立下りＶｉｎ信号の両方について上記で説明した所望のビヘイビアを取得することは、困難または不可能であり得る。
一態様では、大きい高速立上りおよび立下りＶｉｎ信号の検出性能を改善するために、可変バイアス電流が固定バイアス電流の代わりに使用され得る。例示的な設計では、バイアス電流の大きさはＶｉｎ信号に依存し得る。特に、より小さいバイアス電流が、より大きいＶｉｎ信号に供給され得、その逆も同様である。これは、Ｖｉｎ信号が上昇するときの充電速度と、Ｖｉｎ信号が降下するときの放電速度の両方を改善し得る。
図５に、可変バイアス電流をもつ高線形性高速ピーク検出器５００の例示的な設計の概略図を示す。ピーク検出器５００内で、ＮＭＯＳトランジスタ５１２は、Ｖｉｎ信号を受信するそれのゲートを有し、それのソースがノードＸに結合され、それのドレインがＶｄｄ電源に結合されている。可変電流源５１４およびキャパシタ５１６は、並列に結合され、ノードＸと回路接地との間にある。ＮＭＯＳトランジスタ５２２は、それのゲートがピーク検出器５００の出力に結合され、それのソースがノードＹに結合され、それのドレインがＶｄｄ電源に結合されている。電流源５２４は、ノードＹと回路接地との間に結合される。オペアンプ５２６は、それの非反転入力がノードＸに結合され、それの反転入力がノードＹに結合され、それの出力がＮＭＯＳトランジスタ５２２のゲートに結合されている。電流源５２４は、固定電流Ｉｂｉａｓを与える。
図５に示す例示的な設計では、電流源５１４は、Ｖｉｎ信号を受信し、可変バイアス電流Ｉｖａｒ＿ｂｉａｓを与える。バイアス電流は、Ｖｉｎ電圧に反比例し得る。それゆえに、電流源５１４は、より大きいＶｉｎ信号の場合により小さいバイアス電流を与え得、その逆も同様である。Ｖｉｎ信号が高になると、ＮＭＯＳトランジスタ５１２は、高Ｖｉｎ信号のために大きいソース電流を与える。Ｖｉｎ信号が高であるときにバイアス電流が小さいので、ソース電流の大部分はキャパシタ５１６を充電し、ソース電流の小さい部分のみがバイアス電流として与えられる。したがって、ＮＭＯＳトランジスタ５１２からのソース電流は、パルスのような応答を有し得、ピーク検出器５００が高速立上りＶｉｎ信号を捕えることを可能にし得る。逆に、Ｖｉｎ信号が低になると、ＮＭＯＳトランジスタ５１２は、低Ｖｉｎ信号のために小さいまたは０のソース電流を与える。バイアス電流は、Ｖｉｎ信号が低であるときにより大きく、キャパシタ５１６をより急速に放電することができる。
ソース電流のより多くが、キャパシタ５１６を充電するために使用され得るので、Ｖｉｎ信号が高になるときにバイアス電流を低減することで、キャパシタ５１６の充電速度を改善することができる。次いで、キャパシタ５１６が充電され得る速度は、ソース電流の大きさに依存する。より大きいソース電流は、キャパシタ５１６をより急速に充電することができ、ピーク検出器が大きい高速立上りＶｉｎ信号を追跡することを可能にすることができる。より大きいＮＭＯＳトランジスタ５１２を用いて、より大きいソース電流が取得され得る。しかしながら、より大きいＮＭＯＳトランジスタ５１２はＶｉｎ信号上の負荷を増加させることになり、それは望ましくないことがある。
別の態様では、ＮＭＯＳトランジスタをバイアスすることは、ＮＭＯＳトランジスタが可変ソース電流を与えることを可能にするためにフィードバック回路を介して変化させられ得、それは大きい高速立上りＶｉｎ信号の検出性能を改善し得る。フィードバック回路は、Ｖｉｎ信号のエンベロープに基づいてＮＭＯＳトランジスタの可変バイアス電圧を発生し得る。特に、フィードバック回路は、ＮＭＯＳトランジスタが、より大きいＶｉｎ信号振幅の場合により大きいソース電流を与え、より小さいＶｉｎ信号振幅の場合により小さいソース電流を与えることができるように可変バイアス電圧を発生し得る。これは、Ｖｉｎ信号が上昇するときに充電速度を改善し得る。
図６に、可変バイアス電圧をもつ高線形性高速ピーク検出器５０２の例示的な設計の概略図を示す。ピーク検出器５０２は、ＮＭＯＳトランジスタ５１２および５２２と、キャパシタ５１６と、電流源５２４と、オペアンプ５２６とを含み、それらは、図５中のピーク検出器５００について上記で説明したように結合される。ピーク検出器５０２は、固定電流源５１８と、フィードバック回路５２０と、抵抗器５２２とをさらに含む。固定電流源５１８は、図５中の可変電流源５１４と入れ替わる。フィードバック回路５２０は、それの入力がノードＸに結合され、それの出力が抵抗器５２２の一端に結合されている。抵抗器５２２の他端はＮＭＯＳトランジスタ５１２のゲートに結合される。
図６に示す例示的な設計では、フィードバック回路５２０は、ノードＸにおいて被検出電圧（Ｖｄｅｔ）を受信し、抵抗器５２２を介してＮＭＯＳトランジスタ５１２のゲートに可変バイアス電圧（Ｖｂｉａｓ）を供給する。バイアス電圧は、被検出電圧に関係（たとえば、比例）し得る。ＮＭＯＳトランジスタ５１２は、可変バイアス電圧に依存する可変ソース電流（Ｉｖａｒ＿ｓｏｕｒｃｅ）を与える。特に、ＮＭＯＳトランジスタ５１２は、より大きいバイアス電圧の場合により大きいソース電流を与え、より小さいバイアス電圧の場合により小さいソース電流を与える。Ｖｉｎ信号が高になると、ＮＭＯＳトランジスタ５１２からのソース電流はキャパシタ５１６を充電し、被検出電圧は上昇する。より高い被検出電圧はバイアス電圧を増加させ、次いで、それにより、充電速度を改善するより大きいソース電流を生じ、ピーク検出器５０２が大きい高速立上りＶｉｎ信号に従うことを可能にする。逆に、Ｖｉｎ信号が低になると、ＮＭＯＳトランジスタ５１２からのソース電流は低い値まで低減する。キャパシタ５１６は、電流源５１８からのバイアス電流によって放電され、被検出電圧は降下する。より低い被検出電圧はバイアス電圧を減少させ、次いで、それにより、より小さいソース電流を生じる。したがって、可変ソース電流は、ピーク検出器５０２が、立下りＶｉｎ信号の検出への影響を最小限にしながら、大きい高速立上りＶｉｎ信号をより正確に検出することを可能にし得る。
フィードバック回路５２０およびＮＭＯＳトランジスタ５１２は、特に、大きい高速Ｖｉｎ信号に関して、ＮＭＯＳトランジスタ５１２の相互コンダクタンス／利得とソース電流の両方を増加させることができる正のフィードバックループ５３０を形成する。正のフィードバックループは、ＮＭＯＳトランジスタ５１２のゲートにおけるバイアス電圧をブートストラップし、Ｖｉｎ信号を増加させるとともにＮＭＯＳトランジスタ５１２により多く伝導させる。正のフィードバックループは、ＲＦｏｕｔ信号のＲＦ周波数に対しては低速であるが、ＲＦｏｕｔ信号のエンベロープに対しては高速であるループ帯域幅を有するように設計され得る。たとえば、ＲＦ周波数は数ギガヘルツ（ＧＨｚ）であり得、ＲＦｏｕｔ信号のエンベロープは数メガヘルツ（ＭＨｚ）であり得、正のフィードバックループのループ帯域幅は数ＭＨｚであり得る。正のフィードバックループはまた、ＮＭＯＳトランジスタ５１２の飽和を回避し、安定した応答を保証するために、１よりも小さい低いループ利得を用いて（たとえば、０．２〜０．５のループ利得を用いて）設計され得る。
図７に、可変バイアス電流と可変バイアス電圧とをもつ高線形性高速ピーク検出器５０４の例示的な設計の概略図を示す。ピーク検出器５０４は、図５に示すピーク検出器５００中の回路構成要素のすべてを含む。ピーク検出器５０４はフィードバック回路５２０と抵抗器５２２とをさらに含み、それらは、図６中のピーク検出器５０２について上記で説明したように結合される。
ピーク検出器５０４は、（ｉ）可変バイアス電流（Ｉｖａｒ＿ｂｉａｓ）を与えるための可変電流源５１４の使用と、（ｉｉ）ＮＭＯＳトランジスタ５１２が可変ソース電流（Ｉｖａｒ＿ｓｏｕｒｃｅ）を与えることを可能にする正のフィードバックループの使用とにより、充電および放電速度の改善を行うことができる。Ｖｉｎ信号が高になると、より大きいソース電流とより小さいバイアス電流との組合せは、キャパシタ５１６をより急速に充電することを可能にする。逆に、Ｖｉｎ信号が低になると、より小さいソース電流とより大きいバイアス電流との組合せは、キャパシタ５１６をより急速に放電することを可能にする。
図５および図７中の可変電流源５１４、ならびに図６および図７中のフィードバック回路５２０は、様々な方法で実装され得る。これらの回路がＶｉｎ信号に対して過大な負荷を生じないように、電流源５１４とフィードバック回路５２０とを実装することが望ましいことがある。
図８に、可変バイアス電流と可変バイアス電圧とをもつ高線形性高速ピーク検出器５０６の例示的な設計の概略図を示す。ピーク検出器５０６は、図７に示すピーク検出器５０４中の回路構成要素のすべてを含む。ピーク検出器５０６は、例示的な設計の可変電流源５１４と例示的な設計のフィードバック回路５２０とを含む。
可変電流源５１４は、分圧器８１０と、制御トランジスタ８１６と、電流ミラー８２０とを含む。分圧器８１０は、ＮＭＯＳトランジスタ５１２のゲートと回路接地との間に直列に結合されたキャパシタ８１２および８１４を用いて実装される。制御トランジスタ８１６は、それのソースが回路接地に結合され、それのゲートがキャパシタ８１２および８１４間の共通のノードに結合され、それのドレインがノードＡに結合されたＮＭＯＳトランジスタを用いて実装される。抵抗器８１８は、一端がＮＭＯＳトランジスタ８１６のゲートに結合され、他端がバイアス電圧（Ｖｂ）を受信する。
電流ミラー８２０は、ＮＭＯＳトランジスタ８２２、８２４、８３２および８３４ならびに電流源８３６を用いて実装される。ＮＭＯＳトランジスタ８２２および８２４は一緒に結合される。ＮＭＯＳトランジスタ８２２は、それのソースが回路接地に結合され、それのゲートがノードＡに結合されている。ＮＭＯＳトランジスタ８２４は、それのソースがＮＭＯＳトランジスタ８２２のドレインに結合され、それのゲートがノードＢに結合され、それのドレインがノードＸに結合されている。ＮＭＯＳトランジスタ８３２および８３４も一緒に結合される。ＮＭＯＳトランジスタ８３２は、それのソースが回路接地に結合され、それのゲートおよびドレインがノードＡに結合されている。ＮＭＯＳトランジスタ８３４は、それのソースがＮＭＯＳトランジスタ８３２のドレインに結合され、それのゲートおよびドレインがノードＢに結合されている。電流源８３６は、Ｖｄｄ電源とＮＭＯＳトランジスタ８３４のドレインとの間に結合される。ＮＭＯＳトランジスタ８３２および８３４は、１の正規化サイズを有し、ＮＭＯＳトランジスタ８２２および８２４はＭのサイズを有し、Ｍは１以上であり得る。電流源８３６は、Ｉｂｉａｓ／Ｍの固定電流を与える。
フィードバック回路５２０は、感知回路８５０と、電流ミラー８６０と、電圧発生器８７０とを含む。感知回路８５０は、ＮＭＯＳトランジスタ８５２と抵抗器８５４とを用いて実装される。ＮＭＯＳトランジスタ８５２は、それのゲートがノードＸに結合され、それのソースが抵抗器８５４の一端に結合されている。抵抗器８５４の他端は回路接地に結合される。電流ミラー８６０は、それらのソースがＶｄｄ電源に結合され、それらのゲートが互いに結合されたＰチャネル金属酸化物半導体（ＰＭＯＳ）トランジスタ８６２および８６４を用いて実装される。ＰＭＯＳトランジスタ８６２のゲートおよびドレインは、ＮＭＯＳトランジスタ８５２のドレインに結合される。ＰＭＯＳトランジスタ８６４のドレインはノードＤに結合される。電圧発生器８７０は、ＮＭＯＳトランジスタ８７２と電流源８７４とを用いて実装される。ＮＭＯＳトランジスタ８７２は、それのソースが回路接地に結合され、それのゲートおよびドレインがノードＤに結合されている。電流源８７４は、Ｖｄｄ電源とノードＤとの間に結合される。抵抗器５２２は、ノードＤとＮＭＯＳトランジスタ５１２のゲートとの間に結合される。
電流源５１４は、Ｖｉｎ信号と逆関係にある可変バイアス電流を与える。電流源５１４は次のように動作する。キャパシタ８１２および８１４は、Ｖｉｎ信号の動的成分のための分圧器として動作する。キャパシタ８１２はＶｉｎ信号を受信し、キャパシタ８１４はＮＭＯＳトランジスタ８１６のゲートに制御信号を供給する。制御信号はＶｉｎ信号の減衰バージョンである。
Ｖｉｎ信号が高になると、ＮＭＯＳトランジスタ８１６はオンにされ、ＮＭＯＳトランジスタ８２２および８３２のゲートにおける電圧をプルダウンする。これにより、Ｖｉｎ信号がそのピークに到達したときにＮＭＯＳトランジスタ８２２および８２４を介したバイアス電流が低下し、０に近づくことになる。キャパシタ５１６を充電するためにＮＭＯＳトランジスタ５１２からのソース電流のより多くが使用され得るので、この場合、小さいバイアス電流が望ましい。ＮＭＯＳトランジスタ８３２がＮＭＯＳトランジスタ８２２と同様の方法でオフにされるので、電流源８３６からの固定電流はＮＭＯＳトランジスタ８３４および８１６を通過する。
逆に、Ｖｉｎ信号が低になると、ＮＭＯＳトランジスタ８１６はオフにされ、電流源８３６からの固定電流はＮＭＯＳトランジスタ８３２および８３４中を流れる。高速応答を達成するために、ＮＭＯＳトランジスタ８１６は、完全にオフにはされず、たとえば、１〜２マイクロアンペア（μΑ）の小さい漏洩電流を有する。ＮＭＯＳトランジスタ８２２および８３２は電流ミラー８２０の一部である。ＮＭＯＳトランジスタ８２２は、ＮＭＯＳトランジスタ８３２を通るＩｂｉａｓ／Ｍの電流と、ＮＭＯＳトランジスタ８２２および８３２のサイズ間の比Ｍ：ｌとにより、電流Ｉｂｉａｓを与える。ＮＭＯＳトランジスタ８２４および８３４は、電流ミラー精度を改善して、ＮＭＯＳトランジスタ８２４のドレインにおいて高出力インピーダンスを与えるカスコードトランジスタとして動作する。ＮＭＯＳトランジスタ８２２および８２４を通るバイアス電流はキャパシタ５１６を放電する。
ＮＭＯＳトランジスタ８１６は、Ｖｉｎ信号に対する負荷を軽減するために小さいサイズで設計され得る。キャパシタ８１２および８１４のキャパシタンスは、ＮＭＯＳトランジスタ８１６が、大部分は、Ｖｉｎ信号の予想される電圧範囲のための線形領域において動作するように選択され得る。例示的な設計では、キャパシタ８１４は、キャパシタ８１２のキャパシタンスよりも３〜４倍大きいことがあるキャパシタンスを有し、ＮＭＯＳトランジスタ８１６に供給される制御信号はＶｉｎ信号の１／４〜１／５であり得る。概して、キャパシタンス値は、（ｉ）高Ｖｉｎ信号がＮＭＯＳトランジスタ８１６を完全にオンにする（が、飽和しない）ように、および（ｉｉ）低Ｖｉｎ信号がＮＭＯＳトランジスタ８１６をオフにする（が、完全に遮断しない）ように選択され得る。
ＮＭＯＳトランジスタ８２２および８２４は、Ｖｉｎ信号が高であるときには（Ｉｂｉａｓの０〜１０％であり得る）小さいバイアス電流を与え得、Ｖｉｎ信号が低であるときには（Ｉｂｉａｓの１００％であり得る）大きいバイアス電流を与え得る。ＮＭＯＳトランジスタ８２２および８２４は、Ｖｉｎ信号が高であるときにはそれらが完全に遮断されないように動作し、Ｖｉｎ信号が低になるときにはこれらのＮＭＯＳトランジスタがより急速にオンにされ得るように動作し得る。Ｖｉｎ信号が高であるとき、小さいバイアス電流はキャパシタ５１６の充電への影響を最小限にし得る。大きいバイアス電流は、キャパシタ５１６上で検出された電圧に対する所望の放電速度と所望のリップルとを取得するために、任意の好適な値に設定され得る。充電電流および放電電流は、ピーク検出器５０６のために独立して設定され得る。
Ｖｉｎ信号のエンベロープが高であるとき、フィードバック回路５２０はＮＭＯＳトランジスタ５１２からのソース電流を増加させる。フィードバック回路５２０は次のように動作する。ＮＭＯＳトランジスタ８５２および抵抗器８５４は、Ｖｉｎ信号のエンベロープに従うべき、ノードＸにおける電圧を感知する感知回路として動作する。ＮＭＯＳトランジスタ８５２はソースフォロワーであり、抵抗器８５４はＮＭＯＳトランジスタ８５２の電源電圧を電流に変換する。ノードＸにおいて検出された電圧が増加すると、ＭＯＳトランジスタ８６２および８６２を通る被感知電流（Ｉｓｅｎｓｅｄ）が増加する。ＰＭＯＳトランジスタ８６２および８６４は、電流ミラーとして結合され、ＰＭＯＳトランジスタ８６４を通るミラー電流（Ｉｍｉｒｒｏｒｅｄ）はＰＭＯＳトランジスタ８６２を通る被感知電流に比例する。ＮＭＯＳトランジスタ８７２は、ＩＣプロセス、電源電圧、および温度（ＰＶＴ）の変動を追跡することができる抵抗器として動作する。ＰＭＯＳトランジスタ８６４からの可変ミラー電流と電流源８７４からの固定基準電流（Ｉｒｅｆ）とは、ＮＭＯＳトランジスタ８７２を通過する。バイアス電圧（Ｖｂｉａｓ）は、（ｉ）固定基準電流によって与えられる固定成分と、（ｉｉ）可変ミラー電流に比例して変動する可変成分とを含む。ＰＭＯＳトランジスタ８６４を通るより高いミラー電流は、ＮＭＯＳトランジスタ５１２のソース電流と同様に相互コンダクタンス／利得を増加させるより高いバイアス電圧を生じる。逆に、ノードＸにおいて検出された電圧が減少すると、被感知電流が減少し、ミラー電流も減少し、さらにバイアス電圧が減少する。より低いバイアス電圧は、相互コンダクタンスならびにＮＭＯＳトランジスタ５１２のソース電流を減少させる。
図８に、可変電流源５１４およびフィードバック回路５２０の例示的な設計を示す。電流源５１４は、ＲＦ周波数においてＶｉｎ信号に作用し、Ｖｉｎ信号の負荷を最小限にすると同時に、十分に高速であるべきである。フィードバック回路５２０は、より低い周波数でＶｉｎ信号のエンベロープに対して作用し、安定しているべきである。電流源５１４およびフィードバック回路５２０は、他の方法でも実装され得る。たとえば、フィードバック回路５２０は、被検出信号の代わりにＶｏｕｔ信号を受信し得る。
図９に、図８中のピーク検出器５０６における様々な信号のプロットを示す。図９では、水平軸は時間を示し、垂直軸は電圧（Ｖ）または電流（Ａ）を示す。図９は、Ｖｉｎ信号のプロット９１２と、電流源５１４からの可変バイアス電流のプロット９１４と、ＮＭＯＳトランジスタ５１２からのソース電流のプロット９１６と、キャパシタ５１６のための電荷電流のプロット９１８とを示している。図９に示すように、Ｖｉｎ信号が高になると、バイアス電流が減少し、ソース電流が増加し、電荷電流が増加する。逆に、Ｖｉｎ信号が低になると、バイアス電流が増加し、ソース電流が減少し、電荷電流が負になる。図９中の電流は一定の縮尺で示されていない。ピークバイアス電流はピークソース電流の一部分であり得る。
図１０に、本明細書で説明する異なるピーク検出器のピーク検出誤りのプロットを示す。図１０では、水平軸はＲＦｉｎ信号の送信電力をｄＢｍの単位で示している。垂直軸は、ピーク検出器からのＶｏｕｔ信号とピーク検出器に供給されたピークＶｉｎ信号との間の誤りであるピーク検出誤りを示している。プロット１０１２は、固定バイアス電流と固定バイアス電圧とを有する、図３中のピーク検出器３００のピーク検出誤りを示す。プロット１０１４は、可変バイアス電流と固定バイアス電圧とを有する、図５中のピーク検出器５００のピーク検出誤りを示す。プロット１０１６は、可変バイアス電流と可変バイアス電圧とを有する、図７中のピーク検出器５０４のピーク検出誤りを示す。図１０に示すように、ピーク検出誤りは、本明細書で説明する可変バイアス電流と可変バイアス電圧との使用によって実質的に低減され得る。
本明細書で説明する高線形性高速ピーク検出器は、いくつかの利点を提供し得る。第１に、ピーク検出器は、可変バイアス電流とともにより高い精度を有し得る。第２に、ピーク検出器は、正のフィードバックによって与えられる可変バイアス電流と可変バイアス電圧とともにより高い線形性を有し得る。第３に、ピーク検出器は、大きいシャープなピーク電圧をキャプチャする拡張機能を有し得る。第４に、ピーク検出器は、ＰＶＴ変動によるより低い感度を有し得る。ピーク検出器は他の利点も有し得る。
例示的な設計では、装置（たとえば、集積回路、ワイヤレスデバイスなど）は、入力信号を受信し、出力信号を与え、適応バイアスを有し得るピーク検出器を含み得る。ピーク検出器はトランジスタとキャパシタとを含み得る。トランジスタは、入力信号を受信し、ソース電流を与え、適応バイアスを有し得る。キャパシタは、トランジスタに結合され得、たとえば、入力信号が高であるとき、ソース電流によって充電され得る。例示的な設計では、トランジスタは、たとえば、図５、図７および図８に示すように、入力信号のフィードフォワードに基づいて発生された適応バイアス電流を有し得る。別の例示的な設計では、トランジスタは、たとえば、図６、図７および図８に示すように、キャパシタからの被検出信号のフィードバックに基づいて発生された適応バイアス電圧を有し得る。さらに別の例示的な設計では、トランジスタは、たとえば、図７および図８に示すように、（ｉ）入力信号のフィードフォワードに基づいて発生された適応バイアス電流と、（ｉｉ）キャパシタからの被検出信号のフィードバックに基づいて発生された適応バイアス電圧とを有し得る。
別の例示的な設計では、装置は、入力信号を受信し、出力信号を与え、可変バイアス電流を有し得るピーク検出器を含み得る。たとえば、図５に示すように、ピーク検出器は、第１のトランジスタと、可変電流源と、キャパシタとを含み得る。第１のトランジスタ（たとえば、図５中のＮＭＯＳトランジスタ５１２）は、入力信号を受信し、ソース電流を与え得る。可変電流源（たとえば、電流源５１４）は、第１のトランジスタに結合され得、入力信号を受信し得、入力信号に基づいて可変バイアス電流を与え得る。可変電流源は、入力信号が高であるときには低バイアス電流を与え得、入力信号が低であるときには高バイアス電流を与え得る。キャパシタ（たとえば、キャパシタ５１６）は、第１のトランジスタと可変電流源とに結合され得、入力信号が高であるときにはソース電流によって充電され得、入力信号が低であるときには可変バイアス電流によって放電され得る。
例示的な設計では、可変電流源は電流ミラーと第２のトランジスタとを含み得る。電流ミラー（たとえば、図８中の電流ミラー８２０）は、可変バイアス電流を与え得、図８中のＮＭＯＳトランジスタ８２２および８３２によって形成され得る。電流ミラーは、入力信号が低であるときには有効化され得、入力信号が高であるときには無効化され得る。第２のトランジスタ（たとえば、ＮＭＯＳトランジスタ８１６）は、電流ミラーに結合され得、入力信号に基づいて電流ミラーを有効化または無効化し得る。第２のトランジスタは、入力信号に対する負荷を軽減するために、第１のトランジスタよりも小さいサイズを有し得る。第２のトランジスタは、入力信号に基づいて発生された制御信号を受信し得、第３のトランジスタ（たとえば、ＮＭＯＳトランジスタ８２２）を制御し得る。第３のトランジスタは、入力信号が低であるときには高バイアス電流を与え得、入力信号が高であるときには低バイアス電流を与え得る。分圧器（たとえば、分圧器８１０）は、入力信号を受信し、第２のトランジスタに制御信号を供給し得る。制御信号は、入力信号の一部分であり得、第２のトランジスタを完全にオフにすること、ならびに第２のトランジスタによって入力信号をクリッピングすることを回避し得る。
別の例示的な設計では、装置は、入力信号を受信し、出力信号を与え、可変バイアス電圧を有し得るピーク検出器を含み得る。たとえば、図６に示すように、ピーク検出器は、第１のトランジスタと、キャパシタと、フィードバック回路とを含み得る。第１のトランジスタ（たとえば、図６中のＮＭＯＳトランジスタ５１２）は、入力信号を受信し、ソース電流を与え得る。キャパシタ（たとえば、キャパシタ５１６）は、第１のトランジスタに結合され得、入力信号が高であるとき、ソース電流によって充電され得る。フィードバック回路（たとえば、フィードバック回路５２０）は、第１のトランジスタに結合され得、入力信号のエンベロープを示す被検出信号を受信し得、第１のトランジスタに可変バイアス電圧を供給し得る。フィードバック回路は、入力信号のエンベロープが高であるときにはより高いバイアス電圧を与え得、入力信号のエンベロープが低であるときにはより低いバイアス電圧を与え得る。第１のトランジスタは、より高いバイアス電圧の場合には、より高いソース電流を与え得、より低いバイアス電圧の場合には、より低いソース電流を与え得る。
フィードバック回路と第１のトランジスタとは、正のフィードバックループで結合され得る。正のフィードバックループは、安定性を保証するための１よりも小さいループ利得と、入力信号の中心周波数よりも小さいループ帯域幅とを有し得る。
例示的な設計では、フィードバック回路は、感知回路と、電流ミラーと、電圧発生器とを含み得る。感知回路（たとえば、感知回路８５０）は、第１のトランジスタに結合され得、第１のトランジスタの電源電圧を感知し得、電源電圧に基づいて被感知電流を与え得る。電流ミラー（たとえば、電流ミラー８６０）は、感知電流に結合され得、被感知電流を受信し得、ミラー電流を与え得る。電圧発生器（たとえば、電圧発生器８７０）は、電流ミラーに結合され得、ミラー電流に基づいて第１のトランジスタの可変バイアス電圧を発生し得る。
例示的な設計では、感知回路は第２のトランジスタと抵抗器とを含み得る。第２のトランジスタ（たとえば、図８中のＮＭＯＳトランジスタ８５２）は、第１のトランジスタに結合され得、第１のトランジスタのソース電圧を受け得る。抵抗器（たとえば、抵抗器８５４）は、第２のトランジスタに結合され得、第２のトランジスタのソース電圧を被感知電流に変換し得る。例示的な設計では、電圧発生器は電流源と第３のトランジスタとを含み得る。電流源（たとえば、電流源８７４）は基準電流を与え得る。第３のトランジスタ（たとえば、ＮＭＯＳトランジスタ８７２）は、抵抗器として動作し得、ミラー電流と基準電流とを受け得、可変バイアス電圧を与え得る。
さらに別の例示的な設計では、装置は、入力信号を受信し、出力信号を与え、可変バイアス電流と可変バイアス電圧とを有し得るピーク検出器を含み得る。たとえば、図７に示すように、ピーク検出器は、第１のトランジスタと、可変電流源と、キャパシタと、フィードバック回路とを含み得る。第１のトランジスタ（たとえば、図７中のＮＭＯＳトランジスタ５１２）は、入力信号を受信し、ソース電流を与え得る。可変電流源（たとえば、電流源５１４）は、第１のトランジスタに結合され得、入力信号を受信し得、入力信号に基づいて可変バイアス電流を与え得る。キャパシタ（たとえば、キャパシタ５１６）は、第１のトランジスタと可変電流源とに結合され得、入力信号が高であるときにはソース電流によって充電され得、入力信号が低であるときには可変バイアス電流によって放電され得る。フィードバック回路は、第１のトランジスタに結合され得、入力信号のエンベロープを示す被検出信号を受信し得、第１のトランジスタに可変バイアス電圧を供給し得る。
可変電流源は、入力信号が高であるときには低バイアス電流を与え得、入力信号が低であるときには高バイアス電流を与え得る。これは、充電パフォーマンスを改善し得る。フィードバック回路（たとえば、フィードバック回路５２０）は、入力信号のエンベロープが高であるときにはより高いバイアス電圧を与え得、入力信号のエンベロープがより低であるときにはより低いバイアス電圧を与え得る。第１のトランジスタは、より高いバイアス電圧の場合には、より高いソース電流を与え得、より低いバイアス電圧の場合には、より低いソース電流を与え得る。これはまた、充電パフォーマンスを改善し得る。
例示的な設計では、可変電流源は電流ミラーと第２のトランジスタとを含み得る。電流ミラー（たとえば、図８中の電流ミラー８２０）は可変バイアス電流を与え得る。第２のトランジスタ（たとえば、ＮＭＯＳトランジスタ８１６）は、電流ミラーに結合され得、入力信号が低であるときには電流ミラーを有効化し得、入力信号が高であるときには電流ミラーを無効化し得る。
例示的な設計では、フィードバック回路は、感知回路と、電圧発生器とを含み得る。感知回路（たとえば、感知回路８５０）は、第１のトランジスタに結合され得、第１のトランジスタの電源電圧を感知し得、電源電圧に基づいて被感知電流を与え得る。電圧発生器（たとえば、電圧発生器８７０）は、被感知電流に基づいて第１のトランジスタのための可変バイアス電圧を発生し得る。
図１１に、ピーク検出を実行するためのプロセス１１００の例示的な設計を示す。入力信号に基づいてキャパシタを充電するためのソース電流が発生され得る（ブロック１１１２）。入力信号に基づいてキャパシタを放電するための可変バイアス電流が発生され得る（ブロック１１１４）。可変バイアス電流は、入力信号が高であるときには低であり得、入力信号が低であるときには高であり得る。キャパシタからの被検出信号に基づいて、出力信号が発生され得、入力信号のピークを示し得る（ブロック１１１６）。被検出信号に基づいて可変バイアス電圧が発生され得る（ブロック１１１８）。ソース電流は、可変バイアス電圧に基づいて発生され得、可変振幅を有し得る。ソース電流は、被検出信号が高であるときには高であり得、被検出信号が低であるときには低であり得る。
本明細書で説明する高線形性高速ピーク検出器は、ＩＣ、アナログＩＣ、ＲＦＩＣ、混合信号ＩＣ、ＡＳＩＣ、プリント回路板（ＰＣＢ）、電子デバイスなどの上に実装され得る。ピーク検出器はまた、相補型金属酸化物半導体（ＣＭＯＳ）、ＮＭＯＳ、ＰＭＯＳ、バイポーラ接合トランジスタ（ＢＪＴ）、バイポーラＣＭＯＳ（ＢｉＣＭＯＳ）、シリコンゲルマニウム（ＳｉＧｅ）、ガリウムヒ素（ＧａＡｓ）など、様々なＩＣプロセス技術を用いて作製され得る。
本明細書で説明する高線形性高速ピーク検出器を実装する装置は、スタンドアロンデバイスであり得、またはより大きいデバイスの一部であり得る。デバイスは、（ｉ）スタンドアロンＩＣ、（ｉｉ）データおよび／または命令を記憶するためのメモリＩＣを含み得る１つまたは複数のＩＣのセット、（ｉｉｉ）ＲＦ受信機（ＲＦＲ）またはＲＦ送信機／受信機（ＲＴＲ）などのＲＦＩＣ、（ｉｖ）移動局モデム（ＭＳＭ）などのＡＳＩＣ、（ｖ）他のデバイス内に埋め込まれ得るモジュール、（ｖｉ）受信機、セルラー電話、ワイヤレスデバイス、ハンドセット、またはモバイルユニット、（ｖｉｉ）その他であり得る。
１つまたは複数の例示的な設計では、説明した機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの組合せで実装され得る。ソフトウェアで実装される場合、機能は、１つまたは複数の命令またはコードとしてコンピュータ可読媒体上に記憶されるか、あるいはコンピュータ可読媒体を介して送信され得る。コンピュータ可読媒体は、ある場所から別の場所へのコンピュータプログラムの転送を可能にする任意の媒体を含む、コンピュータ記憶媒体とコンピュータ通信媒体の両方を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の利用可能な媒体であり得る。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは他の光ディスクストレージ、磁気ディスクストレージまたは他の磁気ストレージデバイス、あるいは命令またはデータ構造の形態の所望のプログラムコードを搬送または記憶するために使用され得、コンピュータによってアクセスされ得る、任意の他の媒体を備えることができる。また、いかなる接続もコンピュータ可読媒体と適切に呼ばれる。たとえば、ソフトウェアが、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または赤外線、無線、およびマイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。本明細書で使用するディスク（disk）およびディスク（disc）は、コンパクトディスク（disc）（ＣＤ）、レーザディスク（disc）、光ディスク（disc）、デジタル多用途ディスク（disc）（ＤＶＤ）、フロッピー（登録商標）ディスク（disk）およびブルーレイディスク（disc）を含み、ディスク（disk）は、通常、データを磁気的に再生し、ディスク（disc）は、データをレーザで光学的に再生する。上記の組合せもコンピュータ可読媒体の範囲内に含めるべきである。本開示の前述の説明は、当業者が本開示を製作または使用することができるように提供したものである。本開示への様々な修正が当業者には容易に理解されるであろうが、本明細書で定義した一般的な原理は、本開示の範囲から逸脱することなく他の変形形態に適用され得る。したがって、本開示は、本明細書で説明した例および設計に限定されるものではなく、本明細書で開示した原理および新規の特徴に合致する最も広い範囲を与えられるべきである。
１つまたは複数の例示的な設計では、説明した機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの組合せで実装され得る。ソフトウェアで実装される場合、機能は、１つまたは複数の命令またはコードとしてコンピュータ可読媒体上に記憶されるか、あるいはコンピュータ可読媒体を介して送信され得る。コンピュータ可読媒体は、ある場所から別の場所へのコンピュータプログラムの転送を可能にする任意の媒体を含む、コンピュータ記憶媒体とコンピュータ通信媒体の両方を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の利用可能な媒体であり得る。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは他の光ディスクストレージ、磁気ディスクストレージまたは他の磁気ストレージデバイス、あるいは命令またはデータ構造の形態の所望のプログラムコードを搬送または記憶するために使用され得、コンピュータによってアクセスされ得る、任意の他の媒体を備えることができる。また、いかなる接続もコンピュータ可読媒体と適切に呼ばれる。たとえば、ソフトウェアが、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または赤外線、無線、およびマイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。本明細書で使用するディスク（disk）およびディスク（disc）は、コンパクトディスク（disc）（ＣＤ）、レーザディスク（disc）、光ディスク（disc）、デジタル多用途ディスク（disc）（ＤＶＤ）、フロッピー（登録商標）ディスク（disk）およびブルーレイディスク（disc）を含み、ディスク（disk）は、通常、データを磁気的に再生し、ディスク（disc）は、データをレーザで光学的に再生する。上記の組合せもコンピュータ可読媒体の範囲内に含めるべきである。本開示の前述の説明は、当業者が本開示を製作または使用することができるように提供したものである。本開示への様々な修正が当業者には容易に理解されるであろうが、本明細書で定義した一般的な原理は、本開示の範囲から逸脱することなく他の変形形態に適用され得る。したがって、本開示は、本明細書で説明した例および設計に限定されるものではなく、本明細書で開示した原理および新規の特徴に合致する最も広い範囲を与えられるべきである。
以下に、出願当初の特許請求の範囲に記載された発明を付記する。
［１］ 入力信号を受信し、出力信号を与えるためのピーク検出器であって、
前記入力信号を受信し、ソース電流を与えるためのトランジスタであって、適応バイアスを有するトランジスタと、
前記トランジスタに結合されたキャパシタであって、前記ソース電流によって充電されるキャパシタと
を備えるピーク検出器
を備える装置。
［２］ 前記トランジスタが、前記入力信号のフィードフォワードに基づいて発生された適応バイアス電流を有する、［１］に記載の装置。
［３］ 前記トランジスタが、前記キャパシタからの被検出信号のフィードバックに基づいて発生された適応バイアス電圧を有する、［１］に記載の装置。
［４］ 前記トランジスタが、前記入力信号のフィードフォワードに基づいて発生された適応バイアス電流と、前記キャパシタからの被検出信号のフィードバックに基づいて発生された適応バイアス電圧とを有する、［１］に記載の装置。
［５］ 入力信号を受信し、出力信号を与えるためのピーク検出器であって、
前記入力信号を受信し、ソース電流を与えるための第１のトランジスタと、
前記第１のトランジスタに結合された可変電流源であって、前記入力信号を受信し、前記入力信号に基づいて可変バイアス電流を与えるための可変電流源と、
前記第１のトランジスタと前記可変電流源とに結合されたキャパシタであって、前記入力信号が高であるときには前記ソース電流によって充電され、前記入力信号が低であるときには前記可変バイアス電流によって放電されるキャパシタと
を備えるピーク検出器
を備える装置。
［６］ 前記可変電流源は、前記入力信号が高であるときには低バイアス電流を与え、前記入力信号が低であるときには高バイアス電流を与える、［５］に記載の装置。
［７］ 前記可変電流源が、
前記可変バイアス電流を与えるための電流ミラーであって、前記入力信号が低であるときには有効化され、前記入力信号が高であるときには無効化される電流ミラー
を備える、［５］に記載の装置。
［８］ 前記可変電流源が、
前記電流ミラーに結合された第２のトランジスタであって、前記入力信号に基づいて前記電流ミラーを有効化または無効化するための第２のトランジスタ
をさらに備える、［７］に記載の装置。
［９］ 前記可変電流源が、
前記入力信号に基づいて発生された制御信号を受信するための第２のトランジスタと、
前記第２のトランジスタに結合され、前記可変バイアス電流を与えるための第３のトランジスタであって、前記第２のトランジスタによって制御される第３のトランジスタと
を備える、［５］に記載の装置。
［１０］ 前記第２のトランジスタが、前記第１のトランジスタよりも小さいサイズを有する、［９］に記載の装置。
［１１］ 前記第３のトランジスタは、前記入力信号が高であるとき、完全にはオフにされず、低バイアス電流を与える、［９］に記載の装置。
［１２］ 前記可変電流源が、
前記入力信号を受信し、前記制御信号を前記第２のトランジスタに供給する分圧器であって、前記制御信号が、前記入力信号の一部分であり、前記第２のトランジスタを完全にオフにすることを回避する、分圧器
をさらに備える、［９］に記載の装置。
［１３］ 入力信号を受信し、出力信号を与えるためのピーク検出器であって、
前記入力信号を受信し、ソース電流を与えるための第１のトランジスタと、
前記第１のトランジスタに結合されたキャパシタであって、前記入力信号が高であるとき、前記ソース電流によって充電されるキャパシタと、
前記第１のトランジスタに結合されたフィードバック回路であって、前記入力信号のエンベロープを示す被検出信号を受信し、前記第１のトランジスタに可変バイアス電圧を供給するためのフィードバック回路と
を備えるピーク検出器
を備える装置。
［１４］ 前記フィードバック回路は、前記入力信号の前記エンベロープが高であるときにはより高いバイアス電圧を与え、前記入力信号の前記エンベロープが低であるときにはより低いバイアス電圧を与え、前記第１のトランジスタは、前記より高いバイアス電圧の場合にはより高いソース電流を与え、前記より低いバイアス電圧の場合にはより低いソース電流を与える、［１３］に記載の装置。
［１５］ 前記フィードバック回路と前記第１のトランジスタとが正のフィードバックループで結合された、［１３］に記載の装置。
［１６］ 前記正のフィードバックループが、１よりも小さいループ利得と、前記入力信号の中心周波数よりも小さいループ帯域幅とを有する、［１５］に記載の装置。
［１７］ 前記フィードバック回路が、
前記第１のトランジスタに結合された感知回路であって、前記第１のトランジスタのソース電圧を感知し、前記ソース電圧に基づいて被感知電流を与えるための感知回路と、
前記被感知電流に基づいて前記第１のトランジスタのための前記可変バイアス電圧を発生するための電圧発生器と
を備える、［１３］に記載の装置。
［１８］ 前記感知回路が、
前記第１のトランジスタに結合された第２のトランジスタであって、前記第１のトランジスタの前記ソース電圧を受けるための第２のトランジスタと、
前記第２のトランジスタに結合された抵抗器であって、前記第２のトランジスタのソース電圧を前記被感知電流に変換するための抵抗器と
を備える、［１７］に記載の装置。
［１９］ 前記フィードバック回路が、
前記感知電流に結合された電流ミラーであって、前記被感知電流を受け、ミラー電流を与えるための電流ミラーをさらに備え、前記電圧発生器が、前記電流ミラーに結合され、前記ミラー電流に基づいて前記可変バイアス電圧を発生する、［１７］に記載の装置。
［２０］ 前記電圧発生器が、
基準電流を与えるための電流源と、
抵抗器として動作する第２のトランジスタであって、前記ミラー電流と前記基準電流とを受け、前記可変バイアス電圧を与えるための第２のトランジスタと
を備える、［１９］に記載の装置。
［２１］ 入力信号を受信し、出力信号を与えるためのピーク検出器であって、
前記入力信号を受信し、ソース電流を与えるための第１のトランジスタと、
前記第１のトランジスタに結合された可変電流源であって、前記入力信号を受信し、前記入力信号に基づいて可変バイアス電流を与えるための可変電流源と、
前記第１のトランジスタと前記可変電流源とに結合されたキャパシタであって、前記入力信号が高であるときには前記ソース電流によって充電され、前記入力信号が低であるときには前記可変バイアス電流によって放電されるキャパシタと、
前記第１のトランジスタに結合されたフィードバック回路であって、前記入力信号のエンベロープを示す被検出信号を受信し、前記第１のトランジスタに可変バイアス電圧を供給するためのフィードバック回路と
を備えるピーク検出器
を備える装置。
［２２］ 前記可変電流源は、前記入力信号が高であるときには低バイアス電流を与え、前記入力信号が低であるときには高バイアス電流を与える、［２１］に記載の装置。
［２３］ 前記フィードバック回路は、前記入力信号の前記エンベロープが高であるときにはより高いバイアス電圧を与え、前記入力信号の前記エンベロープが低であるときにはより低いバイアス電圧を与え、前記第１のトランジスタは、前記より高いバイアス電圧の場合にはより高いソース電流を与え、前記より低いバイアス電圧の場合にはより低いソース電流を与える、［２１］に記載の装置。
［２４］ 前記可変電流源が、
前記可変バイアス電流を与えるための電流ミラーと、
前記入力信号が低であるときには前記電流ミラーを有効化し、前記入力信号が高であるときには前記電流ミラーを無効化するための第２のトランジスタと
を備える、［２１］に記載の装置。
［２５］ 前記フィードバック回路が、
前記第１のトランジスタに結合された感知回路であって、前記第１のトランジスタのソース電圧を感知し、前記ソース電圧に基づいて被感知電流を与えるための感知回路と、
前記被感知電流に基づいて前記第１のトランジスタのための前記可変バイアス電圧を発生するための電圧発生器と
を備える、［２１］に記載の装置。
［２６］ 入力信号に基づいてキャパシタを充電するためにソース電流を発生することと、
前記入力信号に基づいて前記キャパシタを放電するために可変バイアス電流を発生することと、
前記キャパシタからの被検出信号に基づいて、前記入力信号のピークを示す出力信号を発生することと
を備える、ピーク検出を実行する方法。
［２７］ 前記可変バイアス電流は、前記入力信号が高であるときには低であり、前記入力信号が低であるときには高である、［２６］に記載の方法。
［２８］ 前記被検出信号に基づいて可変バイアス電圧を発生することをさらに備え、前記ソース電流が、前記可変バイアス電圧に基づいて発生され、可変振幅を有する、［２６］に記載の方法。
［２９］ 前記ソース電流は、前記被検出信号が高であるときには高であり、前記被検出信号が低であるときには低である、［２８］に記載の方法。
［３０］ 入力信号に基づいてキャパシタを充電するためにソース電流を発生するための手段と、
前記入力信号に基づいて前記キャパシタを放電するために可変バイアス電流を発生するための手段と、
前記キャパシタからの被検出信号に基づいて、前記入力信号のピークを示す出力信号を発生するための手段と
を備える装置。
［３１］ 前記被検出信号に基づいて可変バイアス電圧を発生するための手段をさらに備え、前記ソース電流が、前記可変バイアス電圧に基づいて発生され、可変振幅を有する、［３０］に記載の装置。

Claims (31)

  1. 入力信号を受信し、出力信号を与えるためのピーク検出器であって、
    前記入力信号を受信し、ソース電流を与えるためのトランジスタであって、適応バイアスを有するトランジスタと、
    前記トランジスタに結合されたキャパシタであって、前記ソース電流によって充電されるキャパシタと
    を備えるピーク検出器
    を備える装置。
  2. 前記トランジスタが、前記入力信号のフィードフォワードに基づいて発生された適応バイアス電流を有する、請求項１に記載の装置。
  3. 前記トランジスタが、前記キャパシタからの被検出信号のフィードバックに基づいて発生された適応バイアス電圧を有する、請求項１に記載の装置。
  4. 前記トランジスタが、前記入力信号のフィードフォワードに基づいて発生された適応バイアス電流と、前記キャパシタからの被検出信号のフィードバックに基づいて発生された適応バイアス電圧とを有する、請求項１に記載の装置。
  5. 入力信号を受信し、出力信号を与えるためのピーク検出器であって、
    前記入力信号を受信し、ソース電流を与えるための第１のトランジスタと、
    前記第１のトランジスタに結合された可変電流源であって、前記入力信号を受信し、前記入力信号に基づいて可変バイアス電流を与えるための可変電流源と、
    前記第１のトランジスタと前記可変電流源とに結合されたキャパシタであって、前記入力信号が高であるときには前記ソース電流によって充電され、前記入力信号が低であるときには前記可変バイアス電流によって放電されるキャパシタと
    を備えるピーク検出器
    を備える装置。
  6. 前記可変電流源は、前記入力信号が高であるときには低バイアス電流を与え、前記入力信号が低であるときには高バイアス電流を与える、請求項５に記載の装置。
  7. 前記可変電流源が、
    前記可変バイアス電流を与えるための電流ミラーであって、前記入力信号が低であるときには有効化され、前記入力信号が高であるときには無効化される電流ミラー
    を備える、請求項５に記載の装置。
  8. 前記可変電流源が、
    前記電流ミラーに結合された第２のトランジスタであって、前記入力信号に基づいて前記電流ミラーを有効化または無効化するための第２のトランジスタ
    をさらに備える、請求項７に記載の装置。
  9. 前記可変電流源が、
    前記入力信号に基づいて発生された制御信号を受信するための第２のトランジスタと、
    前記第２のトランジスタに結合され、前記可変バイアス電流を与えるための第３のトランジスタであって、前記第２のトランジスタによって制御される第３のトランジスタと
    を備える、請求項５に記載の装置。
  10. 前記第２のトランジスタが、前記第１のトランジスタよりも小さいサイズを有する、請求項９に記載の装置。
  11. 前記第３のトランジスタは、前記入力信号が高であるとき、完全にはオフにされず、低バイアス電流を与える、請求項９に記載の装置。
  12. 前記可変電流源が、
    前記入力信号を受信し、前記制御信号を前記第２のトランジスタに供給する分圧器であって、前記制御信号が、前記入力信号の一部分であり、前記第２のトランジスタを完全にオフにすることを回避する、分圧器
    をさらに備える、請求項９に記載の装置。
  13. 入力信号を受信し、出力信号を与えるためのピーク検出器であって、
    前記入力信号を受信し、ソース電流を与えるための第１のトランジスタと、
    前記第１のトランジスタに結合されたキャパシタであって、前記入力信号が高であるとき、前記ソース電流によって充電されるキャパシタと、
    前記第１のトランジスタに結合されたフィードバック回路であって、前記入力信号のエンベロープを示す被検出信号を受信し、前記第１のトランジスタに可変バイアス電圧を供給するためのフィードバック回路と
    を備えるピーク検出器
    を備える装置。
  14. 前記フィードバック回路は、前記入力信号の前記エンベロープが高であるときにはより高いバイアス電圧を与え、前記入力信号の前記エンベロープが低であるときにはより低いバイアス電圧を与え、前記第１のトランジスタは、前記より高いバイアス電圧の場合にはより高いソース電流を与え、前記より低いバイアス電圧の場合にはより低いソース電流を与える、請求項１３に記載の装置。
  15. 前記フィードバック回路と前記第１のトランジスタとが正のフィードバックループで結合された、請求項１３に記載の装置。
  16. 前記正のフィードバックループが、１よりも小さいループ利得と、前記入力信号の中心周波数よりも小さいループ帯域幅とを有する、請求項１５に記載の装置。
  17. 前記フィードバック回路が、
    前記第１のトランジスタに結合された感知回路であって、前記第１のトランジスタのソース電圧を感知し、前記ソース電圧に基づいて被感知電流を与えるための感知回路と、
    前記被感知電流に基づいて前記第１のトランジスタのための前記可変バイアス電圧を発生するための電圧発生器と
    を備える、請求項１３に記載の装置。
  18. 前記感知回路が、
    前記第１のトランジスタに結合された第２のトランジスタであって、前記第１のトランジスタの前記ソース電圧を受けるための第２のトランジスタと、
    前記第２のトランジスタに結合された抵抗器であって、前記第２のトランジスタのソース電圧を前記被感知電流に変換するための抵抗器と
    を備える、請求項１７に記載の装置。
  19. 前記フィードバック回路が、
    前記感知電流に結合された電流ミラーであって、前記被感知電流を受け、ミラー電流を与えるための電流ミラーをさらに備え、前記電圧発生器が、前記電流ミラーに結合され、前記ミラー電流に基づいて前記可変バイアス電圧を発生する、請求項１７に記載の装置。
  20. 前記電圧発生器が、
    基準電流を与えるための電流源と、
    抵抗器として動作する第２のトランジスタであって、前記ミラー電流と前記基準電流とを受け、前記可変バイアス電圧を与えるための第２のトランジスタと
    を備える、請求項１９に記載の装置。
  21. 入力信号を受信し、出力信号を与えるためのピーク検出器であって、
    前記入力信号を受信し、ソース電流を与えるための第１のトランジスタと、
    前記第１のトランジスタに結合された可変電流源であって、前記入力信号を受信し、前記入力信号に基づいて可変バイアス電流を与えるための可変電流源と、
    前記第１のトランジスタと前記可変電流源とに結合されたキャパシタであって、前記入力信号が高であるときには前記ソース電流によって充電され、前記入力信号が低であるときには前記可変バイアス電流によって放電されるキャパシタと、
    前記第１のトランジスタに結合されたフィードバック回路であって、前記入力信号のエンベロープを示す被検出信号を受信し、前記第１のトランジスタに可変バイアス電圧を供給するためのフィードバック回路と
    を備えるピーク検出器
    を備える装置。
  22. 前記可変電流源は、前記入力信号が高であるときには低バイアス電流を与え、前記入力信号が低であるときには高バイアス電流を与える、請求項２１に記載の装置。
  23. 前記フィードバック回路は、前記入力信号の前記エンベロープが高であるときにはより高いバイアス電圧を与え、前記入力信号の前記エンベロープが低であるときにはより低いバイアス電圧を与え、前記第１のトランジスタは、前記より高いバイアス電圧の場合にはより高いソース電流を与え、前記より低いバイアス電圧の場合にはより低いソース電流を与える、請求項２１に記載の装置。
  24. 前記可変電流源が、
    前記可変バイアス電流を与えるための電流ミラーと、
    前記入力信号が低であるときには前記電流ミラーを有効化し、前記入力信号が高であるときには前記電流ミラーを無効化するための第２のトランジスタと
    を備える、請求項２１に記載の装置。
  25. 前記フィードバック回路が、
    前記第１のトランジスタに結合された感知回路であって、前記第１のトランジスタのソース電圧を感知し、前記ソース電圧に基づいて被感知電流を与えるための感知回路と、
    前記被感知電流に基づいて前記第１のトランジスタのための前記可変バイアス電圧を発生するための電圧発生器と
    を備える、請求項２１に記載の装置。
  26. 入力信号に基づいてキャパシタを充電するためにソース電流を発生することと、
    前記入力信号に基づいて前記キャパシタを放電するために可変バイアス電流を発生することと、
    前記キャパシタからの被検出信号に基づいて、前記入力信号のピークを示す出力信号を発生することと
    を備える、ピーク検出を実行する方法。
  27. 前記可変バイアス電流は、前記入力信号が高であるときには低であり、前記入力信号が低であるときには高である、請求項２６に記載の方法。
  28. 前記被検出信号に基づいて可変バイアス電圧を発生することをさらに備え、前記ソース電流が、前記可変バイアス電圧に基づいて発生され、可変振幅を有する、請求項２６に記載の方法。
  29. 前記ソース電流は、前記被検出信号が高であるときには高であり、前記被検出信号が低であるときには低である、請求項２８に記載の方法。
  30. 入力信号に基づいてキャパシタを充電するためにソース電流を発生するための手段と、
    前記入力信号に基づいて前記キャパシタを放電するために可変バイアス電流を発生するための手段と、
    前記キャパシタからの被検出信号に基づいて、前記入力信号のピークを示す出力信号を発生するための手段と
    を備える装置。
  31. 前記被検出信号に基づいて可変バイアス電圧を発生するための手段をさらに備え、前記ソース電流が、前記可変バイアス電圧に基づいて発生され、可変振幅を有する、請求項３０に記載の装置。
JP2015075945A 2009-08-27 2015-04-02 高線形性高速ピーク検出器 Expired - Fee Related JP6073401B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US23762509P 2009-08-27 2009-08-27
US61/237,625 2009-08-27
US12/718,806 2010-03-05
US12/718,806 US8310277B2 (en) 2009-08-27 2010-03-05 High linear fast peak detector

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012527010A Division JP2013503345A (ja) 2009-08-27 2010-08-27 高線形性高速ピーク検出器

Publications (2)

Publication Number Publication Date
JP2015163883A true JP2015163883A (ja) 2015-09-10
JP6073401B2 JP6073401B2 (ja) 2017-02-01

Family

ID=43623916

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012527010A Withdrawn JP2013503345A (ja) 2009-08-27 2010-08-27 高線形性高速ピーク検出器
JP2015075945A Expired - Fee Related JP6073401B2 (ja) 2009-08-27 2015-04-02 高線形性高速ピーク検出器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012527010A Withdrawn JP2013503345A (ja) 2009-08-27 2010-08-27 高線形性高速ピーク検出器

Country Status (6)

Country Link
US (1) US8310277B2 (ja)
EP (1) EP2470918B1 (ja)
JP (2) JP2013503345A (ja)
KR (1) KR101362507B1 (ja)
CN (2) CN102498406B (ja)
WO (1) WO2011031540A2 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8417196B2 (en) 2010-06-07 2013-04-09 Skyworks Solutions, Inc. Apparatus and method for directional coupling
CN102692549A (zh) * 2012-06-18 2012-09-26 苏州硅智源微电子有限公司 一种峰值检测集成电路
CN103630735B (zh) * 2012-08-27 2016-04-13 上海占空比电子科技有限公司 一种电压斜率变化检测电路及方法
US9178476B2 (en) * 2012-09-26 2015-11-03 Broadcom Corporation Envelope detector with enhanced linear range
CN103117720A (zh) * 2013-01-16 2013-05-22 东南大学 一种磁卡解码芯片中自适应控制增益的方法
KR20140146866A (ko) * 2013-06-18 2014-12-29 에스케이하이닉스 주식회사 전압 레벨 검출 회로 및 이를 이용한 내부 전압 생성 회로
JP2015065505A (ja) * 2013-09-24 2015-04-09 住友電気工業株式会社 信号振幅検出回路
CN104569557A (zh) * 2014-03-26 2015-04-29 深圳市依崇微电子科技有限公司 轨到轨峰值检测电路及其方法
US9229460B1 (en) * 2014-07-01 2016-01-05 Innophase Inc. Radio frequency peak detection with subthreshold biasing
US10175272B2 (en) * 2014-08-26 2019-01-08 Intersil Americas LLC Remote differential voltage sensing
KR102332993B1 (ko) 2014-11-14 2021-12-01 한국전자통신연구원 고속 신호 세기 검출기 및 이를 이용한 버스트 모드 트랜스 임피던스 증폭기
US9866336B2 (en) * 2015-06-17 2018-01-09 Google Llc Phased array antenna self-calibration
CN105182049A (zh) * 2015-09-16 2015-12-23 湖南格兰德芯微电子有限公司 射频信号峰值探测器
CN106571797B (zh) * 2015-10-10 2024-03-15 意法半导体研发(深圳)有限公司 上电复位(por)电路
US10145868B2 (en) * 2016-03-14 2018-12-04 Ampere Computing Llc Self-referenced on-die voltage droop detector
US9954485B2 (en) 2016-05-09 2018-04-24 Nxp Usa, Inc. Amplitude detection with compensation
US10627430B2 (en) * 2016-05-24 2020-04-21 Texas Instruments Incorporated Fast current-based envelope detector
US10613560B2 (en) * 2016-08-05 2020-04-07 Mediatek Inc. Buffer stage and control circuit
US9767888B1 (en) * 2016-12-30 2017-09-19 Cadence Design Systems, Inc. Methods and devices for high-sensitivity memory interface receiver
US10466296B2 (en) 2017-01-09 2019-11-05 Analog Devices Global Devices and methods for smart sensor application
WO2018152769A1 (zh) * 2017-02-24 2018-08-30 深圳市汇顶科技股份有限公司 晶体振荡器及其控制电路
CN109857186B (zh) * 2018-12-29 2023-10-13 南京芯耐特半导体有限公司 一种带负反馈的源极跟随器以及滤波器结构
CN109633245B (zh) * 2019-01-15 2020-12-01 电子科技大学 一种新型峰值检测电路
CN110286259B (zh) * 2019-07-12 2021-10-08 浙江匠联科技有限公司 一种电流峰值检测电路
CN112782454B (zh) * 2020-12-29 2024-01-26 武汉邮电科学研究院有限公司 快速峰值检测电路及设备
CN115291667B (zh) * 2021-12-22 2023-08-25 夏芯微电子(上海)有限公司 无线通信设备及自适应偏置电压调节电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58198763A (ja) * 1982-02-19 1983-11-18 リニア・テクノロジ−・インコ−ポレ−テツド 波高測定器
JPH0660686A (ja) * 1992-08-04 1994-03-04 Nec Corp 半導体集積回路
JPH09189724A (ja) * 1996-01-08 1997-07-22 Fujitsu Ltd ピーク検出回路
JPH10239359A (ja) * 1997-02-24 1998-09-11 Hitachi Ltd ピーク値検出器
JP2000171495A (ja) * 1998-12-09 2000-06-23 Nec Corp ピークホールド回路

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3982434A (en) * 1975-03-14 1976-09-28 Eastech, Inc. Fluid flow signal processing circuit
JPS61107171A (ja) * 1984-10-31 1986-05-26 Toshiba Corp ピ−ク検出回路
JPS63131072A (ja) * 1986-11-20 1988-06-03 Mitsubishi Electric Corp ピ−ク検出回路
US4992674A (en) * 1988-05-24 1991-02-12 Dallas Semiconductor Corporation Controlled slew peak detector
US4866301A (en) 1988-05-24 1989-09-12 Dallas Semiconductor Corporation Controlled slew peak detector
JPH0754335B2 (ja) * 1989-01-31 1995-06-07 富士通株式会社 ピーク値検出回路
JPH03194475A (ja) * 1989-12-22 1991-08-26 Sumitomo Electric Ind Ltd 包絡線回路
US5324994A (en) 1992-12-24 1994-06-28 Tektronix, Inc. Peak detection circuit
US5428307A (en) * 1993-10-20 1995-06-27 Silicon Systems, Inc. Closed-loop peak detector topology
US5614851A (en) * 1995-02-09 1997-03-25 National Semiconductor Corporation High-accuracy, low-power peak-to-peak voltage detector
US5631584A (en) * 1995-09-29 1997-05-20 Dallas Semiconductor Corporation Differential cross coupled peak detector
US6100680A (en) * 1996-01-17 2000-08-08 Allegro Microsystems, Inc. Detecting the passing of magnetic articles using a transducer-signal detector having a switchable dual-mode threshold
SG65654A1 (en) * 1997-06-02 1999-06-22 Motorola Inc Circuit for tracking rapid changes in mid-point voltage of a data signal
US6232802B1 (en) * 1999-05-28 2001-05-15 Kendin Communications, Inc. Selective sampled peak detector and method
US6211716B1 (en) * 1999-05-28 2001-04-03 Kendin Communications, Inc. Baseline wander compensation circuit and method
EP1385174B1 (en) * 2002-07-26 2006-07-05 Alcatel A fast sample-and-hold peak detector circuit
US7095256B1 (en) * 2003-07-17 2006-08-22 Massachusetts Institute Of Technology Low-power wide dynamic range envelope detector system and method
JP2005057627A (ja) * 2003-08-07 2005-03-03 Matsushita Electric Ind Co Ltd ピーク検出回路
JP2007255909A (ja) * 2006-03-20 2007-10-04 Nec Electronics Corp ピーク検波回路
JP5223497B2 (ja) 2008-06-27 2013-06-26 富士通セミコンダクター株式会社 ピークホールド回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58198763A (ja) * 1982-02-19 1983-11-18 リニア・テクノロジ−・インコ−ポレ−テツド 波高測定器
JPH0660686A (ja) * 1992-08-04 1994-03-04 Nec Corp 半導体集積回路
JPH09189724A (ja) * 1996-01-08 1997-07-22 Fujitsu Ltd ピーク検出回路
JPH10239359A (ja) * 1997-02-24 1998-09-11 Hitachi Ltd ピーク値検出器
JP2000171495A (ja) * 1998-12-09 2000-06-23 Nec Corp ピークホールド回路

Also Published As

Publication number Publication date
KR101362507B1 (ko) 2014-02-13
WO2011031540A2 (en) 2011-03-17
CN102498406A (zh) 2012-06-13
US8310277B2 (en) 2012-11-13
JP6073401B2 (ja) 2017-02-01
WO2011031540A3 (en) 2011-05-19
JP2013503345A (ja) 2013-01-31
CN102498406B (zh) 2015-07-22
CN104965117B (zh) 2018-12-14
US20110050285A1 (en) 2011-03-03
CN104965117A (zh) 2015-10-07
EP2470918B1 (en) 2018-01-17
EP2470918A2 (en) 2012-07-04
KR20120049924A (ko) 2012-05-17

Similar Documents

Publication Publication Date Title
JP6073401B2 (ja) 高線形性高速ピーク検出器
US9559639B2 (en) Protection circuit for power amplifier
KR101384825B1 (ko) 피크를 검출하는 방법, 장치 및 무선 디바이스
US9128502B2 (en) Analog switch for RF front end
US8890617B2 (en) Bias current monitor and control mechanism for amplifiers
KR101521186B1 (ko) 온도 보상을 갖는 전력 검출기
JP6333809B2 (ja) 一定の入力容量を有するステップ減衰器
WO2015002294A1 (ja) 電力増幅モジュール
JP2013501408A (ja) 可変制御電圧を有するスイッチ
EP2359473A1 (en) Amplifier with programmable off voltage
US20090015328A1 (en) Low offset envelope detector and method of use
US20150105032A1 (en) Dynamic bias to improve switch linearity
US10171043B2 (en) Amplification device incorporating limiting
JP2007067460A (ja) 高周波電力増幅用電子部品

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160322

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170104

R150 Certificate of patent or registration of utility model

Ref document number: 6073401

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees