JPH09189724A - ピーク検出回路 - Google Patents
ピーク検出回路Info
- Publication number
- JPH09189724A JPH09189724A JP8000722A JP72296A JPH09189724A JP H09189724 A JPH09189724 A JP H09189724A JP 8000722 A JP8000722 A JP 8000722A JP 72296 A JP72296 A JP 72296A JP H09189724 A JPH09189724 A JP H09189724A
- Authority
- JP
- Japan
- Prior art keywords
- charging
- capacitor
- comparator
- transistor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【課題】 ピーク検出回路に関し、高速充電ができ、か
つピーク値を長く保持できるピーク検出回路を提供する
ことを目的とする。 【解決手段】 一方の入力端子にピーク値を検出すべき
入力信号が印加される比較器と、該比較器の出力により
制御されてコンデンサ充電電流を出力する充電回路、及
び該充電回路により充電されるコンデンサよりなる複数
個の充電手段と、該複数個の充電手段の各コンデンサが
並列接続されるように各コンデンサ間に接続され、充電
時にはオープン、放電時にはショートとみなせる機能を
有する接続素子とを有し、並列接続された該複数個の充
電手段のいずれか一端の充電手段のコンデンサの電圧を
該比較器の他方の入力端子に入力することにより、各コ
ンデンサの充電電圧を該比較器に帰還させ、該コンデン
サの充電電圧を該入力信号のピーク値として出力するよ
うに構成する。
つピーク値を長く保持できるピーク検出回路を提供する
ことを目的とする。 【解決手段】 一方の入力端子にピーク値を検出すべき
入力信号が印加される比較器と、該比較器の出力により
制御されてコンデンサ充電電流を出力する充電回路、及
び該充電回路により充電されるコンデンサよりなる複数
個の充電手段と、該複数個の充電手段の各コンデンサが
並列接続されるように各コンデンサ間に接続され、充電
時にはオープン、放電時にはショートとみなせる機能を
有する接続素子とを有し、並列接続された該複数個の充
電手段のいずれか一端の充電手段のコンデンサの電圧を
該比較器の他方の入力端子に入力することにより、各コ
ンデンサの充電電圧を該比較器に帰還させ、該コンデン
サの充電電圧を該入力信号のピーク値として出力するよ
うに構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、データ通信等にお
いて使用されるピーク検出回路に関するものである。
いて使用されるピーク検出回路に関するものである。
【０００２】
【従来の技術】図８は従来例のピーク検出回路図であ
る。図において、比較器１の一方の入力端子に例えば
所定の繰り返し周期をもつパルス信号が入力すると、該
パルスが“Ｈ”レベルになったとき比較器１の出力は
“Ｈ”となり、この出力に接続されたトランジスタ（Ｔ
r)２はオン（導通状態）となって電流が流れ、このトラ
ンジスタ（Ｔr)２のエミッタに接続されたコンデンサ３
を充電する。この時の充電の時定数τは、トランジスタ
２のエミッタ抵抗ｒe とコンデンサ３の容量Ｃを用い
て、次式により求められる。
る。図において、比較器１の一方の入力端子に例えば
所定の繰り返し周期をもつパルス信号が入力すると、該
パルスが“Ｈ”レベルになったとき比較器１の出力は
“Ｈ”となり、この出力に接続されたトランジスタ（Ｔ
r)２はオン（導通状態）となって電流が流れ、このトラ
ンジスタ（Ｔr)２のエミッタに接続されたコンデンサ３
を充電する。この時の充電の時定数τは、トランジスタ
２のエミッタ抵抗ｒe とコンデンサ３の容量Ｃを用い
て、次式により求められる。
【０００３】 τ＝ｒe ×Ｃ （１） また、充電電圧Ｖは、 Ｖ＝Ｖo ×（１−ｅｘｐ（−ｔ／τ） （２） により求められる。コンデンサ３の充電電圧は比較器１
の他方の入力端子に帰還して加えられる。
の他方の入力端子に帰還して加えられる。
【０００４】次に、入力端子へのパルス信号が“Ｌ”
レベルになると、端子の信号電圧が端子に入力する
帰還電圧より低くなるので、比較器１の出力は“Ｌ”と
なり、トランジスタ２はオフ（開放状態）となって電流
は流れなくなる。この期間に、充電電圧は帰還の経路を
通して比較器１内のトランジスタ４を介して若干放電す
る（図のｉb)。以後、端子に入力するパルス信号が
“Ｈ”、“Ｌ”となる毎に上記動作を繰り返すことによ
り、入力信号のピーク電圧が保持される。
レベルになると、端子の信号電圧が端子に入力する
帰還電圧より低くなるので、比較器１の出力は“Ｌ”と
なり、トランジスタ２はオフ（開放状態）となって電流
は流れなくなる。この期間に、充電電圧は帰還の経路を
通して比較器１内のトランジスタ４を介して若干放電す
る（図のｉb)。以後、端子に入力するパルス信号が
“Ｈ”、“Ｌ”となる毎に上記動作を繰り返すことによ
り、入力信号のピーク電圧が保持される。
【０００５】
【発明が解決しようとする課題】しかしながら、図９に
示すように入力信号の“Ｌ”レベル期間が長く続く区間
があり、かつ、速いピーク検出を要求される場合には、
従来のピーク検出回路の構成では、要求を満足すること
ができない。
示すように入力信号の“Ｌ”レベル期間が長く続く区間
があり、かつ、速いピーク検出を要求される場合には、
従来のピーク検出回路の構成では、要求を満足すること
ができない。
【０００６】まず、充電時間について考えると、トラン
ジスタ２の特性を変えないとすると、コンデンサ３の容
量Ｃを小さくすればよい。いま、コンデンサ３の容量Ｃ
の放電時間をΔｔ、比較器１への帰還電流をｉb とする
と、コンデンサ３の電圧Ｖは、 Ｖ＝Ｖo −（ｉb ／Ｃ）Δｔ （３） と求められるが、上記容量Ｃの値を小さくすると、Ｖが
減少しピーク値を長く保持することができない。
ジスタ２の特性を変えないとすると、コンデンサ３の容
量Ｃを小さくすればよい。いま、コンデンサ３の容量Ｃ
の放電時間をΔｔ、比較器１への帰還電流をｉb とする
と、コンデンサ３の電圧Ｖは、 Ｖ＝Ｖo −（ｉb ／Ｃ）Δｔ （３） と求められるが、上記容量Ｃの値を小さくすると、Ｖが
減少しピーク値を長く保持することができない。
【０００７】このため、ピーク値を長く保持するために
は、充電の場合と同様にトランジスタ２の特性を変えな
いとすると、容量Ｃを大きくする必要がある。容量Ｃを
大きくすると充電に時間がかかるので、高速充電の条件
を満足することができないという問題がある。
は、充電の場合と同様にトランジスタ２の特性を変えな
いとすると、容量Ｃを大きくする必要がある。容量Ｃを
大きくすると充電に時間がかかるので、高速充電の条件
を満足することができないという問題がある。
【０００８】本発明は、上記問題点を解決するためにな
されたものであり、高速充電ができ、かつピーク値を長
く保持できるピーク検出回路を提供することを目的とす
る。
されたものであり、高速充電ができ、かつピーク値を長
く保持できるピーク検出回路を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】上記問題点は、下記に示
す回路の構成によって解決される。 （請求項１） 一方の入力端子にピーク値を検出すべき
入力信号が印加される比較器と、該比較器の出力により
制御されてコンデンサ充電電流を出力する充電回路、及
び該充電回路により充電されるコンデンサよりなる複数
個の充電手段と、該複数個の充電手段の各コンデンサが
並列接続されるように各コンデンサ間に接続され、充電
時にはオープン、放電時にはショートとみなせる機能を
有する接続素子とを有し、並列接続された該複数個の充
電手段のいずれか一端の充電手段のコンデンサの電圧を
該比較器の他方の入力端子に入力することにより、各コ
ンデンサの充電電圧を該比較器に帰還させ、該コンデン
サの充電電圧を該入力信号のピーク値として出力するよ
うに構成する（図１参照）。
す回路の構成によって解決される。 （請求項１） 一方の入力端子にピーク値を検出すべき
入力信号が印加される比較器と、該比較器の出力により
制御されてコンデンサ充電電流を出力する充電回路、及
び該充電回路により充電されるコンデンサよりなる複数
個の充電手段と、該複数個の充電手段の各コンデンサが
並列接続されるように各コンデンサ間に接続され、充電
時にはオープン、放電時にはショートとみなせる機能を
有する接続素子とを有し、並列接続された該複数個の充
電手段のいずれか一端の充電手段のコンデンサの電圧を
該比較器の他方の入力端子に入力することにより、各コ
ンデンサの充電電圧を該比較器に帰還させ、該コンデン
サの充電電圧を該入力信号のピーク値として出力するよ
うに構成する（図１参照）。
【００１０】複数個の充電手段の各コンデンサが並列接
続されるように各コンデンサ間に接続した接続素子は、
充電時にはオープン、放電時にはショートとみなせる機
能を有するため、充電時には各コンデンサごとの容量値
と充電回路により決まる時定数で充電され、充電時間を
短くすることができる。また、放電時にはコンデンサの
全容量は複数並列接続されるコンデンサの和とみなすこ
とができるので、ピーク時間を長く保持することができ
る。
続されるように各コンデンサ間に接続した接続素子は、
充電時にはオープン、放電時にはショートとみなせる機
能を有するため、充電時には各コンデンサごとの容量値
と充電回路により決まる時定数で充電され、充電時間を
短くすることができる。また、放電時にはコンデンサの
全容量は複数並列接続されるコンデンサの和とみなすこ
とができるので、ピーク時間を長く保持することができ
る。
【００１１】（請求項２） 一方の入力端子にピーク値
を検出すべき入力信号が印加される比較器と、該比較器
の出力により制御されてコンデンサ充電電流を出力する
充電回路、及び該充電回路により充電され該充電電圧は
該比較器の他方の入力端子へ帰還されるコンデンサより
なる複数個の充放電手段と、該複数個の充放電手段の各
コンデンサの一端と該比較器の他方の入力端子との間に
挿入され、充電時にはオープン、放電時にはショートと
みなせる機能を有する接続素子とで構成する。
を検出すべき入力信号が印加される比較器と、該比較器
の出力により制御されてコンデンサ充電電流を出力する
充電回路、及び該充電回路により充電され該充電電圧は
該比較器の他方の入力端子へ帰還されるコンデンサより
なる複数個の充放電手段と、該複数個の充放電手段の各
コンデンサの一端と該比較器の他方の入力端子との間に
挿入され、充電時にはオープン、放電時にはショートと
みなせる機能を有する接続素子とで構成する。
【００１２】前述した請求項１の発明では、各コンデン
サ間を接続する接続素子を介して放電するため、各接続
素子の両端にわずかではあるが電位差を生じていた。本
請求項２の発明では、各コンデンサの一端に接続した各
接続素子の他端を共通接続して比較器の他方の入力端子
に接続する構成としたので、放電時の精度を上げること
ができる。
サ間を接続する接続素子を介して放電するため、各接続
素子の両端にわずかではあるが電位差を生じていた。本
請求項２の発明では、各コンデンサの一端に接続した各
接続素子の他端を共通接続して比較器の他方の入力端子
に接続する構成としたので、放電時の精度を上げること
ができる。
【００１３】（請求項３） 請求項１又は請求項２に記
載の複数個の充電手段又は充放電手段の各コンデンサの
両端に並列に接続され、リセット信号により、前記コン
デンサの充電時にはオフ、放電時にはオンとなるスイッ
チ手段を設ける。
載の複数個の充電手段又は充放電手段の各コンデンサの
両端に並列に接続され、リセット信号により、前記コン
デンサの充電時にはオフ、放電時にはオンとなるスイッ
チ手段を設ける。
【００１４】各コンデンサの両端に並列に接続されたス
イッチ手段を、リセット信号により前記コンデンサの充
電時にはオフ、放電時にはオンとすることにより、各コ
ンデンサの放電時間を短くすることができる。これによ
り、例えばそれぞれの信号振幅が異なる複数の加入者か
らの時分割信号を入力する場合、次の加入者からの信号
を入力する前にリセット状態にすることができるため、
各信号のピーク検出を高精度に行うことができる。
イッチ手段を、リセット信号により前記コンデンサの充
電時にはオフ、放電時にはオンとすることにより、各コ
ンデンサの放電時間を短くすることができる。これによ
り、例えばそれぞれの信号振幅が異なる複数の加入者か
らの時分割信号を入力する場合、次の加入者からの信号
を入力する前にリセット状態にすることができるため、
各信号のピーク検出を高精度に行うことができる。
【００１５】（請求項４） 一方の入力端子にピーク値
を検出すべき入力信号が印加される比較器と、該比較器
の出力により制御されてコンデンサ充電電流を出力する
充電回路と、該充電回路により充電され該充電電圧は該
比較器の他方の入力端子へ帰還されるコンデンサと、該
コンデンサの両端に並列に接続され、該比較器の出力に
より制御されて該コンデンサの充電時には該充電回路よ
り該充電電流に所定の電流を重畳して出力させ、該所定
の電流は該コンデンサをバイパスさせる電流源とで構成
する。
を検出すべき入力信号が印加される比較器と、該比較器
の出力により制御されてコンデンサ充電電流を出力する
充電回路と、該充電回路により充電され該充電電圧は該
比較器の他方の入力端子へ帰還されるコンデンサと、該
コンデンサの両端に並列に接続され、該比較器の出力に
より制御されて該コンデンサの充電時には該充電回路よ
り該充電電流に所定の電流を重畳して出力させ、該所定
の電流は該コンデンサをバイパスさせる電流源とで構成
する。
【００１６】充電回路が、例えばトランジスタで構成さ
れている場合に、該トランジスタのエミッタ・コレクタ
間に流れる電流をｉ、エミッタ抵抗をｒe 、熱電圧をＶ
T とすると、ｒe ＝ＶT ／ｉが成り立つ。コンデンサの
充電時には充電されるにしたがって、上記電流ｉが小さ
くなる。するとｒe が大きな値となり時定数が大きくな
って充電時間が長くなる。
れている場合に、該トランジスタのエミッタ・コレクタ
間に流れる電流をｉ、エミッタ抵抗をｒe 、熱電圧をＶ
T とすると、ｒe ＝ＶT ／ｉが成り立つ。コンデンサの
充電時には充電されるにしたがって、上記電流ｉが小さ
くなる。するとｒe が大きな値となり時定数が大きくな
って充電時間が長くなる。
【００１７】このため、本請求項４の電流源により該ト
ランジスタから充電電流に所定の電流を重畳して出力す
るようにすれば、トランジスタを流れる電流ｉも大きく
なりエミッタ抵抗ｒe は小さい値を保持して、コンデン
サに高速充電が可能となる。
ランジスタから充電電流に所定の電流を重畳して出力す
るようにすれば、トランジスタを流れる電流ｉも大きく
なりエミッタ抵抗ｒe は小さい値を保持して、コンデン
サに高速充電が可能となる。
【００１８】（請求項５） 前記請求項４に記載の充電
回路として第１のトランジスタにより構成し、前記電流
源として、所定の電流を流す定電流源と該定電流源と該
第１のトランジスタの間に接続されるダイオードとによ
り構成し、該第１のトランジスタ及びダイオードと並列
接続される第２のトランジスタを設ける。
回路として第１のトランジスタにより構成し、前記電流
源として、所定の電流を流す定電流源と該定電流源と該
第１のトランジスタの間に接続されるダイオードとによ
り構成し、該第１のトランジスタ及びダイオードと並列
接続される第２のトランジスタを設ける。
【００１９】そして、前記比較器の出力により制御され
て該所定の電流が該第１のトランジスタに流れないとき
には該第２のトランジスタに流れるように構成する。本
請求項５の発明の作用・効果については、請求項４の発
明の場合と同じであるため、その説明を省略する。
て該所定の電流が該第１のトランジスタに流れないとき
には該第２のトランジスタに流れるように構成する。本
請求項５の発明の作用・効果については、請求項４の発
明の場合と同じであるため、その説明を省略する。
【００２０】
【発明の実施の形態】図２は本発明の第１の実施例のピ
ーク検出回路図である。図において、４個のトランジス
タ（Ｔr)2-1 〜2-4 は、その電気的、機械的等の特性が
同じものとし、そのベースを共通にして比較器１の出力
に接続し、コレクタを共通にして電源Ｖccに接続する。
各トランジスタのエミッタにはそれぞれコンデンサ3-1
〜3-4を接続し、これらコンデンサの他端を共通にして
電源Ｖeeに接続する。
ーク検出回路図である。図において、４個のトランジス
タ（Ｔr)2-1 〜2-4 は、その電気的、機械的等の特性が
同じものとし、そのベースを共通にして比較器１の出力
に接続し、コレクタを共通にして電源Ｖccに接続する。
各トランジスタのエミッタにはそれぞれコンデンサ3-1
〜3-4を接続し、これらコンデンサの他端を共通にして
電源Ｖeeに接続する。
【００２１】また、各コンデンサと各トランジスタのエ
ミッタとの接続箇所の間を抵抗Ｒ1、Ｒ2 、Ｒ3 により
接続し、コンデンサ3-1 の一端ａを比較器１の入力端子
に帰還して接続する。各抵抗のＲ1 〜Ｒ3 の抵抗値が
等しく（Ｒ1 ＝Ｒ2 ＝Ｒ3 ）、また、各コンデンサ3-1
〜3-4 の容量も等しく（Ｃ1 ＝Ｃ2 ＝Ｃ3 ＝Ｃ4 ）、か
つＣ1 ＋Ｃ2 ＋Ｃ3 ＋Ｃ4 ＝Ｃo とし、このＣo は、図
９に示す同符号（“Ｌ”レベル）連続区間があってもピ
ークが保持できる程度に大きい容量値とする。すると、
Ｃｏ＝４×Ｃ1 と求められる。
ミッタとの接続箇所の間を抵抗Ｒ1、Ｒ2 、Ｒ3 により
接続し、コンデンサ3-1 の一端ａを比較器１の入力端子
に帰還して接続する。各抵抗のＲ1 〜Ｒ3 の抵抗値が
等しく（Ｒ1 ＝Ｒ2 ＝Ｒ3 ）、また、各コンデンサ3-1
〜3-4 の容量も等しく（Ｃ1 ＝Ｃ2 ＝Ｃ3 ＝Ｃ4 ）、か
つＣ1 ＋Ｃ2 ＋Ｃ3 ＋Ｃ4 ＝Ｃo とし、このＣo は、図
９に示す同符号（“Ｌ”レベル）連続区間があってもピ
ークが保持できる程度に大きい容量値とする。すると、
Ｃｏ＝４×Ｃ1 と求められる。
【００２２】入力信号が高周波数のとき、又は各トラン
ジタ2-1 〜2-4 に大電流が流れるときは、各抵抗値Ｒ1
〜Ｒ3 とコンデンサの容量値Ｃ1 〜Ｃ4 を所定値に設定
することにより、充電時には抵抗Ｒ1 〜Ｒ3 はオープ
ン、放電時にはショートとみなせるようにすることがで
きる。
ジタ2-1 〜2-4 に大電流が流れるときは、各抵抗値Ｒ1
〜Ｒ3 とコンデンサの容量値Ｃ1 〜Ｃ4 を所定値に設定
することにより、充電時には抵抗Ｒ1 〜Ｒ3 はオープ
ン、放電時にはショートとみなせるようにすることがで
きる。
【００２３】上記条件を満たす回路において、比較器１
の入力端子に“Ｈ”レベル信号が入力すると、比較器
１の出力が“Ｈ”となってトランジスタ2-1 〜2-4 がオ
ンして、各コンデンサ3-1 〜3-4 が同時に充電される。
充電の時定数（τ2 とする）は各コンデンサ毎に等し
く、τ2 ＝ｒe ×Ｃ1 ＝ｒe ×Ｃo ／４となる。従っ
て、充電時間は、（２）式よりｔ＝−τ×ｌｎ（１−Ｖ
／Ｖo ）＝−（ｒe ×Ｃo／4 ）×ｌｎ（１−Ｖ／Ｖo
）となり、容量値Ｃo のコンデンサ単体に比べ充電時
間が１／４に短くできるので、高速に充電できる。
の入力端子に“Ｈ”レベル信号が入力すると、比較器
１の出力が“Ｈ”となってトランジスタ2-1 〜2-4 がオ
ンして、各コンデンサ3-1 〜3-4 が同時に充電される。
充電の時定数（τ2 とする）は各コンデンサ毎に等し
く、τ2 ＝ｒe ×Ｃ1 ＝ｒe ×Ｃo ／４となる。従っ
て、充電時間は、（２）式よりｔ＝−τ×ｌｎ（１−Ｖ
／Ｖo ）＝−（ｒe ×Ｃo／4 ）×ｌｎ（１−Ｖ／Ｖo
）となり、容量値Ｃo のコンデンサ単体に比べ充電時
間が１／４に短くできるので、高速に充電できる。
【００２４】次に、比較器１の入力端子に“Ｌ”レベ
ル信号が入力すると、比較器１の出力は“Ｌ”となっ
て、トランジスタ2-1 〜2-4 はオフし、電流は流れなく
なる。コンデンサ3-1 、及びコンデンサ3-2 〜3-4 も抵
抗Ｒ1 〜Ｒ3 を介して、比較器１内のトランジスタ４に
より放電する。放電時間は、（３）式よりΔｔ＝（Ｖo
−Ｖ）×Ｃ／ｉにより求めることができる。
ル信号が入力すると、比較器１の出力は“Ｌ”となっ
て、トランジスタ2-1 〜2-4 はオフし、電流は流れなく
なる。コンデンサ3-1 、及びコンデンサ3-2 〜3-4 も抵
抗Ｒ1 〜Ｒ3 を介して、比較器１内のトランジスタ４に
より放電する。放電時間は、（３）式よりΔｔ＝（Ｖo
−Ｖ）×Ｃ／ｉにより求めることができる。
【００２５】本実施例では、放電時には抵抗Ｒ1 〜Ｒ3
はショートとみなせるため、ａ点における全容量は４個
のコンデンサ3-1 〜3-4 の並列容量の和（＝Ｃo)とみな
すことができ、放電時間は、次式のようになる。
はショートとみなせるため、ａ点における全容量は４個
のコンデンサ3-1 〜3-4 の並列容量の和（＝Ｃo)とみな
すことができ、放電時間は、次式のようになる。
【００２６】 Δｔ＝（Ｖo −Ｖ）×Ｃo ／ｉb （４） 上述した条件より、本実施例によれば、充電時間を短
く、かつピーク時間を長く保持することができ、高速化
を実現することができる。尚、本発明のピーク検出回路
は、コンデンサ以外の回路をＩＣ又はＬＳＩによっても
作ることができる。
く、かつピーク時間を長く保持することができ、高速化
を実現することができる。尚、本発明のピーク検出回路
は、コンデンサ以外の回路をＩＣ又はＬＳＩによっても
作ることができる。
【００２７】次に本発明の第２の実施例について説明す
る。図３は本第２の実施例のピーク検出回路図であり、
ｎ個のトランジスタ（Ｔr)2-1 〜2-n と、ｎ個のコンデ
ンサ3-1 〜3-n を接続した場合について示している。
る。図３は本第２の実施例のピーク検出回路図であり、
ｎ個のトランジスタ（Ｔr)2-1 〜2-n と、ｎ個のコンデ
ンサ3-1 〜3-n を接続した場合について示している。
【００２８】前述した第１の実施例では、各コンデンサ
3-1 〜3-4 間を接続する抵抗Ｒ1 〜Ｒ3 により、各抵抗
の両端に電位差が生じていたが、本第２の実施例では、
図３に示すように、各コンデンサの一端に接続した各抵
抗Ｒ1'〜Ｒn-1'の他端を共通接続して比較器１に帰還す
る構成とすることで、放電時の精度を上げることができ
る。但し、各抵抗（Ｒ1'〜Ｒn-1'）の抵抗値は等しいも
のとする。図３の回路動作は、第１の実施例（図２）と
同じであるため、その説明を省略する。
3-1 〜3-4 間を接続する抵抗Ｒ1 〜Ｒ3 により、各抵抗
の両端に電位差が生じていたが、本第２の実施例では、
図３に示すように、各コンデンサの一端に接続した各抵
抗Ｒ1'〜Ｒn-1'の他端を共通接続して比較器１に帰還す
る構成とすることで、放電時の精度を上げることができ
る。但し、各抵抗（Ｒ1'〜Ｒn-1'）の抵抗値は等しいも
のとする。図３の回路動作は、第１の実施例（図２）と
同じであるため、その説明を省略する。
【００２９】次に、本発明の第３の実施例について説明
する。図４は本第３の実施例のピーク検出回路図であ
る。図５(A) に示すような通信システムにおいて、例え
ばカプラを介して複数の加入者（同図の場合、加入者
、加入者）から時分割で入力される信号に対して、
局に設置したピーク検出回路でピーク検出をする場合、
各加入者と局との距離の違い（伝送路ロスの違い）、介
在するカプラの数等により加入者ごとに信号振幅が異な
る場合がある。このため、直前の加入者の信号のピーク
値が保持されたまま次の加入者の信号のピーク値を検出
することとすると、次の加入者の信号ピーク値が正確に
検出できなくなる。これに対処するため、図４に示すよ
うに、リセット信号により放電時間を制御するようにす
る。
する。図４は本第３の実施例のピーク検出回路図であ
る。図５(A) に示すような通信システムにおいて、例え
ばカプラを介して複数の加入者（同図の場合、加入者
、加入者）から時分割で入力される信号に対して、
局に設置したピーク検出回路でピーク検出をする場合、
各加入者と局との距離の違い（伝送路ロスの違い）、介
在するカプラの数等により加入者ごとに信号振幅が異な
る場合がある。このため、直前の加入者の信号のピーク
値が保持されたまま次の加入者の信号のピーク値を検出
することとすると、次の加入者の信号ピーク値が正確に
検出できなくなる。これに対処するため、図４に示すよ
うに、リセット信号により放電時間を制御するようにす
る。
【００３０】図４において、各コンデンサ3-1 〜3-n の
両端に並列にそれぞれトランジスタ5-1 〜5-n を付加接
続し、図５(B) に示すように、加入者と加入者のデ
ータの空きの区間のタイミングで、これらトランジスタ
5-1 〜5-n のベースにリセット信号（パルス）を印加す
ることにより、これらトランジスタを同時にオン（導通
状態）にして各コンデンサの電荷を放電させる。
両端に並列にそれぞれトランジスタ5-1 〜5-n を付加接
続し、図５(B) に示すように、加入者と加入者のデ
ータの空きの区間のタイミングで、これらトランジスタ
5-1 〜5-n のベースにリセット信号（パルス）を印加す
ることにより、これらトランジスタを同時にオン（導通
状態）にして各コンデンサの電荷を放電させる。
【００３１】前述したように、各コンデンサ3-1 〜3-n
の容量は、全容量Ｃo の１／ｎに設定しているため、放
電時間を単体コンデンサの場合の１／ｎに短くでき、次
の加入者の信号ピークを検出するための待機時間を長く
することができる。尚、リセット信号は、例えば論理回
路により作成する。本実施例では、第１の実施例の回路
（図２）を使用したが、第２の実施例の回路（図３）で
も同様に行うことができる。
の容量は、全容量Ｃo の１／ｎに設定しているため、放
電時間を単体コンデンサの場合の１／ｎに短くでき、次
の加入者の信号ピークを検出するための待機時間を長く
することができる。尚、リセット信号は、例えば論理回
路により作成する。本実施例では、第１の実施例の回路
（図２）を使用したが、第２の実施例の回路（図３）で
も同様に行うことができる。
【００３２】次に、本発明の第４の実施例について説明
する。図６は本第４の実施例のピーク検出回路図であ
る。図において、可変電流源６がない場合を考えると、
トランジスタ２のエミッタ・コレクタ間に流れる電流を
ｉ、エミッタ抵抗をｒe 、熱電圧をＶT とした時、ｒe
＝ＶT ／ｉが成り立つ。比較器１への入力信号パルスが
“Ｈ”となると、トランジスタ２がオンになって、コン
デンサ３が充電されるにしたがって電流ｉが小さくな
る。すると、ｒe が大きな値となり、時定数が大きくな
って充電時間が長くなる。
する。図６は本第４の実施例のピーク検出回路図であ
る。図において、可変電流源６がない場合を考えると、
トランジスタ２のエミッタ・コレクタ間に流れる電流を
ｉ、エミッタ抵抗をｒe 、熱電圧をＶT とした時、ｒe
＝ＶT ／ｉが成り立つ。比較器１への入力信号パルスが
“Ｈ”となると、トランジスタ２がオンになって、コン
デンサ３が充電されるにしたがって電流ｉが小さくな
る。すると、ｒe が大きな値となり、時定数が大きくな
って充電時間が長くなる。
【００３３】これを避けるために、同図に示すように可
変電流源６を設ける。比較器１の出力が“Ｈ”となって
トランジスタ２に電流が流れだすと、可変電流源（例え
ばトランジスタで構成する）６もオンとなって電流が流
れ、コンデンサ３への充電電流が小さくなってきても、
可変電流源６が電流をひくように動作するため、エミッ
タ抵抗ｒe は小さい値を維持し、コンデンサ３に高速充
電できる。本第４の実施例を前述した第１、第２、又は
第３の実施例と組み合わせことにより、更に高速充電が
可能となる。
変電流源６を設ける。比較器１の出力が“Ｈ”となって
トランジスタ２に電流が流れだすと、可変電流源（例え
ばトランジスタで構成する）６もオンとなって電流が流
れ、コンデンサ３への充電電流が小さくなってきても、
可変電流源６が電流をひくように動作するため、エミッ
タ抵抗ｒe は小さい値を維持し、コンデンサ３に高速充
電できる。本第４の実施例を前述した第１、第２、又は
第３の実施例と組み合わせことにより、更に高速充電が
可能となる。
【００３４】次に本発明の第５の実施例について説明す
る。図７は本第５の実施例のピーク検出回路図である。
本第５の実施例は、第４の実施例（図６）を変形したも
のである。
る。図７は本第５の実施例のピーク検出回路図である。
本第５の実施例は、第４の実施例（図６）を変形したも
のである。
【００３５】図において、比較器１は通常差動増幅回路
により構成され、２つの出力とは互いに逆の動作を
行う。一方の出力をトランジスタ２に接続し、他方の
出力を新たに設けたトランジスタ７に接続し、このト
ランジスタ７のコレクタを電源Ｖccに、エミッタを電流
源９を介して電源Ｖeeに接続する。また、２個のトラン
ジスタ２と７のエミッタ間にダイオード８を図のように
接続する。
により構成され、２つの出力とは互いに逆の動作を
行う。一方の出力をトランジスタ２に接続し、他方の
出力を新たに設けたトランジスタ７に接続し、このト
ランジスタ７のコレクタを電源Ｖccに、エミッタを電流
源９を介して電源Ｖeeに接続する。また、２個のトラン
ジスタ２と７のエミッタ間にダイオード８を図のように
接続する。
【００３６】比較器１の端子への入力信号パルスが
“Ｌ”レベルのときは、出力は“Ｌ”でトランジスタ
２には電流は流れないが、他方の出力は“Ｈ”となる
ためダイオード８はオフ状態であり、トランジスタ７、
電流源９を介して電流が流れる。
“Ｌ”レベルのときは、出力は“Ｌ”でトランジスタ
２には電流は流れないが、他方の出力は“Ｈ”となる
ためダイオード８はオフ状態であり、トランジスタ７、
電流源９を介して電流が流れる。
【００３７】次に、端子への入力が“Ｈ”になると、
出力が“Ｈ”となりトランジスタ２がオンして電流が
流れ、コンデンサ３が充電される。この時、比較器１の
他方の出力は“Ｌ”となってトランジスタ７には電流
は流れないが、ダイオード８がオン状態となって、電流
源９がひく電流分がトランジスタ２に付加されて流れる
ため、トランジスタ２に流れる電流が大きくなって、同
トランジスタ２のエミッタ抵抗ｒe が小さい値を保持し
て、充電の高速化が可能となる。
出力が“Ｈ”となりトランジスタ２がオンして電流が
流れ、コンデンサ３が充電される。この時、比較器１の
他方の出力は“Ｌ”となってトランジスタ７には電流
は流れないが、ダイオード８がオン状態となって、電流
源９がひく電流分がトランジスタ２に付加されて流れる
ため、トランジスタ２に流れる電流が大きくなって、同
トランジスタ２のエミッタ抵抗ｒe が小さい値を保持し
て、充電の高速化が可能となる。
【００３８】
【発明の効果】以上説明したように本発明によれば、充
電時には各コンデンサごとに独立して充電するため充電
時間を短くでき、一方、放電時には全体の容量値を等価
的に各コンデンサの容量値の和とみなせるので、ピーク
値を長く保持することができる。また、リセット信号を
用いることにより、複数の加入者からの時分割信号入力
に対しても、各信号のピーク検出を高精度に行うことが
できる。
電時には各コンデンサごとに独立して充電するため充電
時間を短くでき、一方、放電時には全体の容量値を等価
的に各コンデンサの容量値の和とみなせるので、ピーク
値を長く保持することができる。また、リセット信号を
用いることにより、複数の加入者からの時分割信号入力
に対しても、各信号のピーク検出を高精度に行うことが
できる。
【図１】は本発明の原理図、
【図２】は本発明の第１の実施例のピーク検出回路図、
【図３】は本発明の第２の実施例のピーク検出回路図、
【図４】は本発明の第３の実施例のピーク検出回路図、
【図５】は実施例におけるリセット信号の説明図、
【図６】は本発明の第４の実施例のピーク検出回路図、
【図７】は本発明の第５の実施例のピーク検出回路図、
【図８】は従来例のピーク検出回路図、
【図９】は従来例の問題点を説明するための図である。
１は比較器、 ２、2-1 〜2-n はトランジスタ、 ３、3-1 〜3-n はコンデンサ、 ４はトランジスタ、 5-1 〜5-n はトランジスタ、 ６は可変電流源、 ７はトランジスタ、 ８はダイオード、 ９は電流源 を示す。
Claims (5)
- 【請求項１】 一方の入力端子にピーク値を検出すべき
入力信号が印加される比較器と、 該比較器の出力により制御されてコンデンサ充電電流を
出力する充電回路、及び該充電回路により充電されるコ
ンデンサよりなる複数個の充電手段と、 該複数個の充電手段の各コンデンサが並列接続されるよ
うに各コンデンサ間に接続され、充電時にはオープン、
放電時にはショートとみなせる機能を有する接続素子と
を有し、 並列接続された該複数個の充電手段のいずれか一端の充
電手段のコンデンサの電圧を該比較器の他方の入力端子
に入力することにより、各コンデンサの充電電圧を該比
較器に帰還させ、該コンデンサの充電電圧を該入力信号
のピーク値として出力する構成としたことを特徴とする
ピーク検出回路。 - 【請求項２】 一方の入力端子にピーク値を検出すべき
入力信号が印加される比較器と、 該比較器の出力により制御されてコンデンサ充電電流を
出力する充電回路、及び該充電回路により充電され該充
電電圧は該比較器の他方の入力端子へ帰還されるコンデ
ンサよりなる複数個の充放電手段と、 該複数個の充放電手段の各コンデンサの一端と該比較器
の他方の入力端子との間に挿入され、充電時にはオープ
ン、放電時にはショートとみなせる機能を有する接続素
子とを備え、 該コンデンサの充電電圧を該入力信号のピーク値として
出力する構成としたことを特徴とするピーク検出回路。 - 【請求項３】 前記複数個の充電手段又は充放電手段の
各コンデンサの両端に並列に接続され、リセット信号に
より、前記コンデンサの充電時にはオフ、放電時にはオ
ンとなるスイッチ手段を設けたことを特徴とする請求項
１又は請求項２に記載のピーク検出回路。 - 【請求項４】 一方の入力端子にピーク値を検出すべき
入力信号が印加される比較器と、 該比較器の出力により制御されてコンデンサ充電電流を
出力する充電回路と、 該充電回路により充電され該充電電圧は該比較器の他方
の入力端子へ帰還されるコンデンサと、 該コンデンサの両端に並列に接続され、該比較器の出力
により制御されて該コンデンサの充電時には該充電回路
より該充電電流に所定の電流を重畳して出力させ、該所
定の電流は該コンデンサをバイパスさせる電流源とを有
し、 該コンデンサの充電電圧を該入力信号のピーク値として
出力する構成としたことを特徴とするピーク検出回路。 - 【請求項５】 前記充電回路は第１のトランジスタによ
り構成され、前記電流源は、所定の電流を流す定電流源
と、該定電流源と該第１のトランジスタの間に接続され
るダイオードとにより構成され、該第１のトランジスタ
及びダイオードと並列接続される第２のトランジスタを
設け、 前記比較器の出力により制御されて該所定の電流が該第
１のトランジスタに流れないときには該第２のトランジ
スタに流れるようにしたことを特徴とする請求項４に記
載のピーク検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8000722A JPH09189724A (ja) | 1996-01-08 | 1996-01-08 | ピーク検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8000722A JPH09189724A (ja) | 1996-01-08 | 1996-01-08 | ピーク検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09189724A true JPH09189724A (ja) | 1997-07-22 |
Family
ID=11481647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8000722A Withdrawn JPH09189724A (ja) | 1996-01-08 | 1996-01-08 | ピーク検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09189724A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012114684A (ja) * | 2010-11-25 | 2012-06-14 | Mitsubishi Electric Corp | ピークホールド回路及びボトムホールド回路 |
| JP2013503345A (ja) * | 2009-08-27 | 2013-01-31 | クゥアルコム・インコーポレイテッド | 高線形性高速ピーク検出器 |
-
1996
- 1996-01-08 JP JP8000722A patent/JPH09189724A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013503345A (ja) * | 2009-08-27 | 2013-01-31 | クゥアルコム・インコーポレイテッド | 高線形性高速ピーク検出器 |
| JP2015163883A (ja) * | 2009-08-27 | 2015-09-10 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 高線形性高速ピーク検出器 |
| JP2012114684A (ja) * | 2010-11-25 | 2012-06-14 | Mitsubishi Electric Corp | ピークホールド回路及びボトムホールド回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3629346B2 (ja) | 信号伝送方式及び伝送線路駆動回路 | |
| US5191234A (en) | Pulse signal generator and cascode differential amplifier | |
| US4893036A (en) | Differential signal delay circuit | |
| US6922071B2 (en) | Setting multiple chip parameters using one IC terminal | |
| US5361037A (en) | Isolation amplifier with capacitive coupling | |
| US3433978A (en) | Low output impedance majority logic inverting circuit | |
| JPH09189724A (ja) | ピーク検出回路 | |
| JPH08181586A (ja) | パルス発生器および出力パルスを発生する方法 | |
| US5243240A (en) | Pulse signal generator having delay stages and feedback path to control delay time | |
| JPH07248353A (ja) | 電源電流測定装置 | |
| US3007061A (en) | Transistor switching circuit | |
| EP0130384A1 (en) | A two phase voltage signal generating circuit | |
| US5587679A (en) | Pulse generator including slew rate controller without complementary transistors | |
| JPS60103596A (ja) | サンプル・ホ−ルド回路 | |
| US3725790A (en) | Shift register clock pulse distribution system | |
| ITTO980073A1 (it) | Sistema di comunicazione per veicolo. | |
| US6087876A (en) | Time delay generator and method | |
| JP2669296B2 (ja) | サンプルホールド回路 | |
| JP3100664B2 (ja) | 積分器用コンパレータ回路装置及び比較方法 | |
| US5187391A (en) | Modified non-threshold logic circuit | |
| JP3175752B2 (ja) | パルス発生装置 | |
| US5789946A (en) | Active pull down emitter coupled logic circuit | |
| US3973180A (en) | Voltage boosting detector circuit | |
| US5302859A (en) | Symmetric, high speed, voltage switching circuit possessing reverse voltage application immunity | |
| JP2002277505A (ja) | Ｄｃ特性測定用電源装置及び半導体試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030401 |