KR20120049924A - 고선형 고속 피크 검출 장치 - Google Patents

고선형 고속 피크 검출 장치 Download PDF

Info

Publication number
KR20120049924A
KR20120049924A KR1020127007645A KR20127007645A KR20120049924A KR 20120049924 A KR20120049924 A KR 20120049924A KR 1020127007645 A KR1020127007645 A KR 1020127007645A KR 20127007645 A KR20127007645 A KR 20127007645A KR 20120049924 A KR20120049924 A KR 20120049924A
Authority
KR
South Korea
Prior art keywords
current
transistor
input signal
source
variable
Prior art date
Application number
KR1020127007645A
Other languages
English (en)
Other versions
KR101362507B1 (ko
Inventor
웬준 수
아리스토텔레 하지크리스토스
마르코 카시아
츄찬 나라통
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20120049924A publication Critical patent/KR20120049924A/ko
Application granted granted Critical
Publication of KR101362507B1 publication Critical patent/KR101362507B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/04—Measuring peak values or amplitude or envelope of ac or of pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

가변 바이어스 전류 및/또는 가변 바이어스 전압을 가지는 고선형 고속 피크 검출 장치가 설명되었다. 예시적인 설계에서, 피크 검출 장치는 트랜지스터, 가변 전류원, 커패시터, 및 피드백 회로를 포함한다. 트랜지스터는 입력 신호를 수신하고 소스 전류를 제공한다. 가변 전류원은 입력 신호를 수신하고, 입력 신호가 낮을 때 높은 바이어스 전류를 제공하고, 입력 신호가 높을 때 낮은 바이어스 전류를 제공한다. 커패시터는 입력 신호가 높을 때 소스 전류에 의해 충전되고, 입력 신호가 낮을 때 높은 바이어스 전류에 의해 방전된다. 피드백 회로는 커패시터로부터 검출된 신호를 수신하고, 입력 신호가 높을 때 트랜지스터를 위해 보다 높은 바이어스 전압을 제공하는데, 이는 트랜지스터로부터 보다 높은 소스 전류를 내게 한다.

Description

고선형 고속 피크 검출 장치 {HIGH LINEAR FAST PEAK DETECTOR}
우선권 주장
본 특허 출원은 양수인에게 양도되고 본원에 참고문헌으로 명시적으로 포함되는, 발명의 명칭을 "HIGH LINEAR FAST PEAK DETECTOR"로 하는, 2009년 8월 27일 출원된 가출원 제 61/237,625 호를 우선권으로 주장한다.
분야
본 출원은 일반적으로 전자 기술에 관한 것이고, 더욱 상세하게는 피크 검출 장치에 관한 것이다.
무선 통신 장치는 일반적으로, 데이터 전송을 지원하는 송신기를 포함한다. 일반적으로 송신기는 라디오 주파수 (RF) 신호를 증폭하고 높은 출력 전력을 제공하기 위해 전력 증폭기 (PA)를 포함한다. 전력 증폭기는, 예를 들면 50 옴처럼, 특정한 임피던스를 구동하도록 설계된다. 부하 임피던스는 다양한 교란에 의해 가변하여 전력 증폭기가 높은 피크 전압을 가지는 것을 초래할 수도 있다. 높은 피크 전압은 전력 증폭기로 하여금 동작 가능한 레벨을 벗어나게 할 수도 있다. 따라서, 높은 피크 전압을 검출하고 수정 작업을 수행하여, 전력 증폭기가 높은 피크 전압으로부터 보호될 수 있도록 함이 필요하다.
도 1 은 무선 통신 장치의 블록도를 도시한다.
도 2 는 PA 모듈과 보호 회로의 블록도를 도시한다.
도 3 은 고정 바이어스 전류와 고정 바이어스 전압이 포함된 피크 검출 장치를 도시한다.
도 4 는 여러 개의 드레인 전류와 드레인-소스 전압의 관계를 나타낸 그래프를 도시한다.
도 5 는 가변 바이어스 전류가 포함된 피크 검출 장치를 도시한다.
도 6 은 가변 바이어스 전압이 포함된 피크 검출 장치를 도시한다.
도 7 은 가변 바이어스 전류와 가변 바이어스 전압이 포함된 피크 검출 장치를 도시한다.
도 8 은 가변 전류원과 피드백 회로가 포함된 피크 검출 장치를 도시한다.
도 9 는 도 8 의 피크 검출 장치의 여러 개의 신호에 관한 그래프를 도시한다.
도 10 은 서로 다른 여러 개의 피크 검출 장치의 피크 검출 에러에 관한 그래프를 도시한다.
도 11 은 피크 검출 수행 과정을 도시한다.
후술되는 상세한 설명은 본 개시의 예시적 실시형태의 설명으로서 의도된 것이며 본 개시가 실시될 수 있는 유일한 예시적인 실시형태를 나타내도록 의도된 것은 아니다. 본원에서, 단어 "예시적인"은 "예, 예시 또는 예증으로서 역할을 하는 것"을 의미한다. 여기에서 "예시적으로" 설명되는 임의의 설계는, 다른 설계들에 비해 반드시 바람직하거나 유익한 것으로 해석될 필요는 없다. 상세한 설명은 본 발명의 예시적 설계들의 완전한 이해를 제공하기 위한 구체적인 상세를 포함한다. 본 발명의 예시적 설계들은 이러한 구체적인 상세 없이도 실시될 수도 있음은 당업자에게 자명할 것이다. 일부 실례에서, 널리 공지된 구조 및 장치는 여기에 나타낸 예시적 설계들의 신규성을 모호하게 하지 않기 위해서 블록도 형태로 도시된다.
본원에서는 높은 피크 전압을 검출할 수 있는 다양한 고선형 고속 피크 검출 장치의 설계들이 설명되어 있다. 피크 검출 장치는 무선 통신 장치, 휴대 전화, 휴대 정보 단말기 (PDA), 소형 기기, 무선 모뎀, 휴대용 컴퓨터, 무선 전화, 블루투스 장치, 소비자 전자 장치 등과 같은 다양한 전자 기기에 사용될 수도 있다. 이하에서는, 명확성을 위해 무선 통신 장치에 사용되는 피크 검출 장치에 대해 설명한다.
도 1 은 무선 통신 장치 (100) 의 예시적인 설계의 블록도를 도시한다. 이 예시적인 설계에서, 무선 장치 (100) 는 데이터 프로세서 (110) 와 트랜시버 (120) 를 포함한다. 트랜시버 (120) 는 양방향 무선 통신을 가능케 하도록 송신기 (130) 와 수신기 (150) 를 포함한다. 일반적으로, 무선 장치 (100) 는 임의의 개수의 통신 시스템들과 임의의 개수의 주파수 대역들을 위해 임의의 개수의 송신기들과 임의의 개수의 수신기들을 포함한다.
송신 경로에서, 데이터 프로세서 (110) 는 송신될 데이터를 프로세스하고 아날로그 출력 기저 대역 신호를 송신기 (130) 에 제공한다. 송신기 (130) 내에서, 아날로그 출력 기저 대역 신호는 증폭기 (앰프) (132) 에 의해 증폭되고, 디지털-아날로그 변환에 의해 생긴 이미지를 제거하기 위해 저역통과 필터 (134) 를 통해 필터링 되고, 가변 이득 증폭기 (VGA) (136) 를 통해 증폭되고, 믹서 (138) 에 의해 기저 대역으로부터 RF 로 업컨버팅 된다. 업컨버팅된 신호는 필터 (140) 에 의해 필터링되고, 구동 증폭기 (142) 와 전력 증폭기 (144) 에 의해 증폭되고, 스위치들/듀플렉서들 (146) 을 통해, 안테나 (148) 을 거쳐 송신된다.
수신 경로에서, 안테나 (148) 는 기지국들 및/또는 다른 송신국들로부터 신호들을 수신하고, 스위치들/듀플렉서들 (146) 을 통과해 수신기 (150) 로 제공된 수신 신호를 제공한다. 수신기 (150) 내에서, 수신된 신호는 저잡음 증폭기 (LNA) (152) 에 의해 증폭되고, 대역통과 필터 (154) 에 의해 필터링되고, 믹서 (156) 에 의해 RF 로부터 기저 대역으로 다운컨버팅된다. 다운컨버팅된 신호는 VGA (158) 에 의해 증폭되고, 저역통과 필터 (160) 에 의해 필터링되고, 증폭기 (162) 에 의해 증폭되어, 데이터 프로세서 (110) 로 제공되는, 아날로그 입력 기저 대역 신호를 얻는다.
도 1 은 송신기 (130) 와 수신기 (150) 로 구현되며, 하나의 스테이지에서 주파수가 RF 와 기저대역 사이의 신호를 전환하는, 직접-변환 구조를 보여준다. 송신기 (130) 및/또는 수신기 (150) 는, 다수의 스테이지들에서 주파수가 RF 와 기저대역 사이의 신호를 변환하는, 수퍼-헤테로다인 (super-heterodyne) 구조를 구현할 수도 있다. 국부 발진기 (LO) 생성기 (170) 는 송신 및 수신 LO 신호들을 믹서 (138 및 156) 에 각각 제공 및 수신 한다. 위상 고정 루프 (PLL) (172) 는 데이터 프로세서 (110) 로부터 제어 정보를 수신하고, 송신 및 수신 LO 신호들을 적절한 주파수들에서 생성하기 위해, 제어 신호를 LO 생성기 (170) 에 제공한다.
도 1 은 트랜시버의 예시적인 설계를 보여준다. 일반적으로, 송신기 (130) 및 수신기 (150) 에서의 신호 조절은 증폭기, 필터, 믹서 등 하나 이상의 스테이지에서 수행될 수도 있다. 이들 회로는 도 1 에 도시된 형태와는 다른 모습으로 나타날 수도 있다. 나아가, 도 1 에 도시되지 않은 다른 회로들 역시 송신기 및 수신기로 이용될 수도 있다. 예를 들면, 도 1 에 있는 다양한 능동 회로에 매칭 되도록 매칭회로를 이용할 수도 있다. 도 1 에 있는 일부 회로들은 생략될 수도 있다. 트랜시버 (120) 의 전체 또는 일부는 아날로그 집적 회로 (IC) 들, RF IC (RFIC) 들, 혼합 신호 IC 들 등 하나 이상의 것으로 구현될 수도 있다. 예를 들면, 송신기 (130) 내의 증폭기 (132) 에서 전력 증폭기 (144) 까지는 RFIC 로 구현될 수도 있다. 구동 증폭기 (142) 와 전력 증폭기 (144) 역시 RFIC 외부의 다른 IC 로 구현될 수도 있다.
예를 들면, 송신 및 수신된 데이터를 위해 프로세스하는 것처럼, 데이터 프로세서 (110) 는 무선 장치 (100) 의 다양한 기능들을 수행할 수도 있다. 메모리 (112) 는 데이터 프로세서 (110) 의 프로그램 코드들 및 데이터를 저장할 수도 있다. 데이터 프로세서 (110) 는 하나 이상의 어플리케이션 특정 집적 회로 (ASIC) 들 및/또는 다른 IC 들로 구현될 수도 있다.
무선 장치에서 사용되는 전력 증폭기에 있어서, 높은 전력 부가 효율 (power-added efficiency ; PAE) 뿐만 아니라 높은 출력도 중요하다. 전력 증폭기는 더 작은 크기, 낮은 가격, 그리고 다른 장점을 얻게 하기 위해 IC 상에서 제조될 수도 있다. 높은 출력 전력과 높은 PAE 를 얻기 위해, 실리콘-기반의 전력 증폭기는 더 높은 전력 공급 전압에 커플링되거나 배터리에 직접 커플링될 수도 있다. 나아가, 삽입 손실 뿐만 아니라 가격도 줄이기 위해, 전력 증폭기는 통상적으로 부하 미스매치에 의한 반사 신호 감쇠에 사용되는, 아이솔레이터 (isolator) 를 거치지 않은 채로 안테나에 커플링될 수도 있다. 결과적으로, 전력 증폭기 내의 트랜지스터의 게이트 및 드레인에서 높은 피크 전압을 관찰할 수도 있다. 전력 증폭기의 출력단에서 심각한 임피던스 미스매치가 있는 경우, 높은 피크 전압은 전력 공급 전압의 3 에서 4 배가 될 수도 있다. 심각한 부하 미스매치는, 예를 들면 10:1 또는 그 이상의 높은 전압 정재파비 (voltage standing wave ratio ; VSWR) 에 상응할 수도 있다. 피크 검출 장치는 전력 증폭기로부터 관찰된 높은 피크 전압을 검출하기 위해 이용될 수도 있어서, 적절한 수정 동작이 수행될 수 있다.
도 2 는 전력 증폭기 (PA) 모듈 (210) 및 피크 전압을 제한하기 위한 보호 회로 (220) 의 블록도를 보여준다. PA 모듈 (210) 은 구동 증폭기 (DA) (242) 및 전력 증폭기 (244) 를 포함하는데, 이는 도 1 의 구동 증폭기 (142) 및 전력 증폭기 (144) 에 상응할 수도 있다. 구동 증폭기 (242) 는 입력 RF (RFin) 신호를 수신하고 설정 가능한 이득으로 증폭하여 중간 RF 신호를 제공한다. 전력 증폭기 (244) 는 중간 RF 신호를 더 증폭하고 출력 RF (RFout) 신호를 제공한다. 매칭 회로 (246) 는 전력 증폭기 (244) 에 대한 출력 임피던스 매칭을 수행하고 전력 증폭기 (244) 와 안테나 (248) 사이에 커플링된다. 매칭 회로 (246) 는 전력 증폭기 (244) 의 낮은 출력 임피던스를 (예를 들면, 2 에서 4 옴) 안테나 (248) 의 중간 정도의 임피던스 (예를 들면, 50 옴) 로 매칭할 수도 있다.
보호 회로 (220) 는 전력 증폭기 (244) 의 출력의 피크 전압을 제한하여 전력 증폭기 (244) 가 파괴되는 것을 막음으로써 트랜지스터를 보호한다. 보호 회로 (220) 는 VSWR 보호 회로, PA 보호 회로 등으로 불릴 수도 있다. 보호 회로 (220) 내에서, 감쇠기 (250) 는 RFout 신호를 전력 증폭기 (244) 로부터 수신하여 피크 검출 장치 입력 (Vin) 신호로 제공하는데, 이 신호는 일종의 RFout 신호의 감쇠된 형태일 수도 있다. 피크 검출 장치 (260) 은 Vin 신호의 피크 전압을 검출하고 검출된 피크 전압을 나타내는 피크 검출 장치 출력 (Vout) 신호를 제공한다. 이득 제어 유닛 (270) 은 피크 검출 장치 (260) 로부터 Vout 신호를 수신하고 이 Vout 신호에 기초하여 이득 제어 신호를 생성한다. 구동 증폭기 (242) 의 이득은 이득 제어 신호에 의해 조절된다.
도 2 에 도시된 것처럼, PA 모듈 (210) 및 보호 회로 (220) 는 네거티브 피드백 루프로 커플링되어 있다. 보호 회로 (220) 는 RFout 신호의 피크 전압을 센싱하여 높은 피크 전압이 검출된 경우 구동 증폭기 (242) 의 이득을 낮추게 된다. 구동 증폭기 (242) 의 낮추어진 이득은 RFout 신호의 진폭을 낮추게 되고, 이는 차례로 피크 전압을 낮추게 된다. 피드백 루프 내의 보호 회로 (220) 는 구동 증폭기 (242) 의 이득을 낮춤으로써 결과적으로 RFout 신호의 피크 전압을 낮추고 제한할 수 있게 되는 것이다.
일 예시적인 설계에서, 이득 제어 유닛 (270) 은 피크 검출 장치 (260) 와 기준 전압 사이의 에러를 결정하는 에러 증폭기를 포함하고 에러에 기초하여 이득 제어 신호를 생성한다. 에러 증폭기는 피크 전압이 기준 전압에 의해 설정된, 미리 정해진 레벨을 초과하면 구동 증폭기 (242) 의 이득을 낮추게 된다.
다른 예시적인 설계에서, 이득 제어 유닛 (270) 은 피크 검출 장치 (260) 로부터 나온 Vout 신호와 한 세트의 기준 전압들을 비교하는 한 세트의 비교기들을 포함하고, 한 세트의 디지털 비교기 출력 신호들을 제공한다. 디지털 회로는 비교기 출력 신호들을 프로세스하고 구동 증폭기 (242) 를 위한 이득 제어 신호를 생성한다. 이득 제어 신호는 높은 피크 전압이 검출된 경우, 두 개의 전력 레벨 사이의 토글링을 피하기 위해 히스테리시스 (hysteresis) 를 가지고 생성될 수도 있다. RFout 신호가 높은 스레시홀드 (threshold) 을 초과하는 경우 구동 증폭기 (242) 의 이득은 낮아질 수도 있다. 이는 RFout 신호의 진폭을 감소시키는 원인이 된다. 그러나, 구동 증폭기 (242) 의 이득은, RFout 신호가 낮은 스레시홀드 아래로 떨어지는 경우에만 증가할 수도 있으며, 이는 히스테리시스 (hysteresis) 양에 의한 높은 스레시홀드보다 낮게 설정된 것일 수도 있다. 이득이 변하는 경우 히스테리시스 (hysteresis) 는 RFout 신호 엔빌로프 (envelope)의 링잉 (ringing) 으로 인해 이득의 토글링을 피할 수도 있다. 히스테리시스 (hysteresis) 는 보호 회로 (220) 가 RFout 신호의 진폭을 변조할 수 있게끔 해 줄 수도 있다.
도 3 은 피크 검출 장치 (300) 의 도식화된 다이어그램을 보여주며, 도 2 의 피크 검출 장치 (260) 에서 이용된 것과 같다. 피크 검출 장치 (300) 에 있어서, N-채널 메탈 옥사이드 반도체 (NMOS) 트랜지스터 (312) 는 Vin 신호를 수신하는 게이트, 노드 X 에 커플링된 소스, 및 전원 (Vdd) 에 커플링된 드레인을 가지고 있다. 전류원 (314) 및 커패시터 (316) 는 노드 X 와 회로 접지 사이에 병렬로 커플링되어 있다. NMOS 트랜지스터 (322) 는 피크 검출 장치 (300) 의 출력단에 커플링된 게이트, 노드 Y 에 커플링된 소스, 및 Vdd 전원에 커플링된 드레인을 가지고 있다. 전류원 (324) 는 노드 Y 와 회로 접지 사이에 커플링되어 있다. 연산 증폭기 (operational amplifier) (326) 는 노드 X 에 커플링된 비-반전 입력부, 노드 Y 에 커플링된 반전 입력부, 및 NMOS 트랜지스터 (322) 의 게이트에 커플링된 출력부를 가지고 있다. 전류원들 (314 및 324) 는 각각 Ibias 의 고정 전류를 제공한다.
피크 검출 장치 (300) 는 다음과 같이 동작한다. NMOS 트랜지스터 (312) 는 Vin 신호가 있는 상태에서 정류 포워드-바이어스드 다이오드 (rectifying forward-biased diode) 로 동작하며 포지티브 정류된 전압을 얻기 위해 커패시터 (316) 를 충전시키도록 정류한다. 커패시터 (316) 를 양방향 충전시키기 위해, 전류원 (314) 은 정전류 싱크 (constant current sink) 처럼 동작하여 피크 검출 장치 (300) 가 시변 파형 (time-varying waveform) 에 응답할 수 있도록 한다. Vin 신호는 이 시스템의 대역폭 내의 변조 주파수들의 연속체를 포함할 수도 있다. Vin 신호의 엔빌로프 (envelope) 의 가장 높은 진폭 및 가장 빠른 속도의 변화량 (dv/dt) 을 포착하고 추적할 수 있도록 커패시터 (316) 의 커패시턴스 및 전류원 (314) 의 바이어스 전류는 선택될 수도 있다. 그에 따라 검출된 커패시터 (316) 의 전압은 높은 입력 임피던스 op-앰프 (326) 에 제공되어 커패시터 (316) 으로부터의 전하 누설을 방지하게 한다.
노드 X 에서 검출된 전압은 NMOS 트랜지스터 (312) 의 게이트 전압에서 NMOS 트랜지스터 (312) 의 게이트-소스 전압 (Vgs) 를 뺀 값과 같다. op-앰프 (326) 는 네거티브 피드백 루프로 커플링되어 노드 Y 의 전압을 노드 X 의 전압에 일치하도록 NMOS 트랜지스터 (322) 의 게이트 전압을 설정한다. NMOS 트랜지스터 (322) 및 전류원 (324) 은 NMOS 트랜지스터 (312) 및 전류원 (314) 의 리플리카 (replicas) 이기 때문에, NMOS 트랜지스터 (322) 의 게이트 전압은 NMOS 트랜지스터 (312) 의 게이트 전압과 일치해야 한다. 따라서 NMOS 트랜지스터 (322) 는 NMOS 트랜지스터 (312) 의 Vgs 전압을 보상하는 관계에 있다.
도 4 는 NMOS 트랜지스터의 드레인 전류 (Id) 대 드레인-소스 전압 (Vds) 의 곡선들을 도시하고 있다. Id 대 Vds 의 곡선은 주어진 Vgs 전압으로 그려질 수도 있다. 이 곡선은 Vds 전압이 곡선의 무릎 (knee in the curve) 에 도달할 때 까지 Id 전류가 증가함을 나타낸다. 무릎 (knee) 이후에, Id 전류는 최종값에 (이상적으로) 수평을 이루고 Vds 전압이 증가함에 따라 더 이상 증가하지 않는다. 도 4 는 Vgs1, Vgs2, 및 Vgs3 전압에 대한 각기 다른 세 개의 Vgs 곡선을 도시한다. 도 4 에 도시된 것처럼, Vgs 전압 곡선이 계속적으로 높아질 때마다 Id 전류의 최종값도 계속적으로 커진다.
다시 도 3 으로 돌아가서, NMOS 트랜지스터 (312) 는 Isource 의 소스 전류를 제공한다. 이 소스 전류는 (ⅰ) 도 3 에는 도시되어 있지 않지만, 전류원 (314) 의 바이어스 전류로부터 정해지는 DC 컴포넌트 및 NMOS 트랜지스터 (312) 의 게이트에 적용되는 바이어스 전압, 및 (ⅱ) Vin 신호에 의해 정해지는 다이나믹 컴포넌트를 포함한다. Icharge 의 충전 전류는 NMOS 트랜지스터 (312) 의 소스 전류에서 전류원 (314) 의 바이어스 전류를 뺀 값과 일치한다. 커패시터 (316) 는 소스 전류가 바이어스 전류보다 클 때 충전 전류에 의해 충전되고, 소스 전류가 바이어스 전류보다 작을 때 충전 전류에 의해 방전된다. 수정 작업이 이루어질 수 있도록 하고, 필요시에는 전력 증폭기의 손상을 방지하기 위해, 커패시터 (316) 의 충전 속도는 피크 검출 장치가 Vin 신호의 급격한 증가를 추적할 수 있을 정도로 충분히 빨라야 한다. 커패시터 (316) 는 Vout 신호의 리플 (ripple) 을 제한하기 위하여 너무 작으면 안된다.
피크 검출 장치 (300) 는 Vin 신호의 피크 전압을 검출할 수 있지만 문제점들을 가질 수도 있다. 특히, 도 4 에 도시된 것처럼, 비선형 전압과 NMOS 트랜지스터 (312) 의 게이트와 소스 사이의 전류 특성으로 인해 낮은 속도, 낮은 정확도, 및 낮은 선형성을 가질 수도 있다. 바이어스 전류 값의 적절한 선택으로 속도, 정확도, 및 선형성 사이의 트레이드오프 (tradeoff) 가 이루어질 수도 있다. Vin 신호의 급격한 증가를 검출할 수 있도록 하기 위해서는, NMOS 트랜지스터 (312) 의 소스 전류가 커야 하고, 모든 소스 전류는 커패시터 (316) 를 충전하는 데에 사용되어야 한다. 그러나, 도 3 에 도시된 것처럼, 소스 전류의 일부는 바이어스 전류에 제공되고, 남은 전류만이 충전 전류로 제공된다. 이 경우, 바이어스 전류는 작아야 한다 (그러나 NMOS 트랜지스터 (312) 의 속도를 제한할 수 있기 때문에 너무 작으면 안된다). 역으로, Vin 신호의 급격한 감소를 포착하기 위해서는, NMOS 트랜지스터 (312) 의 소스 전류가 빠르게 소멸되어야 하고, 커패시터 (316) 를 빠르게 방전시킬 수 있도록 바이어스 전류가 상당히 커야 한다. 불행히도, NMOS 트랜지스터의 고정 바이어스 전류와 고정 바이어스 전압을 가지고는 위에 설명된 Vin 신호의 급격한 증가와 감소를 포착하기 어렵거나 불가능할 수도 있다.
일 양상에서, Vin 신호의 급격한 증가와 감소에 대한 검출 성능을 개선시키기 위해 고정 바이어스 전류 대신 가변 바이어스 전류를 사용할 수도 있다. 일 예시적인 설계에서, 바이어스 전류의 값은 Vin 신호에 종속적일 수도 있다. 특히, 더 작은 바이어스 전류가 더 큰 Vin 신호에 제공될 수도 있고, 반대의 경우도 이와 마찬가지이다. 이는 Vin 신호가 증가할 때의 충전 속도와 Vin 신호가 감소할 때의 방전 속도를 동시에 개선시킬 수도 있다.
도 5 는 가변 바이어스 전류를 가진 고선형 고속 피크 검출 장치 (500) 에 대한 예시적인 설계의 도식화된 다이어그램을 도시한다. 피크 검출 장치 (500) 내에서, NMOS 트랜지스터 (512) 는 Vin 신호를 수신하는 게이트, 노드 X 에 커플링된 소스, 및 Vdd 전원에 커플링된 드레인을 가지고 있다. 가변 전류원 (514) 및 커패시터 (516) 는 노드 X 와 회로 접지 사이에 병렬로 커플링되어 있다. NMOS 트랜지스터 (522) 는 피크 검출 장치 (500) 의 출력부에 커플링된 게이트, 노드 Y 에 커플링된 소스, 및 Vdd 전원에 커플링된 드레인을 가지고 있다. 전류원 (524) 은 노드 Y 와 회로 접지 사이에 커플링되어 있다. op-앰프 (526) 는 노드 X 에 커플링된 비-반전 입력부, 노드 Y 에 커플링된 반전 입력부, 및 NMOS 트랜지스터 (522) 의 게이트에 커플링된 출력부를 가지고 있다. 전류원 (524) 는 Ibias 의 고정 전류를 제공한다.
도 5 에 도시된 예시적인 설계에서, 전류원 (514) 은 Vin 신호를 수신하고 Ivar_bias 의 가변 바이어스 전류를 제공한다. 바이어스 전류는 Vin 전압에 반비례할 수도 있다. 따라서, 전류원 (514) 은 더 큰 Vin 신호에 대해 더 작은 바이어스 전류를 제공할 수도 있고, 반대의 경우도 마찬가지이다. Vin 신호가 높아지면, NMOS 트랜지스터 (512) 는 높은 Vin 신호에 의해 큰 소스 전류를 제공한다. Vin 신호가 높을 때 바이어스 전류가 작기 때문에, 소스 전류의 대부분은 커패시터 (516) 을 충전시키고, 소스 전류의 작은 일부만이 바이어스 전류로 제공된다. 때문에, NMOS 트랜지스터 (512) 의 소스 전류는 펄스와 유사한 응답을 가질 수도 있고 피크 검출 장치 (500) 로 하여금 Vin 신호의 급격한 증가를 포착할 수 있도록 할 수도 있다. 반대로, Vin 신호가 낮은 경우, 낮은 Vin 신호로 인해 NMOS 트랜지스터 (512) 는 작은 소스 전류 또는 0 의 소스 전류를 제공한다. Vin 신호가 낮을 때 바이어스 전류는 더 크고 커패시터 (516) 을 더 빨리 방전시킬 수 있다.
Vin 신호가 높을 때 바이어스 전류를 줄이는 것은 더 많은 소스 전류가 커패시터 (516) 의 충전에 사용될 수 있도록 하기 때문에 커패시터 (516) 의 충전 속도를 개선시킬 수 있다. 커패시터 (516) 이 충전될 수 있는 속도는 소스 전류의 값에 종속한다. 더 큰 소스 전류는 커패시터 (516) 를 더 빨리 충전시킬 수 있고 피크 검출 장치가 Vin 신호의 급격한 증가를 추적할 수 있도록 할 수 있다. 큰 소스 전류는 더 큰 NMOS 트랜지스터 (512) 에서 얻을 수도 있다. 그러나, 큰 NMOS 트랜지스터 (512) 는 원치 않는 Vin 신호의 로딩 (loading) 을 증가시킬 수 있다.
다른 양상에서, NMOS 트랜지스터가 가변 소스 전류를 제공할 수 있도록 하기 위해 NMOS 트랜지스터의 바이어싱이 피드백 회로를 경유하여 가변될 수도 있는데, 이는 Vin 신호의 급격한 증가의 검출 성능을 개선시킬 수도 있다. 피드백 회로는 Vin 신호의 엔빌로프 (envelope) 에 기초하여 NMOS 트랜지스터의 가변 바이어스 전압을 생성시킬 수도 있다. 특히, 피드백 회로는 가변 바이어스 전압을 발생시킬 수도 있어서, NMOS 트랜지스터가 더 큰 Vin 신호 진폭을 위해 더 큰 소스 전류를 제공하고 더 작은 Vin 신호 진폭을 위해 더 작은 소스 전류를 제공할 수 있게 한다. 이는 Vin 신호가 증가할 때 충전 속도를 개선시킬 수도 있다.
도 6 은 가변 바이어스 전압을 가진 고선형 고속 피크 검출 장치 (502) 에 대한 예시적인 설계의 도식화된 다이어그램을 도시한다. 피크 검출 장치 (502) 는 위에서 설명한 도 5 의 피크 검출 장치 (500) 에 커플링되어 있는 것처럼, NMOS 트랜지스터들 (512 및 522) , 커패시터 (516) , 전류원 (524) , 및 op-앰프 (526) 를 포함한다. 피크 검출 장치 (502) 는 고정 전류원 (518) , 피드백 회로 (520) , 및 저항 (522) 을 더 포함한다. 고정 전류원 (518) 은 도 5 의 가변 전류원 (514) 을 대신한다. 피드백 회로 (520) 는 노드 X 에 커플링된 입력부 및 저항 (522) 의 일단과 커플링된 출력부를 가진다. 저항 (522) 의 타단은 NMOS 트랜지스터 (512) 의 게이트와 커플링된다.
도 6 에 도시된 예시적인 설계에서, 피드백 회로 (520) 는 노드 X 에서 검출된 전압 (Vdet) 을 수신하고, 저항 (522) 을 경유하여 NMOS 트랜지스터 (512) 의 게이트에 가변 바이어스 전압 (Vbias) 을 제공한다. 바이어스 전압은 검출된 전압과 관련 (예를 들면, 비례) 이 있을 수도 있다. NMOS 트랜지스터 (512) 는 가변 바이어스 전압에 종속적인 가변 소스 전류 (Ivar_source) 를 제공한다. 특히, NMOS 트랜지스터 (512) 는 더 큰 바이어스 전압을 위해 더 큰 소스 전류를 제공하고 더 작은 바이어스 전압을 위해 더 작은 소스 전류를 제공한다. Vin 신호가 높아지는 경우, NMOS 트랜지스터 (512) 의 소스 전류가 커패시터 (516) 를 충전시키고, 검출되는 전압은 증가한다. 더 높게 검출된 전압은 바이어스 전압을 증가시키고, 그에 따라 더 큰 소스 전류를 흐르게 하여 충전 속도를 향상시키고 피크 검출 장치 (502) 로 하여금 Vin 신호의 급격한 증가를 포착할 수 있도록 한다. 반대로, Vin 신호가 낮아지면 NMOS 트랜지스터 (512) 의 소스 전류는 낮은 값으로 줄어든다. 커패시터 (516) 는 전류원 (518) 의 바이어스 전류에 의해 방전되고, 검출되는 전압은 줄어든다. 낮게 검출된 전압은 바이어스 전압을 감소시키고, 그에 따라 작은 소스 전류를 흐르게 한다. 따라서 가변 소스 전류는, 떨어지는 Vin 신호의 검출에 최소한으로 영향을 주면서, 피크 검출 장치 (502) 로 하여금 급격히 증가하는 Vin 신호를 더 정확하게 검출하도록 할 수도 있다.
피드백 회로 (520) 및 NMOS 트랜지스터 (512) 는 포지티브 피드백 루프 (530)을 형성함으로써, 특히 크고 빠른 Vin 신호에 대한 트랜스컨덕스/이득 및 NMOS 트랜지스터 (512) 의 소스 전류 양자를 모두 증가시킬 수 있다. 포지티브 피드백 루프는 NMOS 트랜지스터 (512) 의 게이트의 바이어스 전압을 부트스트래핑하여 NMOS 트랜지스터 (512) 로 하여금 Vin 신호가 증가함에 따라 더욱 많이 도통하도록 한다. 포지티브 피드백 루프는 RFout 신호의 RF 주파수에 관하여는 느리지만 RFout 신호의 엔빌로프 (envelope) 에 관하여는 빠른 루프 대역폭을 가질 수 있게 설계될 수도 있다. 예를 들면, RF 주파수는 수 기가헤르츠 (GHz) 가 될 수도 있고, RFout 신호의 엔빌로프 (envelope) 는 수 메가헤르츠 (MHz) 가 될 수도 있고, 포지티브 피드백 루프의 루프 대역폭은 수 MHz 가 될 수도 있다. 마찬가지로 포지티브 피드백 루프는 NMOS 트랜지스터 (512) 의 포화를 피하고 안정적인 응답을 보장하기 위해 1 보다 낮은 루프 이득 (예를 들면, 0.2 에서 0.5 의 루프 이득을 가지고) 으로 설계될 수도 있다.
도 7 은 가변 바이어스 전류 및 가변 바이어스 전압을 가진 고선형 고속 피크 검출 장치 (504) 에 대한 예시적인 설계의 도식화된 다이어그램을 도시한다. 피크 검출 장치 (504) 는 도 5 의 피크 검출 장치 (500) 내의 모든 회로 컴포넌트들을 모두 포함한다. 피크 검출 장치 (504) 는 위에서 설명한 도 6 의 피크 검출 장치 (502) 에 커플링되어 있는 것처럼, 피드백 회로 (520) 및 저항 (522) 을 더 포함한다.
피크 검출 장치 (504) 는 (ⅰ) 가변 소스 전류 (Ivar_source) 를 제공하기 위한 가변 전류원 (514) 및 (ⅱ) NMOS 트랜지스터 (512) 가 가변 소스 전류 (Ivar_source) 를 제공할 수 있도록 해주는 포지티브 피드백 루프의 사용으로 인해 개선된 충전 및 방전 속도를 제공할 수 있다. Vin 신호가 높아지는 경우, 더 큰 소스 전류 및 더 작은 바이어스 전류의 조합이 커패시터 (516) 를 더 빠르게 충전시킬 수 있도록 해준다. 반대로, Vin 신호가 낮아지는 경우, 더 작은 소스 전류 및 더 큰 바이어스 전류의 조합이 커패시터 (516) 를 더 빠르게 방전시킬 수 있도록 해준다.
도 5 및 도 7 의 가변 전류원 (514) 및 도 6 및 도 7 의 피드백 회로 (520) 는 다양한 방식으로 구현될 수도 있다. 전류원 (514) 및 피드백 회로 (520) 가 Vin 신호에 초과 부하를 발생시키지 않도록 구현되는 것이 바람직할 수도 있다.
도 8 은 가변 바이어스 전류 및 가변 바이어스 전압을 가진 고선형 고속 피크 검출 장치 (506) 에 대한 예시적인 설계의 도식화된 다이어그램을 도시한다. 피크 검출 장치 (506) 는 도 7 의 피크 검출 장치 (504) 내의 모든 회로 컴포넌트들을 포함한다. 피크 검출 장치 (506) 는 가변 전류원 (514) 의 예시적인 설계 및 피드백 회로 (520) 의 예시적인 설계를 포함한다.
가변 전류원 (514) 은 전압 분배기 (810) , 제어 트랜지스터 (816) , 및 전류 미러 (820) 을 포함한다. 전압 분배기 (810) 는 NMOS 트랜지스터 (512) 와 회로 접지 사이에 직렬로 커플링된 커패시터들 (812 및 814) 로 구현된다. 제어 트랜지스터 (816) 는 소스가 회로 접지에 커플링되고, 게이트가 커패시터들 (812 및 814) 사이의 공통 노드에 커플링되고, 드레인이 노드 A 에 커플링된 NMOS 트랜지스터로 구현된다. 저항 (818) 의 일단은 NMOS 트랜지스터 (816) 의 게이트와 커플링되고 타단은 바이어스 전압 (Vb) 을 수신한다.
전류 미러 (820) 는 NMOS 트랜지스터 (822, 824, 832 및 834) 및 전류원 (836) 으로 구현된다. NMOS 트랜지스터 (822 및 824) 는 적층으로 커플링되어 있다. NMOS 트랜지스터 (822) 는 회로 접지에 커플링된 소스 및 노드 A 에 커플링된 게이트를 가지고 있다. NMOS 트랜지스터 (824) 는 NMOS 트랜지스터 (822) 의 드레인에 커플링된 소스, 노드 B 에 커플링된 게이트, 및 노드 X 에 커플링된 드레인을 가지고 있다. NMOS 트랜지스터들 (832 및 834) 은 역시 적층으로 커플링되어 있다. NMOS 트랜지스터 (832) 는 회로 접지에 커플링된 소스와 노드 A 에 커플링된 게이트 및 드레인을 가지고 있다. NMOS 트랜지스터 (834) 는 NMOS 트랜지스터 (832) 의 드레인과 커플링된 소스 및 노드 B 에 커플링된 게이트 및 드레인을 가지고 있다. 전류원 (836) 은 Vdd 전원과 NMOS 트랜지스터 (834) 의 드레인 사이에 커플링되어 있다. NMOS 트랜지스터들 (832 및 834) 은 정류화된 1 의 크기를 가지고, NMOS 트랜지스터들 (822 및 824) 은 M 의 크기를 가지는데, M 은 1 이상이다. 전류원 (836) 은 Ibias/M 의 고정 전류를 제공한다.
피드백 회로 (520) 는 센싱 회로 (850), 전류 미러 (860), 및 전압 생성기 (870) 를 포함한다. 센싱 회로 (850) 는 NMOS 트랜지스터 (852) 및 저항 (854) 으로 구현된다. NMOS 트랜지스터 (852) 는 노드 X 에 커플링된 게이트 및 저항 (854) 일단에 커플링된 소스를 가지고 있다. 저항 (854) 의 타단은 회로 접지와 커플링되어 있다. 전류 미러 (860) 는 P-채널 메탈 옥사이드 반도체 (PMOS) 트랜지스터들 (862 및 864) 으로 구현되는데, 이들의 소스는 Vdd 전원과 커플링되어 있고 이들의 게이트는 서로 커플링되어 있다. PMOS 트랜지스터 (862) 의 게이트 및 드레인은 NMOS 트랜지스터 (852) 의 드레인과 커플링되어 있다. PMOS 트랜지스터 (864) 의 드레인은 노드 D 에 커플링되어 있다. 전압 생성기 (870) 는 NMOS 트랜지스터 (872) 와 전류원 (874) 으로 구현된다. NMOS 트랜지스터 (872) 는 회로 접지에 커플링된 소스 및 노드 D 에 커플링된 게이트 및 드레인을 가지고 있다. 전류원 (874) 은 Vdd 전원 및 노드 D 사이에 커플링되어 있다. 저항 (522) 은 노드 D 및 NMOS 트랜지스터 (512) 의 게이트 사이에 커플링되어 있다.
전류원 (514) 은 Vin 신호와 반대로 관련된 가변 바이어스 전류를 제공한다. 전류원 (514) 은 다음과 같이 동작한다. 커패시터들 (812 및 814) 은 Vin 신호의 다이나믹 컴포넌트를 위한 전압 분배기로서 동작한다. 커패시터 (812) 는 Vin 신호를 수신하고, 커패시터 (814) 는 NMOS 트랜지스터 (816) 의 게이트에 제어 신호를 제공한다. 제어 신호는 Vin 신호의 감쇠된 형태이다.
Vin 신호가 높아지면, NMOS 트랜지스터 (816) 는 턴온되고 NMOS 트랜지스터들 (822 및 832) 의 게이트 전압을 낮춘다. 이는 Vin 신호가 피크에 도달하는 경우에 트랜지스터들 (822 및 824) 을 경유하는 바이어스 전류를 떨어뜨리고 0 에 수렴하게 만드는 원인이 된다. 이 경우 오히려 NMOS 트랜지스터 (512) 의 소스 전류가 커패시터 (516) 를 충전시키는 데에 사용될 수 있으므로 작은 바이어스 전류가 바람직하다. NMOS 트랜지스터 (822) 와 비슷한 방식으로 NMOS 트랜지스터 (832) 가 턴오프되기 때문에 전류원 (836) 의 고정 전류는 NMOS 트랜지스터들 (834 및 816) 을 통과한다.
반대로, Vin 신호가 낮아지면, NMOS 트랜지스터 (816) 는 턴오프되고, 전류원 (836) 으로부터 나온 고정 전류는 NMOS 트랜지스터들 (832 및 834) 을 통과하여 흐른다. 빠른 응답을 얻기 위해, NMOS 트랜지스터 (816) 은 완전히 턴오프되지 않고 약간의 누설 전류, 예를 들면, 1 에서 2 마이크로암페어 (μA) 를 흐르게 한다. NMOS 트랜지스터들 (822 및 832) 은 전류 미러 (820) 의 일부분이다. NMOS 트랜지스터 (822) 는 NMOS 트랜지스터 (832) 를 통과하는 Ibias/M 의 전류 및 NMOS 트랜지스터들 (822 및 832) 사이의 비율 M:1 에 의해 Ibias 의 전류를 제공한다. NMOS 트랜지스터들 (824 및 834) 은 캐스코드 트랜지스터들처럼 동작하는데, 전류 미러 정확도를 개선시키고 NMOS 트랜지스터 (824) 의 드레인에서의 높은 출력 임피던스를 제공한다. NMOS 트랜지스터들 (822 및 824) 을 통과하는 바이어스 전류는 커패시터 (516) 를 방전시킨다.
NMOS 트랜지스터 (816) 는 Vin 신호의 로딩 (loading) 을 줄이기 위해 작은 크기로 설계될 수도 있다. 커패시터들 (812 및 814) 의 커패시턴스는 NMOS 트랜지스터 (816) 가 기대되는 Vin 신호의 전압의 범위에서, 거의 선형 범위에서 동작하도록 선택될 수도 있다. 일 예시적인 설계에서, 커패시터 (814) 는 커패시터 (812) 의 커패시턴스보다 3 에서 4 배 정도 큰 커패시턴스를 가질 수도 있고, NMOS 트랜지스터 (816) 에 제공되는 제어 신호는 Vin 신호의 4 분의 1 에서 5 분의 1 사이 정도가 될 수도 있다. 일반적으로, (ⅰ) 높은 Vin 신호가 MOS 트랜지스터 (816) 를 완전히 턴온하게 하고 (그러나 포화시키지 않도록) (ⅱ) 낮은 Vin 신호가 NMOS 트랜지스터 (816) 을 턴오프되게 하도록 (그러나 완전히 차단시키지 않도록), 커패시턴스의 값들은 선택될 수도 있다.
Vin 신호가 높을 때 NMOS 트랜지스터들 (822 및 824) 은 작은 바이어스 전류 (Ibias 의 0 에서 10% 가 될 수도 있는) 를 제공할 수도 있고, Vin 신호가 낮을 때 큰 바이어스 전류 (Ibias 의 100% 가 될 수도 있는) 를 제공할 수도 있다. NMOS 트랜지스터들 (822 및 824) 은 Vin 신호가 높을 때 완전히 차단되지 않도록 동작할 수도 있어서, Vin 신호가 낮게 갈 때 이들 NMOS 트랜지스터들이 더 빨리 턴온될 수 있다. Vin 신호가 높은 경우 작은 바이어스 전류는 커패시터 (516) 의 충전에 최소한으로 영향을 줄 수도 있다. 큰 바이어스 전류는, 커패시터 (516) 의 요구되는 방전 속도 및 검출된 전압에서 요구되는 리플을 얻기 위해 임의의 적합한 값으로 설정될 수도 있다. 충전 전류 및 방전 전류는 피크 검출 장치 (506) 에서 독립적으로 설정될 수도 있다.
피드백 회로 (520) 는 Vin 신호의 엔빌로프 (envelope) 가 높은 경우, NMOS 트랜지스터 (512) 의 소스 전류를 증가시킨다. 피드백 회로 (520) 은 다음과 같이 동작한다. NMOS 트랜지스터 (852) 및 저항 (854) 은 노드 X 의 전압을 센싱하는 센싱 회로와 같이 동작하는데, 이는 Vin 신호의 엔빌로프 (envelope) 를 따른다. NMOS 트랜지스터 (852) 는 소스 팔로워이고, 저항 (854) 은 NMOS 트랜지스터 (852) 의 소스 전압을 전류로 전환시킨다. 노드 X 에서 검출된 전압이 증가하는 경우, MOS 트랜지스터들 (862 및 862) 을 통과하는 센싱된 전류 (Isensed) 는 증가한다. PMOS 트랜지스터들 (862 및 864) 은 전류 미러로 커플링되고, PMOS 트랜지스터 (864) 를 통과하는 미러된 전류 (Imirrored) 는 PMOS 트랜지스터 (862) 를 통과하는 센싱된 전류에 비례한다. NMOS 트랜지스터 (872) 는 IC 프로세스, 전원 전압, 및 온도 (PVT) 의 변화를 추적할 수 있는 저항으로 동작한다. PMOS 트랜지스터 (864) 의 가변하는 미러된 전류, 및 전류원 (874) 의 고정된 기준 전류는 NMOS 트랜지스터 (872) 를 통과한다. 바이어스 전압 (Vbias) 은 (ⅰ) 고정된 기준 전류에 의해 제공된, 고정된 요소 및 (ⅱ) 가변하는 미러된 전류에 비례하여 변화하는, 가변하는 요소를 포함한다. PMOS 트랜지스터 (864) 를 통과하는 미러된 전류가 높을수록 바이어스 전압은 높아지는데, 이는 NMOS 트랜지스터 (512) 의 소스 전류뿐만 아니라 트랜스컨덕스/이득 또한 증가시킨다. 반대로, 노드 X 에서 검출된 전압이 감소하면, 센싱된 전류는 감소하고, 미러된 전류도 감소하고, 바이어스 전압도 감소한다. 더 낮은 바이어스 전압은 NMOS 트랜지스터 (512) 의 소스 전류뿐만 아니라 트랜스컨덕스 또한 감소시킨다.
도 8 은 가변 전류원 (514) 및 피드백 회로 (520) 의 예시적인 설계를 도시한다. 전류원 (514) 은 RF 주파수를 갖는 Vin 신호에서 동작하고, Vin 신호를 최소한으로 로딩할 동안 충분히 빨라야 한다. 피드백 회로 (520) 는 더 낮은 주파수에서 Vin 신호의 엔빌로프 (envelope) 로 동작하고 스테이블 해야 한다. 전류원 (514) 및 피드백 회로 (520) 역시 다른 방식으로 구현될 수도 있다. 예를 들면, 피드백 회로 (520) 는 검출된 신호 대신 Vout 신호를 수신할 수도 있다.
도 9 는 도 8 의 피크 검출 장치 (506) 내의 다양한 신호들의 플롯을 도시한다. 도 9 에서, 수평축은 시간을 나타내고, 수직축은 전압 (V) 또는 전류 (A) 를 나타낸다. 도 9 는 Vin 신호의 플롯 (912), 전류원 (514) 으로부터 나오는 가변 바이어스 전류의 플롯 (914), NMOS 트랜지스터 (512) 로부터 나오는 소스 전류의 플롯 (916), 및 커패시터 (516) 를 위한 충전 전류의 플롯 (918) 을 도시한다. 도 9 에 도시된 것처럼, Vin 신호가 높아지면, 바이어스 전류는 감소, 소스 전류는 증가, 그리고 충전 전류는 증가한다. 반대로, Vin 신호가 낮아지면, 바이어스 전류는 증가, 소스 전류는 감소, 그리고 충전 전류는 음이 된다. 도 9 의 전류들은 스케일로 도시되지 않았다. 피크 바이어스 전류는 피크 소스 전류의 일부분일 수도 있다.
도 10 은 본원에서 설명된 서로 다른 피크 검출 장치들의 피크 검출 에러를 나타낸 플롯을 도시한다. 도 10 에서, 수평축은 RFin 신호의 송신 전력을 dBm 의 단위로 나타낸다. 수직축은 피크 검출 에러를 나타내는데, 이는 피크 검출 장치로부터 나오는 Vout 신호와 피크 검출 장치로 제공되는 피크 Vin 신호 사이의 에러를 나타낸다. 플롯 (1012) 은 도 3 의 피크 검출 장치 (300) 의 피크 검출 에러를 도시하는데, 이는 고정 바이어스 전류 및 고정 바이어스 전압을 가진다. 플롯 (1014) 은 도 5 의 피크 검출 장치 (500) 의 피크 검출 에러를 도시하는데, 이는 가변 바이어스 전류 및 고정 바이어스 전압을 가진다. 플롯 (1016) 은 도 7 의 피크 검출 장치 (504) 의 피크 검출 에러를 도시하는데, 이는 가변 바이어스 전류 및 가변 바이어스 전압을 가진다. 도 10 에서 도시된 것처럼, 피크 검출 에러는 본원에서 설명된 가변 바이어스 전류 및 가변 바이어스 전압의 사용으로 상당히 줄어들 수도 있다.
본원에서 설명된 고선형 고속 피크 검출 장치는 여러가지 장점들을 제공할 수도 있다. 첫째로, 피크 검출 장치는 가변 바이어스 전류를 통해 더 나은 정확성을 가질 수도 있다. 둘째로, 피크 검출 장치는 포지티브 피드백에 의해 제공된 가변 바이어스 전류 및 가변 바이어스 전압을 통해 더 나은 선형성을 가질 수도 있다. 셋째로, 피크 검출 장치는 매우 날카로운 전압 피크들을 캡쳐할 수 있는, 향상된 성능을 가질 수도 있다. 넷째, 피크 검출 장치는 PVT 의 변화로 인해 낮은 민감도를 가질 수도 있다. 피크 검출 장치는 이외에도 다른 장점들을 가질 수도 있다.
예시적인 설계에서, 장치 (예를 들면, 집적 회로, 무선 장치 등) 는 입력 신호를 수신하고, 출력 신호를 제공하고, 적응적 바이어스를 가질 수도 있는 피크 검출 장치를 포함할 수도 있다. 피크 검출 장치는 트랜지스터 및 커패시터를 포함할 수도 있다. 트랜지스터는 입력 신호를 수신하고, 소스 전류를 제공하고, 적응적 바이어스를 가질 수도 있다. 커패시터는, 예를 들면 입력 신호가 높은 경우, 트랜지스터에 커플링될 수도 있고 소스 전류에 의해 충전될 수도 있다. 예시적인 설계에서, 트랜지스터는, 예를 들면 도 5, 도 7 및 도 8 에 도시된 것처럼, 입력 신호의 피드포워드에 기초하여 생성된 적응적 바이어스 전류를 가질 수도 있다. 다른 예시적인 설계에서, 트랜지스터는, 예를 들면 도 6, 도 7 및 도 8 에 도시된 것처럼, 커패시터로부터 검출된 신호의 피드백에 기초하여 생성된 적응적 바이어스 전압를 가질 수도 있다. 또 다른 예시적인 설계에서, 트랜지스터는 (ⅰ) 입력 신호의 피드포워드에 기초하여 생성된 적응적 바이어스 전류 및 (ⅱ) 예를 들면, 도 7 및 8 에 도시된 것처럼, 커패시터로부터 검출된 신호의 피드백에 기초하여 생성된 적응적 바이어스 전압을 가질 수도 있다.
다른 예시적인 설계에서, 장치는 입력 신호를 수신하고, 출력 신호를 제공하고, 가변 바이어스 전류를 가질 수도 있는 피크 검출 장치를 포함한다. 피크 검출 장치는, 예를 들면 도 5 에 도시된 것처럼, 제 1 트랜지스터, 가변 전류원, 및 커패시터를 포함할 수도 있다. 제 1 트랜지스터 (예를 들면, 도 5 의 NMOS 트랜지스터 (512)) 는 입력 신호를 수신하고 소스 전류를 제공할 수도 있다. 가변 전류원 (예를 들면, 전류원 (514)) 은 제 1 트랜지스터에 커플링될 수도 있고, 입력 신호를 수신할 수도 있고, 입력 신호에 기초하여 가변 바이어스 전류를 제공할 수도 있다. 가변 전류원은 입력 신호가 높을 때 낮은 바이어스 전류를 제공할 수도 있고, 입력 신호가 낮을 때 높은 바이어스 전류를 제공할 수도 있다. 커패시터 (예를 들면, 커패시터 (516)) 는 제 1 트랜지스터 및 가변 전류원에 커플링될 수도 있고, 입력 신호가 높을 때 소스 전류에 의해 충전될 수도 있고, 입력 신호가 낮을 때 가변 바이어스 전류에 의해 방전될 수도 있다.
예시적인 설계에서, 가변 전류원은 전류 미러 및 제 2 트랜지스터를 포함할 수도 있다. 전류 미러 (예를 들면, 도 8 의 전류 미러 (820)) 는 가변 바이어스 전류를 포함할 수도 있고, 도 8 의 NMOS 트랜지스터들 (822 및 832) 에 의해 형성될 수도 있다. 전류 미러는 입력 신호가 낮을 때 인에이블 (enabled) 될 수도 있고 입력 신호가 높을 때 디스에이블 (disabled) 될 수도 있다. 제 2 트랜지스터 (예를 들면, NMOS 트랜지스터 (816)) 는 전류 미러에 커플링될 수도 있고, 입력 신호에 기초하여 전류 미러를 인에이블 (enable) 또는 디스에이블 (disable) 시킬 수도 있다. 제 2 트랜지스터는 입력 신호의 로딩을 줄이기 위해 제 1 트랜지스터보다 더 작은 크기를 가질 수도 있다. 제 2 트랜지스터는 입력 신호에 기초하여 생성된 제어 신호를 수신할 수도 있고, 제 3 트랜지스터 (예를 들면, NMOS 트랜지스터 (822)) 를 제어할 수도 있다. 제 3 트랜지스터는 입력 신호가 낮을 때 높은 바이어스 전류를 제공할 수도 있고, 입력 신호가 높을 때 낮은 바이어스 전류를 제공할 수도 있다. 전압 분배기 (예를 들면, 전압 분배기 (810)) 는 입력 신호를 수신하고 제 2 트랜지스터에 제어 신호를 제공할 수도 있다. 제어 신호는 입력 신호의 일부분일 수도 있고, 제 2 트랜지스터에 의한 입력 신호의 클리핑 (clipping) 뿐만 아니라 제 2 트랜지스터의 완전한 꺼짐을 피하게 할 수도 있다.
다른 예시적인 설계에서, 장치는 입력 신호를 수신하고, 출력 신호를 제공하고, 가변 바이어스 전압을 가지는 피크 검출 장치를 포함할 수도 있다. 피크 검출 장치는, 예를 들면 도 6 에 도시된 것처럼, 제 1 트랜지스터, 커패시터, 피드백 회로를 포함할 수도 있다. 제 1 트랜지스터 (예를 들면, 도 6 의 NMOS 트랜지스터 (512)) 는 입력 신호를 수신하고 소스 전류를 제공할 수도 있다. 커패시터 (예를 들면, 커패시터 (516)) 는 제 1 트랜지스터에 커플링될 수도 있고 입력 신호가 높을 때 소스 전류에 의해 충전될 수도 있다. 피드백 회로 (예를 들면, 피드백 회로 (520)) 는 제 1 트랜지스터에 커플링될 수도 있고, 입력 신호의 엔빌로프 (envelope) 를 나타내는 검출된 신호를 수신할 수도 있고, 제 1 트랜지스터를 위한 가변 바이어스 전압을 제공할 수도 있다. 피드백 회로는 입력 신호의 엔빌로프 (envelope) 가 높을 때 더 큰 바이어스 전압을 제공할 수도 있고, 입력 신호의 엔빌로프 (envelope) 가 낮을 때더 낮은 바이어스 전압을 제공할 수도 있다. 제 1 트랜지스터는 더 높은 바이어스 전압을 가져 더 높은 소스 전류를 제공할 수도 있고, 더 낮은 바이어스 전압을 가져 더 낮은 소스 전류를 제공할 수도 있다.
피드백 회로 및 제 1 트랜지스터는 포지티브 피드백 루프로 커플링될 수도 있다. 포지티브 피드백 루프는 안정성 및 입력 신호의 중심주파수보다 낮은 루프 대역폭을 보장하기 위해, 1 보다 낮은 루프 이득을 가질 수도 있다.
예시적인 설계에서, 피드백 회로는 센싱 회로, 전류 미러, 및 전압 생성기를 포함할 수도 있다. 센싱 회로 (예를 들면, 센싱 회로 (850)) 는 제 1 트랜지스터에 커플링될 수도 있고, 제 1 트랜지스터의 소스 전압을 센싱할 수도 있고, 소스 전압에 기초하여 센싱된 전류를 제공할 수도 있다. 전류 미러 (예를 들면, 전류 미러 (860)) 는 센싱 전류에 커플링될 수도 있고, 센싱된 전류를 수신할 수도 있고, 미러된 전류를 제공할 수도 있다. 전압 생성기 (예를 들면, 전압 생성기 (870)) 는 전류 미러에 커플링될 수도 있고, 미러된 전류에 기초하여 제 1 트랜지스터를 위한 가변 바이어스 전압을 생성할 수도 있다.
예시적인 설계에서, 센싱 회로는 제 2 트랜지스터 및 저항을 포함할 수도 있다. 제 2 트랜지스터 (예를 들면, 도 8 의 NMOS 트랜지스터 (852)) 는 제 1 트랜지스터에 커플링될 수도 있고, 제 1 트랜지스터의 소스 전압을 수신할 수도 있다. 저항 (예를 들면, 저항 (854)) 은 제 2 트랜지스터에 커플링될 수도 있고, 제 2 트랜지스터의 소스 전압을 센싱된 전류로 전환할 수도 있다. 예시적인 설계에서, 전압 생성기는 전류원 및 제 3 트랜지스터를 포함할 수도 있다. 전류원 (예를 들면, 전류원 (874)) 은 기준 전류를 제공할 수도 있다. 제 3 트랜지스터 (예를 들면, NMOS 트랜지스터 (872)) 는 저항으로 동작할 수도 있고, 미러된 전류 및 기준 전류를 수신할 수도 있고, 가변 바이어스 전압을 제공할 수도 있다.
또 다른 예시적인 설계에서, 장치는, 입력 신호를 수신하고, 출력 신호를 제공하고, 가변 바이어스 전류 및 가변 바이어스 전압을 가질 수도 있는 피크 검출 장치를 포함할 수도 있다. 피크 검출 장치는, 예를 들면 도 7 에 도시된 것처럼, 제 1 트랜지스터, 가변 전류원, 커패시터, 및 피드백 회로를 포함할 수도 있다. 제 1 트랜지스터 (예를 들면, 도 7 의 NMOS 트랜지스터 (512)) 입력 신호를 수신하고 소스 전류를 제공할 수도 있다. 가변 전류원 (예를 들면, 전류원 (514)) 은 제 1 트랜지스터에 커플링될 수도 있고, 입력 신호를 수신할 수도 있고, 입력 신호에 기초하여 가변 바이어스 전류를 제공할 수도 있다. 커패시터 (예를 들면, 커패시터 (516)) 는 제 1 트랜지스터 및 가변 전류원에 커플링될 수도 있고, 입력 신호가 높을 때 소스 전류에 의해 충전될 수도 있고, 입력 신호가 낮을 때 가변 바이어스 전류에 의해 방전될 수도 있다. 피드백 회로는 제 1 트랜지스터에 커플링될 수도 있고, 입력 신호의 엔빌로프 (envelope) 를 나타내는 검출된 신호를 수신할 수도 있고, 제 1 트랜지스터를 위해 가변 바이어스 전압을 제공할 수도 있다.
가변 전류원은 입력 신호가 높을 때 낮은 바이어스 전류를 제공할 수도 있고, 입력 신호가 낮을 때 높은 바이어스 전류를 제공할 수도 있다. 이는 충전 성능을 개선시킬 수도 있다. 피드백 회로 (예를 들면, 피드백 회로 (520)) 는 입력 신호의 엔빌로프 (envelope) 가 높을 때 더 높은 바이어스 전압을 제공할 수도 있고, 입력 신호의 엔빌로프 (envelope) 가 낮을 때 더 낮은 바이어스 전압을 제공할 수도 있다. 제 1 트랜지스터는 더 높은 바이어스 전압으로 더 높은 소스 전류를 제공할 수도 있고, 더 낮은 바이어스 전압으로 더 낮은 소스 전류를 제공할 수도 있다. 이는 역시 충전 성능을 개선시킬 수도 있다.
예시적인 설계에서, 가변 전류원은 전류 미러 및 제 2 트랜지스터를 포함할 수도 있다. 전류 미러 (예를 들면, 도 8 의 전류 미러 (820)) 는 가변 바이어스 전류를 제공할 수도 있다. 제 2 트랜지스터 (예를 들면, NMOS 트랜지스터 (816)) 는 전류 미러에 커플링될 수도 있고, 입력 신호가 낮을 때 전류 미러를 인에이블 (enable) 시킬 수도 있고, 입력 신호가 높을 때 전류 미러를 디스에이블 (disable) 시킬 수도 있다.
예시적인 설계에서, 피드백 회로는 센싱 회로 및 전압 생성기를 포함할 수도 있다. 센싱 회로 (예를 들면, 센싱 회로 (850)) 는 제 1 트랜지스터에 커플링될 수도 있고, 제 1 트랜지스터의 소스 전압을 센싱할 수도 있고, 소스 전압에 기초하여 센싱된 전류를 제공할 수도 있다. 전압 생성기 (예를 들면, 전압 생성기 (870)) 는 센싱된 전류에 기초하여 제 1 트랜지스터를 위해 가변 바이어스 전압을 생성할 수도 있다.
도 11 은 피크 검출 수행을 위한 프로세스 (1100) 의 예시적인 설계를 도시한다. 커패시터를 충전시키기 위한 소스 전류는 입력 신호에 기초하여 생성될 수도 있다 (블록 (1112)). 커패시터를 방전시키기 위한 가변 바이어스 전류는 입력 신호에 기초하여 생성될 수도 있다 (블록 (1114)). 가변 바이어스 전류는 입력 신호가 높을 때 낮을 수도 있고, 입력 신호가 낮을 때 높을 수도 있다. 출력 신호는 커패시터로부터 검출된 신호에 기초하여 생성될 수도 있고, 입력 신호의 피크를 나타낼 수도 있다 (블록 (1116)). 가변 바이어스 전압은 검출된 신호에 기초하여 생성될 수도 있다 (블록 (1118)). 소스 전류는 가변 바이어스 전압에 기초하여 생성될 수도 있고, 가변 진폭을 가질 수도 있다. 소스 전류는 검출된 신호가 높을 때 높을 수도 있고, 검출된 신호가 낮을 때 낮을 수도 있다.
본원에서 설명된 고선형 고속 피크 검출 장치는 IC, 아날로그 IC, RFIC, 믹스된-신호 IC, ASIC, 인쇄회로기판 (PCB), 전자 장치 등 에서 구현될 수도 있다. 피크 검출 장치 또한 상보적 메탈 옥사이드 반도체 (CMOS), NMOS, PMOS, 바이폴라 접합 트랜지스터 (BJT), 바이폴라-CMOS (BiCMOS), 실리콘 게르마늄 (SiBe), 갈륨 비소 (GaAs) 등과 같은 다양한 IC 프로세스 기술들로 제조될 수도 있다.
본원에서 설명된 고선형 고속 피크 검출 장치를 구현하는 장치는 독립된 장치일 수도 있고, 더 큰 장치의 일부일 수도 있다. 장치는 (ⅰ) 독립된 IC, (ⅱ) 데이터 및/또는 명령을 저장하기 위한 메모리 ICs 를 포함할 수도 있는 하나 이상의 ICs 세트, (ⅲ) RF 수신기와 같은 RFIC 또는 RF 송신기/수신기 (RTR), (ⅳ) 이동국 모뎀 (MSM) 과 같은 ASIC, (ⅴ) 다른 장치들에 내장된 모듈, (ⅵ) 수신기, 휴대 전화, 무선 장치, 단말기, 또는 이동형 장치, (ⅶ) 등등 일 수도 있다.
하나 이상의 예시적인 설계에서, 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수도 있다. 소프트웨어로 구현되는 경우, 이 기능들은 하나 이상의 명령 또는 코드로 컴퓨터-판독가능 매체 상에 저장되거나 컴퓨터-판독가능 매체를 통해 송신될 수도 있다. 컴퓨터-판독가능 매체는 컴퓨터 프로그램을 한 장소에서 다른 곳으로 전송하는 것을 용이하게 하는 임의의 매체를 포함하는, 컴퓨터 저장 매체 및 통신 매체를 모두 포함한다. 저장 매체는 컴퓨터에 의해 액세스될 수 있는 임의의 이용가능한 매체일 수도 있다. 한정적이 아닌 예시로서, 이러한 컴퓨터-판독가능 매체는 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 저장 디스크, 자기 저장 디스크 또는 다른 자기 저장 장치들, 또는 컴퓨터에 의해 액세스될 수 있고 명령 또는 데이터 구조들의 형태로 소망된 프로그램 코드를 운반하거나 저장하기 위해 사용될 수 있는, 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 연결이 적절하게 컴퓨터-판독가능 매체로 불린다. 예를 들어, 소프트웨어가 동축 케이블, 광섬유 케이블, 트위스티드 페어, 디지털 가입자 회선 (DSL), 또는 적외선, 라디오, 마이크로파와 같은 무선 기술들을 이용하여 웹사이트, 서버, 또는 다른 원격 소스로부터 송신되는 경우, 이 동축 케이블, 광섬유 케이블, 트위스티드 페어, DSL, 또는 적외선, 라디오, 마이크로파와 같은 무선 기술들은 매체의 정의에 포함된다. 본원에서 사용된 디스크라는 표현은, 콤팩트 디스크 (CD), 레이저 디스크, 광학 디스크, DVD, 플로피 디스크 및 블루레이 디스크를 포함하는데, 디스크 (disk ) 가 데이터를 자기적으로 재생한다면, 디스크 (disc ) 는 레이저를 이용해 데이터를 광학적으로 재생한다. 위에서 언급된 조합들 역시 컴퓨터-판독가능 매체의 범위에 포함된다.
상기의 본 개시의 설명은 당업자가 본 개시를 만들고 사용하는 것을 가능하게 하기 위하여 제공된다. 본 개시에 대한 다양한 변형이 당업자에게 쉽게 명백할 것이고, 여기에 정의된 일반적인 원리들은 본 개시의 범위를 벗어나지 않고 다른 변화들에 적용될 수도 있다. 그러므로, 본 개시는 여기에 설명된 예들 및 설계들로 한정되는 것을 의도하는 것이 아니고, 본원에 개시된 원리 및 신규한 특성들과 일관되는 가장 넓은 범위와 일치되도록 의도된다.

Claims (31)

  1. 입력 신호를 수신하고 출력 신호를 제공하는 피크 검출 장치를 포함하고,
    상기 피크 검출 장치는,
    상기 입력 신호를 수신하고 소스 전류를 제공하는 트랜지스터로서, 상기 트랜지스터는 적응적 바이어스를 가진, 상기 트랜지스터, 및
    상기 트랜지스터와 커플링되고, 상기 소스 전류에 의해 충전되는 커패시터를 포함하는, 장치.
  2. 제 1 항에 있어서,
    상기 트랜지스터는 상기 입력 신호의 피드포워드에 기초하여 생성된 적응적 바이어스 전류를 가진, 장치.
  3. 제 1 항에 있어서,
    상기 트랜지스터는 상기 커패시터로부터 검출된 신호의 피드백에 기초하여 생성된 적응적 바이어스 전압을 가진, 장치.
  4. 제 1 항에 있어서,
    상기 트랜지스터는 상기 입력 신호의 피드포워드에 기초하여 생성된 적응적 바이어스 전류를 가지고 상기 커패시터로부터 검출된 신호의 피드백에 기초하여 생성된 적응적 바이어스 전압을 가진, 장치.
  5. 입력 신호를 수신하고 출력 신호를 제공하는 피크 검출 장치를 포함하고,
    상기 피크 검출 장치는,
    입력 신호를 수신하고 소스 전류를 제공하는 제 1 트랜지스터,
    상기 제 1 트랜지스터와 커플링되고 상기 입력 신호를 수신하고 상기 입력 신호에 기초하여 가변 바이어스 전류를 제공하는 가변 전류원, 및
    상기 제 1 트랜지스터 및 상기 가변 전류원에 커플링된 커패시터로서, 상기 커패시터는 상기 입력 신호가 높을 때 상기 소스 전류에 의해 충전되고 상기 입력 신호가 낮을 때 상기 가변 바이어스 전류에 의해 방전되는, 상기 커패시터를 포함하는, 장치.
  6. 제 5 항에 있어서,
    상기 가변 전류원은 상기 입력 신호가 높을 때 낮은 바이어스 전류를 제공하고 상기 입력 신호가 낮을 때 높은 바이어스 전류를 제공하는, 장치.
  7. 제 5 항에 있어서,
    상기 가변 전류원은 상기 가변 바이어스 전류를 제공하는 전류 미러를 포함하고,
    상기 전류 미러는 상기 입력 신호가 낮을 때 인에이블되고 상기 입력 신호가 높을 때 디스에이블되는, 장치.
  8. 제 7 항에 있어서,
    상기 가변 전류원은 상기 전류 미러에 커플링되어 상기 입력 신호에 기초하여 상기 전류 미러를 인에이블 또는 디스에이블 하는 제 2 트랜지스터를 더 포함하는, 장치.
  9. 제 5 항에 있어서,
    상기 가변 전류원은,
    상기 입력 신호에 기초하여 생성된 제어 신호를 수신하는 제 2 트랜지스터, 및
    상기 제 2 트랜지스터에 커플링되어 가변 바이어스 전류를 제공하는 제 3 트랜지스터를 포함하고,
    상기 제 3 트랜지스터는 상기 제 2 트랜지스터에 의해 제어되는, 장치.
  10. 제 9 항에 있어서,
    상기 제 2 트랜지스터는 상기 제 1 트랜지스터보다 크기가 작은, 장치.
  11. 제 9 항에 있어서,
    상기 제 3 트랜지스터는 상기 입력 신호가 높을 때 완전히 턴오프되지 않고 낮은 바이어스 전류를 제공하는, 장치.
  12. 제 9 항에 있어서,
    상기 가변 전류원은 상기 입력 신호를 수신하여 상기 제 2 트랜지스터에 상기 제어 신호를 제공하는 전압 분배기를 더 포함하고,
    상기 제어 신호는 상기 입력 신호의 일부이고 상기 제 2 트랜지스터의 완전한 턴오프를 방지하는, 장치.
  13. 입력 신호를 수신하고 출력 신호를 제공하는 피크 검출 장치를 포함하고,
    상기 피크 검출 장치는,
    입력 신호를 수신하고 소스 전류를 제공하는 제 1 트랜지스터,
    상기 제 1 트랜지스터에 커플링되어, 상기 입력 신호가 높을 때 상기 소스 전류에 의해 충전되는 커패시터, 및
    상기 제 1 트랜지스터에 커플링되어 상기 입력 신호의 엔빌로프 (envelope) 를 나타내는 검출 신호를 수신하고 상기 제 1 트랜지스터에 가변 바이어스 전압을 제공하는 피드백 회로를 포함하는, 장치.
  14. 제 13 항에 있어서,
    상기 피드백 회로는 상기 입력 신호의 엔빌로프 (envelope) 가 높을 때 높은 바이어스 전압을 제공하고 상기 입력 신호의 엔빌로프 (envelope) 가 낮을 때 낮은 바이어스 전압을 제공하고,
    상기 제 1 트랜지스터는 상기 높은 바이어스 전압에 의해 높은 소스 전류를 제공하고 상기 낮은 바이어스 전압에 의해 낮은 소스 전류를 제공하는, 장치.
  15. 제 13 항에 있어서,
    상기 피드백 회로와 상기 제 1 트랜지스터가 포지티브 피드백 루프로 커플링된, 장치.
  16. 제 15 항에 있어서,
    상기 포지티브 피드백 루프는 1 보다 낮은 루프 이득을 가지고 상기 입력 신호의 중심 주파수보다 낮은 루프 대역폭을 가진, 장치.
  17. 제 13 항에 있어서,
    상기 피드백 회로는,
    상기 제 1 트랜지스터에 커플링되어 상기 제 1 트랜지스터의 소스 전압을 센싱하고 상기 소스 전압에 기초하여 센싱된 전류를 제공하는 센싱 회로, 및
    상기 센싱된 전류에 기초하여 상기 제 1 트랜지스터에 대한 상기 가변 바이어스 전압을 생성하는 전압 생성기를 포함하는, 장치.
  18. 제 17 항에 있어서,
    상기 센싱 회로는,
    상기 제 1 트랜지스터에 커플링되어 상기 제 1 트랜지스터의 소스 전압을 수신하는 제 2 트랜지스터, 및
    상기 제 2 트랜지스터에 커플링되어 상기 제 2 트랜지스터의 소스 전압을 상기 센싱된 전류로 변환시키는 저항을 포함하는, 장치.
  19. 제 17 항에 있어서,
    상기 피드백 회로는 상기 센싱 전류에 커플링되어 상기 센싱된 전류를 수신하고 미러된 전류를 제공하는 전류 미러를 더 포함하고,
    상기 전압 생성기는 상기 전류 미러에 커플링되고 미러된 전류에 기초하여 가변 바이어스 전압을 생성하는, 장치.
  20. 제 19 항에 있어서,
    상기 전압 생성기는,
    기준 전류 (reference current) 를 제공하는 전류원, 및
    저항으로서 동작되고 상기 미러된 전류와 상기 기준 전류 (reference current) 를 수신하고 상기 가변 바이어스 전압을 제공하는 제 2 트랜지스터를 포함하는, 장치.
  21. 입력 신호를 수신하고 출력 신호를 제공하는 피크 검출 장치를 포함하고,
    상기 피크 검출 장치는,
    입력 신호를 수신하고 소스 전류를 제공하는 제 1 트랜지스터,
    상기 제 1 트랜지스터와 커플링되어 상기 입력 신호를 수신하고 상기 입력 신호에 기초하여 가변 바이어스 전류를 제공하는 가변 전류원,
    상기 제 1 트랜지스터 및 상기 가변 전류원에 커플링되어 상기 입력 신호가 높을 때 상기 소스 전류에 의해 충전되고 상기 입력 신호가 낮을 때 상기 가변 바이어스 전류에 의해 방전되는 커패시터, 및
    상기 제 1 트랜지스터에 커플링되어 상기 입력 신호의 엔빌로프 (envelope) 를 나타내는 검출 신호를 수신하고 상기 제 1 트랜지스터에 가변 바이어스 전압을 제공하는 피드백 회로를 포함하는, 장치.
  22. 제 21 항에 있어서,
    상기 가변 전류원은 상기 입력 신호가 높을 때 낮은 바이어스 전류를 제공하고 상기 입력 신호가 낮을 때 높은 바이어스 전류를 제공하는, 장치.
  23. 제 21 항에 있어서,
    상기 피드백 회로는 상기 입력 신호의 엔빌로프 (envelope) 가 높을 때 높은 바이어스 전압을 제공하고 상기 입력 신호의 엔빌로프 (envelope) 가 낮을 때 낮은 바이어스 전압을 제공하고,
    상기 제 1 트랜지스터는 상기 높은 바이어스 전압에 의해 높은 소스 전류를 제공하고 상기 낮은 바이어스 전압에 의해 낮은 소스 전류를 제공하는, 장치.
  24. 제 21 항에 있어서,
    상기 가변 전류원은,
    상기 가변 바이어스 전류를 제공하는 전류 미러, 및
    상기 전류 미러에 커플링되어 상기 입력 신호가 낮을 때 상기 전류 미러를 인에이블하고 상기 입력 신호가 높을 때 상기 전류 미러를 디스에이블하는 제 2 트랜지스터를 포함하는, 장치.
  25. 제 21 항에 있어서,
    상기 피드백 회로는,
    상기 제 1 트랜지스터에 커플링되어 상기 제 1 트랜지스터의 소스 전압을 센싱하고 상기 소스 전압에 기초하여 센싱된 전류를 제공하는 센싱 회로, 및
    상기 센싱된 전류에 기초하여 상기 제 1 트랜지스터에 대한 상기 가변 바이어스 전압을 생성하는 전압 생성기를 포함하는, 장치.
  26. 피크 검출을 수행하는 방법으로서,
    입력 신호에 기초하여 커패시터를 충전시키는 소스 전류를 생성하는 단계;
    상기 입력 신호에 기초하여 상기 커패시터를 방전시키는 가변 바이어스 전류를 생성하는 단계; 및
    상기 커패시터로부터 검출된 신호에 기초하여 출력 신호를 생성하는 단계로서, 상기 출력 신호는 상기 입력 신호의 피크를 나타내는, 상기 출력 신호를 생성하는 단계를 포함하는, 피크 검출 수행 방법.
  27. 제 26 항에 있어서,
    상기 가변 바이어스 전류는 상기 입력 신호가 높을 때 낮고 상기 입력 신호가 낮을 때 높은, 피크 검출 수행 방법.
  28. 제 26 항에 있어서,
    상기 검출된 신호에 기초하여 가변 바이어스 전압을 생성하는 단계를 더 포함하고,
    상기 소스 전류는 상기 가변 바이어스 전압에 기초하여 생성되고 가변 진폭을 가진, 피크 검출 수행 방법.
  29. 제 28 항에 있어서,
    상기 소스 전류는 상기 검출된 신호가 높을 때 높고 상기 검출된 신호가 낮을 때 낮은, 피크 검출 수행 방법.
  30. 입력 신호에 기초하여 커패시터를 충전시키기 위한 소스 전류를 생성하는 수단;
    상기 입력 신호에 기초하여 상기 커패시터를 방전시키기 위한 가변 바이어스 전류를 생성하는 수단; 및
    상기 커패시터로부터 검출된 신호에 기초하여 출력 신호를 생성하는 수단을 포함하고,
    상기 출력 신호는 상기 입력 신호의 피크를 나타내는, 장치.
  31. 제 30 항에 있어서,
    상기 검출된 신호에 기초하여 가변 바이어스 전압을 생성하는 수단을 더 포함하고,
    상기 소스 전류는 상기 가변 바이어스 전압에 기초하여 생성되고 가변 진폭을 가진, 장치.
KR1020127007645A 2009-08-27 2010-08-27 고선형 고속 피크 검출 장치 KR101362507B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US23762509P 2009-08-27 2009-08-27
US61/237,625 2009-08-27
US12/718,806 2010-03-05
US12/718,806 US8310277B2 (en) 2009-08-27 2010-03-05 High linear fast peak detector
PCT/US2010/046915 WO2011031540A2 (en) 2009-08-27 2010-08-27 High linear fast peak detector

Publications (2)

Publication Number Publication Date
KR20120049924A true KR20120049924A (ko) 2012-05-17
KR101362507B1 KR101362507B1 (ko) 2014-02-13

Family

ID=43623916

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127007645A KR101362507B1 (ko) 2009-08-27 2010-08-27 고선형 고속 피크 검출 장치

Country Status (6)

Country Link
US (1) US8310277B2 (ko)
EP (1) EP2470918B1 (ko)
JP (2) JP2013503345A (ko)
KR (1) KR101362507B1 (ko)
CN (2) CN104965117B (ko)
WO (1) WO2011031540A2 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8417196B2 (en) * 2010-06-07 2013-04-09 Skyworks Solutions, Inc. Apparatus and method for directional coupling
CN102692549A (zh) * 2012-06-18 2012-09-26 苏州硅智源微电子有限公司 一种峰值检测集成电路
CN103630735B (zh) * 2012-08-27 2016-04-13 上海占空比电子科技有限公司 一种电压斜率变化检测电路及方法
US9178476B2 (en) * 2012-09-26 2015-11-03 Broadcom Corporation Envelope detector with enhanced linear range
CN103117720A (zh) * 2013-01-16 2013-05-22 东南大学 一种磁卡解码芯片中自适应控制增益的方法
KR20140146866A (ko) * 2013-06-18 2014-12-29 에스케이하이닉스 주식회사 전압 레벨 검출 회로 및 이를 이용한 내부 전압 생성 회로
JP2015065505A (ja) * 2013-09-24 2015-04-09 住友電気工業株式会社 信号振幅検出回路
CN104569557A (zh) * 2014-03-26 2015-04-29 深圳市依崇微电子科技有限公司 轨到轨峰值检测电路及其方法
US9229460B1 (en) * 2014-07-01 2016-01-05 Innophase Inc. Radio frequency peak detection with subthreshold biasing
US10175272B2 (en) * 2014-08-26 2019-01-08 Intersil Americas LLC Remote differential voltage sensing
KR102332993B1 (ko) 2014-11-14 2021-12-01 한국전자통신연구원 고속 신호 세기 검출기 및 이를 이용한 버스트 모드 트랜스 임피던스 증폭기
US9866336B2 (en) * 2015-06-17 2018-01-09 Google Llc Phased array antenna self-calibration
CN105182049A (zh) * 2015-09-16 2015-12-23 湖南格兰德芯微电子有限公司 射频信号峰值探测器
CN106571797B (zh) * 2015-10-10 2024-03-15 意法半导体研发(深圳)有限公司 上电复位(por)电路
US10145868B2 (en) * 2016-03-14 2018-12-04 Ampere Computing Llc Self-referenced on-die voltage droop detector
US9954485B2 (en) 2016-05-09 2018-04-24 Nxp Usa, Inc. Amplitude detection with compensation
US10627430B2 (en) * 2016-05-24 2020-04-21 Texas Instruments Incorporated Fast current-based envelope detector
US10613560B2 (en) * 2016-08-05 2020-04-07 Mediatek Inc. Buffer stage and control circuit
US9767888B1 (en) * 2016-12-30 2017-09-19 Cadence Design Systems, Inc. Methods and devices for high-sensitivity memory interface receiver
US10466296B2 (en) 2017-01-09 2019-11-05 Analog Devices Global Devices and methods for smart sensor application
WO2018152769A1 (zh) * 2017-02-24 2018-08-30 深圳市汇顶科技股份有限公司 晶体振荡器及其控制电路
CN109857186B (zh) * 2018-12-29 2023-10-13 南京芯耐特半导体有限公司 一种带负反馈的源极跟随器以及滤波器结构
CN109633245B (zh) * 2019-01-15 2020-12-01 电子科技大学 一种新型峰值检测电路
CN110286259B (zh) * 2019-07-12 2021-10-08 浙江匠联科技有限公司 一种电流峰值检测电路
CN112782454B (zh) * 2020-12-29 2024-01-26 武汉邮电科学研究院有限公司 快速峰值检测电路及设备
CN115291667B (zh) * 2021-12-22 2023-08-25 夏芯微电子(上海)有限公司 无线通信设备及自适应偏置电压调节电路

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3982434A (en) * 1975-03-14 1976-09-28 Eastech, Inc. Fluid flow signal processing circuit
CA1183580A (en) * 1982-02-19 1985-03-05 Linear Technology Inc. Peak amplitude detector
JPS61107171A (ja) * 1984-10-31 1986-05-26 Toshiba Corp ピ−ク検出回路
JPS63131072A (ja) * 1986-11-20 1988-06-03 Mitsubishi Electric Corp ピ−ク検出回路
US4866301A (en) * 1988-05-24 1989-09-12 Dallas Semiconductor Corporation Controlled slew peak detector
US4992674A (en) * 1988-05-24 1991-02-12 Dallas Semiconductor Corporation Controlled slew peak detector
JPH0754335B2 (ja) * 1989-01-31 1995-06-07 富士通株式会社 ピーク値検出回路
JPH03194475A (ja) * 1989-12-22 1991-08-26 Sumitomo Electric Ind Ltd 包絡線回路
JP2739800B2 (ja) * 1992-08-04 1998-04-15 日本電気株式会社 半導体集積回路
US5324994A (en) * 1992-12-24 1994-06-28 Tektronix, Inc. Peak detection circuit
US5428307A (en) * 1993-10-20 1995-06-27 Silicon Systems, Inc. Closed-loop peak detector topology
US5614851A (en) * 1995-02-09 1997-03-25 National Semiconductor Corporation High-accuracy, low-power peak-to-peak voltage detector
US5631584A (en) * 1995-09-29 1997-05-20 Dallas Semiconductor Corporation Differential cross coupled peak detector
JPH09189724A (ja) * 1996-01-08 1997-07-22 Fujitsu Ltd ピーク検出回路
US6100680A (en) * 1996-01-17 2000-08-08 Allegro Microsystems, Inc. Detecting the passing of magnetic articles using a transducer-signal detector having a switchable dual-mode threshold
JPH10239359A (ja) * 1997-02-24 1998-09-11 Hitachi Ltd ピーク値検出器
SG65654A1 (en) * 1997-06-02 1999-06-22 Motorola Inc Circuit for tracking rapid changes in mid-point voltage of a data signal
JP3293576B2 (ja) * 1998-12-09 2002-06-17 日本電気株式会社 ピークホールド回路
US6211716B1 (en) * 1999-05-28 2001-04-03 Kendin Communications, Inc. Baseline wander compensation circuit and method
US6232802B1 (en) * 1999-05-28 2001-05-15 Kendin Communications, Inc. Selective sampled peak detector and method
DE60212958T2 (de) * 2002-07-26 2006-12-28 Alcatel Schnelle Abtast- und Halte Spitzenwertdetektorschaltung
US7095256B1 (en) * 2003-07-17 2006-08-22 Massachusetts Institute Of Technology Low-power wide dynamic range envelope detector system and method
JP2005057627A (ja) * 2003-08-07 2005-03-03 Matsushita Electric Ind Co Ltd ピーク検出回路
JP2007255909A (ja) * 2006-03-20 2007-10-04 Nec Electronics Corp ピーク検波回路
JP5223497B2 (ja) * 2008-06-27 2013-06-26 富士通セミコンダクター株式会社 ピークホールド回路

Also Published As

Publication number Publication date
WO2011031540A2 (en) 2011-03-17
KR101362507B1 (ko) 2014-02-13
EP2470918B1 (en) 2018-01-17
EP2470918A2 (en) 2012-07-04
CN104965117B (zh) 2018-12-14
JP2015163883A (ja) 2015-09-10
US20110050285A1 (en) 2011-03-03
CN102498406A (zh) 2012-06-13
JP2013503345A (ja) 2013-01-31
JP6073401B2 (ja) 2017-02-01
US8310277B2 (en) 2012-11-13
CN104965117A (zh) 2015-10-07
WO2011031540A3 (en) 2011-05-19
CN102498406B (zh) 2015-07-22

Similar Documents

Publication Publication Date Title
KR101362507B1 (ko) 고선형 고속 피크 검출 장치
US9559639B2 (en) Protection circuit for power amplifier
KR101384825B1 (ko) 피크를 검출하는 방법, 장치 및 무선 디바이스
EP2359473B1 (en) Amplifier with programmable off voltage
US9128502B2 (en) Analog switch for RF front end
US20130257537A1 (en) Matched feedback amplifier with improved linearity
US20110037519A1 (en) Amplifier with variable matching circuit to improve linearity
JP2013501408A (ja) 可変制御電圧を有するスイッチ
US7710197B2 (en) Low offset envelope detector and method of use
WO2009155566A1 (en) Amplifier with gain expansion stage
US10122326B2 (en) Systems and methods providing loadline modulation of a power amplifier
US20160248388A1 (en) System and Method for a Low Noise Amplifier Module
US10171043B2 (en) Amplification device incorporating limiting
US20060208768A1 (en) High speed peak amplitude comparator
US11683056B2 (en) Instant RF overvoltage protection element

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190107

Year of fee payment: 6