JP2015154061A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2015154061A
JP2015154061A JP2014029806A JP2014029806A JP2015154061A JP 2015154061 A JP2015154061 A JP 2015154061A JP 2014029806 A JP2014029806 A JP 2014029806A JP 2014029806 A JP2014029806 A JP 2014029806A JP 2015154061 A JP2015154061 A JP 2015154061A
Authority
JP
Japan
Prior art keywords
heating
semiconductor substrate
temperature
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014029806A
Other languages
English (en)
Other versions
JP6248684B2 (ja
Inventor
田中 聡
Satoshi Tanaka
聡 田中
良輔 久保田
Ryosuke Kubota
良輔 久保田
錬 木村
Isamu Kimura
錬 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2014029806A priority Critical patent/JP6248684B2/ja
Publication of JP2015154061A publication Critical patent/JP2015154061A/ja
Application granted granted Critical
Publication of JP6248684B2 publication Critical patent/JP6248684B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】半導体基板の加熱処理の時間をより短縮することが可能な半導体装置の製造方法を提供する。【解決手段】半導体基板を準備する準備工程と、加熱面を有し、加熱面内に第1温度分布が形成された加熱ステージ上に半導体基板を載置して加熱する第1加熱工程と、第1加熱工程で加熱された半導体基板を静電チャック上に載置して固定する固定工程と、静電チャック上に固定された半導体基板を加熱する第2加熱工程と、第2加熱工程で加熱された半導体基板を処理する処理工程とを備える。第1加熱工程では、加熱面における半導体基板の中央領域が位置する部分と加熱面における半導体基板の外周領域が位置する部分との温度差が、第2加熱工程での静電チャックにおける半導体基板の中央領域が位置する部分と静電チャックにおける半導体基板の外周領域が位置する部分との温度差以上になるように第1温度分布が形成される。【選択図】図1

Description

本発明は、半導体装置の製造方法に関し、より特定的には、半導体基板を加熱する工程を備えた半導体装置の製造方法に関する。
従来、シリコン(Si)などの半導体基板への不純物ドーピングや半導体基板上の成膜には、静電吸着力により半導体基板を吸着保持する静電チャックが用いられている。静電チャックとしては、たとえば特開2001−152335号公報(以下、特許文献1という)において、半導体基板の温度調整のためのヒータと一体に構成されたものが開示されている。上記特許文献1では、ヒータに通電して静電チャックを所定温度に加熱した状態で基板が静電チャックプレート上の所定位置に載置される。そして、静電チャック電源を起動し、基板温度が所定の基準温度に到達するまで、吸着電極に対する印加電圧を累積的に増加させる。
特開2001−152335号公報
半導体基板を静電チャック上で加熱してプロセス処理する装置(たとえば、イオン注入装置や成膜装置など)では、基板の固有形状などに起因して静電チャックから基板への熱伝導や熱拡散において基板の径方向および厚み方向に温度分布が発生し、その結果静電チャック上に載置された基板において反りが発生する。このように反りが発生した基板を静電吸着力により保持することは困難であるため、反りを解消するために長い安定化時間を要し、その結果加熱処理の時間が長くなるという問題がある。特に炭化珪素基板は結晶の面方位に依存して固有の反り量を有するため、上記のような問題がより顕著である。
本発明は、上記課題に鑑みてなされたものであり、その目的は、半導体基板の加熱の処理時間をより短縮することが可能な半導体装置の製造方法を提供することである。
本発明に従った半導体装置の製造方法は、半導体基板を準備する準備工程と、加熱面を有し、加熱面内に第1温度分布が形成された加熱ステージ上に半導体基板を載置して加熱する第1加熱工程と、第1加熱工程で加熱された半導体基板を静電チャック上に載置して固定する固定工程と、静電チャック上に固定された半導体基板を加熱する第2加熱工程と、第2加熱工程で加熱された半導体基板を処理する処理工程とを備える。第1加熱工程では、加熱面における半導体基板の中央領域が位置する部分と加熱面における半導体基板の外周領域が位置する部分との温度差が、第2加熱工程において静電チャックにおける半導体基板の中央領域が位置する部分と静電チャックにおける半導体基板の外周領域が位置する部分との温度差以上になるように第1温度分布が形成される。
本発明によれば、半導体基板の加熱処理の時間をより短縮することが可能な半導体装置の製造方法を提供することができる。
実施形態1に係る半導体装置の製造方法を概略的に示すフローチャートである。 実施形態1に係る半導体装置の製造方法の工程(S10)を説明するための概略図である。 実施形態1に係る半導体装置の製造方法の工程(S20)を説明するための概略図である。 実施形態1に係る半導体装置の製造方法の工程(S20)における加熱面内の温度分布を示すグラフである。 実施形態1に係る半導体装置の製造方法の工程(S20)を説明するための概略平面図である。 実施形態1に係る半導体装置の製造方法の工程(S20)を説明するための他の概略平面図である。 実施形態1に係る半導体装置の製造方法の工程(S20)を説明するためのさらに他の概略平面図である。 実施形態1に係る半導体装置の製造方法の工程(S20)において変形したSiC基板の形状を示す概略図である。 実施形態1に係る半導体装置の製造方法の工程(S20)において変形したSiC基板の形状を示す他の概略図である。 実施形態1に係る半導体装置の製造方法の工程(S30)および(S40)を説明するための概略図である。 実施形態1に係る半導体装置の製造方法の工程(S40)における載置面内の温度分布を示すグラフである。 実施形態1に係る半導体装置の製造方法の工程(S50)を説明するための概略図である。 実施形態1に係る半導体装置の製造方法の工程(S60)を説明するための概略図である。 実施形態1に係る半導体装置の製造方法の工程(S60)における載置面内の温度分布を示すグラフである。 実施形態2に係る半導体装置の製造方法の工程(S10)および(S20)を説明するための概略図である。 実施形態2に係る半導体装置の製造方法の工程(S20)を説明するための概略平面図である。 実施形態2に係る半導体装置の製造方法の工程(S20)を説明するための他の概略平面図である。
[本願発明の実施形態の説明]
まず、本発明の実施形態の内容を列記して説明する。
(1)本実施形態に係る半導体装置の製造方法は、半導体基板(SiC基板10)を準備する準備工程と、加熱面20aを有し、加熱面内に第1温度分布が形成された加熱ステージ20上に半導体基板を載置して加熱する第1加熱工程(予備加熱工程)と、第1加熱工程で加熱された半導体基板を静電チャック30上に載置して固定する固定工程と、静電チャック上に固定された半導体基板を加熱する第2加熱工程(本加熱工程)と、第2加熱工程で加熱された半導体基板を処理する処理工程とを備える。第1加熱工程では、加熱面における半導体基板の中央領域11が位置する部分21と加熱面における半導体基板の外周領域12が位置する部分22との温度差ΔT1が、第2加熱工程において静電チャックにおける半導体基板の中央領域が位置する部分31と静電チャックにおける半導体基板の外周領域が位置する部分32との温度差ΔT2以上になるように第1温度分布が形成される。
上記半導体装置の製造方法では、SiC基板10を静電チャック30上に固定して加熱する本加熱工程の前に、予めSiC基板10を加熱面20a上で加熱する予備加熱工程が実施される。そして、予備加熱工程では上記温度差ΔT1が上記温度差ΔT2よりも大きくなるように加熱面20a内に温度分布が形成される。これにより、予備加熱工程においてSiC基板10の形状を予め変形させ、その後本加熱工程においてSiC基板10を静電チャック30上に載置して固定することができる。そのため、静電チャック30からSiC基板10へより均一に熱伝導させることが可能となり、静電チャック30上に載置した際に基板の反りの発生を抑制することができる。その結果、静電チャック30上に載置後からチャッキング開始前に長時間の安定化時間が必要なくなり、加熱処理の時間をより短縮することができる。特に、本加熱工程での加熱温度が低い場合には長時間加熱することで基板の反りが解消する場合があるが、上記予備加熱工程を導入することで処理時間の短縮を図ることができる。また本加熱工程での加熱温度が高い場合(たとえば400℃以上)には基板の反りを解消させることが困難であるため、上記予備加熱工程の導入がより有効である。
(2)上記半導体装置の製造方法において、準備工程では、炭化珪素からなり、(0001)面を含む第1主面(主面10a)と、(000−1)面を含む第2主面(主面10b)とを有する半導体基板(SiC基板10)が準備される。また、上記第1加熱工程(予備加熱工程)では、第2主面が加熱面20a側に向いた状態で半導体基板が載置される。ここで、「第2主面が加熱面側に向いた状態」とは、(000−1)面からなる第2主面が加熱面20a側に向いた状態、および(000−1)面に対して所定の(たとえば10°以下の)オフ角を有する第2主面が加熱面20a側に向いた状態などが含まれる。
SiC基板10は、平坦形状または主面10aから主面10bに向かう厚み方向において中央部が凸状に変形した固有の反り量を有する。よって、主面10bを静電チャック30側に向けた状態でSiC基板10を直接載置した場合、SiC基板10が静電チャック30の載置面30aに沿った状態、または中央領域11が載置面30aと接触して外周領域12が載置面30aから離れた状態(下に凸の状態)となる。この場合、静電チャック30からSiC基板10への熱伝導が不均一となり、外周領域12が載置面30aからより大きく離れるようにSiC基板10が変形する場合がある。これに対して、静電チャック30上への載置前に予備加熱工程を実施することにより、中央領域11が加熱面20aから離れるように反った形状にSiC基板10を予め変形させることができる。その結果、上述のような外周領域12における変形が抑制され、本加熱工程における加熱処理の時間をより短縮することができる。
(3)上記半導体装置の製造方法において、準備工程では、炭化珪素からなり、(0001)面を含む第1主面(主面10a)と、(000−1)面を含む第2主面(主面10b)とを有する半導体基板(SiC基板10)が準備される。また、第1加熱工程では、第1主面が加熱面20a側に向いた状態で半導体基板が載置される。ここで、「第1主面が加熱面側に向いた状態」とは、(0001)面からなる第1主面が加熱面20a側に向いた状態、および(0001)面に対して所定の(たとえば10°以下の)オフ角を有する第1主面が加熱面20a側に向いた状態などが含まれる。
主面10aを静電チャック30側に向けた状態でSiC基板10を直接載置した場合、SiC基板10が静電チャック30の載置面30aに対して沿った状態、または中央領域11が載置面30aから離れて外周領域12が載置面30aと接触した状態(上に凸の状態)となる。この場合、静電チャック30からSiC基板10への熱伝導が不均一となり、中央領域11が載置面30aからより大きく離れるように(中央領域11が膨らむように)SiC基板10が変形する場合がある。これに対して、静電チャック30上への載置前に予備加熱工程を実施することにより、中央領域11が加熱面20aから離れるように反った形状を維持しつつ、当該中央領域11が過剰に膨らむような変形を抑制することができる。
(4)上記半導体装置の製造方法において、第1加熱工程(予備加熱工程)では、加熱面20aには、半導体基板(SiC基板10)の中央領域11が位置する中央部分21から半導体基板の外周領域12が位置する外周部分22に向かって高温になる上記第1温度分布が形成される。
これにより、中央領域11が加熱面20aから離れるように反った形状になるようSiC基板10を変形させることができる。その結果、SiC基板10を静電チャック30上に載置した際に基板の反りの発生をより効果的に抑制することができる。
(5)上記半導体装置の製造方法において、第1加熱工程(予備加熱工程)では、加熱面20aにおける半導体基板(SiC基板10)の中央領域11が位置する中央部分21と加熱面20aにおける半導体基板の外周領域12が位置する外周部分22との上記温度差ΔT1が20℃以上(好ましくは30℃以上)である。これにより、本加熱工程前にSiC基板10の形状を容易に変形させることができる。
(6)上記半導体装置の製造方法において、第1加熱工程(予備加熱工程)では、複数の加熱部材(ヒータH1,H2)を用いて加熱面20aを加熱することにより上記第1温度分布が形成される。これにより、加熱面20a内に上記第1温度分布を容易に形成することができる。
(7)上記半導体装置の製造方法において、第1加熱工程(予備加熱工程)で加熱された後の半導体基板(SiC基板10)は、加熱面20a上に載置された状態で中央領域11が加熱面20aから離れるように反った形状を有する。これにより、SiC基板10を静電チャック30上に載置した際に反りの発生をさらに効果的に抑制することができる。
(8)上記半導体装置の製造方法において、準備工程では、100mm以上の径を有する半導体基板(SiC基板10)が準備される。SiC基板10が大口径である場合には基板固有の反り量が大きくなり、静電チャック30上に載置した際に発生する反り量がより大きくなる。そのため、SiC基板10の径が100mm以上である場合には、予備加熱工程の導入による上記効果がより顕著になる。
(9)上記半導体装置の製造方法において、準備工程では、550μm以下(好ましくは400μm以下、より好ましくは300μm以下)の厚みを有する半導体基板(SiC基板10)が準備される。SiC基板10の厚みが小さい場合には基板固有の反り量が大きくなり、静電チャック30上に載置した際に発生する反り量がより大きくなる。そのため、SiC基板10の厚みが550μm以下である場合には、予備加熱工程の導入による上記効果がより顕著になる。
(10)上記半導体装置の製造方法において、処理工程では、半導体基板に対するイオン注入、あるいは酸化膜、窒化膜、金属膜、半導体膜などの成膜、酸化膜、窒化膜、金属膜、半導体膜などのエッチング、有機物除去などのアッシングまたは熱処理のためのアニールなどが実施される。これにより、各々の処理時間をより短縮することができる。なお、本発明の実施形態の具体例においては、上記処理工程の一例としてイオン注入工程について説明する。
(11)上記半導体装置の製造方法は、処理工程後、静電チャック30における半導体基板(SiC基板10)の載置面30aにおいて第2加熱工程(本加熱工程)における載置面の温度分布と異なる第2温度分布を形成し、第2温度分布が形成された載置面上で加熱された半導体基板を静電チャックから搬出する搬出工程をさらに備える。これにより、処理が完了したSiC基板10を静電チャック30から容易に剥がして搬出することができる。
(12)上記半導体装置の製造方法において、搬出工程では、半導体基板(SiC基板10)の中央領域11が位置する部分31から半導体基板の外周領域12が位置する部分32に向かって低温になる上記第2温度分布が載置面30aに形成される。これにより、SiC基板10をさらに容易に静電チャック30から剥がして搬出することができる。
[本願発明の実施形態の詳細]
次に、本発明の実施形態の具体例を図面を参照しつつ説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。また、本明細書中においては、個別方位を[]、集合方位を<>、個別面を()、集合面を{}でそれぞれ示す。また、負の指数については、結晶学上、”−”(バー)を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
(実施形態1)
まず、本発明の一実施形態である実施形態1に係る半導体装置の製造方法について説明する。図1を参照して、まず工程(S10)として半導体基板準備工程が実施される。この工程(S10)では、図2を参照して、たとえばポリタイプが4H型である炭化珪素(SiC)インゴット(図示しない)を所定厚みにスライスすることによりSiC基板10(半導体基板)が得られる。SiC基板10は、(0001)面(シリコン面)である主面10a(第1主面)と、当該主面10aと反対側の面であり、(000−1)面(カーボン面)である主面10b(第2主面)とを有する。
SiC基板10の厚みは550μm以下であり、好ましくは400μm以下であり、より好ましくは300μm以下である。SiC基板10の直径は100mm以上(4インチ以上)であり、好ましくは150mm以上(6インチ以上)である。SiC基板10は、図2に示すように室温下で主面10aから主面10bに向かう厚み方向において中央部が凸状に反った形状を有し、その反り量は基板厚み以下である。そのため、基板厚みが500μmである場合には反り量がたとえば500μmであり、基板厚みが250μmである場合には反り量がたとえば250μm(好ましくは200μm以下)である。SiC基板10の反り量は、図2に示すように厚み方向における最高点と最低点との間の長さh1により定義される。
この工程(S10)はSiC基板10が準備される場合に限定されず、シリコンよりもバンドギャップが大きいワイドバンドギャップ半導体からなる他の半導体基板が準備されてもよい。ワイドバンドギャップ半導体の例としては、たとえば窒化ガリウム(GaN)やダイヤモンドなどが挙げられる。
次に、工程(S20)として予備加熱工程(第1加熱工程)が実施される。この工程(S20)では、図3を参照して、まずSiC基板10が加熱装置(図示しない)内に搬入され、加熱ステージ20の加熱面20a上に載置される。本実施形態では、図3に示すように主面10bが加熱面20a側に向いた状態でSiC基板10が載置される。加熱ステージ20はステージ内に設置されたヒータ(図示しない)により加熱されるよう構成されている。加熱ステージ20の温度T1は150℃以上600℃以下(好ましくは200℃以上500℃以下)に調整される。この場合、温度T1は、加熱ステージ20において中央部から半径の1/2以内にある領域における温度である。より具体的には、当該中心部から半径の1/4以内にある領域における温度であってもよい。温度T1は、たとえば熱電対を有する接触式の温度センサあるいは放射温度計を有する非接触式の温度センサを用いて測定した温度である。また、温度T1は、1点の測定点において測定された値であってもよいし、複数の測定点で測定されたときの平均値であってもよい。これにより、温度測定の精度をより向上させることができる。また加熱面20aの面内には、以下に説明する温度分布(第1温度分布)が形成される。
図4のグラフは加熱面20aにおける温度分布を示し、横軸が加熱面20aに沿った位置を示し、縦軸が加熱面20a上の温度を示す。図3および図4を参照して、加熱面20aにはSiC基板10の中央領域11が位置する中央部分21とSiC基板10の外周領域12が位置する外周部分22との温度差がΔT1である温度分布が形成されている。外周部分22の温度は、加熱ステージ20において中央部から半径の1/2以内の領域よりも径方向外側に位置する領域における温度である。より具体的には、当該中央部から半径の1/4以内の領域よりも径方向外側に位置する領域における温度でもよい。外周部分22の温度は、たとえば熱電対を有する接触式の温度センサあるいは放射温度計を有する非接触式の温度センサを用いて測定した温度である。また、外周部分22の温度は、1点の測定点において測定された値であってもよいし、複数の測定点で測定されたときの平均値であってもよい。これにより、温度測定の精度をより向上させることができる。また、加熱ステージ20の中央部に対して対称な位置にある複数の測定点が設定されてもよい。加熱面20aには、中央部分21から外周部分22に向かってより高温になる温度分布(下に凸の温度分布)が形成される。温度差ΔT1は好ましくは20℃以上であり、より好ましくは30℃以上である。
図5は、SiC基板10が載置された加熱ステージ20を加熱面20aの上方から見た平面図である。図5中破線に示すヒータH1,H2(加熱部材)は加熱ステージ20内において同心円状に設置されており、各々の通電量を調整できるよう構成されている。そのため、たとえば外周側のヒータH2への通電量を内周側のヒータH1への通電量に対して大きくすることにより、図4に示す温度分布を加熱面20aに形成することができる。なお図5中では二つのヒータH1,H2が設置される場合について説明したが、加熱部材は複数設置されていればよくその設置数や配置方法は特に限定されない。
図6および図7は、図5と同様に加熱ステージ20を加熱面20aの上方から見た平面図である。図6および図7中破線に示す吸着電極20A,20Bは加熱ステージ20内に設置されており、当該吸着電極23,24に所定の電圧が印加されることで静電吸着力が発生し、SiC基板10が加熱面20a上に吸着保持される。なお吸着電極23および吸着電極24は各々異なる極性の電圧が印加される電極である。図6および図7に示すように、本実施形態では加熱ステージ20の外周部にのみ吸着電極23,24が設置されている。そのため、図3中矢印に示すようにSiC基板10は外周部においてのみ加熱ステージ20により吸着保持される。
図8を参照して、SiC基板10は上記温度分布が形成された加熱面20a上で所定時間加熱されることにより変形する。そのため、上記予備加熱後のSiC基板10は、図8に示すように加熱面20aに載置された状態で外周領域12が加熱面20a上に接触し、かつ中央領域11が加熱面20aから離れるように反った形状を有する。つまり、上記予備加熱工程によりSiC基板10の反りが逆転する。このように加熱面20aに形成された上記温度分布によりSiC基板10の主面内においても二次的に温度分布(基板の実温度の分布)が形成される。そして、上記温度分布に基づく基板主面内における熱膨張の程度の差によりSiC基板10が上記形状に変形する。このとき、SiC基板10は中央領域11が加熱面20aから離れるように変形するため、加熱面20aからの熱輻射の寄与も重要である。なおSiC基板10の温度は、たとえば放射温度計(図示しない)などにより測定することができる。また上記予備加熱後のSiC基板10の反り量(長さh2)は、結晶性の悪化を抑制する観点から基板厚みよりも小さいことが好ましい。また上記予備加熱工程後のSiC基板10の形状は上記形状に限定されず、図9に示すように加熱面20aに沿った平坦な形状(反りがない形状)でもよい。
次に、工程(S30)としてチャッキング工程が実施される。この工程(S30では、図10を参照して、まず予備加熱後のSiC基板10がイオン注入装置(図示しない)内に搬入され、静電チャック30の載置面30a上に載置される。そして、静電チャック30内に設置された吸着電極(図示しない)に所定の電圧が印加される。これにより、静電チャック30とSiC基板10との間に静電吸着力が発生し、SiC基板10が載置面30a上に固定される。
次に、工程(S40)として本加熱工程(第2加熱工程)が実施される。この工程(S40)では、図10を参照して、静電チャック30が内部のヒータ(図示しない)により加熱され、SiC基板10が載置面30a上において所定時間保持される。これにより、静電チャック30からSiC基板10への熱伝導が発生し、SiC基板10がイオン注入を実施するための所定の処理温度に達するまで加熱される。SiC基板10の温度は上記イオン注入装置内に設置された放射温度計(図示しない)などにより測定することができる。
静電チャック30の温度T2は200℃以上600℃以下(好ましくは200℃以上500℃以下)であり、たとえば300℃である。また温度T2は、静電チャック30において中央部から半径の1/2以内にある領域における温度である。より具体的には、当該中央部から半径の1/4以内にある領域における温度であってもよい。温度T2は、たとえば熱電対を有する接触式の温度センサあるいは放射温度計を有する非接触式の温度センサにより測定した温度である。また、温度T2は、1点の測定点において測定された値であってもよいし、複数の測定点で測定されたときの平均値であってもよい。これにより、温度測定の精度をより向上させることができる。また本加熱工程(S40)における温度T2は、予備加熱工程(S20)における温度T1より大きくてもよく、小さくてもよく、同じでもよい。より具体的には、基板搬入時の温度(室温)をT0(100℃以下)、予備加熱工程(S20)における温度をT1、本加熱工程(S40)における温度をT2とすると、T0<T1<T2、T0<T1=T2、T0<T1>T2(T0<T2)の関係が成立する。
図11のグラフは載置面30aにおける温度分布を示し、横軸が載置面30aに沿った位置を示し、縦軸が載置面30a上の温度を示す。載置面30aには、SiC基板10の中央領域11が位置する中央部分31とSiC基板10の外周領域12が位置する外周部分32との温度差がΔT2である温度分布が形成される。より具体的には、載置面30aには、中央部分31から外周部分32に向かってより高温になる温度分布(下に凸の温度分布)が形成される。ここで、予備加熱工程(S20)における上記温度差ΔT1(図4)は、本加熱工程(S40)における温度差ΔT2以上である。外周部分32の温度は、中央部から半径の1/2以内の領域よりも径方向外側に位置する領域における温度である。より具体的には、当該中央部から半径の1/4以内の領域よりも径方向外側に位置する領域における温度でもよい。外周部分32の温度は、たとえば熱電対を有する接触式の温度センサあるいは放射温度計を有する非接触式の温度センサを用いて測定した温度である。また、外周部分32の温度は、1点の測定点において測定された値であってもよいし、複数の測定点で測定されたときの平均値であってもよい。これにより、温度測定の精度をより向上させることができる。また、静電チャック30の中央部に対して対称な位置にある複数の測定点が設定されてもよい。温度差ΔT2は、好ましくは20℃以下である。なお本加熱工程(S40)では、載置面30aに上記温度分布が形成されることが好ましいがこれに限定されず、中央部分31から外周部分32に向かってより低温になる温度分布(上に凸の温度分布)が形成されてもよいし、温度分布が形成されなくてもよい。
次に、工程(S50)としてイオン注入工程が実施される。この工程(S50)では、図12を参照して、上記工程(S40)で所定の処理温度まで加熱されたSiC基板10のエピタキシャル成長層(図示しない)内に、たとえばアルミニウム(Al)やホウ素(B)などのp型不純物あるいはリン(P)などのn型不純物が注入される。これにより、当該エピタキシャル成長層内においてp型やn型の不純物領域が形成される。
次に、工程(S60)として搬出工程が実施される。この工程(S60)では、図13を参照して、まず吸着電極に印加する電圧の極性を反転させて静電チャック30の吸着力を低減させる。次に、静電チャック30内のヒータへの通電量を調整することにより、載置面30aにおいて上記本加熱工程(S40)およびイオン注入工程(S50)における温度分布と異なる温度分布(第2温度分布)が形成される。より具体的には、図14に示すように中央部分31から外周部分32に向かってより低温になる上記温度分布が載置面30aに形成される。なお図14において横軸は載置面30aに沿った位置を示し、縦軸は載置面30aにおける温度を示す。上記温度分布が形成された載置面30a上で加熱されることにより、SiC基板10は図13に示すように中央領域11が載置面30a上に接触し、かつ外周領域12が載置面30aから離れるように沿った形状に変形する。そして、上記形状に変形したSiC基板10を載置面30aから引き剥がし、その後イオン注入装置(図示しない)から容易に搬出することができる。
上記工程(S10)〜(S60)が完了した後、SiC基板10上にゲート絶縁膜、ゲート電極、層間絶縁膜、ソース/ドレイン電極および配線などを形成することによりMOSFET(Metal Oxide Semiconductor Field Effect Transistor)などの半導体装置が完成し、本実施形態に係る半導体装置の製造方法が完了する。なお本実施形態に係る半導体装置の製造方法は上記MOSFETの製造プロセスに限定されず、たとえばダイオードやIGBT(Insulated Gate Bipolar Transistor)の製造プロセスなど、イオン注入工程を含む他の半導体装置の製造プロセスにも適用可能である。
なお上記本実施形態では、予備加熱工程(S20)および本加熱工程(S40)後にSiC基板10に対して実施される処理工程の一例としてイオン注入工程を説明したが、これに限定されない。たとえばMOSFETにおける層間絶縁膜やゲート電極の成膜も上記イオン注入工程と同様に処理工程の一例として実施することが可能であり、この場合も同様に加熱処理の時間短縮を図ることができる。
(実施形態2)
次に、本発明の他の実施形態である実施形態2について説明する。本実施形態に係る半導体装置の製造方法は、基本的には上記実施形態1に係る半導体装置の製造方法と同様の工程により実施され、かつ同様の効果を奏する。しかし、本実施形態に係る半導体装置の製造方法は、SiC基板10を載置する向きにおいて上記実施形態1の場合とは異なる。
図1を参照して、まず工程(S10)として半導体基板準備工程が実施される。この工程(S10)では、図15を参照して、上記実施形態1と同様に(0001)面である主面10aと、(000−1)面である主面10bとを有するSiC基板10が準備される。
次に、工程(S20)として予備加熱工程が実施される。この工程(S20)では、図15を参照して、上記実施形態1と同様にSiC基板10が加熱ステージ20の加熱面20a上に載置されて加熱される。本実施形態では、図15に示すように主面10aが加熱面20a側に向いた状態でSiC基板10が加熱面20a上に載置される。
加熱面20a内には上記実施形態1と同様の温度分布(図4)が形成される。本実施形態では図4に示すように中央部分21から外周部分22に向かって高温になる温度分布(下に凸の温度分布)に限定されず、中央部分21から外周部分22に向かって低温になる温度分布(上に凸の温度分布)が形成されてもよい。
図16および図17は、加熱ステージ20を加熱面20aの上方から見た平面図である。図16および図17中破線に示す吸着電極23,24は加熱ステージ20内に設置されており、当該吸着電極23,24に所定の電圧が印加されることで静電吸着力が発生する。吸着電極23および吸着電極24は各々異なる極性の電圧が印加される電極である。図16および図17に示すように、本実施形態では加熱ステージ20の内周部にのみ吸着電極23,24が設置されている。そのため、図15中矢印に示すようにSiC基板10は内周部においてのみ加熱ステージ20により吸着保持される。
次に、上記実施形態1の場合と同様に工程(S30)〜(S60)が各々実施される。これにより、上記実施形態1の場合と同様にMOSFETなどの半導体装置が完成し、本実施形態に係る半導体装置の製造方法が完了する。
厚みが異なるSiC基板を温度が異なるステージ上に載置した場合の反りの発生の有無について調査した。SiC基板には、(0001)面(シリコン面)からなる主面および(000−1)面(カーボン面)からなる主面を含むものを準備した。SiC基板の厚みは250μm、350μmおよび500μmとした。ウエハ径は150mmとした。加熱ステージの温度は200℃、250℃、300℃および500℃した。そして、各々の温度に制御されたステージ上に各々の厚みのSiC基板を載置し、ステージの静電吸着力によって基板を吸着保持可能か否かについて調査した。このとき、シリコン面をステージと反対側に向けてSiC基板を載置した場合(表1)、およびカーボン面をステージと反対側に向けてSiC基板を載置した場合(表2)の両方について調査した。表1および表2は上記調査の結果を示しており、表中の「○」印は吸着保持が可能であったことを示し、「×」印は吸着保持が不可能であったことを示している。
Figure 2015154061
Figure 2015154061
上記表1および表2を参照して、まず、シリコン面をステージと反対側に向けてSiC基板を載置した場合(表1)には、ステージ温度が300℃より大きい場合(500℃の場合)には全ての厚みの基板において反りが発生し、吸着保持が不可能であった。また、厚みが小さいSiC基板では反りが発生するステージの臨界温度がより低かった。また、カーボン面をステージと反対側に向けてSiC基板を載置した場合(表2)には、シリコン面をステージと反対側に向けた場合(表1)に比べて、反りが発生するステージの臨界温度がより高かった。
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
本発明の半導体装置の製造方法は、半導体基板の加熱処理の時間をより短縮することが要求される半導体装置の製造方法において、特に有利に適用され得る。
10 炭化珪素(SiC)基板
10a,10b 主面
11 中央領域
12 外周領域
20 加熱ステージ
23,24 吸着電極
20a 加熱面
21,31 中央部分
22,32 外周部分
30 静電チャック
30a 載置面
H1,H2 ヒータ
ΔT1,ΔT2 温度差
h1,h2 長さ

Claims (12)

  1. 半導体基板を準備する準備工程と、
    加熱面を有し、前記加熱面内に第1温度分布が形成された加熱ステージ上に前記半導体基板を載置して加熱する第1加熱工程と、
    前記第1加熱工程で加熱された前記半導体基板を静電チャック上に載置して固定する固定工程と、
    前記静電チャック上に固定された前記半導体基板を加熱する第2加熱工程と、
    前記第2加熱工程で加熱された前記半導体基板を処理する処理工程とを備え、
    前記第1加熱工程では、前記加熱面における前記半導体基板の中央領域が位置する部分と前記加熱面における前記半導体基板の外周領域が位置する部分との温度差が、前記第2加熱工程において前記静電チャックにおける前記半導体基板の前記中央領域が位置する部分と前記静電チャックにおける前記半導体基板の前記外周領域が位置する部分との温度差以上になるように前記第1温度分布が形成される、半導体装置の製造方法。
  2. 前記準備工程では、炭化珪素からなり、(0001)面を含む第1主面と、(000−1)面を含む第2主面とを有する前記半導体基板が準備され、
    前記第1加熱工程では、前記第2主面が前記加熱面側に向いた状態で前記半導体基板が載置される、請求項1に記載の半導体装置の製造方法。
  3. 前記準備工程では、炭化珪素からなり、(0001)面を含む第1主面と、(000−1)面を含む第2主面とを有する前記半導体基板が準備され、
    前記第1加熱工程では、前記第1主面が前記加熱面側に向いた状態で前記半導体基板が載置される、請求項1に記載の半導体装置の製造方法。
  4. 前記第1加熱工程では、前記加熱面には、前記半導体基板の前記中央領域が位置する前記部分から前記半導体基板の前記外周領域が位置する前記部分に向かって高温になる前記第1温度分布が形成される、請求項1〜請求項3のいずれか1項に記載の半導体装置の製造方法。
  5. 前記第1加熱工程では、前記加熱面における前記半導体基板の前記中央領域が位置する前記部分と前記加熱面における前記半導体基板の前記外周領域が位置する前記部分との前記温度差が20℃以上である、請求項1〜請求項4のいずれか1項に記載の半導体装置の製造方法。
  6. 前記第1加熱工程では、複数の加熱部材を用いて前記加熱面を加熱することにより前記第1温度分布が形成される、請求項1〜請求項5のいずれか1項に記載の半導体装置の製造方法。
  7. 前記第1加熱工程で加熱された後の前記半導体基板は、前記加熱面上に載置された状態で前記中央領域が前記加熱面から離れるように反った形状を有する、請求項1〜請求項6のいずれか1項に記載の半導体装置の製造方法。
  8. 前記準備工程では、100mm以上の径を有する前記半導体基板が準備される、請求項1〜請求項7のいずれか1項に記載の半導体装置の製造方法。
  9. 前記準備工程では、550μm以下の厚みを有する前記半導体基板が準備される、請求項1〜請求項8のいずれか1項に記載の半導体装置の製造方法。
  10. 前記処理工程では、前記半導体基板に対してイオン注入が実施される、請求項1〜請求項9のいずれか1項に記載の半導体装置の製造方法。
  11. 前記処理工程後、前記静電チャックにおける前記半導体基板の載置面において前記第2加熱工程における前記載置面の温度分布と異なる第2温度分布を形成し、前記第2温度分布が形成された前記載置面上で加熱された前記半導体基板を前記静電チャックから搬出する搬出工程をさらに備える、請求項1〜請求項10のいずれか1項に記載の半導体装置の製造方法。
  12. 前記搬出工程では、前記半導体基板の前記中央領域が位置する部分から前記半導体基板の前記外周領域が位置する部分に向かって低温になる前記第2温度分布が前記載置面に形成される、請求項11に記載の半導体装置の製造方法。
JP2014029806A 2014-02-19 2014-02-19 半導体装置の製造方法 Active JP6248684B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014029806A JP6248684B2 (ja) 2014-02-19 2014-02-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014029806A JP6248684B2 (ja) 2014-02-19 2014-02-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015154061A true JP2015154061A (ja) 2015-08-24
JP6248684B2 JP6248684B2 (ja) 2017-12-20

Family

ID=53895971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014029806A Active JP6248684B2 (ja) 2014-02-19 2014-02-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6248684B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190103319A (ko) * 2017-01-19 2019-09-04 액셀리스 테크놀러지스, 인크. 방사 가열 프리 소크
CN111383988A (zh) * 2018-12-29 2020-07-07 美光科技公司 具有个别可控制区的接合卡盘及相关联的系统和方法
JP2021072361A (ja) * 2019-10-30 2021-05-06 株式会社ディスコ 樹脂基板の加工方法
CN113243044A (zh) * 2018-12-20 2021-08-10 艾克塞利斯科技公司 通过用于半导体处理设备的热电偶嵌入式末端效应器的晶片浸泡温度读回和控制

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04196245A (ja) * 1990-11-27 1992-07-16 Mitsubishi Electric Corp 半導体製造・評価装置
JPH0992615A (ja) * 1995-09-27 1997-04-04 Sony Corp 半導体ウェハの冷却装置
JPH1064920A (ja) * 1996-08-19 1998-03-06 Dainippon Screen Mfg Co Ltd 基板加熱装置
JP2001152335A (ja) * 1999-11-24 2001-06-05 Ulvac Japan Ltd 真空処理方法及び真空処理装置
JP2003273032A (ja) * 2002-03-19 2003-09-26 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2006019565A (ja) * 2004-07-02 2006-01-19 Dainippon Screen Mfg Co Ltd 熱処理装置
JP2007317772A (ja) * 2006-05-24 2007-12-06 Shinko Electric Ind Co Ltd 静電チャック装置
WO2008120467A1 (ja) * 2007-03-29 2008-10-09 Panasonic Corporation 半導体装置の製造方法
JP2008251579A (ja) * 2007-03-29 2008-10-16 Matsushita Electric Ind Co Ltd 静電チャックおよび半導体装置の製造方法
JP2009177062A (ja) * 2008-01-28 2009-08-06 Toshiba Corp 半導体製造方法および半導体製造装置
JP2010074038A (ja) * 2008-09-22 2010-04-02 Nuflare Technology Inc 半導体製造方法および半導体製造装置
JP2010123810A (ja) * 2008-11-20 2010-06-03 Ulvac Japan Ltd 基板保持装置及び基板温度制御方法
JP2011009500A (ja) * 2009-06-26 2011-01-13 Nuflare Technology Inc 半導体製造方法および半導体製造装置
JP2011023522A (ja) * 2009-07-15 2011-02-03 Nuflare Technology Inc 半導体製造装置および半導体製造方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04196245A (ja) * 1990-11-27 1992-07-16 Mitsubishi Electric Corp 半導体製造・評価装置
JPH0992615A (ja) * 1995-09-27 1997-04-04 Sony Corp 半導体ウェハの冷却装置
JPH1064920A (ja) * 1996-08-19 1998-03-06 Dainippon Screen Mfg Co Ltd 基板加熱装置
JP2001152335A (ja) * 1999-11-24 2001-06-05 Ulvac Japan Ltd 真空処理方法及び真空処理装置
JP2003273032A (ja) * 2002-03-19 2003-09-26 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2006019565A (ja) * 2004-07-02 2006-01-19 Dainippon Screen Mfg Co Ltd 熱処理装置
JP2007317772A (ja) * 2006-05-24 2007-12-06 Shinko Electric Ind Co Ltd 静電チャック装置
WO2008120467A1 (ja) * 2007-03-29 2008-10-09 Panasonic Corporation 半導体装置の製造方法
JP2008251579A (ja) * 2007-03-29 2008-10-16 Matsushita Electric Ind Co Ltd 静電チャックおよび半導体装置の製造方法
JP2009177062A (ja) * 2008-01-28 2009-08-06 Toshiba Corp 半導体製造方法および半導体製造装置
JP2010074038A (ja) * 2008-09-22 2010-04-02 Nuflare Technology Inc 半導体製造方法および半導体製造装置
JP2010123810A (ja) * 2008-11-20 2010-06-03 Ulvac Japan Ltd 基板保持装置及び基板温度制御方法
JP2011009500A (ja) * 2009-06-26 2011-01-13 Nuflare Technology Inc 半導体製造方法および半導体製造装置
JP2011023522A (ja) * 2009-07-15 2011-02-03 Nuflare Technology Inc 半導体製造装置および半導体製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190103319A (ko) * 2017-01-19 2019-09-04 액셀리스 테크놀러지스, 인크. 방사 가열 프리 소크
JP2020505718A (ja) * 2017-01-19 2020-02-20 アクセリス テクノロジーズ, インコーポレイテッド 放射加熱プレソーク
JP7097893B2 (ja) 2017-01-19 2022-07-08 アクセリス テクノロジーズ, インコーポレイテッド 放射加熱プレソーク
KR102470334B1 (ko) * 2017-01-19 2022-11-23 액셀리스 테크놀러지스, 인크. 방사 가열 프리 소크
CN113243044A (zh) * 2018-12-20 2021-08-10 艾克塞利斯科技公司 通过用于半导体处理设备的热电偶嵌入式末端效应器的晶片浸泡温度读回和控制
CN111383988A (zh) * 2018-12-29 2020-07-07 美光科技公司 具有个别可控制区的接合卡盘及相关联的系统和方法
JP2021072361A (ja) * 2019-10-30 2021-05-06 株式会社ディスコ 樹脂基板の加工方法
JP7313259B2 (ja) 2019-10-30 2023-07-24 株式会社ディスコ 樹脂基板の加工方法

Also Published As

Publication number Publication date
JP6248684B2 (ja) 2017-12-20

Similar Documents

Publication Publication Date Title
JP6197461B2 (ja) 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
JP6136731B2 (ja) 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
TWI470728B (zh) 用於半導體晶圓製程之晶圓承載裝置及加熱器
JP6248684B2 (ja) 半導体装置の製造方法
JP6272488B2 (ja) 半導体装置の製造方法
JP6136732B2 (ja) 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
US9831080B2 (en) Method for manufacturing semiconductor device including a heat treatment step
JP6557202B2 (ja) プラズマダイシングのための装置
KR20130107189A (ko) 테이퍼 영역을 갖는 웨이퍼 홀더
WO2016113924A1 (ja) 半導体積層体
JP2017199745A (ja) サセプタ
JP2015154045A (ja) 半導体装置の製造方法
JP6740650B2 (ja) 半導体装置およびその製造方法
JP2017112335A (ja) 半導体素子の製造方法
JP2013026247A (ja) 半導体装置の製造方法
US20170283984A1 (en) SUBSTRATE MOUNTING MEMBER, WAFER PLATE, AND SiC EPITAXIAL SUBSTRATE MANUFACTURING METHOD
JP5953012B2 (ja) 基板保持装置
JP6340642B2 (ja) 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
JP2017183729A (ja) 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
US9698017B2 (en) Manufacturing method of semiconductor device
JP2008251579A (ja) 静電チャックおよび半導体装置の製造方法
US6552411B2 (en) DC or AC electric field assisted anneal
JP2016001641A (ja) 半導体装置の製造方法および半導体装置の製造装置
WO2022210680A1 (ja) パワー半導体及びその製造方法
KR20100127681A (ko) 에피택셜 웨이퍼 제조 장치의 서셉터

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171106

R150 Certificate of patent or registration of utility model

Ref document number: 6248684

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250