JP2015142114A5 - - Google Patents

Download PDF

Info

Publication number
JP2015142114A5
JP2015142114A5 JP2014016021A JP2014016021A JP2015142114A5 JP 2015142114 A5 JP2015142114 A5 JP 2015142114A5 JP 2014016021 A JP2014016021 A JP 2014016021A JP 2014016021 A JP2014016021 A JP 2014016021A JP 2015142114 A5 JP2015142114 A5 JP 2015142114A5
Authority
JP
Japan
Prior art keywords
conductive pattern
semiconductor region
solid
imaging device
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014016021A
Other languages
English (en)
Other versions
JP6366285B2 (ja
JP2015142114A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2014016021A priority Critical patent/JP6366285B2/ja
Priority claimed from JP2014016021A external-priority patent/JP6366285B2/ja
Priority to US14/606,907 priority patent/US9190439B2/en
Publication of JP2015142114A publication Critical patent/JP2015142114A/ja
Publication of JP2015142114A5 publication Critical patent/JP2015142114A5/ja
Application granted granted Critical
Publication of JP6366285B2 publication Critical patent/JP6366285B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、光電変換部と、増幅トランジスタと、前記光電変換部の信号を前記増幅トランジスタの入力ノードに転送する転送トランジスタと、前記入力ノードに対し、接続状態、非接続状態のいずれかを切り替え可能な付加容量と、前記入力ノードの電位を所定の電位とするリセットトランジスタとを各々が有する複数の画素をする固体撮像装置であって、前記複数の画素の各々は、性領域内に第1の方向に沿って順に配され、互いに導電型である、第3半導体領域、第1半導体領域、第2半導体領域、第4半導体領域を有し、前記複数の画素の各々はさらに、前記第3半導体領域と前記第1半導体領域との間に配された第1導電パターンと、前記第1半導体領域と前記第2半導体領域との間に配された第2導電パターンと、前記第2半導体領域と前記第4半導体領域との間に配された第3導電パターンとを有し、前記第1導電パターン、前記第2導電パターン、前記第3導電パターンは互いに電気的に分離されており、前記転送トランジスタは、前記第1半導体領域、前記第3半導体領域、前記第1導電パターンを有し前記付加容量は、前記第1半導体領域、前記第2半導体領域、前記第2導電パターンを有し、前記リセットトランジスタは、前記第2半導体領域、前記第4半導体領域、前記第3導電パターンを有することを特徴とする。

Claims (20)

  1. 光電変換部と、増幅トランジスタと、前記光電変換部の信号を前記増幅トランジスタの入力ノードに転送する転送トランジスタと、前記入力ノードに対し、接続状態、非接続状態のいずれかを切り替え可能な付加容量と、前記入力ノードの電位を所定の電位とするリセットトランジスタとを各々が有する複数の画素をする固体撮像装置であって、
    前記複数の画素の各々は、性領域内に第1の方向に沿って順に配され、互いに導電型である、第3半導体領域、第1半導体領域、第2半導体領域、第4半導体領域を有し、
    前記複数の画素の各々はさらに、前記第3半導体領域と前記第1半導体領域との間に配された第1導電パターンと、前記第1半導体領域と前記第2半導体領域との間に配された第2導電パターンと、前記第2半導体領域と前記第4半導体領域との間に配された第3導電パターンとを有し、前記第1導電パターン、前記第2導電パターン、前記第3導電パターンは互いに電気的に分離されており、
    前記転送トランジスタは、前記第1半導体領域、前記第3半導体領域、前記第1導電パターンを有し
    前記付加容量は、前記第1半導体領域、前記第2半導体領域、前記第2導電パターンを有し、
    前記リセットトランジスタは、前記第2半導体領域、前記第4半導体領域、前記第3導電パターンを有することを特徴とする固体撮像装置。
  2. 前記増幅トランジスタのソース領域およびドレイン領域は、前記活性領域との間に素子分離部を介して配された別の活性領域に配置されていることを特徴とする請求項1に記載の固体撮像装置。
  3. 前記増幅トランジスタは、複数の前記光電変換部で共有されていることを特徴とする請求項1または2のいずれかに記載の固体撮像装置。
  4. 前記増幅トランジスタを共有する複数の光電変換部のそれぞれに対応して複数の前記転送トランジスタの各々が配され、
    各々が、前記複数の転送トランジスタの各々のゲートである複数の第1導電パターンは、互いに電気的に分離されていることを特徴とする請求項3に記載の固体撮像装置。
  5. 前記複数の光電変換部で共有れた前記増幅トランジスタの入力ノードの電位を所定の電位にするリセットトランジスタは、間に素子分離部を介して配された複数のチャネルを有することを特徴とする請求項3または4のいずれかに記載の固体撮像装置。
  6. 前記複数のチャネル上には、前記素子分離部を介して、各々が電気的に分離された複数の前記第3導電パターンが配されていることを特徴とする請求項5に記載の固体撮像装置。
  7. 前記増幅トランジスタを共有する前記複数の光電変換部の各々それぞれが対応して配される複数の前記付加容量を有し、当該複数の付加容量の第2導電パターンは、各々が電気的に分離されていることを特徴とする請求項3〜6のいずれか1項に記載の固体撮像装置。
  8. 前記増幅トランジスタを共有する前記複数の光電変換部の各々それぞれが対応して配される複数の前記付加容量を有し、当該複数の付加容量の第2導電パターンは、一の導電パターンにより構成されていることを特徴とする請求項3〜6のいずれか1項に記載の固体撮像装置。
  9. 各々が、前記増幅トランジスタのソースおよびドレインを構成する、同じ導電型の複数の導体領域が、前記活性領域に配されていることを特徴とする請求項1〜8のいずれか1項に記載の固体撮像装置。
  10. 各画素は、前記増幅トランジスタと信号線との電気的導通を制御する選択トランジスタを有し、
    各々が前記選択トランジスタのソースおよびドレインを構成する、同じ導電型の複数の半導体領域が、前記活性領域に配されていることを特徴とする請求項1〜9のいずれか1項に記載の固体撮像装置。
  11. 前記第3導電パターンの下部の活性領域の、前記リセットトランジスタのチャネル幅方向に平行な方向の長さは、前記第2導電パターンの下部の活性領域の、前記第1半導体領域から前記第2半導体領域に向かう方向と交差する方向の長さよりも長いことを特徴とする請求項9または10のいずれかに記載の固体撮像装置。
  12. 前記第3導電パターンの下部の活性領域の、前記リセットトランジスタのチャネル幅方向に平行な方向の長さをW1、前記第2導電パターンの下部の活性領域の、前記第1半導体領域から前記第2半導体領域に向かう方向と交差する方向の長さをW2、W3とした時、
    0.9×(W1+W2)≦W3
    となることを特徴とする請求項11に記載の固体撮像装置。
  13. 更に、0.9×(W1+W2)≦W3≦1.1×(W1+W2)であることを特徴とする請求項12に記載の固体撮像装置。
  14. 前記第1導電パターン、前記第2導電パターン、前記第3導電パターンは前記活性領域に対して各々平行に配置されていることを特徴とする請求項1〜13のいずれか1項に記載の固体撮像装置。
  15. 前記第1導電パターン、前記第2導電パターン、前記第3導電パターンが、前記活性領域に対して直交していることを特徴とする請求項1〜14のいずれか1項に記載の固体撮像装置。
  16. 前記第1導電パターンを挟んで、前記活性領域の前記転送トランジスタのチャネル幅に平行な方向の幅が、前記第1半導体領域側が前記第3半導体領域側よりも小さいことを特徴とする請求項1〜15のいずれか1項に記載の固体撮像装置。
  17. 前記活性領域の、前記第1導電パターンを挟んで前記第3半導体領域から前記第1半導体領域に至る領域の前記転送トランジスタのチャネル幅に平行な方向の幅が、連続的にもしくは段階的に狭くなることを特徴とする請求項16に記載の固体撮像装置。
  18. 前記第2半導体領域は、間に絶縁部材を介して積層された前記第2導電パターンを含んで構成された容量に電気的に接続されていることを特徴とする請求項1〜17のいずれか1項に記載の固体撮像装置。
  19. 光電変換部と、増幅トランジスタと、前記光電変換部の信号を前記増幅トランジスタの入力ノードに転送する転送トランジスタと、前記入力ノードに対し、接続状態、非接続状態のいずれかを切り替え可能な付加容量とを各々が有する複数の画素をする固体撮像装置であって、
    前記複数の画素の各々は、性領域内に第1の方向に沿って順に配され、互いに同じ導電型である第3半導体領域、第1半導体領域、第2半導体領域、第4半導体領域を有し
    前記複数の画素の各々はさらに、前記第3半導体領域と前記第1半導体領域との間に配された第1導電パターンと、前記第1半導体領域と前記第2半導体領域との間に配された第2導電パターンと、前記第2半導体領域と前記第4半導体領域との間に配された第3導電パターンとを有し、前記第1導電パターン、前記第2導電パターン、前記第3導電パターンは互いに電気的に分離されており、
    前記転送トランジスタは、前記第1半導体領域、前記第3半導体領域、前記第1導電パターンを有し
    前記付加容量は、前記第1半導体領域、前記第2半導体領域、前記第2導電パターンを有し、
    前記付加容量が前記入力ノードに接続されている期間に、前記第3導電パターン下部の活性領域にチャネルが形成されない電圧が、前記第3導電パターンに供給されていることを特徴とする固体撮像装置。
  20. 請求項1〜19に記載の固体撮像装置と、
    記固体撮像装置の前記付加容量の接続状態、非接続状態とを切り替える制御部と、
    を有する撮像システム。
JP2014016021A 2014-01-30 2014-01-30 固体撮像装置 Active JP6366285B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014016021A JP6366285B2 (ja) 2014-01-30 2014-01-30 固体撮像装置
US14/606,907 US9190439B2 (en) 2014-01-30 2015-01-27 Solid-state image pickup device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014016021A JP6366285B2 (ja) 2014-01-30 2014-01-30 固体撮像装置

Publications (3)

Publication Number Publication Date
JP2015142114A JP2015142114A (ja) 2015-08-03
JP2015142114A5 true JP2015142114A5 (ja) 2017-03-02
JP6366285B2 JP6366285B2 (ja) 2018-08-01

Family

ID=53679778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014016021A Active JP6366285B2 (ja) 2014-01-30 2014-01-30 固体撮像装置

Country Status (2)

Country Link
US (1) US9190439B2 (ja)
JP (1) JP6366285B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102591008B1 (ko) * 2016-05-23 2023-10-19 에스케이하이닉스 주식회사 이미지 센서
JP2018186398A (ja) 2017-04-26 2018-11-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、および電子機器
JP7209170B2 (ja) * 2017-06-29 2023-01-20 パナソニックIpマネジメント株式会社 光検出装置、及び撮像装置
WO2019193801A1 (ja) * 2018-04-04 2019-10-10 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、電子機器および固体撮像素子の制御方法
JP7047594B2 (ja) * 2018-05-23 2022-04-05 トヨタ自動車株式会社 自律移動体、その衝突位置検出方法、及びプログラム
US10846458B2 (en) * 2018-08-30 2020-11-24 Taiwan Semiconductor Manufacturing Company Ltd. Engineering change order cell structure having always-on transistor
JP7356214B2 (ja) * 2018-09-04 2023-10-04 キヤノン株式会社 撮像装置、その製造方法及びカメラ
FR3095720A1 (fr) * 2019-04-30 2020-11-06 Stmicroelectronics (Research & Development) Limited Pixels de capteur d’image présentant un pas réduit
JP7486929B2 (ja) * 2019-08-22 2024-05-20 ソニーセミコンダクタソリューションズ株式会社 撮像素子、測距装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5386108A (en) * 1992-06-25 1995-01-31 Canon Kabushiki Kaisha Photoelectric conversion device for amplifying and outputting photoelectrically converted signal, and a method thereof
US6107655A (en) * 1997-08-15 2000-08-22 Eastman Kodak Company Active pixel image sensor with shared amplifier read-out
JP4726176B2 (ja) * 2002-09-20 2011-07-20 キヤノン株式会社 固体撮像装置
JP2005005573A (ja) * 2003-06-13 2005-01-06 Fujitsu Ltd 撮像装置
US7542085B2 (en) * 2003-11-26 2009-06-02 Aptina Imaging Corporation Image sensor with a capacitive storage node linked to transfer gate
US7518143B2 (en) * 2004-02-27 2009-04-14 National University Corporation Tohoku University Solid-state imaging device, line sensor and optical sensor and method of operating solid-state imaging device
CN1929927B (zh) * 2004-03-10 2011-06-15 旭化成株式会社 稠合多环芳香族化合物薄膜及稠合多环芳香族化合物薄膜的制造方法
US20060255380A1 (en) * 2005-05-10 2006-11-16 Nan-Yi Lee CMOS image sensor
US7718459B2 (en) * 2005-04-15 2010-05-18 Aptina Imaging Corporation Dual conversion gain pixel using Schottky and ohmic contacts to the floating diffusion region and methods of fabrication and operation
KR100790228B1 (ko) * 2005-12-26 2008-01-02 매그나칩 반도체 유한회사 시모스 이미지 센서
KR100755669B1 (ko) * 2006-03-17 2007-09-05 삼성전자주식회사 일시적 신호 저장부를 포함하는 반도체 소자
JP4952601B2 (ja) * 2008-02-04 2012-06-13 日本テキサス・インスツルメンツ株式会社 固体撮像装置
JP4618342B2 (ja) 2008-05-20 2011-01-26 日本テキサス・インスツルメンツ株式会社 固体撮像装置
JP2011229120A (ja) * 2010-03-30 2011-11-10 Sony Corp 固体撮像装置、固体撮像装置の信号処理方法、及び、電子機器
JP2012015274A (ja) * 2010-06-30 2012-01-19 Canon Inc 固体撮像装置、及び固体撮像装置の製造方法。
KR20120047368A (ko) * 2010-11-02 2012-05-14 삼성전자주식회사 이미지 센서
JP6024103B2 (ja) * 2011-06-30 2016-11-09 ソニー株式会社 撮像素子、撮像素子の駆動方法、撮像素子の製造方法、および電子機器
CN103208501B (zh) * 2012-01-17 2017-07-28 奥林巴斯株式会社 固体摄像装置及其制造方法、摄像装置、基板、半导体装置

Similar Documents

Publication Publication Date Title
JP2015142114A5 (ja)
JP2012015400A5 (ja)
JP2017184185A5 (ja)
JP2016025332A5 (ja)
JP2015091025A5 (ja)
JP2018022185A5 (ja) 半導体装置
JP2016092824A5 (ja) 半導体装置
JP2018006561A5 (ja) 光電変換装置、カメラ及び積層用の基板
JP5709418B2 (ja) 固体撮像装置
JP2012010106A5 (ja)
JP2013080797A5 (ja)
JP2015005879A5 (ja)
JP2014212309A5 (ja)
JP2012015276A5 (ja)
JP2012015274A5 (ja)
SG10201806114YA (en) Semiconductor memory devices
JP2019140237A5 (ja)
JP2013149742A5 (ja)
EP3338307B1 (en) Field effect transistor having two-dimensionally distributed field effect transistor cells
JP2015198315A5 (ja)
JP2015188082A5 (ja) 半導体装置
JP2013149742A (ja) 撮像装置および撮像システム
JP2016163330A5 (ja)
KR20140051032A (ko) 케스케이드 mos 트랜지스터를 위한 배치 방법
JP2017083798A5 (ja)