JP2012015274A5 - - Google Patents

Claims (18)

1. 光電変換部と、
   フローティングディフュージョンと、
   前記光電変換部で発生した信号電荷を前記フローティングディフュージョンに転送するための転送ゲート電極を含む転送トランジスタと、
   前記フローティングディフュージョンの電荷の量に基づく信号を出力する増幅トランジスタと、
   前記フローティングディフュージョンの電圧をリセットするリセットトランジスタと、
   をそれぞれ有する複数の画素を備える固体撮像装置において、
   第１半導体基板及び第２半導体基板を有し、
   前記第１半導体基板の第１主面上に、第１絶縁膜が配され、
   前記第１半導体基板は第１画素領域を含み、
   前記第１画素領域に、複数の前記光電変換部、及び複数の前記フローティングディフュージョンが行列状に配され、
   前記第１画素領域に、前記複数の画素のそれぞれを互いに電気的に分離するための第１素子分離部が配され、
   前記第２半導体基板上に、第２絶縁膜が配され、
   前記第２半導体基板は第２画素領域を含み、
   前記第２画素領域に、複数の前記増幅トランジスタ、及び複数の前記リセットトランジスタが行列状に配され、
   前記第２画素領域に、前記複数の画素のそれぞれを互いに電気的に分離するための第２素子分離部が配され、
   前記第１素子分離部での前記第１半導体基板と前記第１絶縁膜との界面が、前記光電変換部での前記第１半導体基板と前記第１絶縁膜との界面を基準として、第１の深さに配され、
   前記第２素子分離部での前記第２半導体基板と前記第２絶縁膜との界面が、前記増幅トランジスタが配された領域での前記第２半導体基板と前記第２絶縁膜との界面を基準として、第２の深さに配され、
   第１の深さが第２の深さよりも浅いこと
   を特徴とする固体撮像装置。
2. 光電変換部と、
   フローティングディフュージョンと、
   前記光電変換部で発生した信号電荷を前記フローティングディフュージョンに転送するための転送ゲート電極を含む転送トランジスタと、
   前記フローティングディフュージョンの電荷の量に基づく信号を出力する増幅トランジスタと、
   前記フローティングディフュージョンの電圧をリセットするリセットトランジスタと、
   をそれぞれ有する複数の画素を備え、
   前記複数の画素から出力された前記信号を処理する信号処理回路を備える固体撮像装置において、
   第１半導体基板及び第２半導体基板を有し、
   前記第１半導体基板の第１主面上に、第１絶縁膜が配され、
   前記第１半導体基板は第１画素領域を含み、
   前記第１画素領域に、複数の前記光電変換部、及び複数の前記フローティングディフュージョンが行列状に配され、
   前記第１画素領域に、前記複数の画素のそれぞれを互いに電気的に分離するための第１素子分離部が配され、
   前記第２半導体基板上に、第２絶縁膜が配され、
   前記第２半導体基板は周辺回路領域を含み、
   前記周辺回路領域に、前記信号処理回路を構成する複数のトランジスタのうち少なくとも一部のトランジスタが配され、
   前記周辺回路領域に、前記一部のトランジスタどうしを互いに電気的に分離するための第２素子分離部が配され、
   前記第１素子分離部での前記第１半導体基板と前記第１絶縁膜との界面が、前記光電変換部での前記第１半導体基板と前記第１絶縁膜との界面を基準として、第１の深さに配され、
   前記第２素子分離部での前記第２半導体基板と前記第２絶縁膜との界面が、前記前記一部のトランジスタが配された領域での前記第２半導体基板と前記第２絶縁膜との界面を基準として、第２の深さに配され、
   第１の深さが第２の深さよりも浅いこと
   を特徴とする固体撮像装置。
3. 光電変換部と、
   フローティングディフュージョンと、
   前記光電変換部で発生した信号電荷を前記フローティングディフュージョンに転送するための転送ゲート電極を含む転送トランジスタと、
   前記フローティングディフュージョンの電荷の量に基づく信号を出力する増幅トランジスタと、
   前記フローティングディフュージョンの電圧をリセットするリセットトランジスタと、
   をそれぞれ有する複数の画素を備え、
   前記複数の画素から出力された前記信号を処理する信号処理回路を備える固体撮像装置において、
   第１半導体基板及び第２半導体基板を有し、
   前記第１半導体基板の第１主面上に、第１絶縁膜が配され、
   前記第１半導体基板は第１画素領域と、前記第１画素領域とは別の周辺回路領域とを含み、
   前記第１画素領域に、複数の前記光電変換部、及び複数の前記フローティングディフュージョンが行列状に配され、
   前記第１画素領域に、前記複数の画素のそれぞれを互いに電気的に分離するための第１素子分離部が配され、
   前記周辺回路領域に、前記第１主面側に前記信号処理回路を構成する複数のトランジスタのうち一部のトランジスタが配され、
   前記周辺回路領域に、前記一部のトランジスタどうしを互いに電気的に分離するための第２素子分離部が配され、
   前記第２半導体基板は第２画素領域を含み、
   前記第２画素領域に、複数の前記増幅トランジスタ、及び複数の前記リセットトランジスタが行列状に配され、
   前記第１素子分離部での前記第１半導体基板と前記第１絶縁膜との界面が、前記光電変換部での前記第１半導体基板と前記第１絶縁膜との界面を基準として、第１の深さに配され、
   前記第２素子分離部での前記第１半導体基板と前記第１絶縁膜との界面が、前記複数のトランジスタの前記一部が配された領域での前記第１半導体基板と前記第１絶縁膜との界面を基準として、第２の深さに配され、
   第１の深さが第２の深さよりも浅いこと
   を特徴とする固体撮像装置。
4. 前記第１半導体基板の前記第１主面とは反対側の第２主面側から前記光電変換部に光が入射することを特徴とする請求項１乃至請求項３のいずれか一項に記載の固体撮像装置。
5. 前記フローティングディフュージョンと前記増幅トランジスタのゲート電極とを電気的に接続する導電パターンを有し、
   前記第１半導体基板の前記第１主面と、前記第２半導体基板の前記増幅トランジスタのゲート電極が配された側の主面とが前記導電パターンを間に介して対向するように、前記第１半導体基板と前記第２半導体基板とが配置されたこと
   を特徴とする請求項４に記載の固体撮像装置。
6. 前記第１画素領域において、前記第１半導体基板と前記第１絶縁膜との界面が平坦であること
   を特徴とする請求項１乃至請求項５のいずれか一項に記載の固体撮像装置。
7. 前記第１半導体基板が前記第１画素領域とは別の第２画素領域を含み、
   前記第２画素領域に、複数の前記増幅トランジスタ、及び複数の前記リセットトランジスタが行列状に配されたことを特徴とする請求項２に記載の固体撮像装置。
8. 複数の前記フローティングディフュージョンのそれぞれに対応して、複数の前記導電パターンが配されていることを特徴とする請求項５に記載の固体撮像装置。
9. 前記第２素子分離部がＬＯＣＯＳ分離、またはＳＴＩ分離のいずれかであることを特徴とする請求項１乃至請求項８のいずれか一項に記載の固体撮像装置。
10. 前記第１素子分離部がＰＮ分離、メサ型絶縁体分離、またはＥＤＩ分離のいずれかであることを特徴とする請求項１乃至請求項９のいずれか一項に記載の固体撮像装置。
11. 前記複数の画素のうち少なくとも２つの画素が、前記フローティングディフュージョンを共有することを特徴とする請求項１乃至請求項１０のいずれか一項に記載の固体撮像装置。
12. 前記光電変換部が、
    前記第１半導体基板と前記第１絶縁膜との界面に接するように配された第２導電型の第１半導体領域と、
    前記第１半導体領域の、前記第１半導体基板と前記第１絶縁膜との界面とは反対側に配された第１導電型の第２半導体領域と、
    前記第２半導体領域の、前記第１半導体領域とは反対側に配された第２導電型の第３半導体領域と、
    を含むことを特徴とする請求項１乃至請求項１１のいずれか一項に記載の固体撮像装置。
13. 前記第１半導体領域が前記複数の画素にわたって延在し、前記第１半導体領域と前記フローティングディフュージョンとが所定の距離をおいて配されたことを特徴とする請求項１２に記載の固体撮像装置。
14. 前記第１半導体領域が前記複数の画素にわたって延在し、前記第１半導体領域が前記転送トランジスタのチャネル幅を規定することを特徴とする請求項１２または請求項１３のいずれかに記載の固体撮像装置。
15. 前記フローティングディフュージョンの前記第１主面とは反対側に第２導電型の第４半導体領域が配され、
    前記第１半導体領域及び前記第４半導体領域を前記第１絶縁膜の方向に投影したときに、前記第１半導体領域が投影された領域と前記第４半導体領域が投影された領域とが重ならないことを特徴とする請求項１２乃至請求項１４のいずれか一項に記載の固体撮像装置。
16. 前記第１半導体領域または前記第３半導体領域に所定の電圧を供給するためのコンタクトプラグが前記第１画素領域に配されず、前記第１半導体領域または前記第３半導体領域に所定の電圧を供給するためのコンタクトプラグが前記第１画素領域とは別の領域に配されていることを特徴とする請求項１２乃至請求項１５のいずれか一項に記載の固体撮像装置。
17. 前記フローティングディフュージョンが、３μｍ以下のピッチで配されることを特徴とする請求項１乃至請求項１６のいずれか一項に記載の固体撮像装置。
18. 光電変換部と、
    フローティングディフュージョンと、
    前記光電変換部で発生した信号電荷を前記フローティングディフュージョンに転送するための転送ゲート電極を含む転送トランジスタと、
    前記フローティングディフュージョンの電荷の量に基づく信号を出力する増幅トランジスタと、
    前記フローティングディフュージョンの電圧をリセットするリセットトランジスタと、
    をそれぞれ有する複数の画素を備える固体撮像装置において、
    第１半導体基板及び第２半導体基板を有し、
    前記第１半導体基板に、複数の前記光電変換部、及び複数の前記フローティングディフュージョンが行列状に配され、
    前記第１半導体基板に、前記複数の画素のそれぞれを互いに電気的に分離するための第１素子分離部が配され、
    前記第２半導体基板に、複数の前記増幅トランジスタ、及び複数の前記リセットトランジスタが行列状に配され、
    前記第２半導体基板に、前記複数の画素のそれぞれを互いに電気的に分離するための第２素子分離部が配され、
    前記第１素子分離部がＰＮ分離、メサ型絶縁体分離、またはＥＤＩ分離のいずれかであり、
    前記第２素子分離部がＳＴＩ分離またはＬＯＣＯＳ分離のいずれかであること
    を特徴とする固体撮像装置。